JPH035863A - デジタルシステム - Google Patents
デジタルシステムInfo
- Publication number
- JPH035863A JPH035863A JP13905489A JP13905489A JPH035863A JP H035863 A JPH035863 A JP H035863A JP 13905489 A JP13905489 A JP 13905489A JP 13905489 A JP13905489 A JP 13905489A JP H035863 A JPH035863 A JP H035863A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- level
- functional block
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタルシステムに係り、特に、マクロプロ
セッサや周辺制御用機能ブロック、メモリ等、相互にデ
ータ転送を行なう機能ブロック数の多い大規模システム
の高集積化に好適な機能ブロック間のデータ転送方式に
関する。
セッサや周辺制御用機能ブロック、メモリ等、相互にデ
ータ転送を行なう機能ブロック数の多い大規模システム
の高集積化に好適な機能ブロック間のデータ転送方式に
関する。
従来、この種のシステムにおいてアドレス情報を発生ず
Δ機能ブロックと、アドレス情報に基づいて選択される
機能ブロックとを、データ線および、データの転送タイ
ミング信号線以外にアドレス情報を伝えるアドレス信号
線で接続していた。
Δ機能ブロックと、アドレス情報に基づいて選択される
機能ブロックとを、データ線および、データの転送タイ
ミング信号線以外にアドレス情報を伝えるアドレス信号
線で接続していた。
また、アドレス信号線のかわりにチップセレクト信号線
を用いていた。
を用いていた。
第３図に第１の従来例を示す。アドレス情報発生機能ブ
ロックはＭＰＵ （マイクロプロセッサユニット）とな
っている。ＭＰＵから他の各機能ブロックへアドレス信
号を送り、この情報に基づいて各機能ブロックはデータ
入出力の対象として指定されたことを認識する。そして
、タイミング信号に規定されたタイミングでデータ信号
よりデータの入出力を行なう。
ロックはＭＰＵ （マイクロプロセッサユニット）とな
っている。ＭＰＵから他の各機能ブロックへアドレス信
号を送り、この情報に基づいて各機能ブロックはデータ
入出力の対象として指定されたことを認識する。そして
、タイミング信号に規定されたタイミングでデータ信号
よりデータの入出力を行なう。
第４図に第２の従来例を示す。この実施例では、チップ
セレクト信号変化後の次の１売口のタイミングでアドレ
ス信号を転送し、それ以降チップセレクト信号が変化し
ない限り同一のアドレスで指定される機能ブロックが選
択され続けたまま、タイミング信号で規定されたタイミ
ングでデータを転送する。
セレクト信号変化後の次の１売口のタイミングでアドレ
ス信号を転送し、それ以降チップセレクト信号が変化し
ない限り同一のアドレスで指定される機能ブロックが選
択され続けたまま、タイミング信号で規定されたタイミ
ングでデータを転送する。
このように従来の方式では、アドレス情報発生機能ブロ
ックと他の機能ブロック間を接続する信号線は、データ
信号、タイミング信号以外にアドレス信号もしくはチッ
プセレクト信号が必要であった。また、チップセレクト
信号を用いた実施例ではチップセレクト信号変化検出機
能を各機能ブロック内に設けなくてはならず、この点に
おいても高集積化に反する。
ックと他の機能ブロック間を接続する信号線は、データ
信号、タイミング信号以外にアドレス信号もしくはチッ
プセレクト信号が必要であった。また、チップセレクト
信号を用いた実施例ではチップセレクト信号変化検出機
能を各機能ブロック内に設けなくてはならず、この点に
おいても高集積化に反する。
以上説明した通り、上記従来技術は、信号線数の増加や
、全機能の追加等によりシステムの高集積化に防げとな
る。本発明は、システムの高集積化を満足しつつ、デジ
タルシステムの多機能化を実現するデータ転送方式を提
供することにある。
、全機能の追加等によりシステムの高集積化に防げとな
る。本発明は、システムの高集積化を満足しつつ、デジ
タルシステムの多機能化を実現するデータ転送方式を提
供することにある。
上記目的は、アドレス情報を発生する機能ブロックとそ
の他の周辺機能ブロックとをデータ信号線と、タイミン
グ信号線とのみで接続し、タイミング信号の“Ｈｉｇｈ
”レベル期間（もしくは“Ｌｏｗ”レベル期間）でデー
タ信号線をアドレス情報の伝達手段として使用し、ＩＩ
Ｌ ｏ、 ＋＋レベル期間（もしくは“Ｈｉｇｈ”レ
ベル期間）でデータ信号の伝達手段として使用すること
により、前記周辺機能ブロックの数が増大しても配線数
を増やすことなく、又、余分機能（例えば、チップセレ
クト信号検出機能）を追加することなく機能ブロック間
のデータ転送を実現できる。
の他の周辺機能ブロックとをデータ信号線と、タイミン
グ信号線とのみで接続し、タイミング信号の“Ｈｉｇｈ
”レベル期間（もしくは“Ｌｏｗ”レベル期間）でデー
タ信号線をアドレス情報の伝達手段として使用し、ＩＩ
Ｌ ｏ、 ＋＋レベル期間（もしくは“Ｈｉｇｈ”レ
ベル期間）でデータ信号の伝達手段として使用すること
により、前記周辺機能ブロックの数が増大しても配線数
を増やすことなく、又、余分機能（例えば、チップセレ
クト信号検出機能）を追加することなく機能ブロック間
のデータ転送を実現できる。
アドレス情報を発生する機能ブロックは、タイミング信
号がＪＩＨ１ｇｈｌ＃レベル（もしくはＩｆｆ Ｌ ｏ
！、ｌＩＩレベル）のとき、アドレス信号を他の機能ブ
ロックへ、データ信号線を介して伝達する。伝達された
アドレス情報により、選択されたことを認識した機能ブ
ロックは、次のタイミング信号がｔｔＬｏ、ｎレベル（
もしくは“Ｈｉｇｈ”レベル）のときにデータ信号線に
データ信号を送出（もしくはデータ信号を出力）するこ
とにより、データ信号線のバス効率も上げることができ
、かつアドレス信号伝達のための手段であるアドレス信
号線を省略できる。
号がＪＩＨ１ｇｈｌ＃レベル（もしくはＩｆｆ Ｌ ｏ
！、ｌＩＩレベル）のとき、アドレス信号を他の機能ブ
ロックへ、データ信号線を介して伝達する。伝達された
アドレス情報により、選択されたことを認識した機能ブ
ロックは、次のタイミング信号がｔｔＬｏ、ｎレベル（
もしくは“Ｈｉｇｈ”レベル）のときにデータ信号線に
データ信号を送出（もしくはデータ信号を出力）するこ
とにより、データ信号線のバス効率も上げることができ
、かつアドレス信号伝達のための手段であるアドレス信
号線を省略できる。
第１図に本発明の一実施例を示す。ＭＰＵ （マイクロ
プロセッサユニット）とその他の周辺機能ブロックが、
タイミング信号線と、データ／アドレス信号線とで接続
されている。第２図に第１図の実施例の動作タイミング
チャートを示す、 ＳＴＢ信号は、タイミング信号線に
より各機能ブロックへ伝えられるタイミング信号である
。ＡＤＨは、各機能ブロックの中からデータ入出力対象
機能ブロックを指定するアドレス信号の出力状態を示す
。
プロセッサユニット）とその他の周辺機能ブロックが、
タイミング信号線と、データ／アドレス信号線とで接続
されている。第２図に第１図の実施例の動作タイミング
チャートを示す、 ＳＴＢ信号は、タイミング信号線に
より各機能ブロックへ伝えられるタイミング信号である
。ＡＤＨは、各機能ブロックの中からデータ入出力対象
機能ブロックを指定するアドレス信号の出力状態を示す
。
ＤＡＴＡは、各機能ブロックが入出力するデータ信号の
入出力状態を示す。データ信号線上のタイムは、データ
信号線上のデータの種別とそのタイミングを示す。ＳＴ
Ｂ信号の立ち上がりｔ、ｏに同期して、ＡＤＲ信号がデ
ータ／アドレス信号線上に出力される。さらにこのとき
、各機能ブロックのアドレス入力ゲートが開き、アドレ
ス信号の伝達が行なわれ、このとき（ｔｏ＝ｔ１期間）
アドレス信号により選択されたことを認識した機能ブロ
ックは、次のＳＴＢ信号の立ち下がり１１に同期して、
ＭＰＵから送出されるデータ信号を入力するための入力
ゲートをやはりｔｌのタイミングで開き、データ信号の
伝達が行なわれる。以上の一連の動作のくり返しにより
ＭＰＵから各機能ブロックへのデータの伝達が実現する
。これらの動作よりデータ線上の信号の内容は、第２図
に示す通り、ＡＤＨ信号とＤＡＴＡ信号が交互に現われ
ることになる。
入出力状態を示す。データ信号線上のタイムは、データ
信号線上のデータの種別とそのタイミングを示す。ＳＴ
Ｂ信号の立ち上がりｔ、ｏに同期して、ＡＤＲ信号がデ
ータ／アドレス信号線上に出力される。さらにこのとき
、各機能ブロックのアドレス入力ゲートが開き、アドレ
ス信号の伝達が行なわれ、このとき（ｔｏ＝ｔ１期間）
アドレス信号により選択されたことを認識した機能ブロ
ックは、次のＳＴＢ信号の立ち下がり１１に同期して、
ＭＰＵから送出されるデータ信号を入力するための入力
ゲートをやはりｔｌのタイミングで開き、データ信号の
伝達が行なわれる。以上の一連の動作のくり返しにより
ＭＰＵから各機能ブロックへのデータの伝達が実現する
。これらの動作よりデータ線上の信号の内容は、第２図
に示す通り、ＡＤＨ信号とＤＡＴＡ信号が交互に現われ
ることになる。
第５図に上記の実施例を実現するための各ブロック内回
路構成の一実施例を示す。ＭＰＵ内部からのＡＤＨ信号
はバッファ１によりＡ Ｄ Ｒ／ＤＡＴＡバスに出力さ
れるこのバッファはＳＴＢ信号” ）Ｉｉｇｈ ” Ｉ
、、ｔ ヘ／Ｌ１時にＯＮとなるため、ＡＤＨデータは
ＳＴＢ信号１′ｌｌ１ｇ１．＋＋リレベル時Ａ Ｄ Ｒ
／ＤＡＴＡバスに出力された同期間にバッファ４がＯＮ
しているため、機能ブロック内にとりこまれることにな
る。このとき論理反転手段３によりバッファ２および５
はＯＦＦしているためＤＡＴＡ信号はＡＤＲ／ＤＡＴＡ
上に出力されない。ＳＴＢ信号が“Ｌｏｗ”レベル時に
はバッファ２および５がＯＮし、バッファ１および４が
ＯＦＦするこ２になりＤＡＴＡ信号がＡＤＲ／ＤＡＴＡ
を介して、ＭＰＵから機能ブロックへ転送されることに
なる。
路構成の一実施例を示す。ＭＰＵ内部からのＡＤＨ信号
はバッファ１によりＡ Ｄ Ｒ／ＤＡＴＡバスに出力さ
れるこのバッファはＳＴＢ信号” ）Ｉｉｇｈ ” Ｉ
、、ｔ ヘ／Ｌ１時にＯＮとなるため、ＡＤＨデータは
ＳＴＢ信号１′ｌｌ１ｇ１．＋＋リレベル時Ａ Ｄ Ｒ
／ＤＡＴＡバスに出力された同期間にバッファ４がＯＮ
しているため、機能ブロック内にとりこまれることにな
る。このとき論理反転手段３によりバッファ２および５
はＯＦＦしているためＤＡＴＡ信号はＡＤＲ／ＤＡＴＡ
上に出力されない。ＳＴＢ信号が“Ｌｏｗ”レベル時に
はバッファ２および５がＯＮし、バッファ１および４が
ＯＦＦするこ２になりＤＡＴＡ信号がＡＤＲ／ＤＡＴＡ
を介して、ＭＰＵから機能ブロックへ転送されることに
なる。
本発明によれば、機能ブロック間のデータ転送に用する
信号線の数を最小にしかつ余分機能追加することなしに
機能ブロック間データ転送を実現できる。このためシス
テムの高集積化を損うことなくシステムの多機能化に効
果がある。
信号線の数を最小にしかつ余分機能追加することなしに
機能ブロック間データ転送を実現できる。このためシス
テムの高集積化を損うことなくシステムの多機能化に効
果がある。
第１図は本発明の一実施例を示す図、第２図は本発明の
一実施例の動作タイムチャート、第３図は第１の従来例
を示す図、第４図は第２の従来例を示す図、第５図は本
発明の一実施例を実現する第２図 ５１６−
一実施例の動作タイムチャート、第３図は第１の従来例
を示す図、第４図は第２の従来例を示す図、第５図は本
発明の一実施例を実現する第２図 ５１６−
Claims (1)
- 【特許請求の範囲】 １、複数の機能ブロックを有するデジタルシステムにお
いて、アドレス情報を発生する機能ブロックと前記アド
レス情報により選択される複数の機能ブロックとを、デ
ータ信号線と、データの転送タイミングを伝えるタイミ
ング信号線で接続し、前記タイミング信号線により伝え
られるタイミング信号の“Ｈｉｇｈ”レベル期間（もし
くは“Ｌｏｗ”レベル期間）で、前記データ信号線でア
ドレス信号を伝え、タイミング信号の “Ｌｏｗ”レベル期間（もしくは“Ｈｉｇｈ”レベル期
間）で前記データ信号線でデータ信号を伝える事を特徴
としたデジタルシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13905489A JPH035863A (ja) | 1989-06-02 | 1989-06-02 | デジタルシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13905489A JPH035863A (ja) | 1989-06-02 | 1989-06-02 | デジタルシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH035863A true JPH035863A (ja) | 1991-01-11 |
Family
ID=15236406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13905489A Pending JPH035863A (ja) | 1989-06-02 | 1989-06-02 | デジタルシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH035863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05241947A (ja) * | 1991-09-06 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。 |
-
1989
- 1989-06-02 JP JP13905489A patent/JPH035863A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05241947A (ja) * | 1991-09-06 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838985A (en) | Parallel processor with memory/ALU inhibiting feature | |
| US6567321B2 (en) | Semiconductor memory device using dedicated command and address strobe signal and associated method | |
| JPH035863A (ja) | デジタルシステム | |
| US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP2584915B2 (ja) | 接続回路 | |
| JP2000322370A (ja) | データ出力回路 | |
| KR20020051545A (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JPH0417051A (ja) | データ転送方式 | |
| JPH07191934A (ja) | 二重バス装置 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JPH04336359A (ja) | Ｄｍａ制御回路 | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPH0758735A (ja) | シリアル伝送装置 | |
| JPS6411980B2 (ja) | ||
| JPH023345B2 (ja) | ||
| JPS57117035A (en) | Data transfer device of asynchronous device | |
| JPH07160625A (ja) | データ転送装置 | |
| JPS58203537A (ja) | バス制御方式 | |
| JPH02210928A (ja) | 同期式データ転送方式およびデータ処理システム |