JPS6195648A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6195648A JPS6195648A JP59216152A JP21615284A JPS6195648A JP S6195648 A JPS6195648 A JP S6195648A JP 59216152 A JP59216152 A JP 59216152A JP 21615284 A JP21615284 A JP 21615284A JP S6195648 A JPS6195648 A JP S6195648A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch means
- clock pulse
- latch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ転送技術さらにはクロック同期式の
シリアルデータ転送に適用して特に有効な技術に関し１
例えば液晶ドライバのようなＬＳＩ（大規模集積回路）
間のデータ転送に利用して有効な技術に関する。
シリアルデータ転送に適用して特に有効な技術に関し１
例えば液晶ドライバのようなＬＳＩ（大規模集積回路）
間のデータ転送に利用して有効な技術に関する。
［背景技術］
従来、例えば液晶ドライバのようなＬＳＩ間では、クロ
ック同期式のシリアルデータ転送が行なわれており、そ
の場合、各データＤは、第４図に示すように、クロック
パルスＣＬＫの立下がりもしくは立上がりに同期してラ
ッチされるようにされていた。このようなりロック同期
式のシリアルデータ転送については、例えば［株］日立
製作所が昭和５８年３月に発行した［日立ＭＯ３ＬＳＩ
データブック、ＬＣＤドライバＬＳＩＪの第３７頁等に
記載されている。
ック同期式のシリアルデータ転送が行なわれており、そ
の場合、各データＤは、第４図に示すように、クロック
パルスＣＬＫの立下がりもしくは立上がりに同期してラ
ッチされるようにされていた。このようなりロック同期
式のシリアルデータ転送については、例えば［株］日立
製作所が昭和５８年３月に発行した［日立ＭＯ３ＬＳＩ
データブック、ＬＣＤドライバＬＳＩＪの第３７頁等に
記載されている。
上記データ転送方式では、クロックパルスの周波数が制
限されていると、それ以上速いデータ転送を行なうこと
はできない。また、転送すべきデータの種類が増えるに
従ってデータを転送するための信号線の数が増えてしま
うという不都合がある。
限されていると、それ以上速いデータ転送を行なうこと
はできない。また、転送すべきデータの種類が増えるに
従ってデータを転送するための信号線の数が増えてしま
うという不都合がある。
［発明の目的コ
この発明の目的は、決められた周波数のクロックパルス
を同期信号として使ったシリアルデータ転送における転
送速度を従来の２倍にできるようなデータ転送技術を提
供することにある。
を同期信号として使ったシリアルデータ転送における転
送速度を従来の２倍にできるようなデータ転送技術を提
供することにある。
この発明の他の目的は、一本の信号線を使って転送速度
を低下させることなく２倍のシリアルデータを転送でき
るようなデータ転送技術を提供することにある。
を低下させることなく２倍のシリアルデータを転送でき
るようなデータ転送技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、データ転送の際の同期をとるためのクロック
パルスの立上がりと立下がりの各々に同期してデータを
取り込む一組のラッチ手段をそれぞれデータの送信側と
受信側の入出力部に設け。
パルスの立上がりと立下がりの各々に同期してデータを
取り込む一組のラッチ手段をそれぞれデータの送信側と
受信側の入出力部に設け。
クロックパルスの立上がりと立下がりにそれぞれ同期し
てデータの送信と受信を行なわせることにより、クロッ
クパルスの立上がりまたは立下がりに同期してデータの
転送を行なう従来方式に比べて２倍の速度でシリアルデ
ータの転送を行なえるようにする。
てデータの送信と受信を行なわせることにより、クロッ
クパルスの立上がりまたは立下がりに同期してデータの
転送を行なう従来方式に比べて２倍の速度でシリアルデ
ータの転送を行なえるようにする。
また、クロックパルスの立上がりと立下がりの各々に同
期して２種類のシリアルデータを一本の信号線を使って
転送させるようにすることによって、転送速度を低下さ
せることなく２倍のデータを転送できるようにするとい
う上記目的を達成するものである。
期して２種類のシリアルデータを一本の信号線を使って
転送させるようにすることによって、転送速度を低下さ
せることなく２倍のデータを転送できるようにするとい
う上記目的を達成するものである。
以下この発明を実施例とともに詳細に説明する。
［実施例コ
第１図は、本発明を例えば液晶ドライバＬＳＩのような
ＬＳＩ間のシリアルデータ転送に適用した場合の一実施
例を示す。
ＬＳＩ間のシリアルデータ転送に適用した場合の一実施
例を示す。
この実施例では、データの転送元すなわち送信側のＬＳ
Ｉｌ０の出力部に、２種類のシリアルデータＤとｄをそ
れぞれラッチする一組のラッチ手段１１ａ、ｌｌｂと、
これらのラッチ手段１１ａ。
Ｉｌ０の出力部に、２種類のシリアルデータＤとｄをそ
れぞれラッチする一組のラッチ手段１１ａ、ｌｌｂと、
これらのラッチ手段１１ａ。
１１ｂにラッチされたデータを選択的に出力端子１２に
出力させるマルチプレクサ１３とが設けられている。
出力させるマルチプレクサ１３とが設けられている。
上記ラッチ手段１１ａ、Ｉｌｂは、特に制限されないが
、ここでは、立上がりエツジによりトリガされるＤ型（
遅延型）フリップフロップによって構成されている。こ
のうち一方のデータＤを取り込むラッチ手段１１ａは、
クロックパルスＣＬＫの立上がりに同期してデータＤを
ラッチし、また、他方のラッチ手段１１ｂは、クロック
パルスＣＬＫを反転するインバータ１４の出力ＣＬＫの
立上がりすなわちクロックパルスＣＬＫの立下がりに同
期してデータｄをラッチするようにされている。
、ここでは、立上がりエツジによりトリガされるＤ型（
遅延型）フリップフロップによって構成されている。こ
のうち一方のデータＤを取り込むラッチ手段１１ａは、
クロックパルスＣＬＫの立上がりに同期してデータＤを
ラッチし、また、他方のラッチ手段１１ｂは、クロック
パルスＣＬＫを反転するインバータ１４の出力ＣＬＫの
立上がりすなわちクロックパルスＣＬＫの立下がりに同
期してデータｄをラッチするようにされている。
上記ラッチ手段１１ａ、ｌｌｂに供給される２つのシリ
アルデータＤ、ｄは、例えばＬＳＩｌ０内部のデータバ
スに接続された並−直列変換用のシフトレジスタ（図示
省略）等から供給される。
アルデータＤ、ｄは、例えばＬＳＩｌ０内部のデータバ
スに接続された並−直列変換用のシフトレジスタ（図示
省略）等から供給される。
また、クロックパルスＣＬＫは、転送元のＬＳ１１０内
部で発生され、あるいは外部から供給されるシステム・
クロックに基づいて形成される。そして、このクロック
パルスＣＬＫは、上記ラッチ手段１１ａ、ｌｌｂの他に
、マルチプレクサ１３にも供給され、さらに、外部端子
１５へ出力され、そこから龜送先すなわち受信側のＬＳ
Ｉ２０のクロック入力端子２５に対して供給されるよう
にされている。
部で発生され、あるいは外部から供給されるシステム・
クロックに基づいて形成される。そして、このクロック
パルスＣＬＫは、上記ラッチ手段１１ａ、ｌｌｂの他に
、マルチプレクサ１３にも供給され、さらに、外部端子
１５へ出力され、そこから龜送先すなわち受信側のＬＳ
Ｉ２０のクロック入力端子２５に対して供給されるよう
にされている。
上記マルチプレクサ１３は、特に制限されないが、クロ
ックパルスＣＬＫを反転するインバータＩＮＶと、その
出力とラッチ手段１１ａの出力を入力信号とするＯＲゲ
ート回路Ｇ１と、クロックパルスＣＬＫとラッチ手段１
１ｂの出力を入力信号とする第２のＯＲゲート回路Ｇ２
と、上記２つのＯＲゲート回路Ｇ１．Ｇ２の出力を入力
信号とするＡＮＤゲート回路Ｇ３とによって構成されて
いる。
ックパルスＣＬＫを反転するインバータＩＮＶと、その
出力とラッチ手段１１ａの出力を入力信号とするＯＲゲ
ート回路Ｇ１と、クロックパルスＣＬＫとラッチ手段１
１ｂの出力を入力信号とする第２のＯＲゲート回路Ｇ２
と、上記２つのＯＲゲート回路Ｇ１．Ｇ２の出力を入力
信号とするＡＮＤゲート回路Ｇ３とによって構成されて
いる。
このマルチプレクサ１３は、クロックパルスＣＬＫがハ
イレベルの期間中は、ＯＲゲート回路Ｇ２の出力がハイ
レベルに固定されることにより、ＯＲゲート回路Ｇ１か
ら供給されるラッチ手段１１ａの出力（データＤ）をＡ
ＮＤゲート回路Ｇ３を通過させてデータ出力端子１２へ
供給させる。
イレベルの期間中は、ＯＲゲート回路Ｇ２の出力がハイ
レベルに固定されることにより、ＯＲゲート回路Ｇ１か
ら供給されるラッチ手段１１ａの出力（データＤ）をＡ
ＮＤゲート回路Ｇ３を通過させてデータ出力端子１２へ
供給させる。
また、クロックパルスＣＬＫがロウレベルの期間中は、
ＯＲゲート回路Ｇ１の出力がハイレベルに固定されるこ
とにより、ＯＲゲート回路Ｇ２から供給されるラッチ手
段１１ｂの出力（データｄ）をＡＮＤゲート回路Ｇ３を
通過させてデータ出力端子１２へ供給させる。
ＯＲゲート回路Ｇ１の出力がハイレベルに固定されるこ
とにより、ＯＲゲート回路Ｇ２から供給されるラッチ手
段１１ｂの出力（データｄ）をＡＮＤゲート回路Ｇ３を
通過させてデータ出力端子１２へ供給させる。
その結果、転送元のＬＳＩｌ０では、第２図に示すよう
に、クロックパルスＣＬＫの立上がりに同期してデータ
Ｄｉ ｒ Ｄ２ ＋・・・・が、またクロックパルスＣ
ＬＫの立下がりに同期してデータｄ１＋ｄ２＋・・・・
が次々とラッチされ、それがマルチプレクサ１３によっ
て出力端子１２から交互に出力されるようになる。
に、クロックパルスＣＬＫの立上がりに同期してデータ
Ｄｉ ｒ Ｄ２ ＋・・・・が、またクロックパルスＣ
ＬＫの立下がりに同期してデータｄ１＋ｄ２＋・・・・
が次々とラッチされ、それがマルチプレクサ１３によっ
て出力端子１２から交互に出力されるようになる。
一部、転送先（受信側）のＬＳＩ２０の入力部には、信
号線３５を介してクロック入力端子２５に入力された同
期用のクロックパルスＣＬＫに一定の遅延をかける遅延
用のインバータ２６ａ、２６ｂと、信号ｆｉ３２を介し
てデータ入力端子２２に入力されたシリアル転送データ
を取り込む一組のラッチ手段２１ａｚ−２１ｂと、この
うち一方のラッチ手段２１ａにラッチされたデータを一
定時間遅延させて内部回路に供給させる遅延手段２７と
が設けられている。
号線３５を介してクロック入力端子２５に入力された同
期用のクロックパルスＣＬＫに一定の遅延をかける遅延
用のインバータ２６ａ、２６ｂと、信号ｆｉ３２を介し
てデータ入力端子２２に入力されたシリアル転送データ
を取り込む一組のラッチ手段２１ａｚ−２１ｂと、この
うち一方のラッチ手段２１ａにラッチされたデータを一
定時間遅延させて内部回路に供給させる遅延手段２７と
が設けられている。
上記ラッチ手段２１ａ、２１ｂおよび遅延手段２７は、
前記ラッチ手段１１ａ、ｌｌｂと同様に立上がりエツジ
にトリガされてデータとラッチするＤ型フリップフロッ
プにより構成されている。
前記ラッチ手段１１ａ、ｌｌｂと同様に立上がりエツジ
にトリガされてデータとラッチするＤ型フリップフロッ
プにより構成されている。
このうち、ラッチ手段２１ａは、インバータ２６ａ、２
６ｂにより遅延されたクロックパルスＣＬＫ′の立上が
りに同期して入力データを取り込み。
６ｂにより遅延されたクロックパルスＣＬＫ′の立上が
りに同期して入力データを取り込み。
ラッチ手段２１ｂは、インバータ２４によって反転され
たクロックパルスＣＬＫ″の反転信号の立上がり、すな
わちクロックパルスＣＬＫ’ の立下がりに同期して入
力データを取り込む。
たクロックパルスＣＬＫ″の反転信号の立上がり、すな
わちクロックパルスＣＬＫ’ の立下がりに同期して入
力データを取り込む。
その結果、第３図に示すように、ラッチ手段２１ａには
、転送元のＬＳＩｌ０内のラッチ手段１１ａから出力さ
れたデータＤＩ ＋ Ｄ２ ｒ・・・・が火成と取り込
まれ、また、ラッチ手段２１ｂには、転送元のラッチ手
段１１ｂから出力されたデータｄｌｐｄ２ｒ・・・・が
次々と取り込まれる。これに・ よって、ラッチ手段
２１ａ、２１ｂからは、第３図に示すようにクロックパ
ルスＣＬＫ’ の立上がりに同期して変化するデータＤ
′ と、立下がりに同期して変化するデータｄ′が出力
されるようになる。また、遅延手段２７は、インバータ
２４の出力信号（ＣＬＫ’）に同期して、上記ラッチ手
段２１ａの出力をラッチすることにより、ラッチ手段２
１ａに取り込まれたデータＤ’ をクロックパルスＣ
ＬＫの半周期分だけ遅延させるように作用する。
、転送元のＬＳＩｌ０内のラッチ手段１１ａから出力さ
れたデータＤＩ ＋ Ｄ２ ｒ・・・・が火成と取り込
まれ、また、ラッチ手段２１ｂには、転送元のラッチ手
段１１ｂから出力されたデータｄｌｐｄ２ｒ・・・・が
次々と取り込まれる。これに・ よって、ラッチ手段
２１ａ、２１ｂからは、第３図に示すようにクロックパ
ルスＣＬＫ’ の立上がりに同期して変化するデータＤ
′ と、立下がりに同期して変化するデータｄ′が出力
されるようになる。また、遅延手段２７は、インバータ
２４の出力信号（ＣＬＫ’）に同期して、上記ラッチ手
段２１ａの出力をラッチすることにより、ラッチ手段２
１ａに取り込まれたデータＤ’ をクロックパルスＣ
ＬＫの半周期分だけ遅延させるように作用する。
その結果、ラッチ手段２１ｂの出力ｄ′ と遅延手段２
７の出力Ｄ″′は、同時に変化するようになす、互いに
同期したシリアルデータとしてＬＳＩ２０の内部回路に
供給されるようになる。
７の出力Ｄ″′は、同時に変化するようになす、互いに
同期したシリアルデータとしてＬＳＩ２０の内部回路に
供給されるようになる。
このように上記実施例によれば、第４図に示す従来方式
では、クロックＣＬＫの立上がりにのみ同期してデータ
転送を行なっていたものが、クロックパルスの立上がり
と立下がりに同期して別々にデータがそれぞれ転送され
るようになる。そのため、クロックパルスＣＬＫの周波
数が同じであれば、転送速度を低下させることなく一本
の信号線で２つのシリアルデータを転送できるようにな
る。
では、クロックＣＬＫの立上がりにのみ同期してデータ
転送を行なっていたものが、クロックパルスの立上がり
と立下がりに同期して別々にデータがそれぞれ転送され
るようになる。そのため、クロックパルスＣＬＫの周波
数が同じであれば、転送速度を低下させることなく一本
の信号線で２つのシリアルデータを転送できるようにな
る。
また、クロックパルスＣＬＫの周波数を速くできないよ
うな場合に、転送元のラッチ手段１１ａ。
うな場合に、転送元のラッチ手段１１ａ。
１１ｂでクロックパルスＣＬＫの立上がりと立下がりに
同期して一つのシリアルデータの各ビットを交互にラッ
チして転送し、転送先では、これを別々のラッチ手段で
交互にラッチしてから合成してやるようにすれば、クロ
ックパルスの周波数を変えることなく、シリアルデータ
の転送速度を２倍にしてやることができる。
同期して一つのシリアルデータの各ビットを交互にラッ
チして転送し、転送先では、これを別々のラッチ手段で
交互にラッチしてから合成してやるようにすれば、クロ
ックパルスの周波数を変えることなく、シリアルデータ
の転送速度を２倍にしてやることができる。
さらに、上記実施例では、転送元のＬＳＩｌ０から送ら
れたグロックパルスＣＬＫを転送先のＬＳＩ２０で遅延
させて、転送データをラッチするようにしているので、
転送データの変化する不安定な期間を避けてデータの安
定した期間でラッチが行なわれるようになる。その結果
、データの誤転送が防止される。
れたグロックパルスＣＬＫを転送先のＬＳＩ２０で遅延
させて、転送データをラッチするようにしているので、
転送データの変化する不安定な期間を避けてデータの安
定した期間でラッチが行なわれるようになる。その結果
、データの誤転送が防止される。
なお、上記実施例では、ラッチ手段１１ａ、１１ ｂ、
２１ ａ、 ２ ｌ ｂや遅延手段２７をＤ型フリッ
プフロップで構成しているが、クロックトリガタイプの
ものであれば、他の任意の形式のフリップフロップを使
用することができる。クロックパルスＣＬＫの遅延も遅
延用インバータ２６ａ、２６ｂに限定されるものでない
、また、マルチプレクサ１３の構成も実施例に限定され
るものでなく、種々の変形例が容易に・考えられる。
２１ ａ、 ２ ｌ ｂや遅延手段２７をＤ型フリッ
プフロップで構成しているが、クロックトリガタイプの
ものであれば、他の任意の形式のフリップフロップを使
用することができる。クロックパルスＣＬＫの遅延も遅
延用インバータ２６ａ、２６ｂに限定されるものでない
、また、マルチプレクサ１３の構成も実施例に限定され
るものでなく、種々の変形例が容易に・考えられる。
さらに、転送先のＬＳＩ２０内の各回路の動作タイミン
グに余裕があれば、遅延手段２７を省略することも可能
である。
グに余裕があれば、遅延手段２７を省略することも可能
である。
［効果］
（１）ＬＳＩ間のデータ転送において、クロックパルス
の立上がりと立下がりの各々に同期してデータを取り込
む一組のラッチ手段を、それぞれデータの送信側と受信
側のＬＳＩの入出力部に設け、クロックパルスの立上が
りと立下がりにそれぞれ同期してデータの送信と受信を
行なわせるようにしたので、決められた周波数のクロッ
クパルスを同期信号としてシリアルデータ転送を行なう
場合には、クロックパルスの立上がりまたは立下がりに
同期してデータの転送を行なう従来方式に比べて２倍の
速度でシリアルデータの転送を行なえるようになるとい
う効果がある。
の立上がりと立下がりの各々に同期してデータを取り込
む一組のラッチ手段を、それぞれデータの送信側と受信
側のＬＳＩの入出力部に設け、クロックパルスの立上が
りと立下がりにそれぞれ同期してデータの送信と受信を
行なわせるようにしたので、決められた周波数のクロッ
クパルスを同期信号としてシリアルデータ転送を行なう
場合には、クロックパルスの立上がりまたは立下がりに
同期してデータの転送を行なう従来方式に比べて２倍の
速度でシリアルデータの転送を行なえるようになるとい
う効果がある。
（２）ＬＳＩ間のデータ転送において、クロックパルス
の立上がりと立下がりの各々に同期してデータを取り込
む一組のラッチ手段を、それぞれデータの送信側と受信
側のＬＳＩの入出力部に設け、クロックパルスの立上が
りと立下がりの各々に同期して２種類のシリアルデータ
を一本の信号線を使って転送させるようにしたので、転
送速度を低下させることなく２倍のシリアルデータを転
送できるようになるという効果がある。
の立上がりと立下がりの各々に同期してデータを取り込
む一組のラッチ手段を、それぞれデータの送信側と受信
側のＬＳＩの入出力部に設け、クロックパルスの立上が
りと立下がりの各々に同期して２種類のシリアルデータ
を一本の信号線を使って転送させるようにしたので、転
送速度を低下させることなく２倍のシリアルデータを転
送できるようになるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、上記実施例では
、一本の信号線３２を使って２種類のシリアルデータＤ
とｄを交互に転送するようにされているが、ラッチ手段
の数を増やし、かつマルチプレクサの構成を変更するこ
とにより、一本の信号線で３種類以上のシリアルデータ
を転送できるようにすることも可能である。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、上記実施例では
、一本の信号線３２を使って２種類のシリアルデータＤ
とｄを交互に転送するようにされているが、ラッチ手段
の数を増やし、かつマルチプレクサの構成を変更するこ
とにより、一本の信号線で３種類以上のシリアルデータ
を転送できるようにすることも可能である。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶ドライバＬＳＩ
のようなＬＳＩ間のデータ転送について説明したが、そ
れに限定されるものでなく、クロック同期式のシリアル
データ転送を行なうシステム一般に利用することができ
る。
をその背景となった利用分野である液晶ドライバＬＳＩ
のようなＬＳＩ間のデータ転送について説明したが、そ
れに限定されるものでなく、クロック同期式のシリアル
データ転送を行なうシステム一般に利用することができ
る。
第１図は、本発明に係るデータ転送方式をＬＳＩ間のシ
リアルデータ転送に適用した場合の一実施例を示す回路
図、 第２図は、その実施例における送信側ＬＳＩの各信号の
タイミングを示すタイミングチャート。 第３図は、同じくその実施例における受信側ＬＳＩの各
信号のタイミングを示すタイミングチャート、 第４図は、従来のシリアルデータ転送方式における転送
データとクロックのタイミングを示すタイミングチャー
トである。 ｉｏ’−−−・送信側（転送元）ＬＳ１．ｌｌａ、１１
ｂ・・・・ラッチ手段、１２・・・・データ出力端子、
１３・・・・マルチプレクサ、１４・・・・インバータ
、１５・・・・クロック出力用外部端子、２ｏ・・・・
受信側（転送先）ＬＳＩ、２１ａ、２１ｂ−ラッチ手段
、２２・・・・データ入力端子、２４・・・・インバー
タ、２５・・・・クロック入力端子、２６ａ、２６ｂ・
・・・クロック遅延用インバータ、２７・・・・遅延手
段、３２・・・・データ転送用信号線。 ３５・・・・クロック転送用信号線。
リアルデータ転送に適用した場合の一実施例を示す回路
図、 第２図は、その実施例における送信側ＬＳＩの各信号の
タイミングを示すタイミングチャート。 第３図は、同じくその実施例における受信側ＬＳＩの各
信号のタイミングを示すタイミングチャート、 第４図は、従来のシリアルデータ転送方式における転送
データとクロックのタイミングを示すタイミングチャー
トである。 ｉｏ’−−−・送信側（転送元）ＬＳ１．ｌｌａ、１１
ｂ・・・・ラッチ手段、１２・・・・データ出力端子、
１３・・・・マルチプレクサ、１４・・・・インバータ
、１５・・・・クロック出力用外部端子、２ｏ・・・・
受信側（転送先）ＬＳＩ、２１ａ、２１ｂ−ラッチ手段
、２２・・・・データ入力端子、２４・・・・インバー
タ、２５・・・・クロック入力端子、２６ａ、２６ｂ・
・・・クロック遅延用インバータ、２７・・・・遅延手
段、３２・・・・データ転送用信号線。 ３５・・・・クロック転送用信号線。
Claims (1)
- 【特許請求の範囲】 １、クロックパルスに同期してシリアルデータの転送を
行なうシステムにおいて、クロックパルスの立上がりと
立下がりの各々に同期してデータを取り込む一組のラッ
チ手段がそれぞれデータの送信側と受信側の入出力部に
設けられてなることを特徴とするデータ転送方式。 ２、上記ラッチ手段は、それぞれクロックパルスの立上
がりと立下がりに同期して、異なるシリアルデータをラ
ッチするようにされ、そのラッチされたデータが一本の
信号線によって交互に転送されるようにされてなること
を特徴とする特許請求の範囲第１項記載のデータ転送方
式。 ３、データの受信側には、上記信号線によって転送され
て来た２種類のシリアルデータのうち転送タイミングの
早いデータを、上記クロックパルスの半周期分だけ遅ら
せて内部システムに供給する遅延手段が設けられてなる
ことを特徴とする特許請求の範囲第２項記載のデータ転
送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216152A JPS6195648A (ja) | 1984-10-17 | 1984-10-17 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216152A JPS6195648A (ja) | 1984-10-17 | 1984-10-17 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195648A true JPS6195648A (ja) | 1986-05-14 |
Family
ID=16684096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216152A Pending JPS6195648A (ja) | 1984-10-17 | 1984-10-17 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361533A (ja) * | 1986-09-01 | 1988-03-17 | Nec Corp | シリアルデ−タ転送装置 |
| JPH0675907A (ja) * | 1992-06-01 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | データ伝送システム |
| JPH0671255B2 (ja) * | 1988-04-01 | 1994-09-07 | ディジタル イクイプメント コーポレーション | 安定化データの転送方法 |
| US5966409A (en) * | 1996-11-18 | 1999-10-12 | Mitsubishi Denki Kabushiki Kaisha | Data transmission unit |
-
1984
- 1984-10-17 JP JP59216152A patent/JPS6195648A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361533A (ja) * | 1986-09-01 | 1988-03-17 | Nec Corp | シリアルデ−タ転送装置 |
| JPH0671255B2 (ja) * | 1988-04-01 | 1994-09-07 | ディジタル イクイプメント コーポレーション | 安定化データの転送方法 |
| JPH0675907A (ja) * | 1992-06-01 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | データ伝送システム |
| US5966409A (en) * | 1996-11-18 | 1999-10-12 | Mitsubishi Denki Kabushiki Kaisha | Data transmission unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708801A (en) | Apparatus and method for operating chips synchronously at speeds exceeding the bus speed | |
| TWI411956B (zh) | 以位元時脈與平行資料轉換發送及／或接收序列資料的方法與系統 | |
| US5706484A (en) | Method for eliminating transition direction sensitive timing skews in a source synchronous design | |
| US6178206B1 (en) | Method and apparatus for source synchronous data transfer | |
| US5774001A (en) | Method for eliminating multiple output switching timing skews in a source synchronous design | |
| US5408641A (en) | Programmable data transfer timing | |
| US5767718A (en) | High speed conditional synchronous one shot circuit | |
| US4468737A (en) | Circuit for extending a multiplexed address and data bus to distant peripheral devices | |
| JPH0198313A (ja) | 同期化回路 | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| US6640277B1 (en) | Input staging logic for latching source synchronous data | |
| US6810486B2 (en) | Method and apparatus for de-skewing a clock using a first and second phase locked loop and a clock tree | |
| KR100617999B1 (ko) | 메모리 장치 내의 데이터 캡처를 위한 방법 및 장치 | |
| US8707080B1 (en) | Simple circular asynchronous clock domain crossing technique for digital data | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS63227113A (ja) | 伝播回路 | |
| KR100278982B1 (ko) | 데이타 입출력 제어회로 | |
| KR100246383B1 (ko) | 데이터 전송 회로 | |
| JPS61148937A (ja) | 半導体集積回路装置 | |
| US5268596A (en) | Method and apparatus for latching data around a logical data processor | |
| JPH06223037A (ja) | 高速同期式データ転送方法 | |
| JP2000307561A (ja) | バスシステム装置 | |
| JPS6411980B2 (ja) | ||
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| JPS62151017A (ja) | 遅延回路 |