JPS63227113A - 伝播回路 - Google Patents
伝播回路Info
- Publication number
- JPS63227113A JPS63227113A JP62061716A JP6171687A JPS63227113A JP S63227113 A JPS63227113 A JP S63227113A JP 62061716 A JP62061716 A JP 62061716A JP 6171687 A JP6171687 A JP 6171687A JP S63227113 A JPS63227113 A JP S63227113A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- supplied
- input signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001902 propagating effect Effects 0.000 title abstract 2
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、例えば、論理回路で構成された回路内で微小
パルス信号を伝播させる伝播回路に関する。
パルス信号を伝播させる伝播回路に関する。
[従来の技術]
周知のように、外部より入力された微小パルス信号又は
論理回路により生成された微小パルス信号を用いて、所
定のa理回路を動作させようとする場合、この入力され
た微小パルス信号又は生成された微小パルス信号を、そ
のパルス幅を保持したまま、動作させようとする論理回
路の入力に印加する必要がある。しかし、この微小パル
ス信号は論理回路間を伝播する際に、各部の負荷容量等
により、パルス幅が消滅したり、その論理回路を動作さ
せるには不充分なまでに狭まってしまうという問題点が
ある。
論理回路により生成された微小パルス信号を用いて、所
定のa理回路を動作させようとする場合、この入力され
た微小パルス信号又は生成された微小パルス信号を、そ
のパルス幅を保持したまま、動作させようとする論理回
路の入力に印加する必要がある。しかし、この微小パル
ス信号は論理回路間を伝播する際に、各部の負荷容量等
により、パルス幅が消滅したり、その論理回路を動作さ
せるには不充分なまでに狭まってしまうという問題点が
ある。
[発明が解決しようとする問題点]
上述したように、従来の伝播回路においては、微小パル
ス信号が途中で消滅し、又は、縮小してしまうという欠
点があった。
ス信号が途中で消滅し、又は、縮小してしまうという欠
点があった。
一方、このような欠点を解消するために、微小パルス信
号が伝播する経路に、基本ゲート回路を多段に直列接続
してパルス幅が狭まらないようにすることもできる。し
かし、この方法においては、ゲート回路の数が贈加し、
論理回路全体の消費電力が増加するという問題点がある
。
号が伝播する経路に、基本ゲート回路を多段に直列接続
してパルス幅が狭まらないようにすることもできる。し
かし、この方法においては、ゲート回路の数が贈加し、
論理回路全体の消費電力が増加するという問題点がある
。
本発明はかかる事情に鑑みてなされたものであって、上
述した従来の微小パルス信号伝播回路に対し、本発明は
、パルス幅の低■及び消滅が回避され、しかも、消費電
力の増加を抑制しつつ微小パルスを論理回路内の所望の
場所へ伝4Iさせることができる伝播回路を提供するこ
とを目的とする。
述した従来の微小パルス信号伝播回路に対し、本発明は
、パルス幅の低■及び消滅が回避され、しかも、消費電
力の増加を抑制しつつ微小パルスを論理回路内の所望の
場所へ伝4Iさせることができる伝播回路を提供するこ
とを目的とする。
[問題点を解決するための手段]
本発明に係る伝播回路は、クロック端子に供給された入
力48 Rの立上がりで動作する第1のフリップフロッ
プ回路と、クロック端子に供給された前記入力信号の立
下がりで動作する第2のフリップフロップ回路と、これ
ら第1.第2のフリップフロップ回路の出力信号が供給
される排他的論理和回路とを有する。
力48 Rの立上がりで動作する第1のフリップフロッ
プ回路と、クロック端子に供給された前記入力信号の立
下がりで動作する第2のフリップフロップ回路と、これ
ら第1.第2のフリップフロップ回路の出力信号が供給
される排他的論理和回路とを有する。
[作用]
本発明は、各クロック端子に供給された入力信号の立上
がり及び立下がりにおいて、夫々第1゜第2のフリップ
フロップ回路を動作させ、これらの第1.第2のフリッ
プフロップ回路から出力される信号の排他的論理和をと
ることにより、消費電力を抑えて、パルス幅を損なうこ
となく入力信号を伝播覆るようにしている。
がり及び立下がりにおいて、夫々第1゜第2のフリップ
フロップ回路を動作させ、これらの第1.第2のフリッ
プフロップ回路から出力される信号の排他的論理和をと
ることにより、消費電力を抑えて、パルス幅を損なうこ
となく入力信号を伝播覆るようにしている。
[実施例]
以下、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図において、第1のDタイプフリップフロップ回路
1のクロック端子GKには、入力信号が供給され、この
第1のDタイプフリップフロップ回路1は、入力信号の
立上がりにより動作される。
1のクロック端子GKには、入力信号が供給され、この
第1のDタイプフリップフロップ回路1は、入力信号の
立上がりにより動作される。
また、第2のDタイプフリップフロラプ回路2のクロッ
ク端子CKには、前記入力信号が反転して供給され、こ
の第2のDタイプフリップフロラプ回路2は、入力信号
の立下がりにより動作される。
ク端子CKには、前記入力信号が反転して供給され、こ
の第2のDタイプフリップフロラプ回路2は、入力信号
の立下がりにより動作される。
これらの第1.第2のDタイプフリップフロップ回路1
.2の出力端子室から出力される信号は、大々データ入
力端子りに供給される。従って、これらの第1.第2の
Dタイプフリップフロップ回路1.2は入力信号に対し
てトグル動作する。更に、これらの第1.第2のDタイ
プフリップフロップ回路1.2の出力端子Qから出力さ
れる信号は、排他的論理和回路3を介して出力される。
.2の出力端子室から出力される信号は、大々データ入
力端子りに供給される。従って、これらの第1.第2の
Dタイプフリップフロップ回路1.2は入力信号に対し
てトグル動作する。更に、これらの第1.第2のDタイ
プフリップフロップ回路1.2の出力端子Qから出力さ
れる信号は、排他的論理和回路3を介して出力される。
次に、このように構成された伝播回路の動作について、
第2図のタイミングチャートを参照して説明する。
第2図のタイミングチャートを参照して説明する。
第1.第2のDタイプフリップフロップ回路1゜2のク
ロック端子CKに、第2図に示すような入力信号が供給
されると、これらの出力端子Qには、同図にA、Bで示
す如く、第2のフリップフロップ回銘2の出力信号(B
)が、入力信号のパルス幅だけ、第1のフリップフロッ
プ回路の出力信号(A>よりも理延した信号が出力され
る。これらの出力信号が排他的論理和回路3に供給され
ると、この排他的論理和回路3からは、入力信号と同一
のパルス幅を有する信号が出力される。このとき、第1
.第2のDタイプフリップフロップ回281゜2の出力
端子Qと排他的論理和回路3との間の配線容量が大きい
場合でも、各回路1,2の出力端子Qから出力される2
信号の遅延差は変化せず、排他的論理和回路3に供給さ
れるまでの時間がかかるのみである。従って、この伝播
回路によれば、入力信号のパルス幅を確実に再現して伝
播することができる。
ロック端子CKに、第2図に示すような入力信号が供給
されると、これらの出力端子Qには、同図にA、Bで示
す如く、第2のフリップフロップ回銘2の出力信号(B
)が、入力信号のパルス幅だけ、第1のフリップフロッ
プ回路の出力信号(A>よりも理延した信号が出力され
る。これらの出力信号が排他的論理和回路3に供給され
ると、この排他的論理和回路3からは、入力信号と同一
のパルス幅を有する信号が出力される。このとき、第1
.第2のDタイプフリップフロップ回281゜2の出力
端子Qと排他的論理和回路3との間の配線容量が大きい
場合でも、各回路1,2の出力端子Qから出力される2
信号の遅延差は変化せず、排他的論理和回路3に供給さ
れるまでの時間がかかるのみである。従って、この伝播
回路によれば、入力信号のパルス幅を確実に再現して伝
播することができる。
第3図は、本発明の他の実施例を示す回路図であり、第
3図において、第1図と同一物には同一符号を付して説
明を省略する。
3図において、第1図と同一物には同一符号を付して説
明を省略する。
第7の実施例(第7図ンでは、第1.第2のDタイプフ
リップフロップ回路1,2の出力端子。
リップフロップ回路1,2の出力端子。
の出力信号を排他的論理和回路3に供給したが、この第
2実施例(第3図)の場合には、出力端子Qから出力さ
れる信号を排他的論理和回路3に供給するようにしてい
る。
2実施例(第3図)の場合には、出力端子Qから出力さ
れる信号を排他的論理和回路3に供給するようにしてい
る。
このような構成としても第1の実施例と同様の効果を得
ることが可能である。
ることが可能である。
その他、本発明の要旨を変えない範囲において、種々変
形実施可能であることは勿論である。
形実施可能であることは勿論である。
(発明の効果]
以上、訂述したように本発明によれば、入力信号に対し
て互いに逆相で動作する第1.第2のフリップフロップ
回路の出力信号の排他的論理和をとることにより、λカ
された微小パルス信号及び回路内部で生成されたパルス
信号を、そのパルス幅を損なうことなく伝播させること
ができ、しがも、回路の消費電力の増加を抑制すること
が可能である。
て互いに逆相で動作する第1.第2のフリップフロップ
回路の出力信号の排他的論理和をとることにより、λカ
された微小パルス信号及び回路内部で生成されたパルス
信号を、そのパルス幅を損なうことなく伝播させること
ができ、しがも、回路の消費電力の増加を抑制すること
が可能である。
第1図は本発明の実施例に係る伝播回路を示す回路図、
第2図は第1図の動作を説明するために示す波形図、第
3図は本発明の他の実施例を示す回路図である。 1.2;第1.第2のDタイプフリップフロラプ回路、
3:排他的論理和回路 1フリヅγフσ−17′1ヨ外 第1図 第2図
第2図は第1図の動作を説明するために示す波形図、第
3図は本発明の他の実施例を示す回路図である。 1.2;第1.第2のDタイプフリップフロラプ回路、
3:排他的論理和回路 1フリヅγフσ−17′1ヨ外 第1図 第2図
Claims (1)
- クロック端子に供給された入力信号の立上がりで動作す
る第1のフリップフロップ回路と、クロック端子に供給
された前記入力信号の立下がりで動作する第2のフリッ
プフロップ回路と、これら第1、第2のフリップフロッ
プ回路の出力信号が供給される排他的論理和回路とを有
することを特徴とする伝播回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061716A JPS63227113A (ja) | 1987-03-16 | 1987-03-16 | 伝播回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061716A JPS63227113A (ja) | 1987-03-16 | 1987-03-16 | 伝播回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63227113A true JPS63227113A (ja) | 1988-09-21 |
Family
ID=13179230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62061716A Pending JPS63227113A (ja) | 1987-03-16 | 1987-03-16 | 伝播回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63227113A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248825A (ja) * | 1988-03-30 | 1989-10-04 | Matsushita Electric Ind Co Ltd | デューティ補正回路 |
JPH02308619A (ja) * | 1989-05-22 | 1990-12-21 | Matsushita Electric Ind Co Ltd | 信号遅延装置 |
JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
EP1061703A2 (de) * | 1999-06-16 | 2000-12-20 | Infineon Technologies AG | Schaltungsanordnung zur Übertragung von Impulsen über eine Übertragungsstrecke |
KR100329320B1 (ko) * | 1993-10-05 | 2002-08-09 | 오끼 덴끼 고오교 가부시끼가이샤 | 디지털신호전송회로 |
JP2008078827A (ja) * | 2006-09-19 | 2008-04-03 | Fuji Electric Fa Components & Systems Co Ltd | 信号伝送回路及び方法 |
-
1987
- 1987-03-16 JP JP62061716A patent/JPS63227113A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01248825A (ja) * | 1988-03-30 | 1989-10-04 | Matsushita Electric Ind Co Ltd | デューティ補正回路 |
JPH02308619A (ja) * | 1989-05-22 | 1990-12-21 | Matsushita Electric Ind Co Ltd | 信号遅延装置 |
JPH03141716A (ja) * | 1989-09-30 | 1991-06-17 | Mitsutoyo Corp | カウンター用回路及びカウンター並びに走査型光学式寸法測定装置 |
KR100329320B1 (ko) * | 1993-10-05 | 2002-08-09 | 오끼 덴끼 고오교 가부시끼가이샤 | 디지털신호전송회로 |
EP1061703A2 (de) * | 1999-06-16 | 2000-12-20 | Infineon Technologies AG | Schaltungsanordnung zur Übertragung von Impulsen über eine Übertragungsstrecke |
EP1061703A3 (de) * | 1999-06-16 | 2003-12-03 | Infineon Technologies AG | Schaltungsanordnung zur Übertragung von Impulsen über eine Übertragungsstrecke |
JP2008078827A (ja) * | 2006-09-19 | 2008-04-03 | Fuji Electric Fa Components & Systems Co Ltd | 信号伝送回路及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002208844A (ja) | グリッチ除去回路 | |
JPS63227113A (ja) | 伝播回路 | |
JPH0198313A (ja) | 同期化回路 | |
JPH0832420A (ja) | ノイズフィルタ装置 | |
JPH04233014A (ja) | コンピュータ・システム | |
JPH0273713A (ja) | 半導体集積回路のクロックラインバッフア回路 | |
JP3084856B2 (ja) | 双方向バッファ回路 | |
JPH0481118A (ja) | 入力回路 | |
JPH05327435A (ja) | 半導体集積回路装置 | |
JP2001195155A (ja) | リセット信号制御回路 | |
JP2776642B2 (ja) | チャタリング除去回路 | |
KR19980066705A (ko) | 노이즈 차단 기능을 갖는 리셋 회로 | |
JPH03117208A (ja) | データ保持回路 | |
KR19990050475A (ko) | 주파수 분주회로 | |
JPH05250891A (ja) | シフトレジスタ回路 | |
JPH04249421A (ja) | 出力同時動作低減回路 | |
JP2000307393A (ja) | 集積回路用入力回路 | |
JPH06204817A (ja) | 半導体集積回路 | |
JP2000068800A (ja) | ヒゲ防止方式及び回路 | |
JPH04140912A (ja) | 論理回路 | |
JPH04255110A (ja) | 半導体集積回路 | |
JPS6142357B2 (ja) | ||
JPH03153118A (ja) | 入力回路 | |
JPH01290313A (ja) | 集積回路間の信号伝搬方法 | |
JPH0279619A (ja) | 周波数逓倍回路 |