JP2584915B2 - 接続回路 - Google Patents
接続回路Info
- Publication number
- JP2584915B2 JP2584915B2 JP3189567A JP18956791A JP2584915B2 JP 2584915 B2 JP2584915 B2 JP 2584915B2 JP 3189567 A JP3189567 A JP 3189567A JP 18956791 A JP18956791 A JP 18956791A JP 2584915 B2 JP2584915 B2 JP 2584915B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- auxiliary data
- timing
- main data
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、異種ネットワーク間
の接続点で主データ及びその補助データの伝送を行う接
続回路に関するものである。
の接続点で主データ及びその補助データの伝送を行う接
続回路に関するものである。
【０００２】
【従来の技術】図４は従来の接続回路の構成を示すブロ
ック図であり、図において、１は主データを入力する入
力端子、２は前記主データを書込むためのタイミングを
入力する入力端子、３は補助データを入力する入力端
子、４は前記補助データを書込むためのタイミングを入
力する入力端子、７は前記入力端子２から入力される書
込みタイミングで前記入力端子１から入力される主デー
タを一旦格納する主データ用バッファ回路、８は前記入
力端子４から入力される書込みタイミングで前記入力端
子３から入力される補助データを一旦格納する補助デー
タ用バッファ回路、９は前記主データ用バッファ回路７
に格納されている主データを読出す出力端子、１０は前
記主データの読出しタイミングを入力する入力端子、１
１は前記補助データ用バッファ回路８に格納されている
補助データを読出す出力端子、１２は前記補助データの
読出しタイミングを入力する入力端子である。
ック図であり、図において、１は主データを入力する入
力端子、２は前記主データを書込むためのタイミングを
入力する入力端子、３は補助データを入力する入力端
子、４は前記補助データを書込むためのタイミングを入
力する入力端子、７は前記入力端子２から入力される書
込みタイミングで前記入力端子１から入力される主デー
タを一旦格納する主データ用バッファ回路、８は前記入
力端子４から入力される書込みタイミングで前記入力端
子３から入力される補助データを一旦格納する補助デー
タ用バッファ回路、９は前記主データ用バッファ回路７
に格納されている主データを読出す出力端子、１０は前
記主データの読出しタイミングを入力する入力端子、１
１は前記補助データ用バッファ回路８に格納されている
補助データを読出す出力端子、１２は前記補助データの
読出しタイミングを入力する入力端子である。
【０００３】次に動作について説明する。まず、異種ネ
ットワーク間の接続点において、主データとその補助デ
ータはそれぞれ独立のタイミングで（送り元であるネッ
トワークでのタイミング）主データ用バッファ回路７と
補助データ用バッファ回路８に格納される。一方、送り
先であるネットワークでは、前記主データ用バッファ回
路７及び補助データ用バッファ回路８から、それぞれ独
立のタイミングで（送り先であるネットワークでのタイ
ミング）読出される。
ットワーク間の接続点において、主データとその補助デ
ータはそれぞれ独立のタイミングで（送り元であるネッ
トワークでのタイミング）主データ用バッファ回路７と
補助データ用バッファ回路８に格納される。一方、送り
先であるネットワークでは、前記主データ用バッファ回
路７及び補助データ用バッファ回路８から、それぞれ独
立のタイミングで（送り先であるネットワークでのタイ
ミング）読出される。
【０００４】なお、ここで補助データとは、主データと
相関性をもったデータであって、制御信号等の位置付け
であり、該主データに比べて十分低い伝送速度である。
また、この従来例では主データと補助データの意識がな
く、独立な２チャネルの相互接続となっており、該主デ
ータと補助データの伝送速度は、それぞれ異種ネットワ
ーク間で同速度にしておく必要がある。
相関性をもったデータであって、制御信号等の位置付け
であり、該主データに比べて十分低い伝送速度である。
また、この従来例では主データと補助データの意識がな
く、独立な２チャネルの相互接続となっており、該主デ
ータと補助データの伝送速度は、それぞれ異種ネットワ
ーク間で同速度にしておく必要がある。
【０００５】
【発明が解決しようとする課題】従来の接続回路は以上
のように構成されているので、主データと補助データと
の時間上の位相関係が保証されず、また、該主データと
補助データの伝送速度を異種ネットーワーク間でそれぞ
れ同一にする制約があるなどの課題があった。なお、類
似する先行技術としては、例えば特開昭６２−２２６７
４４号公報などがある。
のように構成されているので、主データと補助データと
の時間上の位相関係が保証されず、また、該主データと
補助データの伝送速度を異種ネットーワーク間でそれぞ
れ同一にする制約があるなどの課題があった。なお、類
似する先行技術としては、例えば特開昭６２−２２６７
４４号公報などがある。
【０００６】この発明は上記のような課題を解消するた
めになされたもので、主データとその補助データの伝送
速度を異種ネットワーク間でそれぞれ同一にしておく必
要がなく、かつ該主データと補助データとの時間上の位
相関係を保証する接続回路を得ることを目的とする。
めになされたもので、主データとその補助データの伝送
速度を異種ネットワーク間でそれぞれ同一にしておく必
要がなく、かつ該主データと補助データとの時間上の位
相関係を保証する接続回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る接続回路
は、主データ及び１又は２以上の補助データを一組のデ
ータとして取扱い、同一のバッファ回路に格納するよう
にしたものである。
は、主データ及び１又は２以上の補助データを一組のデ
ータとして取扱い、同一のバッファ回路に格納するよう
にしたものである。
【０００８】
【作用】この発明における接続回路は、主データ及び１
又は２以上の補助データを一組のデータとして同一のバ
ッファ回路に格納するようにしたので、時間上の位相関
係が保証されるとともに、前記バッファ回路の前段及び
後段にそれぞれ１又は２以上の補助データをラッチする
ラッチ回路を設けたので、該補助データの伝送速度を異
種ネットワーク間で同一にするという制約がない。
又は２以上の補助データを一組のデータとして同一のバ
ッファ回路に格納するようにしたので、時間上の位相関
係が保証されるとともに、前記バッファ回路の前段及び
後段にそれぞれ１又は２以上の補助データをラッチする
ラッチ回路を設けたので、該補助データの伝送速度を異
種ネットワーク間で同一にするという制約がない。
【０００９】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の一実施例による接続
回路の構成を示すブロック図であり、従来の接続回路
（図４）と同一又は相当部分には同一符号を付して説明
を省略する。
ついて説明する。図１はこの発明の一実施例による接続
回路の構成を示すブロック図であり、従来の接続回路
（図４）と同一又は相当部分には同一符号を付して説明
を省略する。
【００１０】図において、５ａは入力端子３から入力さ
れる補助データを入力端子４から入力される書込みタイ
ミングでラッチする前段のラッチ回路、５ｂは入力端子
１０から入力される読出しタイミングで出力される補助
データをラッチする後段のラッチ回路、６は前記前段の
ラッチ回路５ａによりラッチされた補助データと入力端
子１から入力される主データとを一組のデータとして格
納するバッファ回路である。
れる補助データを入力端子４から入力される書込みタイ
ミングでラッチする前段のラッチ回路、５ｂは入力端子
１０から入力される読出しタイミングで出力される補助
データをラッチする後段のラッチ回路、６は前記前段の
ラッチ回路５ａによりラッチされた補助データと入力端
子１から入力される主データとを一組のデータとして格
納するバッファ回路である。
【００１１】次に動作について図２のタイミングチャー
トを用いて説明する。入力端子３から入力される補助デ
ータは、入力端子４から入力される図２（ｂ）に示すよ
うな書込みタイミング（送り元であるネットワークでの
補助データ用の書込みタイミング）で前段のラッチ回路
５ａにラッチされた後、入力端子２から入力される図２
（ａ）に示すような書込みタイミング（送り元であるネ
ットワークでの主データ用の書込みタイミング）で入力
端子１から入力された主データとともにバッファ回路６
へ格納される（図２（ｃ））。このため、該補助データ
は前記入力端子２から入力される書込みタイミング（図
２（ａ））で標本化されたことになり、伝送速度を異種
ネットワーク間で同一にしておく必要がなくなる。
トを用いて説明する。入力端子３から入力される補助デ
ータは、入力端子４から入力される図２（ｂ）に示すよ
うな書込みタイミング（送り元であるネットワークでの
補助データ用の書込みタイミング）で前段のラッチ回路
５ａにラッチされた後、入力端子２から入力される図２
（ａ）に示すような書込みタイミング（送り元であるネ
ットワークでの主データ用の書込みタイミング）で入力
端子１から入力された主データとともにバッファ回路６
へ格納される（図２（ｃ））。このため、該補助データ
は前記入力端子２から入力される書込みタイミング（図
２（ａ））で標本化されたことになり、伝送速度を異種
ネットワーク間で同一にしておく必要がなくなる。
【００１２】一方、前述したように、この補助データの
伝送速度は主データの伝送速度よりも十分低いものなの
で、前記バッファ回路６に格納されている主データ（出
力端子９から読出される）とともに入力端子１０から入
力される図２（ｄ）に示すような読出しタイミング（送
り先であるネットワークでの読出しタイミング）で読出
された補助データは、同タイミングで後段のラッチ回路
５ｂにラッチされ、さらに、入力端子１２から入力され
る図２（ｅ）に示すようなタイミング（送り先であるネ
ットワークでの補助データ用の読出しタイミング）で出
力端子１１から読出される。
伝送速度は主データの伝送速度よりも十分低いものなの
で、前記バッファ回路６に格納されている主データ（出
力端子９から読出される）とともに入力端子１０から入
力される図２（ｄ）に示すような読出しタイミング（送
り先であるネットワークでの読出しタイミング）で読出
された補助データは、同タイミングで後段のラッチ回路
５ｂにラッチされ、さらに、入力端子１２から入力され
る図２（ｅ）に示すようなタイミング（送り先であるネ
ットワークでの補助データ用の読出しタイミング）で出
力端子１１から読出される。
【００１３】なお、上記実施例では、主データに対して
補助データは一種類しか存在していないが、図３に示す
ように、複数種類の補助データが存在する場合でも同様
の効果を奏する。この場合、前段及び後段のラッチ回路
５ａ〜５ｄは各補助データに対応して設けられている。
補助データは一種類しか存在していないが、図３に示す
ように、複数種類の補助データが存在する場合でも同様
の効果を奏する。この場合、前段及び後段のラッチ回路
５ａ〜５ｄは各補助データに対応して設けられている。
【００１４】
【発明の効果】以上のように、この発明によれば主デー
タ及び１又は２以上の補助データを一組のデータとして
取扱い、同一のバッファ回路に格納するようにしたの
で、主データと補助データの時間上の位相関係が保証で
きるとともに、異種ネットワーク間での各データの伝送
速度に関する制約が省かれるので、柔軟性のある異種ネ
ットワーク間の接続が実現できる効果がある。
タ及び１又は２以上の補助データを一組のデータとして
取扱い、同一のバッファ回路に格納するようにしたの
で、主データと補助データの時間上の位相関係が保証で
きるとともに、異種ネットワーク間での各データの伝送
速度に関する制約が省かれるので、柔軟性のある異種ネ
ットワーク間の接続が実現できる効果がある。
【図１】この発明の一実施例による接続回路の構成を示
すブロック図である。
すブロック図である。
【図２】この発明の一実施例による接続回路の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図３】この発明の他の実施例による接続回路の構成を
示すブロック図である。
示すブロック図である。
【図４】従来の接続回路の構成を示すブロック図であ
る。
る。
５ａ，５ｃ 前段のラッチ回路 ５ｂ，５ｄ 後段のラッチ回路 ６ バッファ回路
Claims (1)
- 【請求項１】 異種ネットワーク間の接続点で主データ
及びその１又は２以上の補助データの伝送を行う接続回
路において、前記１又は２以上の補助データに対応して
設けられ、それぞれがこれら各補助データの書込みタイ
ミングでラッチする１又は２以上の前段のラッチ回路
と、前記主データ及び前記１又は２以上の前段のラッチ
回路にそれぞれラッチされた補助データを一組のデータ
として、送り元であるネットワークでの主データの書込
みタイミングで格納するとともに、送り先であるネット
ワークでの主データの読出しタイミングで該主データ及
び１又は２以上の補助データを一組のデータとして出力
するバッファ回路と、前記バッファ回路から出力された
１又は２以上の補助データに対応して設けられ、それぞ
れが送り先であるネットワークでの主データの読出しタ
イミングでそれぞれラッチし、該送り先であるネットワ
ークでの各補助データの読出しタイミングで出力する１
又は２以上の後段のラッチ回路とを備えたことを特徴と
する接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189567A JP2584915B2 (ja) | 1991-07-04 | 1991-07-04 | 接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189567A JP2584915B2 (ja) | 1991-07-04 | 1991-07-04 | 接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514355A JPH0514355A (ja) | 1993-01-22 |
| JP2584915B2 true JP2584915B2 (ja) | 1997-02-26 |
Family
ID=16243497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189567A Expired - Lifetime JP2584915B2 (ja) | 1991-07-04 | 1991-07-04 | 接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584915B2 (ja) |
-
1991
- 1991-07-04 JP JP3189567A patent/JP2584915B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514355A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584915B2 (ja) | 接続回路 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
| JPH0779211A (ja) | マルチプレクサのための制御回路 | |
| US7440494B2 (en) | Method and system of bidirectional data transmission and reception | |
| KR0137088Y1 (ko) | 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 | |
| JPH035863A (ja) | デジタルシステム | |
| JP2833801B2 (ja) | データ多重転送方式 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPH0637857A (ja) | シリアルデータ受信回路 | |
| JPH11212927A (ja) | 競合調停方法 | |
| JPH05314785A (ja) | シフトレジスタ | |
| JPS63313919A (ja) | 並一直変換装置 | |
| JP2001358764A (ja) | ヘッダ変換回路及びヘッダ変換方法 | |
| JPH0198348A (ja) | シリアル・データ受信回路 | |
| JPH023345B2 (ja) | ||
| JPH1040692A (ja) | シフトレジスタ回路 | |
| JPS63263924A (ja) | 並列／直列変換回路 | |
| JPH01137728A (ja) | シリアル／パラレル変換の回路装置 | |
| JPH0683759A (ja) | 情報処理装置 | |
| JPH04160460A (ja) | シリアルデータ送受信装置 | |
| JPH06335056A (ja) | 遠隔制御システムのデータ伝送方式 | |
| JPH03143141A (ja) | ジッタ耐力改善回路 | |
| JPH0454532A (ja) | パリティ計算回路 |