JPH04160460A - シリアルデータ送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルデータ入出力装置に関し、特にシリ
アルに入出力を行なうシリアルデータ送受信装置の改良
に関するものである。

〔従来の技術〕

第３図は従来の１チツプマイクロコンピユータに内蔵さ
れたシリアルデータ送受信装置の構成を示すブロック図
であり、図において、２ａは送信用ＦＩＦＯ１２ｂは受
信用ＦＩＦＯ１３は読み出し書き込み制御レジスタ、５
は送信レジスタ、６は受信レジスタ、７はデータバスで
あり、上記送信用ＦＩＦＯ２ａ及び受信用ＦＩＦＯ２ｂ
は、順次アクセス機能を有し、１バイトが８ビツトから
なるデータ長で数バイトのメモリによって構成されてお
り、それぞれハードウェアによって一つのアドレスが割
り付けられいる。

次に動作について説明する。

送信を行う場合、送信用ＦＩＦＯ２ａに割り当てられた
アドレスにデータの書き込みを行うと、読み出し書き込
み制御回路３から送信用ＦＩＦＯ２ａに書き込み制画信
号８ａが入力されデータバス７からＦＩＰＯ２ａ内のメ
モリにデータが格納される。更に同じアドレスにデータ
を書き込むことでＦＩＦＯ２ａの構成によって決まる最
大データ数までデータを格納することかできる。そして
送信用ＦＩＦ○２ａは送信レジスタ５か送信許可される
と格納された順番に１バイト分のデータを送信レジスタ
５に転送（パラレル転送）し、送信レジスタ５はシリア
ルデータ出力１０によりデータを出力する。１バイトの
送信が完了すると送信用ＦＩＦＯ２ａは次のデータを送
信レジスタ５に転送する。

受信を行う場合、シリアルデータ入力１１により受信レ
ジスタ６はデータを受信し、１バイト分のデータの受信
が完了すると受信レジスタ６は受信データを受信用ＦＩ
ＦＯ２ｂに転送し、次のデータの受信を開始する。受信
用ＦＩＦＯ２ｂに割り当てられたアドレスを読み出すと
、読み出し書き込み制御回路３から読み出し制御信号８
ｄが受信用ＦＩＦＯ２ｂに入力され受信用ＦＩＦＯ２ｂ
は受信レジスタ６から転送された順番にデータをデータ
バス７に出力する。

〔発明か解決しようとする課題〕

従来のシリアルデータ入出力装置は以上のように構成さ
れており、１バイトが８ビツトからなるデータ長のメモ
リから構成されたＦＩＦＯか送信レジスタ及び受信レジ
スタとデータバスとの間にハードウェアで固定され、デ
ータバスから送信レジスタに送られるデータ、及び受信
レジスタからデータバスに読み出されるデータは必ずそ
れぞれのＦＩＦＯを通らなければならず、例えばデータ
転送先の選択時に用いられる９ビツトデータ等の１バイ
トのデータ長が８ビツト以上のデータの読み出し・書き
込みができず、従って１バイトか８ビツト以上のデータ
のシリアル転送かで・きないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、１バイトが８ビツト以上のデータをもシリア
ル転送することができるシリアルデータ入出力装置を提
供することを目的とする。

〔課題を解決するための手段〕

この発明に係るシリアルデータ入出力装置は、データバ
ス出力と送信用ＦＩＦＯ出力とを切換え、送信レジスタ
に出力する第１の選択手段を設けるととともに、受信レ
ジスタ出力をデータバスと受信用ＦＩＦＯに切換え出力
する第２の選択手段を設け、制御回路でもって、送、受
信用ＦＩＦＯを制御するとともに、転送データ長に応じ
て上記第１、第２の選択手段を制御すようにしたもので
ある。

〔作用〕

この発明によれば、第１の選択手段でデータバスと送信
用ＦＩＦＯ出力とを切換え送信レジスタに出力するとと
もに、第２の選択手段で受信レジスタ出力をデータバス
と受信用ＦＩＦＯに切換え出力するようにしたから、１
バイト８ビツト以上のデータを送受信することができる
。　　　゛〔実施例〕 以下、この発明の一実施例を図を参照して説明する。第
１図は本発明の一実施例によるシリアルデータ送受信装
置のブロック構成図を示し、第３図と同一符号は同一ま
たは相当部分を示し、１ａはデータライン９ｂあるいは
データライン９ｄのいずれか一方を選択しデータライン
９Ｃにデータ出力する第１のデータライン選択回路（手
段）、１ｂはデータライン９ｅから入力されたデータを
データライン９ｆあるいは９ｈのいずれかに出力する第
２のデータライン選択回路（手段）、５゜６はそれぞれ
、８ビツトデータ及び９ビツトデータのシリアル転送が
可能な送信レジスタ及び受信レジスタ、４はシリアル転
送データ長が８ビツトか９ビツトであるかを選択する転
送モードレジスタである。

次に動作について説明する。

転送モードレジスタ４で８ビツトデータを選択した場合
、読み出し書き込み制御回路３から出力される制御信号
８ｂ、８ｃにより第１のデータライン選択回路１ａはデ
ータライン９ｂを選択し、第２のデータライン選択回路
１ｂはデータライン９ｆを選択し、これにより、従来と
同様にして、送信レジスタ５への送信データの書き込み
及び受信レジスタ６からの受信データの読み出しか行わ
れることとなる。

一方、転送モードレジスタ４で９ビツトデータを選択し
た場合、第１のデータライン選択回路ｌａはデータライ
ン９ｄを選択し、第２のデータライン選択回路１ｂはデ
ータライン９ｈを選択する。

その結果、送信データはデータバス７からデータライン
９ｄ及びデータライン９Ｃを通って直接送信レジスタ５
に書き込まれ、また受信データはデータライン９ｅ及び
データライン９ｈを通って直接受信レジスタ６から読み
出されるようになる。

このように本実施例によれば、データバス７出力と送信
用ＦＩＦＯ２ａ出力とを切換え、送信レジスタ５に出力
する第１のデータライン選択回路１ａを設けるとととも
に、受信レジスタ６出力をデータバス７と受信用ＦＩＦ
○２ｂに切換え出力する第２のデータライン選択回路１
ｂを設け、転送モードルジスタ４の設定値により９ビツ
トデータか選択された場合、読み出し書き込み制御回路
３の制御信号８ｂ（８ｃ）により第１のデータライン切
換回路１ａ（第２のデータライン切換回路１ｂ＞でデー
タライン９ｃ、９ｄ（データライン９ｅ、９ｆ）を選択
するようにしたので、９ビツトデータはＦＩＦＯ２ａを
介さずに直接送信レジスタ５に入力されるようになり、
また入力データは受信レジスタ６から直接ＦＩＦ○２ｂ
を介さずにデータバス７に入力されるようになり、以上
のようにして９ビツトデータのシリアル転送を行なうこ
とができる。

なお、上記実施例では８ビット以上のデータとして９ビ
ツトデータを例にとって説明したが、データ長はこれに
限るものでないことは言うまでもない。

また、第２図に示すように９ビツト専用の９ビットバッ
フｙ１２ａ、１２ｂを設け、ＦＩＦＯ２ａ、２ｂと切換
えるようにしてもよく、この場合上記実施例に比べて効
率良く順次送、受信することができる。

〔発明の効果〕

以上のように、この発明に係るシリアルデータ送受信装
置によれば、データバス出力と送信用ＦＩＦＯ出力とを
切換え、送信レジスタに出力する第１の選択手段を設け
るととともに、受信レジスタ出力をデータバスと受信用
ＦＩＦＯに切換え出力する第２の選択手段を設け、制御
回路でもって、送、受信用ＦＩＦＯを制御するとともに
、転送データ長に応じて上記第１．第２の選択手段を制
御すようにしたので、１バイト８ビット以上のデータを
もシリアルに送受信することができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例によるシリアルデータ送受信
装置のブロック図、第２図は本発明の変形例によるシリ
アルデータ送受信装置のブロック図、第３図は従来のシ
リアルデータ送受信装置のブロック図である。 図において、１ａは第１のデータライン選択回路（手段
）、ｌｂは第２のデータライン選択回路（手段）、２ａ
は送信用ＰＩＦ０．２ｂは受信用ＰＩＦ０．３は読みだ
し書き込み制御回路、４は転送モードルジスタ、５は送
信レジスタ、６は受信レジスタ、１２は９ビツトバツフ
アである。 なお図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）データバスからデータを受け、受信順にパラレル
   出力する送信用ＦＩＦＯと、 該パラレル出力を受け、これをシリアル出力する送信レ
   ジスタと、 入力信号を受け、該信号を受信順にシリアル出力する受
   信レジスタと、 該受信レジスタの出力を受け、これをデータバスにパラ
   レル入力する受信用ＦＩＦＯと、上記送、受信用ＦＩＦ
   Ｏの書き込み・読み出し制御を行なう制御回路とを有す
   るシリアルデータ送受信装置において、 上記データバス出力と上記送信用ＦＩＦＯ出力とを切換
   え、送信レジスタに出力する第１の選択手段を設けると
   とともに、上記受信レジスタ出力をデータバスと受信用
   ＦＩＦＯに切換え出力する第２の選択手段を設け、 上記制御回路を、送、受信用ＦＩＦＯを制御するのに加
   え、転送データ長に応じて上記第１、第２の選択手段を
   制御するよに構成したことを特徴とするシリアルデータ
   送受信装置。