JPH0683759A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0683759A JPH0683759A JP23232892A JP23232892A JPH0683759A JP H0683759 A JPH0683759 A JP H0683759A JP 23232892 A JP23232892 A JP 23232892A JP 23232892 A JP23232892 A JP 23232892A JP H0683759 A JPH0683759 A JP H0683759A
- Authority
- JP
- Japan
- Prior art keywords
- data
- barrel shifter
- source device
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 アンパック動作やパック動作が行え、インタ
ーフェースと処理回路との間でデータの変換を容易に行
える情報処理装置を提供することを目的としている。 【構成】 ＤＭＡＣ１４が、ソースデバイス１２から出
力されるデータを指定されたビット分シフトするバレル
シフタ１５と、このバレルシフタ１５によりシフトされ
たデータを一旦保持するデータ保持手段１６と、バレル
シフタ１５によるデータシフト動作およびデータ保持手
段１６によるデータ保持動作を制御するコントローラ１
７とを具備する。
ーフェースと処理回路との間でデータの変換を容易に行
える情報処理装置を提供することを目的としている。 【構成】 ＤＭＡＣ１４が、ソースデバイス１２から出
力されるデータを指定されたビット分シフトするバレル
シフタ１５と、このバレルシフタ１５によりシフトされ
たデータを一旦保持するデータ保持手段１６と、バレル
シフタ１５によるデータシフト動作およびデータ保持手
段１６によるデータ保持動作を制御するコントローラ１
７とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば画像処理装置に
使用されるダイレクトメモリアクセスコントローラ（以
下、ＤＭＡＣと呼ぶ。）を用いた情報処理装置に関す
る。
使用されるダイレクトメモリアクセスコントローラ（以
下、ＤＭＡＣと呼ぶ。）を用いた情報処理装置に関す
る。
【０００２】
【従来の技術】ＤＭＡＣを用いた情報処理装置は、ＣＰ
Ｕの制御とは独立した形でデータの転送を行え、ＣＰＵ
の負担を軽減できることから、画像処理装置等に適用さ
れている。
Ｕの制御とは独立した形でデータの転送を行え、ＣＰＵ
の負担を軽減できることから、画像処理装置等に適用さ
れている。
【０００３】図３はレジスタを保有するＤＭＡＣを用い
た従来の情報処理装置の構成を示す図であり、バス１上
に、ソースデバイス２、デスティネーションデバイス３
およびレジスタを保有するＤＭＡＣ４を接続して構成さ
れる。そして、図４に示すように、ＤＭＡＣ４による制
御に基づき、ソースデバイス２から１ワードデータを読
み取りＤＭＡＣ４内のレジスタに一旦保持し（ステップ
４０１）、保持された１ワードデータをデスティネーシ
ョンデバイス３に転送する（ステップ４０２）。以下、
この動作が繰り返される（ステップ４０３）。
た従来の情報処理装置の構成を示す図であり、バス１上
に、ソースデバイス２、デスティネーションデバイス３
およびレジスタを保有するＤＭＡＣ４を接続して構成さ
れる。そして、図４に示すように、ＤＭＡＣ４による制
御に基づき、ソースデバイス２から１ワードデータを読
み取りＤＭＡＣ４内のレジスタに一旦保持し（ステップ
４０１）、保持された１ワードデータをデスティネーシ
ョンデバイス３に転送する（ステップ４０２）。以下、
この動作が繰り返される（ステップ４０３）。
【０００４】また、図５はレジスタを持たないＤＭＡＣ
を用いた従来の情報処理装置の構成を示す図であり、バ
ス５上に、ソースデバイス６、デスティネーションデバ
イス７およびレジスタを持たないＤＭＡＣ８を接続して
構成される。そして、図６に示すように、ＤＭＡＣ８よ
りソースデバイス６にリード信号およびデスティネーシ
ョンデバイス７にライト信号をほぼ同時に出力する（ス
テップ６０１）。すると、ソースデバイス６からデステ
ィネーションデバイス７に直接１ワードデータが転送さ
れる。以下、この動作が繰り返される（ステップ６０
２）。
を用いた従来の情報処理装置の構成を示す図であり、バ
ス５上に、ソースデバイス６、デスティネーションデバ
イス７およびレジスタを持たないＤＭＡＣ８を接続して
構成される。そして、図６に示すように、ＤＭＡＣ８よ
りソースデバイス６にリード信号およびデスティネーシ
ョンデバイス７にライト信号をほぼ同時に出力する（ス
テップ６０１）。すると、ソースデバイス６からデステ
ィネーションデバイス７に直接１ワードデータが転送さ
れる。以下、この動作が繰り返される（ステップ６０
２）。
【０００５】ところで、標準的な画像データは、その主
走査データ長によってはラインの切れ目が転送ワード内
に入ることがある。例えば、ＣＣＩＴＴ（国際電信電話
諮問委員会）のＴ．６に示されるＡ４．２００ｐｐｉの
画像データの主走査データ長は、１６５４画素となって
いる。このため、データ転送を８ビット単位で行う場合
には、１６５４画素は２０６バイト＋６ビットとなる。
したがって、２０７バイト目のデータの前の６ビットは
前ライン、後の２ビットは後ラインとなる。同様に、４
１２バイト目のデータの前の４ビットは２ライン目の最
後のデータ、後の４ビットは３ライン目の最初のデータ
となる。ところが、このようなフォーマットでは、画像
処理をする上で取扱いが極めて困難となる。そこで、図
２（ａ）に示すように、２ライン目以降の先頭をバイト
の切れ目の先頭にシフトするいわゆるアンパック動作、
同図（ｂ）に示すアンパック動作とは逆のいわゆるパッ
ク動作を行えば、インターフェースと画像処理回路との
間でデータの変換が容易に行える。
走査データ長によってはラインの切れ目が転送ワード内
に入ることがある。例えば、ＣＣＩＴＴ（国際電信電話
諮問委員会）のＴ．６に示されるＡ４．２００ｐｐｉの
画像データの主走査データ長は、１６５４画素となって
いる。このため、データ転送を８ビット単位で行う場合
には、１６５４画素は２０６バイト＋６ビットとなる。
したがって、２０７バイト目のデータの前の６ビットは
前ライン、後の２ビットは後ラインとなる。同様に、４
１２バイト目のデータの前の４ビットは２ライン目の最
後のデータ、後の４ビットは３ライン目の最初のデータ
となる。ところが、このようなフォーマットでは、画像
処理をする上で取扱いが極めて困難となる。そこで、図
２（ａ）に示すように、２ライン目以降の先頭をバイト
の切れ目の先頭にシフトするいわゆるアンパック動作、
同図（ｂ）に示すアンパック動作とは逆のいわゆるパッ
ク動作を行えば、インターフェースと画像処理回路との
間でデータの変換が容易に行える。
【０００６】しかしながら、こうしたアンパック動作や
パック動作は、図３や図５に示した従来の情報処理装置
では行えなかった。これは、これらの情報処理装置で
は、ソースデータとディスティネーションデータとが同
期がとれていることが前提の動作条件となるからであ
る。
パック動作は、図３や図５に示した従来の情報処理装置
では行えなかった。これは、これらの情報処理装置で
は、ソースデータとディスティネーションデータとが同
期がとれていることが前提の動作条件となるからであ
る。
【０００７】
【発明が解決しようとする課題】このようにＤＭＡＣを
用いた従来の情報処理装置では、ソースデータとディス
ティネーションデータとが同期がとれていることが前提
の動作条件となるため、アンパック動作やパック動作が
行えず、インターフェースと画像処理回路との間でのデ
ータの変換が困難であった。
用いた従来の情報処理装置では、ソースデータとディス
ティネーションデータとが同期がとれていることが前提
の動作条件となるため、アンパック動作やパック動作が
行えず、インターフェースと画像処理回路との間でのデ
ータの変換が困難であった。
【０００８】本発明は、このような事情に基づきなされ
たもので、アンパック動作やパック動作が行え、インタ
ーフェースと処理回路との間でデータの変換を容易に行
える情報処理装置を提供することを目的としている。
たもので、アンパック動作やパック動作が行え、インタ
ーフェースと処理回路との間でデータの変換を容易に行
える情報処理装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め、第１の発明は、ＤＭＡＣによる制御に基づき、ソー
スデバイスから出力されるデータをデスティネーション
デバイスに一定単位ごとに転送する情報処理装置におい
て、前記ＤＭＡＣが、前記ソースデバイスから出力され
るデータを指定されたビット分シフトするバレルシフタ
と、このバレルシフタによりシフトされたデータを一旦
保持するデータ保持手段と、前記バレルシフタによるデ
ータシフト動作および前記データ保持手段によるデータ
保持動作を制御するコントローラとを具備する。
め、第１の発明は、ＤＭＡＣによる制御に基づき、ソー
スデバイスから出力されるデータをデスティネーション
デバイスに一定単位ごとに転送する情報処理装置におい
て、前記ＤＭＡＣが、前記ソースデバイスから出力され
るデータを指定されたビット分シフトするバレルシフタ
と、このバレルシフタによりシフトされたデータを一旦
保持するデータ保持手段と、前記バレルシフタによるデ
ータシフト動作および前記データ保持手段によるデータ
保持動作を制御するコントローラとを具備する。
【００１０】第２の発明は、ＤＭＡＣによる制御に基づ
き、ソースデバイスから出力されるデータをデスティネ
ーションデバイスに一定単位ごとに転送する情報処理装
置において、前記ＤＭＡＣが、前記ソースデバイスから
出力されるデータを一旦保持するデータ保持手段と、こ
のデータ保持手段により保持されたデータを指定された
ビット分シフトするバレルシフタと、前記データ保持手
段によるデータ保持動作および前記バレルシフタによる
データシフト動作を制御するコントローラとを具備す
る。
き、ソースデバイスから出力されるデータをデスティネ
ーションデバイスに一定単位ごとに転送する情報処理装
置において、前記ＤＭＡＣが、前記ソースデバイスから
出力されるデータを一旦保持するデータ保持手段と、こ
のデータ保持手段により保持されたデータを指定された
ビット分シフトするバレルシフタと、前記データ保持手
段によるデータ保持動作および前記バレルシフタによる
データシフト動作を制御するコントローラとを具備す
る。
【００１１】
【作用】本発明では、バレルシフタによりソースデバイ
スからデスティネーションデバイスに転送するデータを
指定されたビット分シフトするようにしているので、ア
ンパック動作やパック動作が行え、インターフェースと
処理回路との間でデータの変換を容易に行える。
スからデスティネーションデバイスに転送するデータを
指定されたビット分シフトするようにしているので、ア
ンパック動作やパック動作が行え、インターフェースと
処理回路との間でデータの変換を容易に行える。
【００１２】
【実施例】以下、本発明の実施例の詳細を図面に基づき
説明する。
説明する。
【００１３】図１は本発明の一実施例に係る情報処理装
置の構成を示しており、例えば画像の拡大や縮小、回転
等を行う画像処理装置に適用されるものである。
置の構成を示しており、例えば画像の拡大や縮小、回転
等を行う画像処理装置に適用されるものである。
【００１４】同図に示す情報処理装置は、バス１１上
に、ソースデバイス１２、デスティネーションデバイス
１３およびＤＭＡＣ１４を接続して構成される。
に、ソースデバイス１２、デスティネーションデバイス
１３およびＤＭＡＣ１４を接続して構成される。
【００１５】ＤＭＡＣ１４は、ソースデバイス１２から
出力されるデータを指定されたビット分シフトするバレ
ルシフタ１５と、このバレルシフタ１５によりシフトさ
れたデータを一旦保持するレジスタ１６とバレルシフタ
１５によるデータシフト動作およびレジスタ１６による
データ保持動作を制御するコントローラ１７とを具備す
る。
出力されるデータを指定されたビット分シフトするバレ
ルシフタ１５と、このバレルシフタ１５によりシフトさ
れたデータを一旦保持するレジスタ１６とバレルシフタ
１５によるデータシフト動作およびレジスタ１６による
データ保持動作を制御するコントローラ１７とを具備す
る。
【００１６】次に、このように構成された情報処理装置
の動作を図２に基づき説明する。なお、ここでは、Ａ
４．２００ｐｐｉの画像データの主走査データ長が１６
５４画素である場合を想定する。
の動作を図２に基づき説明する。なお、ここでは、Ａ
４．２００ｐｐｉの画像データの主走査データ長が１６
５４画素である場合を想定する。
【００１７】まず、アンパック動作を行う場合について
説明する。
説明する。
【００１８】図２（ａ）に示すように、インターフェー
ス（ソースデバイス１２）から出力される画像データ
は、そのラインの切れ目が転送ワード内に入る。ここで
は、第１ラインの最終ワードの一部と第２ラインの最前
ワードの一部が２０７バイト目に入る。第２ラインの最
終ワードの一部と第３ラインの最前ワードの一部が４１
２バイト目に入る。以下、同様である。
ス（ソースデバイス１２）から出力される画像データ
は、そのラインの切れ目が転送ワード内に入る。ここで
は、第１ラインの最終ワードの一部と第２ラインの最前
ワードの一部が２０７バイト目に入る。第２ラインの最
終ワードの一部と第３ラインの最前ワードの一部が４１
２バイト目に入る。以下、同様である。
【００１９】そこで、ソースデバイス１２から出力され
る画像データの１ワードデータを、順次コントローラ１
７の制御の基でバレルシフタ１５により以下のようにシ
フトしてレジスタ１６に保持させ、画像処理回路（デス
ティネーションデバイス１３）に転送する。
る画像データの１ワードデータを、順次コントローラ１
７の制御の基でバレルシフタ１５により以下のようにシ
フトしてレジスタ１６に保持させ、画像処理回路（デス
ティネーションデバイス１３）に転送する。
【００２０】第１ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５によるシフトは行わずそのま
まレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５によるシフトは行わずそのま
まレジスタ１６に保持させ転送する。
【００２１】第２ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５により２ビット後方にシフト
してレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５により２ビット後方にシフト
してレジスタ１６に保持させ転送する。
【００２２】第３ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５により４ビット後方にシフト
してレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５により４ビット後方にシフト
してレジスタ１６に保持させ転送する。
【００２３】以下、同様に各ラインの先頭ワードの先頭
ビットがバイトの切れ目の先頭となるようにバレルシフ
タ１５によりシフトしてレジスタ１６に保持させ転送す
る。次に、パック動作を行う場合について説明する。
ビットがバイトの切れ目の先頭となるようにバレルシフ
タ１５によりシフトしてレジスタ１６に保持させ転送す
る。次に、パック動作を行う場合について説明する。
【００２４】図２（ｂ）に示すように、画像処理回路
（ソースデバイス１２）から出力される画像データは、
各ラインの先頭ワードの先頭ビットがバイトの切れ目の
先頭となる。
（ソースデバイス１２）から出力される画像データは、
各ラインの先頭ワードの先頭ビットがバイトの切れ目の
先頭となる。
【００２５】そこで、ソースデバイス１２から出力され
る画像データの１ワードデータを、順次コントローラ１
７の制御の基でバレルシフタ１５により以下のようにシ
フトしてレジスタ１６に保持させ、インターフェース
（デスティネーションデバイス１３）に転送する。
る画像データの１ワードデータを、順次コントローラ１
７の制御の基でバレルシフタ１５により以下のようにシ
フトしてレジスタ１６に保持させ、インターフェース
（デスティネーションデバイス１３）に転送する。
【００２６】第１ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５によるシフトは行わずそのま
まレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５によるシフトは行わずそのま
まレジスタ１６に保持させ転送する。
【００２７】第２ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５により２ビット前方にシフト
してレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５により２ビット前方にシフト
してレジスタ１６に保持させ転送する。
【００２８】第３ラインの第０ワードから最終ワードに
ついてはバレルシフタ１５により４ビット前方にシフト
してレジスタ１６に保持させ転送する。
ついてはバレルシフタ１５により４ビット前方にシフト
してレジスタ１６に保持させ転送する。
【００２９】以下、同様に各ラインの先頭ワードの先頭
ビットが前ラインの最終ワードの最終ビットの次のビッ
トとなるようにバレルシフタ１５によりシフトしてレジ
スタ１６に保持させ転送する。
ビットが前ラインの最終ワードの最終ビットの次のビッ
トとなるようにバレルシフタ１５によりシフトしてレジ
スタ１６に保持させ転送する。
【００３０】このように本実施例では、バレルシフタ１
５によりソースデバイス１２からデスティネーションデ
バイス１３に転送するデータを指定されたビット分シフ
トするようにしているので、アンパック動作やパック動
作が行え、インターフェースと画像処理回路との間でデ
ータの変換を容易に行える。
５によりソースデバイス１２からデスティネーションデ
バイス１３に転送するデータを指定されたビット分シフ
トするようにしているので、アンパック動作やパック動
作が行え、インターフェースと画像処理回路との間でデ
ータの変換を容易に行える。
【００３１】なお、本発明は、上述した実施例には限定
されない。
されない。
【００３２】例えば、ソースデバイス１５から出力され
るデータをレジスタ１６に一旦保持させ、この保持され
たデータを指定されたビット分バレルシフタ１５により
シフトするようにしてもよい。
るデータをレジスタ１６に一旦保持させ、この保持され
たデータを指定されたビット分バレルシフタ１５により
シフトするようにしてもよい。
【００３３】また、データ保持手段としては、実施例に
示したレジスタばかりでなく、バッファメモリ等であっ
てもよい。
示したレジスタばかりでなく、バッファメモリ等であっ
てもよい。
【００３４】
【発明の効果】以上説明したように本発明によれば、バ
レルシフタによりソースデバイスからデスティネーショ
ンデバイスに転送するデータを指定されたビット分シフ
トするようにしているので、アンパック動作やパック動
作が行え、インターフェースと処理回路との間でデータ
の変換を容易に行える。
レルシフタによりソースデバイスからデスティネーショ
ンデバイスに転送するデータを指定されたビット分シフ
トするようにしているので、アンパック動作やパック動
作が行え、インターフェースと処理回路との間でデータ
の変換を容易に行える。
【図１】本発明の一実施例に係る情報処理装置の構成を
示す図である。
示す図である。
【図２】本発明の動作を説明するための図である。
【図３】レジスタを保有するＤＭＡＣを用いた従来の情
報処理装置の構成を示す図である。
報処理装置の構成を示す図である。
【図４】図３に示す装置の動作を示すフローチャートで
ある。
ある。
【図５】レジスタを持たないＤＭＡＣを用いた従来の情
報処理装置の構成を示す図である。
報処理装置の構成を示す図である。
【図６】図５に示す装置の動作を示すフローチャートで
ある。
ある。
１１…バス、１２…ソースデバイス、１３…デスティネ
ーションデバイス、１４…ＤＭＡＣ、１５…バレルシフ
タ、１６…レジスタ、１７…コントローラ。
ーションデバイス、１４…ＤＭＡＣ、１５…バレルシフ
タ、１６…レジスタ、１７…コントローラ。
Claims (2)
- 【請求項１】 ＣＰＵの制御とは独立した形でデータの
転送を行うダイレクトメモリアクセスコントローラによ
る制御に基づき、ソースデバイスから出力されるデータ
をデスティネーションデバイスに一定単位ごとに転送す
る情報処理装置において、 前記ダイレクトメモリアクセスコントローラが、前記ソ
ースデバイスから出力されるデータを指定されたビット
分シフトするバレルシフタと、このバレルシフタにより
シフトされたデータを一旦保持するデータ保持手段と、
前記バレルシフタによるデータシフト動作および前記デ
ータ保持手段によるデータ保持動作を制御するコントロ
ーラとを具備することを特徴とする情報処理装置。 - 【請求項２】 ＣＰＵの制御とは独立した形でデータの
転送を行うダイレクトメモリアクセスコントローラによ
る制御に基づき、ソースデバイスから出力されるデータ
をデスティネーションデバイスに一定単位ごとに転送す
る情報処理装置において、 前記ダイレクトメモリアクセスコントローラが、前記ソ
ースデバイスから出力されるデータを一旦保持するデー
タ保持手段と、このデータ保持手段により保持されたデ
ータを指定されたビット分シフトするバレルシフタと、
前記データ保持手段によるデータ保持動作および前記バ
レルシフタによるデータシフト動作を制御するコントロ
ーラとを具備することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232892A JPH0683759A (ja) | 1992-08-31 | 1992-08-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232892A JPH0683759A (ja) | 1992-08-31 | 1992-08-31 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683759A true JPH0683759A (ja) | 1994-03-25 |
Family
ID=16937478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23232892A Withdrawn JPH0683759A (ja) | 1992-08-31 | 1992-08-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08215497A (ja) * | 1995-02-09 | 1996-08-27 | Fuji Car Mfg Co Ltd | シャツ折りたたみ機 |
-
1992
- 1992-08-31 JP JP23232892A patent/JPH0683759A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08215497A (ja) * | 1995-02-09 | 1996-08-27 | Fuji Car Mfg Co Ltd | シャツ折りたたみ機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04107070A (ja) | 符号，復号装置 | |
| US4885584A (en) | Serializer system with variable character length capabilities | |
| US5594878A (en) | Bus interface structure and system for controlling the bus interface structure | |
| EP0844566B1 (en) | Interface apparatus for adapting data width to system bus width | |
| KR980700629A (ko) | 메모리 대역폭 최적화 (memory bandwidth optimization) | |
| JPH0683759A (ja) | 情報処理装置 | |
| JPS59128862A (ja) | 拡大・縮小装置 | |
| US5825692A (en) | Memory system and method for simultaneously reading and writing data | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JPH08249273A (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| JP2737932B2 (ja) | 画像データ縮小装置 | |
| JPH0417051A (ja) | データ転送方式 | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JP2567428B2 (ja) | データ転送速度変換装置 | |
| JP2625396B2 (ja) | 受信データ処理装置 | |
| JPH07271656A (ja) | 画像データ処理システム | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPS61255456A (ja) | Ｄｍａ転送方式 | |
| JPS63205726A (ja) | マイクロコンピユ−タ | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JPH05135161A (ja) | 画像メモリ装置 | |
| JPH0731353U (ja) | プリンタの画像データ・インタフェース回路 | |
| JPS62297153A (ja) | ペ−ジプリンタ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |