JPH0417051A - データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、異なるデータバス幅間でのデータ転送を効率
良く行うシステムに関する。

〔従来の技術〕

データ変換部に、ＦＩＦＯ等のメモリを設け、変換され
たデータを、バスに対し、−時的に直列に格納する様な
、データ変換バッファは、市販されているが、本発明の
様に、データ変換バッファを並列に設けてデータ転送を
行う様な公知例については、見あたらなかった。

〔発明が解決しようとする課題〕

従来技術では、データ変換部にＦＩＦＯ等のメモリを用
いることにより、一方のバスより転送されたデータを変
換し、メモリ内に格納後、もう−方のバスにデータ転送
を行なっていた。しかし、この場合、データ変換バッフ
ァが、一方のバスと接続されている間は、もう一方のバ
スからのアクセスを行うことができない。

本発明の目的は、双方向に動作するデータ変換バッファ
を並列に複数個設けることにより、一つのデータ変換バ
ッファが、一方のバスとのアクセス中であっても、他の
データ変換バッファが、もう一方のバスとのアクセスが
、可能とすることがてき、データ転送の効率の向上を図
ることにある。

〔課題を解決するための手段〕

データ転送を行うデータバス幅の異なった２種のバス間
のデータバス幅を変換するデータ変換バッファを、並列
に複数個設け、これらの入出力制御を行うコントローラ
を用いる。このコントローラは、一方のバスから転送さ
れたデータをデータ変換バッファＡを用いて、転送先の
バス幅に変換し転送先にデータを送信する。このデータ
転送中に、別のデータが連続して転送されてきた場合に
は、データ変換バッファＢに転送されたデータをラッチ
し、そして、データ変換バッファＡからのデータ転送が
完了後、データ変換バッファＢからデータ転送を行う様
に、データ変換バッファを制御することで、上記の目的
は、達成される。

〔作用〕

データ変換バッファは、２種のバス間の異なったデータ
幅を相互に合った幅に変換する。例えば、データバスが
３２ピツＩ〜のＡバスと、８ビツトのＢバス間でのデー
タ転送の場合、Ｂバスから転送された８ビツトのデータ
をデータ変換バッファで、４バイト分ラッチ後、Ａバス
に３２ビツトデータとして出力する。又、その逆に、Ａ
バスから転送された３２ビツトのデータをデータ変換バ
ッファにラッチ後、１バイト毎に４回に分けてＢバスに
出力するように動作する。

このデータ変換バッファを並列に設け、これらの入出力
制御を行うバッファコントローラを用いる。それによっ
て、ひとつのデータ変換バッファが、一方のバスとのア
クセス中に、他のデータ変換バッファが、もう一方のバ
スとのアクセスが可能となり、２つのバスからのデータ
転送を同時に進行することができるため番こ、データ転
送の効率の向上を図ることができる。

〔実施例〕

以下、本発明の一実施例のブロック図を第１図に示す。

又、本発明を実施した場合の具体例のブロック図を第２
図に示す。

２０：Ａバス（システムバス等）、２１：Ａバス側のコ
ントロールバス、２２：Ａ側のデータバス、１０：異な
ったデータ幅を持つ２種のバスのインタフェースである
変換回路、１１：Ａ／＜ス側に直結したＡバスバッファ
、１２：複数のデータ変換バッファへのポイント的役目
を果すコントロールバッファ、１３：Ａバス、Ｂバス間
のデータ変換を行うデータ変換バッファ■、１４：１３
と同様なデータ変換バッファ■、これらのデータ変換バ
ッファには、複数のデータバッファが含まれている。１
５：変換回路ｌｏ内の各々のバッファの入出力制御を行
うバッファコントローラ、３０：変換回路の内部にデー
タバス、１０２：バッファコントローラ５により制御さ
れる各々のバッファのコントロール信号であるバッファ
コントロール信号、５０：Ｂバス（Ｉ１０バス）、４０
：Ｂバスのデータバス、１００：Ｂ側のコントロールバ
ス。

本発明においては、具体例である第２図を用いて説明す
る。ここで、第１図との関連を持たせるために、２ｏニ
ジステムバス（３２ビツトのデータバス）、５０：Ｉ／
○バス（８ビツトのデータバス）、１００　：　Ｉ１０
側からのデータ転送要求信号、１０１：転送要求信号１
００に対するバッファコントローラ１５からの転送要求
応答信号とする。又、データ変換バッファ１３．１４内
のデータバッファは、８ビット単位とし、各々に４バイ
ト分のデータバッファが含まれるでいるものとする。

まず、転送方向が、Ｉ１０側からシステムバス側への場
合について述べる。

Ｉ　／　Ｏコントローラ５１は、データの読出しが開始
されると、転送要求信号１００を通じてバッファコント
ローラ１５に対し、データ転送要求を行う、バッファコ
ントローラ１５は、この要求信号に対し、転送要求応答
信号１０１により、Ｉ１０コントローラ５１にデータ転
送開始の準備が、整ったことを知らせる。応答信号を受
は取った■１０コントローラ５１は、Ｉ１０データバス
４０上に８ビツト（１バイト）データを出力する。バッ
ファコントローラ１５は、データ変換バッファ１１３内
のデータバッファＡに、Ｉ１０コントロラ５１より出力
されたデータを、ラッチする。

これらの動作を繰返し、データ変換バッファ１１３内の
データバッファＡ−Ｄにデータがラッチされると、バッ
ファコントローラ１５は、コントロールバッファ１２と
システムバスバッファ１１を制御し、システムバス２０
に対し、３２ビツトのデータを出力する。この転送中に
、Ｉ１０コントローラ５１から、データ転送要求が行わ
れると、バッファコンｌ−ローラ１５は、データ変換バ
ッファ］１１４を制御し、Ｉ１０コントローラ５１から
のデータをラッチし、データ変換バッファ１１３からの
転送が完了後に、データ変換バッファ■１４からのシス
テムバスにデータ転送を開始する。

次に、転送方向が、システムバス２０側から工／○バス
５０側に出力される場合について述べる。

システムバス２０より出力された３２ビツトのデータは
、バッファコン１−ローラ１５に制御されたシステムバ
スバッファ１１とコントロールバッファ１２を介して、
データ変換バッファ１１３にラッチされる。そして、ラ
ッチされたデータは、バッファコントローラ１５に制御
され、１バイ１−毎に、Ｉ１０データシステムバス４０
に出力される。このサイクル中に、システムバス２０側
よりＩｌｏへのデータ転送要求が、発生した場合、バッ
ファコン１−ローラ１５は、システムバス２０上のデー
タをデータ変換バッファｌ１１４にラッチする。そして
、データ変換バッファ■１３から全てのデータが転送さ
れた後に、データ変換バッファｌ１１４から、１バイト
毎にＩ１０コントローラ５１へのデータ転送を開始する
。

この様に、システムバスと■／○バスの両者のバスを同
時に転送を行うことにより、データ転送の効率の向上を
図ることができる。

〔発明の効果〕

本発明によれば、二種類のバス間のデータ転送を同時に
制御することができるために、データ転送効率の向上を
図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の一具体例のブロック図を示す。 １０　変換回路、１１−　Ａバス側に直結したＡバスバ
ッファ、１２　・コントロールバッファ、１３・データ
変換バッファ■、１４・・データ変換バッファ■、１５
・・・バッファコントローラ、２０−　Ａバス、２１　
・Ａバス側のコンＩ−ロールバス、２２・Ａ側のデータ
バス、３０・変換回路の内部データバス。

Claims (1)

【特許請求の範囲】
1. １、異なるデータバス幅を持ち、その両者間においてデ
   ータ転送を行うシステムで、その両者間のインタフェー
   スとしてデータバス幅を変換するデータ変換バッファを
   持つたインタフェース回路において、双方向に動作する
   データ変換バッファを並列に複数個とこれらのバッファ
   をコントロールするバッファコントローラを設けること
   により、一つのデータ変換バッファが、一方のバスとデ
   ータ転送を行なつている間、同時に、他のデータ変換バ
   ッファで、もう一方のバスとのデータ転送を行うことが
   できることを特徴とするデータ転送方式。