JPH05193203A - 画像矩形ｄｍａ方式 - Google Patents
画像矩形ｄｍａ方式Info
- Publication number
- JPH05193203A JPH05193203A JP4031412A JP3141292A JPH05193203A JP H05193203 A JPH05193203 A JP H05193203A JP 4031412 A JP4031412 A JP 4031412A JP 3141292 A JP3141292 A JP 3141292A JP H05193203 A JPH05193203 A JP H05193203A
- Authority
- JP
- Japan
- Prior art keywords
- rectangular
- dma
- page
- page memory
- printer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Image Input (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【目的】ページメモリ上の任意の位置の矩形画像データ
をプリンタにＤＭ転送することにより、ＣＰＵの負担を
減らし、トータルスループットを向上させることにあ
る。 【構成】ＣＰＵはビット表現でページメモリ上の任意の
矩形領域のアドレスを矩形ＤＭＡ制御部に設定し、この
矩形ＤＭＡ制御部でＸ方向の始点，終点からアドレス及
び有効ビットを求め、矩形領域のメモリだけをアクセス
する方式である。
をプリンタにＤＭ転送することにより、ＣＰＵの負担を
減らし、トータルスループットを向上させることにあ
る。 【構成】ＣＰＵはビット表現でページメモリ上の任意の
矩形領域のアドレスを矩形ＤＭＡ制御部に設定し、この
矩形ＤＭＡ制御部でＸ方向の始点，終点からアドレス及
び有効ビットを求め、矩形領域のメモリだけをアクセス
する方式である。
Description
【０００１】
【産業上の利用分野】本発明は、ページメモリを持つペ
ージプリンタに於て、プロセッサ（以下ＣＰＵという）
の介在を出来るだけ防げ、ページメモリ上の画像データ
を、任意の矩形パラメータを与える事によりページプリ
ンタ上にきめ細かい矩形データをＤＭＡ（ダイレクトメ
モリアクセス）転送を行い、出力できるようにしたＤＭ
Ａ方式に関する。
ージプリンタに於て、プロセッサ（以下ＣＰＵという）
の介在を出来るだけ防げ、ページメモリ上の画像データ
を、任意の矩形パラメータを与える事によりページプリ
ンタ上にきめ細かい矩形データをＤＭＡ（ダイレクトメ
モリアクセス）転送を行い、出力できるようにしたＤＭ
Ａ方式に関する。
【０００２】
【従来の技術】従来のページプリンタへのページメモリ
からの出力は、専用ＤＭＡコントローラを介して１ライ
ン単位のＤＭＡ転送を行なう方式か、あるいはＦＩＦＯ
（ファーストイン、ファーストアウト）等を用いてＣＰ
Ｕが直接ページプリンタ用バッファに１バイト単位にデ
ータ転送を行なう方式に大別されている。
からの出力は、専用ＤＭＡコントローラを介して１ライ
ン単位のＤＭＡ転送を行なう方式か、あるいはＦＩＦＯ
（ファーストイン、ファーストアウト）等を用いてＣＰ
Ｕが直接ページプリンタ用バッファに１バイト単位にデ
ータ転送を行なう方式に大別されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方式においては、ページメモリからページプリンタに画
像データを出力する際にＣＰＵが専用ＤＭＡコントロー
ラに１ライン毎にパラメータを設定するか、又はＦＩＦ
Ｏ等プリンタバッファにＣＰＵが直接データを書き込む
という方式の為、トータルスループットの低下をさせて
いた。又、ドット単位のクリッピング処理にダミースペ
ースメモリ上に書き込むという処理の為、ＣＰＵの負荷
が増大していた。本発明は矩形データをプリンタにＤＭ
Ａ転送させる方式を改良したもので、その目的とすると
ころは、トータルスループットの低下を防ぐと共に、Ｃ
ＰＵの負荷を軽減することにある。
方式においては、ページメモリからページプリンタに画
像データを出力する際にＣＰＵが専用ＤＭＡコントロー
ラに１ライン毎にパラメータを設定するか、又はＦＩＦ
Ｏ等プリンタバッファにＣＰＵが直接データを書き込む
という方式の為、トータルスループットの低下をさせて
いた。又、ドット単位のクリッピング処理にダミースペ
ースメモリ上に書き込むという処理の為、ＣＰＵの負荷
が増大していた。本発明は矩形データをプリンタにＤＭ
Ａ転送させる方式を改良したもので、その目的とすると
ころは、トータルスループットの低下を防ぐと共に、Ｃ
ＰＵの負荷を軽減することにある。
【０００４】
【課題を解決するための手段】つまり、その目的を達成
するための手段は、プリンタのページメモリのビット単
位で与えられた矩形の先端値、終端値のメモリのみを制
御する矩形制御部をもったＤＭＡ方式とすることにあ
る。
するための手段は、プリンタのページメモリのビット単
位で与えられた矩形の先端値、終端値のメモリのみを制
御する矩形制御部をもったＤＭＡ方式とすることにあ
る。
【０００５】
【作用】その作用は、ページメモリ上に作成された画像
データを、ＣＰＵよりビット単位で与えられた矩形の先
端値（x1，y1）、終端値（x2，y2）より、矩形制御部は
必要な画像データをメモリアドレス先端値（x1，y1）よ
り終端値（x2，y2）迄バイト単位にパラメータx1，x2の
必要なビットを含め、転送時にＣＰＵの介在なしにシス
テムバスを介してページメモリよりプロッタへのビデオ
処理部迄転送する事が可能である。
データを、ＣＰＵよりビット単位で与えられた矩形の先
端値（x1，y1）、終端値（x2，y2）より、矩形制御部は
必要な画像データをメモリアドレス先端値（x1，y1）よ
り終端値（x2，y2）迄バイト単位にパラメータx1，x2の
必要なビットを含め、転送時にＣＰＵの介在なしにシス
テムバスを介してページメモリよりプロッタへのビデオ
処理部迄転送する事が可能である。
【０００６】
【実施例】以下、本発明の一実施例を、図面に基づいて
詳述する。図１は本発明の画像矩形ＤＭＡ方式を説明す
るための全体構成図であり、１はホストコンピュータ、
２はＣＰＵ、３はＲＯＭ、４はＲＡＭ、５は出図用の文
字記号をメモリーしたＦＯＮＴＲＯＭ、６はバス制御
部、７はページメモリ、８は矩形ＤＭＡ制御部、９はマ
スク制御レジスタ、10はビデオ制御部、11はページプリ
ンタであり、図１において、ＣＰＵ２によってＨＯＳＴ
１からＲＯＭ３，ＲＡＡＭ４，ＦＯＮＴＲＯＭ５によっ
て出力された画像データがバス制御部６を介してページ
メモリ７に入力され、１枚分の画像データが完成する
と、矩形ＤＭＡ制御部８にページプリンタ11へ出力する
条件が設定され、ビデオ制御部10からのビデオ要求信号
に従って矩形ＤＭＡ制御部８が動作を始め、ＣＰＵバス
と出力データバスとを切換へるバス制御部６、マスク制
御レジスタ９を介してページプリンタ11に必要な画像デ
ータ転送される。
詳述する。図１は本発明の画像矩形ＤＭＡ方式を説明す
るための全体構成図であり、１はホストコンピュータ、
２はＣＰＵ、３はＲＯＭ、４はＲＡＭ、５は出図用の文
字記号をメモリーしたＦＯＮＴＲＯＭ、６はバス制御
部、７はページメモリ、８は矩形ＤＭＡ制御部、９はマ
スク制御レジスタ、10はビデオ制御部、11はページプリ
ンタであり、図１において、ＣＰＵ２によってＨＯＳＴ
１からＲＯＭ３，ＲＡＡＭ４，ＦＯＮＴＲＯＭ５によっ
て出力された画像データがバス制御部６を介してページ
メモリ７に入力され、１枚分の画像データが完成する
と、矩形ＤＭＡ制御部８にページプリンタ11へ出力する
条件が設定され、ビデオ制御部10からのビデオ要求信号
に従って矩形ＤＭＡ制御部８が動作を始め、ＣＰＵバス
と出力データバスとを切換へるバス制御部６、マスク制
御レジスタ９を介してページプリンタ11に必要な画像デ
ータ転送される。
【０００７】次に、本発明の要旨とする任意の矩形パラ
メータを与えることによって、ページメモリ７上に作成
された画像を、直接ページプリンタ11にＤＭＡ出力する
方式を、図１に基づき、図２（ａ），（ｂ），（ｃ）、
図３および図４を参照しながら説明する。図２（ａ），
（ｂ），（ｃ）はページメモリ７の具体例を示す説明図
であり、図（ａ）においては、ＣＰＵ２によって出力さ
れた１枚分の画像データが示されており、ページメモリ
７の先頭値（０，０）、終端値（ xe ， ye ）、斜線を
施した矩形の先端値（x1，y1）、終端値（x2，y2）とす
ると、ページプリンタ11へはこの斜線部分7aのみを転送
すればよい。通常は、この斜線部分7aをページプリンタ
11に１バイト単位でＣＰＵにより転送されている訳けで
あるが、本発明ではビット単位でページプリンタ11に転
送し、しかもこの転送はＣＰＵによらず、ビデオ制御部
10の指令によって矩形ＤＭＡ制御部８が動作し始め、ペ
ージプリンタ11に斜線部分7aが転送される。
メータを与えることによって、ページメモリ７上に作成
された画像を、直接ページプリンタ11にＤＭＡ出力する
方式を、図１に基づき、図２（ａ），（ｂ），（ｃ）、
図３および図４を参照しながら説明する。図２（ａ），
（ｂ），（ｃ）はページメモリ７の具体例を示す説明図
であり、図（ａ）においては、ＣＰＵ２によって出力さ
れた１枚分の画像データが示されており、ページメモリ
７の先頭値（０，０）、終端値（ xe ， ye ）、斜線を
施した矩形の先端値（x1，y1）、終端値（x2，y2）とす
ると、ページプリンタ11へはこの斜線部分7aのみを転送
すればよい。通常は、この斜線部分7aをページプリンタ
11に１バイト単位でＣＰＵにより転送されている訳けで
あるが、本発明ではビット単位でページプリンタ11に転
送し、しかもこの転送はＣＰＵによらず、ビデオ制御部
10の指令によって矩形ＤＭＡ制御部８が動作し始め、ペ
ージプリンタ11に斜線部分7aが転送される。
【０００８】このビット単位で転送する説明は、図
（ｂ），（ｃ）に基づいて説明する。図（ｂ）は先端値
（x1，y1）（以降先端アドレスという）の１バイトに対
する無効、有効ビット数を示し、図（ｃ）は終端値
（x2，y2）（以降終端アドレスという）の１Byteに対す
る無効、有効ビット数を示す。通常、ＤＭＡ転送は１バ
イト，２バイトまたは４バイトであり、１バイトは８ビ
ットであることから、１バイトでの有効，無効ビット数
は、無効ビットをαとすると、図２（ｂ）においては、
（x1／８）＝ n1 ・（α／８）、有効ビット数をβとす
ると、図２（ｃ）においては、（x2／８）＝ n2 ・（β
／８）で示される。ここで、 n1 は任意な値における先
端アドレス、 n2 は任意な値における終端アドレスを示
す。
（ｂ），（ｃ）に基づいて説明する。図（ｂ）は先端値
（x1，y1）（以降先端アドレスという）の１バイトに対
する無効、有効ビット数を示し、図（ｃ）は終端値
（x2，y2）（以降終端アドレスという）の１Byteに対す
る無効、有効ビット数を示す。通常、ＤＭＡ転送は１バ
イト，２バイトまたは４バイトであり、１バイトは８ビ
ットであることから、１バイトでの有効，無効ビット数
は、無効ビットをαとすると、図２（ｂ）においては、
（x1／８）＝ n1 ・（α／８）、有効ビット数をβとす
ると、図２（ｃ）においては、（x2／８）＝ n2 ・（β
／８）で示される。ここで、 n1 は任意な値における先
端アドレス、 n2 は任意な値における終端アドレスを示
す。
【０００９】これらのアドレスは、実際上のページメモ
リ上においては先端アドレスは （ xe ＋１） y1 ＋ n1 、終端アドレスは（ xe ＋１）
y2 ＋ n2 で表される。但し、ｘ方向に関してはα≠
０，β≠０の場合、x1，x2のアドレスの有効ビット数は
各々（８−α）、βとなる。また、β＝０の場合、終端
アドレスは （ xe ＋１） y2 ＋ n2 −１となる。ここで、ＭＡＳＫ
バイトは１バイト（８ビット）で構成されるデータ０〜
７ビットの無効ビットを２進法で表現する場合、下位
（図１の xe 方向アドレスを０，１，２‥‥‥‥７ビッ
トとした場合の７ビット側から０ビット方向に向った側
を示す）３ビットで２進法は総て表現出来ることから、
３ビットが必要となる。このように、きめ細かいビット
単位で矩形ＤＭＡ制御部８の動作によってページプリン
タ11にＤＭＡ転送される訳であるが、次にその動作を、
論理回路によって説明する。
リ上においては先端アドレスは （ xe ＋１） y1 ＋ n1 、終端アドレスは（ xe ＋１）
y2 ＋ n2 で表される。但し、ｘ方向に関してはα≠
０，β≠０の場合、x1，x2のアドレスの有効ビット数は
各々（８−α）、βとなる。また、β＝０の場合、終端
アドレスは （ xe ＋１） y2 ＋ n2 −１となる。ここで、ＭＡＳＫ
バイトは１バイト（８ビット）で構成されるデータ０〜
７ビットの無効ビットを２進法で表現する場合、下位
（図１の xe 方向アドレスを０，１，２‥‥‥‥７ビッ
トとした場合の７ビット側から０ビット方向に向った側
を示す）３ビットで２進法は総て表現出来ることから、
３ビットが必要となる。このように、きめ細かいビット
単位で矩形ＤＭＡ制御部８の動作によってページプリン
タ11にＤＭＡ転送される訳であるが、次にその動作を、
論理回路によって説明する。
【００１０】図３はｘの矩形ＤＭＡ制御部のブロック図
であり、矩形の斜線部分7aの先端アドレス（x1，y1）、
終端アドレス（x2，y2）、およびページメモリ７の終端
アドレス xe がセットされると、まずＤＭＡはByte転送
の為、各々の割り算器12，16にてByteに変換される。各
々のＭＡＳＫ Bit（x1／８）の下位３ Bit（x2／８）の
下位３ Bitについては、図１で説明した様に、有効ビッ
ト数の処理に使用される。但し（x2／８）の下位３ Bit
＝０の場合、減算器18により前述の終端アドレす（ xe
＋１） y2 ＋ n2 −１の処理をする為、比較器19には
（x2／８）−１の値がセットされる。そして、ＣＰＵよ
りこの制御部に起動信号であるＧＯＦ／Ｆがセットさ
れ、ビデオ制御部10より画像同期信号であるＸＣＬＫが
入力されてくると、カウンタ14が動き、ｘ方向の有効値
を比較器13によりカウンタ値が（x1／８）より大きいか
あるいは等しいかをサーチする。ｘカウンタ14の値が x
e と等しくなると、Ｙカウンタ20を１カウントアップす
る。Ｙ方向の有効値も比較器21によりカウンタ値がy1よ
り大きいかあるいは等しいかで有効となる。そして、ｘ
方向の終点は比較器19で検出される。同様にＹ2 の終点
はＹ2 比較器22で検出される。
であり、矩形の斜線部分7aの先端アドレス（x1，y1）、
終端アドレス（x2，y2）、およびページメモリ７の終端
アドレス xe がセットされると、まずＤＭＡはByte転送
の為、各々の割り算器12，16にてByteに変換される。各
々のＭＡＳＫ Bit（x1／８）の下位３ Bit（x2／８）の
下位３ Bitについては、図１で説明した様に、有効ビッ
ト数の処理に使用される。但し（x2／８）の下位３ Bit
＝０の場合、減算器18により前述の終端アドレす（ xe
＋１） y2 ＋ n2 −１の処理をする為、比較器19には
（x2／８）−１の値がセットされる。そして、ＣＰＵよ
りこの制御部に起動信号であるＧＯＦ／Ｆがセットさ
れ、ビデオ制御部10より画像同期信号であるＸＣＬＫが
入力されてくると、カウンタ14が動き、ｘ方向の有効値
を比較器13によりカウンタ値が（x1／８）より大きいか
あるいは等しいかをサーチする。ｘカウンタ14の値が x
e と等しくなると、Ｙカウンタ20を１カウントアップす
る。Ｙ方向の有効値も比較器21によりカウンタ値がy1よ
り大きいかあるいは等しいかで有効となる。そして、ｘ
方向の終点は比較器19で検出される。同様にＹ2 の終点
はＹ2 比較器22で検出される。
【００１１】以上のようにして、図１の有効値である斜
線部分7aが検出される。ページメモリ７に対するアドレ
スは、ｘカウンタ，Ｙカウンタの値が各々Lower ，Uppe
r アドレスになるか、前述の有効範囲のみメモリーリー
ド制御部23でメモリーリード信号が出ない為、ＣＰＵの
トータルスループットはこの点でも向上する。図４は図
１で示したｘ方向の始点、終点部の有効ビットを決定す
るブロック図であり、始点の場合下位３ビットは、８ビ
ットに変換する為にｘ，ＭＳＫＳＥＴのタイミングでマ
スク24に入力され、出力は反転され（有効ビット８−
α）、ゲート回路25のゲートを通じてレジスタ30にアイ
オライト信号（Ｉ／ＯＷ）のタイミングで８ビットのレ
ジスタ30にセットされる。Ｘ1 ＭＳＫＳＥＴが偽の場合
（ｘ方向の始点でない場合）、ゲート回路26を通じてレ
ジスタ30にセットされる。ｘ方向の終点の場合、（x2／
８）下位３ビットはＸ2 ＭＳＫのタイミングでマスク27
を通じて８ビットに変換され、出力はそのままで（有効
ビットβ）ゲート回路28を通じてレジスタ30にセットさ
れる。Ｘ2 ＭＳＫＳＥＴが偽の場合（ｘ方向の終点でな
い）、ゲート回路25を通じてレジスタ30にセットされ
る。
線部分7aが検出される。ページメモリ７に対するアドレ
スは、ｘカウンタ，Ｙカウンタの値が各々Lower ，Uppe
r アドレスになるか、前述の有効範囲のみメモリーリー
ド制御部23でメモリーリード信号が出ない為、ＣＰＵの
トータルスループットはこの点でも向上する。図４は図
１で示したｘ方向の始点、終点部の有効ビットを決定す
るブロック図であり、始点の場合下位３ビットは、８ビ
ットに変換する為にｘ，ＭＳＫＳＥＴのタイミングでマ
スク24に入力され、出力は反転され（有効ビット８−
α）、ゲート回路25のゲートを通じてレジスタ30にアイ
オライト信号（Ｉ／ＯＷ）のタイミングで８ビットのレ
ジスタ30にセットされる。Ｘ1 ＭＳＫＳＥＴが偽の場合
（ｘ方向の始点でない場合）、ゲート回路26を通じてレ
ジスタ30にセットされる。ｘ方向の終点の場合、（x2／
８）下位３ビットはＸ2 ＭＳＫのタイミングでマスク27
を通じて８ビットに変換され、出力はそのままで（有効
ビットβ）ゲート回路28を通じてレジスタ30にセットさ
れる。Ｘ2 ＭＳＫＳＥＴが偽の場合（ｘ方向の終点でな
い）、ゲート回路25を通じてレジスタ30にセットされ
る。
【００１２】
【発明の効果】以上説明したごとく本発明によれば、ペ
ージプリンタ用のページメモリよりＣＰＵの介在なしに
ページメモリ上に作成されたデータを高速にページプリ
ンタにＤＭＡ転送でき、かつ必要な矩形部分のみのデー
タをページメモリ上アクセスする為トータルスループッ
トは極めて大となる。又、任意の矩形パラメータのデー
タの区切りはバイト単位でなくビット単位である為、ハ
ード的にドット単位のクリッピングが可能となる為、ト
ータルスループット及びＣＰＵの負荷が減少できる。
ージプリンタ用のページメモリよりＣＰＵの介在なしに
ページメモリ上に作成されたデータを高速にページプリ
ンタにＤＭＡ転送でき、かつ必要な矩形部分のみのデー
タをページメモリ上アクセスする為トータルスループッ
トは極めて大となる。又、任意の矩形パラメータのデー
タの区切りはバイト単位でなくビット単位である為、ハ
ード的にドット単位のクリッピングが可能となる為、ト
ータルスループット及びＣＰＵの負荷が減少できる。
【００１３】
【図１】図１は有効画像データが格納されるページメモ
リーのイメージ図である。
リーのイメージ図である。
【図２】図２（ａ），（ｂ），（ｃ）は本実施例の画像
矩形ＤＭＡ転送方式の構成を示すブロック図である。
矩形ＤＭＡ転送方式の構成を示すブロック図である。
【図３】図３は実施例における矩形ＤＭＡ制御及びペー
ジメモリアドレス生成を行なうブロック図である。
ジメモリアドレス生成を行なうブロック図である。
【図４】図４は実施例におけるページメモリ上のｘ方向
の始点及び終点の有効ビットを決定するブロック図であ
る。
の始点及び終点の有効ビットを決定するブロック図であ
る。
【００１４】
１ ホストコンピュータ ２ ＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ ＦＯＮＴＲＯＭ ６ バス制御部 ７ ページメモリ ８ 矩形ＤＭＡ制御部 ９ マスク制御レジスタ 10 ビデオ制御部 11 ページプリンタ
Claims (2)
- 【請求項１】 レーザプリンタに代表されるページプリ
ンタにおいて、このページプリンタがもっているページ
メモリに対し、任意の矩形パラメータを与える事によっ
てページメモリ上に作成された画像データを直接ページ
プリンタにＤＭＡ出力できる画像矩形ＤＭＡ方式。 - 【請求項２】 前記任意の矩形パラメータのデータの区
切りを、バイト単位でなくビット単位で表わし、きめ細
かい単位で矩形データをＤＭＡ転送する請求項１記載の
画像矩形ＤＭＡ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031412A JPH05193203A (ja) | 1992-01-22 | 1992-01-22 | 画像矩形ｄｍａ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031412A JPH05193203A (ja) | 1992-01-22 | 1992-01-22 | 画像矩形ｄｍａ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05193203A true JPH05193203A (ja) | 1993-08-03 |
Family
ID=12330547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4031412A Pending JPH05193203A (ja) | 1992-01-22 | 1992-01-22 | 画像矩形ｄｍａ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05193203A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107481A (ja) * | 1994-10-04 | 1996-04-23 | Nec Corp | 印刷装置 |
| EP1548643A1 (en) * | 2002-10-04 | 2005-06-29 | Sony Corporation | Image processing device and image processing method |
-
1992
- 1992-01-22 JP JP4031412A patent/JPH05193203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107481A (ja) * | 1994-10-04 | 1996-04-23 | Nec Corp | 印刷装置 |
| EP1548643A1 (en) * | 2002-10-04 | 2005-06-29 | Sony Corporation | Image processing device and image processing method |
| EP1548643A4 (en) * | 2002-10-04 | 2008-05-14 | Sony Corp | DEVICE AND METHOD FOR PROCESSING IMAGES |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100196333B1 (ko) | 디엠에이 명령의 프리-로딩을 이용한 디엠에이 데이터 전송방법 | |
| US6563505B1 (en) | Method and apparatus for executing commands in a graphics controller chip | |
| JPH05193203A (ja) | 画像矩形ｄｍａ方式 | |
| JP2768350B2 (ja) | ビットマップデータのビットビルト方法およびグラフィックス制御装置 | |
| JP2002215562A (ja) | Ｄｍａ制御装置及び方法 | |
| JPH08174921A (ja) | ページプリンタ制御装置 | |
| JP2704135B2 (ja) | 制御装置 | |
| JPH0417051A (ja) | データ転送方式 | |
| JP3242435B2 (ja) | 画像描画装置 | |
| JP2710219B2 (ja) | Ｄｍａ制御装置 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JP2516810B2 (ja) | プリンタのデ―タ受信インタフェ―ス | |
| JPS62296278A (ja) | イメ−ジメモリ制御方式 | |
| JPH0516452A (ja) | プリンタ | |
| JPH0877342A (ja) | ２次元データ変換装置 | |
| JPS63131255A (ja) | Ｄｍａ制御装置 | |
| JP2003122701A (ja) | インターフェース及び入出力デバイス | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPH06332851A (ja) | データ転送方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPS63147247A (ja) | デ−タフオ−マツトの変換装置 | |
| JPH07334451A (ja) | ダイレクトメモリアクセスコントローラ装置 | |
| JPH0619817A (ja) | 通信プロセッサ |