JP2768350B2 - ビットマップデータのビットビルト方法およびグラフィックス制御装置 - Google Patents
ビットマップデータのビットビルト方法およびグラフィックス制御装置Info
- Publication number
- JP2768350B2 JP2768350B2 JP8117376A JP11737696A JP2768350B2 JP 2768350 B2 JP2768350 B2 JP 2768350B2 JP 8117376 A JP8117376 A JP 8117376A JP 11737696 A JP11737696 A JP 11737696A JP 2768350 B2 JP2768350 B2 JP 2768350B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- read
- buffer
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータグラフ
ィックス、および画像処理の分野に関し、特に透明色を
含んだビットマップデータのビットビルト（Ｂｉｔ Ｂ
ｌｔ）システムに関する。
ィックス、および画像処理の分野に関し、特に透明色を
含んだビットマップデータのビットビルト（Ｂｉｔ Ｂ
ｌｔ）システムに関する。
【０００２】
【従来の技術】図９は、透明色を含んだグラフィックス
データのビットビルトを実行するシステムの従来例（特
開平１−３１１３８２号）のブロック図である。
データのビットビルトを実行するシステムの従来例（特
開平１−３１１３８２号）のブロック図である。
【０００３】ラインパターンシフトレジスタ９０１はラ
イン描画の際のラインパターンが設定される１６ビット
のシフトレジスタであり、後述するリピートカウンタ９
０２から与えられるシフトクロックにより１ビットだけ
シフトアップされ、シフトアウトされたデータは最下位
ビットの位置に付加される。リピートカウンタ９０２は
ラインパターンシフトレジスタ９０１の１ビット描画デ
ータの出力期間を決定する４ビットのダウン・カウンタ
で、カウント値が“０”になった時点でラインパターン
シフトレジスタ９０１にシフトクロックを送出する。ズ
ームレジスタ９０３はラインパターンシフトレジスタ９
０１に設定されるラインパターンの拡大係数がデータバ
スＤＢより与えられ、ロード・クロックによりリピート
カウンタ９０２へ送出する。メモリ制御部９０４は画像
メモリ（図示せず）に対して書き込みイネーブル信号を
出力し、データ書き込み（読み出し）のタイミングを制
御し、リピートカウンタ２へカウントクロックを出力す
る。トランスペアレンシーレジスタ９０５は透明色であ
るか否かを示す１ライン分のレジスタである。トランス
ペアレンシー制御部９０６はゲート９０７とセレクタ９
０８から構成される。ゲート９０７は、ラインパターン
シフトレジスタ９０１からの描画データ（“０”，
“１”）とメモリ制御部９０４からの書き込みイネーブ
ル信号を入力する。セレクタ９０８は、ゲート９０７の
出力をＡ端子に、メモリ制御部９０４の書き込みイネー
ブル信号をＢ端子に入力し、トランスペアレンシーレジ
スタ９０５がオンの時はＡ入力を選択し、オフの時はＢ
入力を選択する。
イン描画の際のラインパターンが設定される１６ビット
のシフトレジスタであり、後述するリピートカウンタ９
０２から与えられるシフトクロックにより１ビットだけ
シフトアップされ、シフトアウトされたデータは最下位
ビットの位置に付加される。リピートカウンタ９０２は
ラインパターンシフトレジスタ９０１の１ビット描画デ
ータの出力期間を決定する４ビットのダウン・カウンタ
で、カウント値が“０”になった時点でラインパターン
シフトレジスタ９０１にシフトクロックを送出する。ズ
ームレジスタ９０３はラインパターンシフトレジスタ９
０１に設定されるラインパターンの拡大係数がデータバ
スＤＢより与えられ、ロード・クロックによりリピート
カウンタ９０２へ送出する。メモリ制御部９０４は画像
メモリ（図示せず）に対して書き込みイネーブル信号を
出力し、データ書き込み（読み出し）のタイミングを制
御し、リピートカウンタ２へカウントクロックを出力す
る。トランスペアレンシーレジスタ９０５は透明色であ
るか否かを示す１ライン分のレジスタである。トランス
ペアレンシー制御部９０６はゲート９０７とセレクタ９
０８から構成される。ゲート９０７は、ラインパターン
シフトレジスタ９０１からの描画データ（“０”，
“１”）とメモリ制御部９０４からの書き込みイネーブ
ル信号を入力する。セレクタ９０８は、ゲート９０７の
出力をＡ端子に、メモリ制御部９０４の書き込みイネー
ブル信号をＢ端子に入力し、トランスペアレンシーレジ
スタ９０５がオンの時はＡ入力を選択し、オフの時はＢ
入力を選択する。
【０００４】１ライン分のピクセルデータをラインバッ
ファに格納した後、ラインパターンシフトレジスタ９０
１のピクセルデータを転送先のアドレスに書き込むので
あるが、この時、トランスペアレンシー制御部９０６
は、トランスペアレンシーレジスタ９０５の値に従っ
て、トランスペアレンシーレジスタ９０５の値が透明色
でない場合には、メモリのライトイネーブル信号を有効
にし、トランスペアレンシーレジスタ９０５の値が透明
色である場合には、メモリへのライトイネーブル信号を
無効にし、メモリへの空書きを行うことによってメモリ
への書き込みを行わない処理を施している。
ファに格納した後、ラインパターンシフトレジスタ９０
１のピクセルデータを転送先のアドレスに書き込むので
あるが、この時、トランスペアレンシー制御部９０６
は、トランスペアレンシーレジスタ９０５の値に従っ
て、トランスペアレンシーレジスタ９０５の値が透明色
でない場合には、メモリのライトイネーブル信号を有効
にし、トランスペアレンシーレジスタ９０５の値が透明
色である場合には、メモリへのライトイネーブル信号を
無効にし、メモリへの空書きを行うことによってメモリ
への書き込みを行わない処理を施している。
【０００５】
【発明が解決しようとする課題】上述した従来例におい
ては、ラインパターンシフトレジスタから転送先へ書き
込み処理を行う際に、対象のピクセルデータが透明色の
場合にはライトイネーブル信号を無効にしてデータをメ
モリに書き込まないという処理を行うために、非透明色
を書き込む場合と同等の不要な転送時間が発生するとい
う問題がある。
ては、ラインパターンシフトレジスタから転送先へ書き
込み処理を行う際に、対象のピクセルデータが透明色の
場合にはライトイネーブル信号を無効にしてデータをメ
モリに書き込まないという処理を行うために、非透明色
を書き込む場合と同等の不要な転送時間が発生するとい
う問題がある。
【０００６】この問題が発生する原因は、透明色データ
もラインパターンシフトレジスタに格納していることに
ある。そのため、トランスペアレンシーレジスタを設
け、その値に従ってライトイネーブル信号の制御を行っ
て透明色は空書きを行い、透明色を書き込まない処理を
行わなければならない。
もラインパターンシフトレジスタに格納していることに
ある。そのため、トランスペアレンシーレジスタを設
け、その値に従ってライトイネーブル信号の制御を行っ
て透明色は空書きを行い、透明色を書き込まない処理を
行わなければならない。
【０００７】本発明の目的は、透明色を含んだビットビ
ルトの高速処理が可能なビットビルト方法およびグラフ
ィックス制御装置を提供することにある。
ルトの高速処理が可能なビットビルト方法およびグラフ
ィックス制御装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明のビットマップデ
ータのビットビルト方法は、ラインバッファにピクセル
データを書き込む前に、メモリから読み出されたピクセ
ルデータが透明色かどうか判定し、透明色でないピクセ
ルデータのみを前記ラインバッファに格納することを特
徴とする。
ータのビットビルト方法は、ラインバッファにピクセル
データを書き込む前に、メモリから読み出されたピクセ
ルデータが透明色かどうか判定し、透明色でないピクセ
ルデータのみを前記ラインバッファに格納することを特
徴とする。
【０００９】本発明の他のビットマップデータのビット
ビルト方法は、ラインバッファに、メモリから読み出さ
れたピクセルデータを書き込むと同時に、該ピクセルデ
ータが透明色かどうか判定し、透明色の場合には前記ラ
インバッファの書き込みアドレスを変更せずに次のピク
セルデータを上書きすることを特徴とする。
ビルト方法は、ラインバッファに、メモリから読み出さ
れたピクセルデータを書き込むと同時に、該ピクセルデ
ータが透明色かどうか判定し、透明色の場合には前記ラ
インバッファの書き込みアドレスを変更せずに次のピク
セルデータを上書きすることを特徴とする。
【００１０】また、本発明のグラフィックス制御装置
は、画像データが格納されるメモリと、透明色を保持す
る透明色レジスタと、１ライン分の容量を持つラインバ
ッファと、前記ラインバッファに格納されている各々の
データに対応する、前記メモリからの読み出し開始アド
レスからのＸ方向のアドレスオフセット値が格納され
る、前記ラインバッファと同等のアドレス空間を持つオ
フセットバッファと、前記メモリから１ピクセルのデー
タが読み出される毎に、Ｘ方向読み出しアドレスを更新
することにより、前記メモリからの読み出しアドレスを
生成する読み出しアドレス発生器と、前記メモリへ前記
ラインバッファの１ピクセルのデータを書き込む際に、
Ｘ方向書き込み開始アドレスに前記オフセットバッファ
の値を加算することにより、前記メモリへの書き込みア
ドレスを生成する書き込みアドレス発生器と、初期値が
ゼロで、前記メモリの読み出し開始アドレスからの各ピ
クセルのＸ方向のアドレスのオフセットをカウントする
オフセットカウンタと、前記メモリから読み出されたピ
クセルデータが透明色であるか否かを前記透明色レジス
タの値を基に判定する透明色判定器と、前記透明色判定
器の判定結果が透明色の場合には、前記オフセットカウ
ンタの値をインクリメントし、前記判定結果が透明色で
ない場合には前記ピクセルデータを前記ラインバッファ
に格納し、前記オフセットカウンタの値を前記オフセッ
トバッファに格納し、前記オフセットカウンタの値をイ
ンクリメントし、前記ラインバッファと前記オフセット
バッファの書き込みアドレスをインクリメントし、前記
ラインバッファに１ライン分のデータを書き込む毎に前
記オフセットカウンタの値をゼロに初期化するバッファ
コントローラと、読み出しモード時、前記メモリに対し
て読み出し処理を行い、書き込みモード時、前記ライン
バッファと前記オフセットバッファの読み出しアドレス
を更新しながら、前記メモリへの前記ラインバッファの
出力値の書き込み処理を行うメモリコントローラを有す
る。
は、画像データが格納されるメモリと、透明色を保持す
る透明色レジスタと、１ライン分の容量を持つラインバ
ッファと、前記ラインバッファに格納されている各々の
データに対応する、前記メモリからの読み出し開始アド
レスからのＸ方向のアドレスオフセット値が格納され
る、前記ラインバッファと同等のアドレス空間を持つオ
フセットバッファと、前記メモリから１ピクセルのデー
タが読み出される毎に、Ｘ方向読み出しアドレスを更新
することにより、前記メモリからの読み出しアドレスを
生成する読み出しアドレス発生器と、前記メモリへ前記
ラインバッファの１ピクセルのデータを書き込む際に、
Ｘ方向書き込み開始アドレスに前記オフセットバッファ
の値を加算することにより、前記メモリへの書き込みア
ドレスを生成する書き込みアドレス発生器と、初期値が
ゼロで、前記メモリの読み出し開始アドレスからの各ピ
クセルのＸ方向のアドレスのオフセットをカウントする
オフセットカウンタと、前記メモリから読み出されたピ
クセルデータが透明色であるか否かを前記透明色レジス
タの値を基に判定する透明色判定器と、前記透明色判定
器の判定結果が透明色の場合には、前記オフセットカウ
ンタの値をインクリメントし、前記判定結果が透明色で
ない場合には前記ピクセルデータを前記ラインバッファ
に格納し、前記オフセットカウンタの値を前記オフセッ
トバッファに格納し、前記オフセットカウンタの値をイ
ンクリメントし、前記ラインバッファと前記オフセット
バッファの書き込みアドレスをインクリメントし、前記
ラインバッファに１ライン分のデータを書き込む毎に前
記オフセットカウンタの値をゼロに初期化するバッファ
コントローラと、読み出しモード時、前記メモリに対し
て読み出し処理を行い、書き込みモード時、前記ライン
バッファと前記オフセットバッファの読み出しアドレス
を更新しながら、前記メモリへの前記ラインバッファの
出力値の書き込み処理を行うメモリコントローラを有す
る。
【００１１】本発明の他のグラフィックス制御装置は、
画像データが格納されるメモリと、透明色を保持する透
明色レジスタと、１ライン分の容量を持つラインバッフ
ァと、前記ラインバッファに格納されている各々のデー
タに対応する、前記メモリからの読み出し開始アドレス
からのＸ方向のアドレスオフセット値が格納される、前
記ラインバッファと同等のアドレス空間を持つオフセッ
トバッファと、前記メモリから１ピクセルのデータが読
み出される毎に、Ｘ方向読み出しアドレスを更新するこ
とにより、前記メモリからの読み出しアドレスを生成す
る読み出しアドレス発生器と、前記メモリへ前記ライン
バッファの１ピクセルのデータを書き込む際に、Ｘ方向
書き込み開始アドレスに前記オフセットバッファの値を
加算することにより、前記メモリへの書き込みアドレス
を生成する書き込みアドレス発生器と、初期値が１で、
前記メモリの読み出し開始アドレスからの各ピクセルの
Ｘ方向のアドレスのオフセットをカウントするバースト
カウンタと、前記メモリから読み出されたピクセルデー
タが透明色であるか否かを前記透明色レジスタの値を基
に判定する透明色判定器と、前記ピクセルデータを前記
ラインバッファに格納し、前記バーストカウンタの値を
前記オフセットバッファに格納し、前記透明色判定器の
判定結果が透明色の場合には前記バーストカウンタの値
をインクリメントし、前記判定結果が透明色でない場合
には前記ラインバッファと前記オフセットバッファの書
き込みアドレスを更新し、前記バーストカウンタを１に
初期化するバッファコントローラと、読み出しモード
時、前記メモリに対して読み出し処理を行い、書き込み
モード時、前記ラインバッファと前記オフセットバッフ
ァの読み出しアドレスを更新しながら、前記メモリへの
前記ラインバッファの出力値の書き込み処理を行うメモ
リコントローラを有する。
画像データが格納されるメモリと、透明色を保持する透
明色レジスタと、１ライン分の容量を持つラインバッフ
ァと、前記ラインバッファに格納されている各々のデー
タに対応する、前記メモリからの読み出し開始アドレス
からのＸ方向のアドレスオフセット値が格納される、前
記ラインバッファと同等のアドレス空間を持つオフセッ
トバッファと、前記メモリから１ピクセルのデータが読
み出される毎に、Ｘ方向読み出しアドレスを更新するこ
とにより、前記メモリからの読み出しアドレスを生成す
る読み出しアドレス発生器と、前記メモリへ前記ライン
バッファの１ピクセルのデータを書き込む際に、Ｘ方向
書き込み開始アドレスに前記オフセットバッファの値を
加算することにより、前記メモリへの書き込みアドレス
を生成する書き込みアドレス発生器と、初期値が１で、
前記メモリの読み出し開始アドレスからの各ピクセルの
Ｘ方向のアドレスのオフセットをカウントするバースト
カウンタと、前記メモリから読み出されたピクセルデー
タが透明色であるか否かを前記透明色レジスタの値を基
に判定する透明色判定器と、前記ピクセルデータを前記
ラインバッファに格納し、前記バーストカウンタの値を
前記オフセットバッファに格納し、前記透明色判定器の
判定結果が透明色の場合には前記バーストカウンタの値
をインクリメントし、前記判定結果が透明色でない場合
には前記ラインバッファと前記オフセットバッファの書
き込みアドレスを更新し、前記バーストカウンタを１に
初期化するバッファコントローラと、読み出しモード
時、前記メモリに対して読み出し処理を行い、書き込み
モード時、前記ラインバッファと前記オフセットバッフ
ァの読み出しアドレスを更新しながら、前記メモリへの
前記ラインバッファの出力値の書き込み処理を行うメモ
リコントローラを有する。
【００１２】本発明のグラフィックス制御装置において
は、透明色のピクセルデータをラインバッファに保持し
ないことでラインバッファの内容を有効データのみとす
る。この際、ラインバッファ内の有効データの書き込み
先アドレスは不規則であることが考えられるので、ライ
ンバッファに保持されている有効データに対応した読み
出し開始アドレスからのオフセットアドレスを保持する
オフセットアドレスレジスタ、あるいは前回の有効アド
レスからのオフセット値を保持するオフセットアドレス
レジスタというラインバッファの各有効データに対応し
たアドレス保持手段を設けることにより、不要な書き込
みサイクルの発生させることなく、透明でない有効デー
タのみを書き出すことが可能となる。
は、透明色のピクセルデータをラインバッファに保持し
ないことでラインバッファの内容を有効データのみとす
る。この際、ラインバッファ内の有効データの書き込み
先アドレスは不規則であることが考えられるので、ライ
ンバッファに保持されている有効データに対応した読み
出し開始アドレスからのオフセットアドレスを保持する
オフセットアドレスレジスタ、あるいは前回の有効アド
レスからのオフセット値を保持するオフセットアドレス
レジスタというラインバッファの各有効データに対応し
たアドレス保持手段を設けることにより、不要な書き込
みサイクルの発生させることなく、透明でない有効デー
タのみを書き出すことが可能となる。
【００１３】本発明のグラフィックス制御装置は、非透
明の有効データのみをラインバッファに保持している。
このため、透明色のピクセルデータの空書き処理のため
の不要な時間が発生しないので、透明色を含んだビット
ビルトの高速処理が可能である。
明の有効データのみをラインバッファに保持している。
このため、透明色のピクセルデータの空書き処理のため
の不要な時間が発生しないので、透明色を含んだビット
ビルトの高速処理が可能である。
【００１４】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１５】図１は本発明の第１の実施形態のグラフィ
ックス制御装置の構成図、図２は図１中の読み出しアド
レス発生器１０７の構成図、図３は図１中の書き込みア
ドレス発生器１０６の構成図、図４は本実施形態の処理
を示す模式図である。
ックス制御装置の構成図、図２は図１中の読み出しアド
レス発生器１０７の構成図、図３は図１中の書き込みア
ドレス発生器１０６の構成図、図４は本実施形態の処理
を示す模式図である。
【００１６】本実施形態は、ラインバッファ１０９にデ
ータを書き込む前に透明色の判定を行い、透明色でない
データのみをラインバッファ１０９に格納し、ラインバ
ッファ１０９内の有効データのアドレス発生方法とし
て、Ｘ方向の読み出し開始アドレスからのオフセット値
を格納するレジスタを設けた例である。
ータを書き込む前に透明色の判定を行い、透明色でない
データのみをラインバッファ１０９に格納し、ラインバ
ッファ１０９内の有効データのアドレス発生方法とし
て、Ｘ方向の読み出し開始アドレスからのオフセット値
を格納するレジスタを設けた例である。
【００１７】図１を参照すると、本実施形態のグラフィ
ックス制御装置は、画像データが格納されるメモリ１１
２と、ＣＰＵ（不図示）が設定する透明色を保持する透
明色レジスタ１０１と、透明色レジスタ１０１の値１２
１とメモリ１１２から読み出されたデータ１４２を比較
する透明色判定器１０２と、１ライン分の容量を持つラ
インバッファ１０９と、転送元（メモリ１１２）の読み
出し開始アドレスからの各ピクセルのＸ方向のアドレス
オフセット値をカウントするオフセットカウンタ１０５
と、ラインバッファ１０９に格納されているピクセルデ
ータに対応する、読み出し開始アドレスからのＸ方向の
アドレスオフセット値が格納されるオフセットバッファ
１１０と、ＣＰＵが指定するメモリ１１２上の読み出し
開始位置と読み出し終了位置から読み出しアドレスを計
算する読み出しアドレス発生器１０７と、ＣＰＵが指定
するメモリ１１２上の書き込み開始位置と書き込み位
置、およびオフセットバッファ１１０に格納されている
Ｘ方向オフセットアドレスから書き込みアドレスを計算
する書き込みアドレス発生器１０６と、書き込みアドレ
ス発生器１０６から出力される値または読み出しアドレ
ス発生器１０７から出力される値を選択するセレクタ１
０８と、ラインバッファ１０９とオフセットバッファ１
１０の読み出しアドレスを制御し、セレクタ１０８が出
力するアドレスに従い、メモリ１１２へのアクセス制御
を行うメモリコントローラ１１１と、システム全体の制
御を行うシステムコントローラ１０３によって構成され
る。
ックス制御装置は、画像データが格納されるメモリ１１
２と、ＣＰＵ（不図示）が設定する透明色を保持する透
明色レジスタ１０１と、透明色レジスタ１０１の値１２
１とメモリ１１２から読み出されたデータ１４２を比較
する透明色判定器１０２と、１ライン分の容量を持つラ
インバッファ１０９と、転送元（メモリ１１２）の読み
出し開始アドレスからの各ピクセルのＸ方向のアドレス
オフセット値をカウントするオフセットカウンタ１０５
と、ラインバッファ１０９に格納されているピクセルデ
ータに対応する、読み出し開始アドレスからのＸ方向の
アドレスオフセット値が格納されるオフセットバッファ
１１０と、ＣＰＵが指定するメモリ１１２上の読み出し
開始位置と読み出し終了位置から読み出しアドレスを計
算する読み出しアドレス発生器１０７と、ＣＰＵが指定
するメモリ１１２上の書き込み開始位置と書き込み位
置、およびオフセットバッファ１１０に格納されている
Ｘ方向オフセットアドレスから書き込みアドレスを計算
する書き込みアドレス発生器１０６と、書き込みアドレ
ス発生器１０６から出力される値または読み出しアドレ
ス発生器１０７から出力される値を選択するセレクタ１
０８と、ラインバッファ１０９とオフセットバッファ１
１０の読み出しアドレスを制御し、セレクタ１０８が出
力するアドレスに従い、メモリ１１２へのアクセス制御
を行うメモリコントローラ１１１と、システム全体の制
御を行うシステムコントローラ１０３によって構成され
る。
【００１８】また、図２を参照すると、読み出しアドレ
ス発生器１０７は、ＣＰＵが指定するＸ方向の読み出し
開始アドレス２１１が格納されるＸ方向読み出し開始位
置レジスタ２０１と、ＣＰＵが指定するＸ方向の読み出
し終了アドレス２１２が格納されるＸ方向読み出し終了
位置レジスタ２０２と、ＣＰＵが指定するＹ方向の読み
出し開始アドレス２１３が格納されるＹ方向読み出し開
始位置レジスタ２０３と、メモリコントローラ１１１の
Ｘ方向読み出しアドレス制御信号１４０に従い、Ｘ方向
の読み出しアドレスをインクリメントするインクリメン
ト器２０４と、インクリメント器２０４の値１３４とＸ
方向読み出し終了位置レジスタ２０２の値を比較し、イ
ンクリメント器２０４の値１３４がＸ方向読み出し終了
レジスタ２０２の値以上であれば比較結果１２５をアク
ティブにする比較器２０５と、Ｙ方向読み出し開始位置
レジスタ２０３の値２１３を元に比較器２０５の比較結
果１２５をトリガとして値をインクリメントするインク
リメント器２０６によって構成される。
ス発生器１０７は、ＣＰＵが指定するＸ方向の読み出し
開始アドレス２１１が格納されるＸ方向読み出し開始位
置レジスタ２０１と、ＣＰＵが指定するＸ方向の読み出
し終了アドレス２１２が格納されるＸ方向読み出し終了
位置レジスタ２０２と、ＣＰＵが指定するＹ方向の読み
出し開始アドレス２１３が格納されるＹ方向読み出し開
始位置レジスタ２０３と、メモリコントローラ１１１の
Ｘ方向読み出しアドレス制御信号１４０に従い、Ｘ方向
の読み出しアドレスをインクリメントするインクリメン
ト器２０４と、インクリメント器２０４の値１３４とＸ
方向読み出し終了位置レジスタ２０２の値を比較し、イ
ンクリメント器２０４の値１３４がＸ方向読み出し終了
レジスタ２０２の値以上であれば比較結果１２５をアク
ティブにする比較器２０５と、Ｙ方向読み出し開始位置
レジスタ２０３の値２１３を元に比較器２０５の比較結
果１２５をトリガとして値をインクリメントするインク
リメント器２０６によって構成される。
【００１９】さらに、図３を参照すると、書き込みアド
レス発生器１０６は、ＣＰＵが指定するＸ方向の書き込
み開始アドレス３１１が格納されるＸ方向書き込み開始
位置レジスタ３０１と、ＣＰＵが指定するＹ方向書き込
み開始アドレス３１２が格納されるＹ方向書き込み開始
位置レジスタ３０２と、ＣＰＵが指定するＹ方向書き込
み終了アドレス３１３が格納されるＹ方向書き込み終了
位置レジスタ３０３と、オフセットバッファ１１０が出
力するＸ方向書き込み開始アドレスからのオフセット値
１３８とＸ方向書き込み開始位置レジスタ３０１の値３
１１を加算する加算器３０４と、Ｙ方向書き込み開始位
置レジスタ３０２の値３１２を元に、メモリコントロー
ラ１１１が出力するＹ方向書き込みアドレス制御信号１
３９に従って値をインクリメントするインクリメント器
３０５と、インクリメント器３０５の値１３３とＹ方向
書き込み終了位置レジスタ３０３の値３１３を比較し、
インクリメント器３０５の値１３３がＹ方向書き込み終
了位置レジスタ３０３の値３１３以上であればビットビ
ルト終了信号１２４を出力する比較器３０６によって構
成される。
レス発生器１０６は、ＣＰＵが指定するＸ方向の書き込
み開始アドレス３１１が格納されるＸ方向書き込み開始
位置レジスタ３０１と、ＣＰＵが指定するＹ方向書き込
み開始アドレス３１２が格納されるＹ方向書き込み開始
位置レジスタ３０２と、ＣＰＵが指定するＹ方向書き込
み終了アドレス３１３が格納されるＹ方向書き込み終了
位置レジスタ３０３と、オフセットバッファ１１０が出
力するＸ方向書き込み開始アドレスからのオフセット値
１３８とＸ方向書き込み開始位置レジスタ３０１の値３
１１を加算する加算器３０４と、Ｙ方向書き込み開始位
置レジスタ３０２の値３１２を元に、メモリコントロー
ラ１１１が出力するＹ方向書き込みアドレス制御信号１
３９に従って値をインクリメントするインクリメント器
３０５と、インクリメント器３０５の値１３３とＹ方向
書き込み終了位置レジスタ３０３の値３１３を比較し、
インクリメント器３０５の値１３３がＹ方向書き込み終
了位置レジスタ３０３の値３１３以上であればビットビ
ルト終了信号１２４を出力する比較器３０６によって構
成される。
【００２０】次に、本実施形態の動作について、図１、
図２、図３、および図４を参照して詳細に説明する。
図２、図３、および図４を参照して詳細に説明する。
【００２１】まず、ＣＰＵはＸ方向読み出し開始位置レ
ジスタ２０１、Ｘ方向読み出し終了位置レジスタ２０
２、Ｙ方向読み出し開始位置レジスタ２０３、Ｘ方向書
き込み開始位置レジスタ３０１、Ｙ方向書き込み開始位
置レジスタ３０２、Ｙ方向書き込み終了位置レジスタ３
０３、および透明色レジスタ１０１へ値を格納する。
ジスタ２０１、Ｘ方向読み出し終了位置レジスタ２０
２、Ｙ方向読み出し開始位置レジスタ２０３、Ｘ方向書
き込み開始位置レジスタ３０１、Ｙ方向書き込み開始位
置レジスタ３０２、Ｙ方向書き込み終了位置レジスタ３
０３、および透明色レジスタ１０１へ値を格納する。
【００２２】次に、システムコントローラ１０３に対し
てビットビルトの開始を通知する。システムコントロー
ラ１０３はメモリコントローラ１１１に対して読み出し
モードを設定し、セレクタ１０８に対して読み出しアド
レスを選択する設定を行う。次に、メモリコントローラ
１１１は、メモリ１１２に対して読み出し処理を行う。
てビットビルトの開始を通知する。システムコントロー
ラ１０３はメモリコントローラ１１１に対して読み出し
モードを設定し、セレクタ１０８に対して読み出しアド
レスを選択する設定を行う。次に、メモリコントローラ
１１１は、メモリ１１２に対して読み出し処理を行う。
【００２３】この時読み出されたピクセルデータ１４１
は透明色判定器１０２に転送され、データを受け取った
透明色判定器１０２は、透明色であるか否かを判定し、
判定結果とデータ１２２をバッファコントローラ１０４
へ転送する。
は透明色判定器１０２に転送され、データを受け取った
透明色判定器１０２は、透明色であるか否かを判定し、
判定結果とデータ１２２をバッファコントローラ１０４
へ転送する。
【００２４】判定結果１２２が透明色の場合には、バッ
ファコントローラ１０４はオフセットカウンタ１０５の
値をインクリメントするのみで、ラインバッファ１０
９、オフセットバッファ１１０への処理は行わない。
ファコントローラ１０４はオフセットカウンタ１０５の
値をインクリメントするのみで、ラインバッファ１０
９、オフセットバッファ１１０への処理は行わない。
【００２５】判定結果１２２が透明色でない場合には、
透明色判定器１０２はバッファコントローラ１０４へ透
明色でないということとそのデータ１２２を転送する。
バッファコントローラ１０４はラインバッファ１０９へ
データ１２９を格納し、オフセットカウンタ１０５のカ
ウンタ値１３１をオフセットバッファ１１０に格納し、
オフセットカウンタ１０５の値をインクリメントし、ラ
インバッファ１０９とオフセットバッファ１１０の書き
込みアドレス１３０をインクリメントする。
透明色判定器１０２はバッファコントローラ１０４へ透
明色でないということとそのデータ１２２を転送する。
バッファコントローラ１０４はラインバッファ１０９へ
データ１２９を格納し、オフセットカウンタ１０５のカ
ウンタ値１３１をオフセットバッファ１１０に格納し、
オフセットカウンタ１０５の値をインクリメントし、ラ
インバッファ１０９とオフセットバッファ１１０の書き
込みアドレス１３０をインクリメントする。
【００２６】オフセットカウンタ１０５の初期値は０で
あり、１ピクセルのデータが読み込まれる毎に、そのデ
ータが透明、あるいは非透明にかかわらずバッファコン
トローラ１０４によってインクリメントされ、１ライン
分のデータを読み込む度にバッファコントローラ１０４
によって０に初期化される。
あり、１ピクセルのデータが読み込まれる毎に、そのデ
ータが透明、あるいは非透明にかかわらずバッファコン
トローラ１０４によってインクリメントされ、１ライン
分のデータを読み込む度にバッファコントローラ１０４
によって０に初期化される。
【００２７】読み出しアドレス発生器１０７は１ピクセ
ルのデータを読み出す毎に、メモリコントローラ１１１
の読み出しアドレス制御信号１４０に従い、Ｘ方向読み
出しアドレス１３４を更新し、メモリコントローラ１１
１はメモリ１１２からの読み出し処理を継続する。
ルのデータを読み出す毎に、メモリコントローラ１１１
の読み出しアドレス制御信号１４０に従い、Ｘ方向読み
出しアドレス１３４を更新し、メモリコントローラ１１
１はメモリ１１２からの読み出し処理を継続する。
【００２８】Ｘ方向読み出しアドレス１３４がＸ方向読
み出し終了位置レジスタ２０２の値以上になると、比較
器２０５は１ライン読み出し終了信号１２５をアクティ
ブにする。
み出し終了位置レジスタ２０２の値以上になると、比較
器２０５は１ライン読み出し終了信号１２５をアクティ
ブにする。
【００２９】１ライン分の読み込み処理が終了すると、
図４に示すように、ラインバッファ１０９には透明色で
ない有効データのみが格納され、オフセットバッファ１
１０にはアクセス開始アドレスからのオフセット値がラ
インバッファ１０９のアドレスに対応して格納されてい
る。
図４に示すように、ラインバッファ１０９には透明色で
ない有効データのみが格納され、オフセットバッファ１
１０にはアクセス開始アドレスからのオフセット値がラ
インバッファ１０９のアドレスに対応して格納されてい
る。
【００３０】１ライン分の読み込み終了信号１２５がア
クティブになると、システムコントローラ１０３はメモ
リコントローラ１１１を書き込みモードにし、セレクタ
１０８を書き込みアドレスの選択にして書き込み処理を
開始する。
クティブになると、システムコントローラ１０３はメモ
リコントローラ１１１を書き込みモードにし、セレクタ
１０８を書き込みアドレスの選択にして書き込み処理を
開始する。
【００３１】書き込みアドレス発生器１０６の加算器３
０４はＸ方向書き込み開始位置レジスタ３０１の値とオ
フセットバッファ１１０の値を加算する。メモリコント
ローラ１１１はＸ方向読み出しアドレス１３６とＹ方向
読み出しアドレス１３７の値を参照して、メモリ１１２
へラインバッファ１０９の出力値を書き込む。
０４はＸ方向書き込み開始位置レジスタ３０１の値とオ
フセットバッファ１１０の値を加算する。メモリコント
ローラ１１１はＸ方向読み出しアドレス１３６とＹ方向
読み出しアドレス１３７の値を参照して、メモリ１１２
へラインバッファ１０９の出力値を書き込む。
【００３２】１ピクセルの書き込みが終了すると、メモ
リコントローラ１１１はラインバッファ１０９とオフセ
ットバッファ１１０の読み出しアドレス１４１を更新
し、書き込み処理を続ける。
リコントローラ１１１はラインバッファ１０９とオフセ
ットバッファ１１０の読み出しアドレス１４１を更新
し、書き込み処理を続ける。
【００３３】Ｘ方向書き込み開始位置１３４とバッファ
コントローラ１０４のバッファ書き込みアドレス１３０
が一致すると、メモリコントローラ１１１は１ライン分
のビットビルト処理終了信号１２８をシステムコントロ
ーラ１０３へ出力する。
コントローラ１０４のバッファ書き込みアドレス１３０
が一致すると、メモリコントローラ１１１は１ライン分
のビットビルト処理終了信号１２８をシステムコントロ
ーラ１０３へ出力する。
【００３４】システムコントローラ１０３はメモリコン
トローラ１１１とセレクタ１０８を読み込みモードに切
り替え、バッファコントローラ１０４を初期化し、バッ
ファコントローラ１０４はオフセットカウンタ１０５を
クリアし、メモリ１１２からの読み出し処理を始める。
トローラ１１１とセレクタ１０８を読み込みモードに切
り替え、バッファコントローラ１０４を初期化し、バッ
ファコントローラ１０４はオフセットカウンタ１０５を
クリアし、メモリ１１２からの読み出し処理を始める。
【００３５】書き込みアドレス発生器１０６のＹ方向の
アドレスを計算するインクリメント器３０５とＹ方向書
き込み終了位置レジスタ３０３の値を比較する比較器３
０６の出力１２４がアクティブになると、ビットビルト
処理が終了したことを示し、システムコントローラ１０
３はビットビルトを終了する。
アドレスを計算するインクリメント器３０５とＹ方向書
き込み終了位置レジスタ３０３の値を比較する比較器３
０６の出力１２４がアクティブになると、ビットビルト
処理が終了したことを示し、システムコントローラ１０
３はビットビルトを終了する。
【００３６】図５は本発明の第２の実施形態のグラフィ
ックス制御装置の構成図、図６は読み出しアドレス発生
器５０７の構成図、図７は書き込みアドレス発生器５０
６の構成図である。
ックス制御装置の構成図、図６は読み出しアドレス発生
器５０７の構成図、図７は書き込みアドレス発生器５０
６の構成図である。
【００３７】本実施形態は、ラインバッファ５０９にデ
ータを書き込むと同時に透明色の判定を行い、対象のデ
ータが透明色の場合にはラインバッファ５０９の書き込
みアドレスを変更しないことで次の有効データを上書き
することによりラインバッファ５０９内のデータを全て
有効データにし、ラインバッファ５０９内の有効データ
のアドレス発生方法としては、一つ前の有効データから
のＸ方向のオフセットアドレスを格納するレジスタを設
けた例である。
ータを書き込むと同時に透明色の判定を行い、対象のデ
ータが透明色の場合にはラインバッファ５０９の書き込
みアドレスを変更しないことで次の有効データを上書き
することによりラインバッファ５０９内のデータを全て
有効データにし、ラインバッファ５０９内の有効データ
のアドレス発生方法としては、一つ前の有効データから
のＸ方向のオフセットアドレスを格納するレジスタを設
けた例である。
【００３８】図５を参照すると、本実施形態のグラフィ
ックス制御装置は、画像データが格納されるメモリ５１
２と、ＣＰＵが設定する透明色を保持する透明色レジス
タ５０１と、透明色レジスタ５０１の値とメモリ５１２
から読み出されたデータ５４２を比較する透明色判定器
５０２と、１ライン分の容量を持つラインバッファ５０
９と、転送元（メモリ５１２）の読み出し開始アドレス
からの各ピクセルのＸ方向のアドレスオフセット値をカ
ウントするバーストカウンタ５０５と、ラインバッファ
５０９に格納されているピクセルデータに対応する、読
み出し開始アドレスからのＸ方向のアドレスオフセット
値が格納されるオフセットバッファ５１０と、ＣＰＵが
指定するメモリ５１２上の読み出し開始位置と読み出し
終了位置から読み出しアドレスを計算する読み出しアド
レス発生器５０７と、ＣＰＵが指定するメモリ５１２上
の書き込み開始位置と書き込み終了位置、およびオフセ
ットバッファ５１０に格納されているＸ方向オフセット
アドレスから書き込みアドレスを計算する書き込みアド
レス発生器５０６と、書き込みアドレス発生器５０６か
ら出力される値または読み出しアドレス発生器５０７か
ら出力される値を選択するセレクタ５０８と、ラインバ
ッファ５０９とオフセットバッファ５１０の読み出しア
ドレスを制御し、セレクタ５０８が出力するアドレスに
従い、メモリ５１２へのアクセス制御を行うメモリコン
トローラ５１１と、システム全体の制御を行うコントロ
ーラ５０３によって構成される。
ックス制御装置は、画像データが格納されるメモリ５１
２と、ＣＰＵが設定する透明色を保持する透明色レジス
タ５０１と、透明色レジスタ５０１の値とメモリ５１２
から読み出されたデータ５４２を比較する透明色判定器
５０２と、１ライン分の容量を持つラインバッファ５０
９と、転送元（メモリ５１２）の読み出し開始アドレス
からの各ピクセルのＸ方向のアドレスオフセット値をカ
ウントするバーストカウンタ５０５と、ラインバッファ
５０９に格納されているピクセルデータに対応する、読
み出し開始アドレスからのＸ方向のアドレスオフセット
値が格納されるオフセットバッファ５１０と、ＣＰＵが
指定するメモリ５１２上の読み出し開始位置と読み出し
終了位置から読み出しアドレスを計算する読み出しアド
レス発生器５０７と、ＣＰＵが指定するメモリ５１２上
の書き込み開始位置と書き込み終了位置、およびオフセ
ットバッファ５１０に格納されているＸ方向オフセット
アドレスから書き込みアドレスを計算する書き込みアド
レス発生器５０６と、書き込みアドレス発生器５０６か
ら出力される値または読み出しアドレス発生器５０７か
ら出力される値を選択するセレクタ５０８と、ラインバ
ッファ５０９とオフセットバッファ５１０の読み出しア
ドレスを制御し、セレクタ５０８が出力するアドレスに
従い、メモリ５１２へのアクセス制御を行うメモリコン
トローラ５１１と、システム全体の制御を行うコントロ
ーラ５０３によって構成される。
【００３９】また、図６を参照すると、読み出しアドレ
ス発生器５０７は、ＣＰＵが指定するＸ方向の読み出し
開始アドレス６１１が格納されるＸ方向読み出し開始位
置レジスタ６０１と、ＣＰＵが指定するＸ方向の読み出
し終了アドレス６１２が格納されるＸ方向読み出し終了
位置レジスタ６０２と、ＣＰＵが指定するＹ方向の読み
出し開始アドレス６１３が格納されるＹ方向読み出し開
始位置レジスタ６０３と、メモリコントローラ５１１の
Ｘ方向読み出しアドレス制御信号５４０に従い、Ｘ方向
の読み出し開始アドレス６１１をインクリメントするイ
ンクリメント器６０４と、インクリメント器６０４の値
５３４とＸ方向読み出し終了位置レジスタ６０２の値を
比較し、インクリメント器６０４の値５３４がＸ方向読
み出し終了レジスタ６０２の値以上であれば１ライン読
み出し終了信号５２５をアクティブにする比較器６０５
と、Ｙ方向読み出し開始位置レジスタ６０３の値６１３
を元に比較器６０５の比較結果５２５をトリガとして値
をインクリメントするインクリメント器６０６によって
構成される。
ス発生器５０７は、ＣＰＵが指定するＸ方向の読み出し
開始アドレス６１１が格納されるＸ方向読み出し開始位
置レジスタ６０１と、ＣＰＵが指定するＸ方向の読み出
し終了アドレス６１２が格納されるＸ方向読み出し終了
位置レジスタ６０２と、ＣＰＵが指定するＹ方向の読み
出し開始アドレス６１３が格納されるＹ方向読み出し開
始位置レジスタ６０３と、メモリコントローラ５１１の
Ｘ方向読み出しアドレス制御信号５４０に従い、Ｘ方向
の読み出し開始アドレス６１１をインクリメントするイ
ンクリメント器６０４と、インクリメント器６０４の値
５３４とＸ方向読み出し終了位置レジスタ６０２の値を
比較し、インクリメント器６０４の値５３４がＸ方向読
み出し終了レジスタ６０２の値以上であれば１ライン読
み出し終了信号５２５をアクティブにする比較器６０５
と、Ｙ方向読み出し開始位置レジスタ６０３の値６１３
を元に比較器６０５の比較結果５２５をトリガとして値
をインクリメントするインクリメント器６０６によって
構成される。
【００４０】さらに、図７を参照すると、書き込みアド
レス発生器５０６は、ＣＰＵが指定するＸ方向の書き込
み開始アドレス７１１が格納されるＸ方向書き込み開始
位置レジスタ７０１と、ＣＰＵが指定するＹ方向の書き
込み開始アドレス７１２が格納されるＹ方向書き込み開
始位置レジスタ７０２と、ＣＰＵが指定するＹ方向の書
き込み終了アドレス７１３が格納されるＹ方向書き込み
終了位置レジスタ７０３と、Ｘ方向書き込み開始アドレ
ス７１１の値またはＸ方向書き込みアドレス５３２の値
を選択するセレクタ７０７と、メモリコントローラ５１
１からのＸ方向書き込みアドレス制御信号５２９に同期
して、セレクタ７０７の出力するＸ方向書き込みアドレ
ス７１４とオフセットバッファ５１０が出力するオフセ
ットアドレス値５３８を加算する加算器７０４と、Ｙ方
向書き込み開始位置レジスタ７０２の値７１２を元に、
メモリコントローラ５１１が出力するＹ方向書き込みア
ドレス制御信号５３９に従って値をインクリメントする
インクリメント器７０５と、インクリメント器７０５の
値５３３とＹ方向書き込み終了位置レジスタ７０３の値
７１３を比較し、インクリメント器７０５の値５３３が
Ｙ方向書き込み終了位置レジスタ７０３の値７１３以上
であればビットビルト終了信号５２４を出力する比較器
７０６によって構成される。
レス発生器５０６は、ＣＰＵが指定するＸ方向の書き込
み開始アドレス７１１が格納されるＸ方向書き込み開始
位置レジスタ７０１と、ＣＰＵが指定するＹ方向の書き
込み開始アドレス７１２が格納されるＹ方向書き込み開
始位置レジスタ７０２と、ＣＰＵが指定するＹ方向の書
き込み終了アドレス７１３が格納されるＹ方向書き込み
終了位置レジスタ７０３と、Ｘ方向書き込み開始アドレ
ス７１１の値またはＸ方向書き込みアドレス５３２の値
を選択するセレクタ７０７と、メモリコントローラ５１
１からのＸ方向書き込みアドレス制御信号５２９に同期
して、セレクタ７０７の出力するＸ方向書き込みアドレ
ス７１４とオフセットバッファ５１０が出力するオフセ
ットアドレス値５３８を加算する加算器７０４と、Ｙ方
向書き込み開始位置レジスタ７０２の値７１２を元に、
メモリコントローラ５１１が出力するＹ方向書き込みア
ドレス制御信号５３９に従って値をインクリメントする
インクリメント器７０５と、インクリメント器７０５の
値５３３とＹ方向書き込み終了位置レジスタ７０３の値
７１３を比較し、インクリメント器７０５の値５３３が
Ｙ方向書き込み終了位置レジスタ７０３の値７１３以上
であればビットビルト終了信号５２４を出力する比較器
７０６によって構成される。
【００４１】次に、本実施形態の動作について、図５、
図６、図７および図８を参照して詳細に説明する。
図６、図７および図８を参照して詳細に説明する。
【００４２】まず、ＣＰＵはＸ方向読み出し開始位置レ
ジスタ６０１、Ｘ方向読み出し終了位置レジスタ６０
２、Ｙ方向読み出し開始位置レジスタ６０３、Ｘ方向書
き込み開始位置レジスタ７０１、Ｙ方向書き込み開始位
置レジスタ７０２、Ｙ方向書き込み終了位置レジスタ７
０３、および透明色レジスタ５０１へ値を格納する。
ジスタ６０１、Ｘ方向読み出し終了位置レジスタ６０
２、Ｙ方向読み出し開始位置レジスタ６０３、Ｘ方向書
き込み開始位置レジスタ７０１、Ｙ方向書き込み開始位
置レジスタ７０２、Ｙ方向書き込み終了位置レジスタ７
０３、および透明色レジスタ５０１へ値を格納する。
【００４３】次に、システムコントローラ５０３に対し
てビットビルトの開始を通知する。システムコントロー
ラ５０３はメモリコントローラ５１１に対して読み出し
モードを設定し、セレクタ５０８に対して読み出しアド
レスを選択する設定を行う。
てビットビルトの開始を通知する。システムコントロー
ラ５０３はメモリコントローラ５１１に対して読み出し
モードを設定し、セレクタ５０８に対して読み出しアド
レスを選択する設定を行う。
【００４４】次に、メモリコントローラ５１１は、メモ
リ５１２に対して読み出し処理を行う。
リ５１２に対して読み出し処理を行う。
【００４５】この時読み出されたピクセルデータ５４２
は透明色判定器５０２、バッファコントローラ５０４に
転送され、データを受け取った透明色判定器５０２は、
透明色であるか否かを判定し、同時にバッファコントロ
ーラ５０４は読み出されたメモリデータ５４２をライン
バッファ５０９に格納し、バーストカウンタ５０５の値
をオフセットバッファ５１０ヘ格納する。
は透明色判定器５０２、バッファコントローラ５０４に
転送され、データを受け取った透明色判定器５０２は、
透明色であるか否かを判定し、同時にバッファコントロ
ーラ５０４は読み出されたメモリデータ５４２をライン
バッファ５０９に格納し、バーストカウンタ５０５の値
をオフセットバッファ５１０ヘ格納する。
【００４６】判定結果５２２が透明色の場合には、バッ
ファコントローラ５０４はバーストカウンタ５０５の値
をインクリメントするのみで、ラインバッファ５０９、
オフセットバッファ５１０の書き込みアドレス５３０の
更新を行わない。
ファコントローラ５０４はバーストカウンタ５０５の値
をインクリメントするのみで、ラインバッファ５０９、
オフセットバッファ５１０の書き込みアドレス５３０の
更新を行わない。
【００４７】判定結果５２２が透明色でない場合には、
バッファコントローラ５０４はラインバッファ５０９、
オフセットバッファ５１０の書き込みアドレス５３０を
更新し、バーストカウンタ５０５の初期化を行う。
バッファコントローラ５０４はラインバッファ５０９、
オフセットバッファ５１０の書き込みアドレス５３０を
更新し、バーストカウンタ５０５の初期化を行う。
【００４８】バーストカウンタ５０５の初期値は１であ
り、ピクセルデータ５４２が透明色の際にはインクリメ
ントされ、メモリデータ５４２が透明色でない場合には
１に初期化される。
り、ピクセルデータ５４２が透明色の際にはインクリメ
ントされ、メモリデータ５４２が透明色でない場合には
１に初期化される。
【００４９】読み出しアドレス発生器５０７は１ピクセ
ルのデータを読み出す毎に、メモリコントローラ５１１
のＸ方向読み出しアドレス制御信号５４０に従い、Ｘ方
向読み出しアドレス５３４を更新し、メモリコントロー
ラ５１１はメモリ５１２からの読み出し処理を継続す
る。
ルのデータを読み出す毎に、メモリコントローラ５１１
のＸ方向読み出しアドレス制御信号５４０に従い、Ｘ方
向読み出しアドレス５３４を更新し、メモリコントロー
ラ５１１はメモリ５１２からの読み出し処理を継続す
る。
【００５０】Ｘ方向読み出しアドレス５３４がＸ方向読
み出し終了位置レジスタ６０２の値以上になると、比較
器６０５は１ライン読み出し終了処理信号５２５をアク
ティブにする。
み出し終了位置レジスタ６０２の値以上になると、比較
器６０５は１ライン読み出し終了処理信号５２５をアク
ティブにする。
【００５１】１ライン分の読み込み処理が終了すると、
図８に示すように、ラインバッファ５０９には透明色で
ない有効データのみが格納され、オフセットバッファ５
１０には前回の有効データからのＸ方向のアドレスのオ
フセット値がラインバッファ５０９のアドレスに対応し
て格納されている。
図８に示すように、ラインバッファ５０９には透明色で
ない有効データのみが格納され、オフセットバッファ５
１０には前回の有効データからのＸ方向のアドレスのオ
フセット値がラインバッファ５０９のアドレスに対応し
て格納されている。
【００５２】１ライン分の読み出し処理終了信号５２５
がアクティブになると、システムコントローラ５０３は
メモリコントローラ５１１を書き込みモードにし、セレ
クタ５０８を書き込みアドレスの選択にして書き込み処
理を開始する。
がアクティブになると、システムコントローラ５０３は
メモリコントローラ５１１を書き込みモードにし、セレ
クタ５０８を書き込みアドレスの選択にして書き込み処
理を開始する。
【００５３】書き込みアドレス発生器５０６のセレクタ
７０７は、該当ラインの最初の１ピクセルのみはＸ方向
書き込み開始位置レジスタ７０１の値を選択し、それ以
降は該当ラインの書き込み処理が終わるまでＸ方向書き
込みアドレス５３２を選択する。加算器７０４はメモリ
コントローラ５１１が出力する、ピクセルクロックに同
期したＸ方向書き込みアドレス制御信号５２９に同期し
て、セレクタ７０７の出力するＸ方向書き込みアドレス
７１１とオフセットバッファ５１０の出力値５３８を加
算する。
７０７は、該当ラインの最初の１ピクセルのみはＸ方向
書き込み開始位置レジスタ７０１の値を選択し、それ以
降は該当ラインの書き込み処理が終わるまでＸ方向書き
込みアドレス５３２を選択する。加算器７０４はメモリ
コントローラ５１１が出力する、ピクセルクロックに同
期したＸ方向書き込みアドレス制御信号５２９に同期し
て、セレクタ７０７の出力するＸ方向書き込みアドレス
７１１とオフセットバッファ５１０の出力値５３８を加
算する。
【００５４】メモリコントローラ５１１はＸ方向アクセ
スアドレス５３６とＹ方向アクセスアドレス５３７の値
を参照して、メモリ５１２へラインバッファ５０９の出
力値を書き込む。
スアドレス５３６とＹ方向アクセスアドレス５３７の値
を参照して、メモリ５１２へラインバッファ５０９の出
力値を書き込む。
【００５５】１ピクセルの書き込みが終了すると、メモ
リコントローラ５１１はラインバッファ５０９とオフセ
ットバッファ５１０の読み出しアドレス５４１を更新
し、書き込み処理を続ける。
リコントローラ５１１はラインバッファ５０９とオフセ
ットバッファ５１０の読み出しアドレス５４１を更新
し、書き込み処理を続ける。
【００５６】Ｘ方向読み出しアドレス５３４とバッファ
コントローラ５０４のバッファ書き込みアドレス５３０
が一致すると、メモリコントローラ５１１は１ライン分
の書き込み処理終了信号５２８をシステムコントローラ
５０３へ出力する。システムコントローラ５０３はメモ
リコントローラ５１１とセレクタ５０８を読み込みモー
ドに切り替え、バッファコントローラ５０４を初期化
し、バッファコントローラ５０４はバーストカウンタ５
０５を１に初期化し、メモリ５１２からの読み出し処理
をメモリコントローラ５１１に指示する。
コントローラ５０４のバッファ書き込みアドレス５３０
が一致すると、メモリコントローラ５１１は１ライン分
の書き込み処理終了信号５２８をシステムコントローラ
５０３へ出力する。システムコントローラ５０３はメモ
リコントローラ５１１とセレクタ５０８を読み込みモー
ドに切り替え、バッファコントローラ５０４を初期化
し、バッファコントローラ５０４はバーストカウンタ５
０５を１に初期化し、メモリ５１２からの読み出し処理
をメモリコントローラ５１１に指示する。
【００５７】書き込みアドレス発生器５０６のＹ方向ア
ドレスを計算するインクリメント器７０５とＹ方向書き
込み終了位置レジスタ７０３の値を比較する比較器７０
６の出力５２４（ビットビルト終了信号）がアクティブ
になると、ビットビルト処理が終了したことを示し、シ
ステムコントローラ５０３はビットビルトを終了する。
ドレスを計算するインクリメント器７０５とＹ方向書き
込み終了位置レジスタ７０３の値を比較する比較器７０
６の出力５２４（ビットビルト終了信号）がアクティブ
になると、ビットビルト処理が終了したことを示し、シ
ステムコントローラ５０３はビットビルトを終了する。
【００５８】
【発明の効果】以上説明したように本発明は、非透明の
有効データのみをラインバッファに保持することによ
り、透明色のピクセルデータの書き込み処理のために発
生する時間がなく、透明色を含んだビットビルトの高速
処理が可能である。
有効データのみをラインバッファに保持することによ
り、透明色のピクセルデータの書き込み処理のために発
生する時間がなく、透明色を含んだビットビルトの高速
処理が可能である。
【図１】本発明の第１の実施形態のグラフィックス制御
装置の構成図である。
装置の構成図である。
【図２】図１中の読み出しアドレス発生器１０７の構成
図である。
図である。
【図３】図１中の書き込みアドレス発生器１０６の構成
図である。
図である。
【図４】第１の実施形態の処理を示す模式図である。
【図５】本発明の第２の実施形態のグラフィックス制御
装置の構成図である。
装置の構成図である。
【図６】図５中の読み出しアドレス発生器５０７の構成
図である。
図である。
【図７】図５中の書き込みアドレス発生器５０６の構成
図である。
図である。
【図８】第２の実施形態の処理を示す模式図である。
【図９】従来例の構成図である。
１０１ 透明色レジスタ １０２ 透明色判定器 １０３ システムコントローラ １０４ バッファコントローラ １０５ オフセットカウンタ １０６ 書き込みアドレス発生器 １０７ 読み出しアドレス発生器 １０８ セレクタ １０９ ラインバッファ １１０ オフセットバッファ １１１ メモリコントローラ １１２ メモリ １２０ ＣＰＵバス １２１ 透明色データ １２２ データおよび判定結果 １２３ バッファコントローラ制御信号 １２４ ビットビルト終了信号 １２５ １ライン読み出し終了信号 １２６ オフセットカウンタ制御信号 １２７ メモリコントローラ制御信号 １２８ １ライン書き込み終了信号 １２９ 有効データ １３０ バッファ制御信号 １３１ オフセットカウンタ値 １３２ Ｘ方向書き込みアドレス １３３ Ｙ方向書き込みアドレス １３４ Ｘ方向読み出しアドレス １３５ Ｙ方向読み出しアドレス １３６ Ｘ方向アクセスアドレス １３７ Ｙ方向アクセスアドレス １３８ オフセットアドレス値 １３９ Ｙ方向書き込みアドレス制御信号 １４０ Ｘ方向読み出しアドレス制御信号 １４１ バッファリード制御信号 １４２ メモリデータ １４３ メモリ制御信号 １４４ メモリアドレス信号 ２０１ Ｘ方向読み出し開始位置レジスタ ２０２ Ｘ方向読み出し終了位置レジスタ ２０３ Ｙ方向読み出し開始位置レジスタ ２０４ インクリメント器 ２０５ 比較器 ２０６ インクリメント器 ２１１ Ｘ方向読み出し開始アドレス ２１２ Ｘ方向読み出し終了アドレス ２１３ Ｙ方向読み出し開始アドレス ３０１ Ｘ方向書き込み開始位置レジスタ ３０２ Ｙ方向書き込み開始位置レジスタ ３０３ Ｙ方向書き込み終了位置レジスタ ３０４ 加算器 ３０５ インクリメント器 ３０６ 比較器 ３１１ Ｘ方向書き込み開始アドレス ３１２ Ｙ方向書き込み開始アドレス ３１３ Ｙ方向書き込み終了アドレス ５０１ 透明色レジスタ ５０２ 透明色判定器 ５０３ システムコントローラ ５０４ バッファコントローラ ５０５ バーストカウンタ ５０６ 書き込みアドレス発生器 ５０７ 読み出しアドレス発生器 ５０８ セレクタ ５０９ ラインバッファ ５１０ オフセットバッファ ５１１ メモリコントローラ ５１２ メモリ ５２０ ＣＰＵバス ５２１ 透明色データ ５２２ 判定結果 ５２３ バッファコントローラ制御信号 ５２４ ビットビルト終了信号 ５２５ １ライン読み出し終了信号 ５２６ オフセットカウンタ制御信号 ５２７ メモリコントローラ制御信号 ５２８ １ライン書き込み終了信号 ５２９ Ｘ方向書き込みアドレス制御信号 ５３０ バッファ制御信号 ５３１ オフセットカウンタ値 ５３２ Ｘ方向書き込みアドレス ５３３ Ｙ方向書き込みアドレス ５３４ Ｘ方向読み出しアドレス ５３５ Ｙ方向読み出しアドレス ５３６ Ｘ方向アクセスアドレス ５３７ Ｙ方向アクセスアドレス ５３８ オフセットアドレス値 ５３９ Ｙ方向書き込みアドレス制御信号 ５４０ Ｘ方向読み出しアドレス制御信号 ５４１ バッファリード制御信号 ５４２ メモリデータ ５４３ メモリ制御信号 ５４４ メモリアドレス信号 ６０１ Ｘ方向読み出し開始位置レジスタ ６０２ Ｘ方向読み出し終了位置レジスタ ６０３ Ｙ方向読み出し開始位置レジスタ ６０４ インクリメント器 ６０５ 比較器 ６０６ インクリメント器 ６１１ Ｘ方向読み出し開始アドレス ６１２ Ｘ方向読み出し終了アドレス ６１３ Ｙ方向読み出し開始アドレス ７０１ Ｘ方向書き込み開始位置レジスタ ７０２ Ｙ方向書き込み開始位置レジスタ ７０３ Ｙ方向書き込み終了位置レジスタ ７０４ 加算器 ７０５ インクリメント器 ７０６ 比較器 ７０７ セレクタ ７１１ Ｘ方向書き込み開始アドレス ７１２ Ｙ方向書き込み開始アドレス ７１３ Ｙ方向書き込み終了アドレス ７１４ Ｘ方向書き込みアドレス ９０１ ラインパターンシフトレジスタ ９０２ リピートカウンタ ９０３ ズームレジスタ ９０４ メモリ制御部 ９０５ トランスペアレンシーレジスタ ９０６ トランスペアレンシー制御部 ９０７ ゲート ９０８ セレクタ
Claims (4)
- 【請求項１】 透明色データを含んだビットマップデー
タのビットビルトを行う、ビットマップデータのビット
ビルト方法において、 ラインバッファにピクセルデータを書き込む前に、メモ
リから読み出されたピクセルデータが透明色かどうか判
定し、透明色でないピクセルデータのみを前記ラインバ
ッファに格納することを特徴とする、ビットマップデー
タのビットビルト方法。 - 【請求項２】 透明色データを含んだビットマップデー
タのビットビルトを行う、ビットマップデータのビット
ビルト方法において、 ラインバッファに、メモリから読み出されたピクセルデ
ータを書き込むと同時に、該ピクセルデータが透明色か
どうか判定し、透明色の場合には前記ラインバッファの
書き込みアドレスを変更せずに次のピクセルデータを上
書きすることを特徴とする、ビットマップデータのビッ
トビルト方法。 - 【請求項３】 透明色を含んだビットマップデータのビ
ットビルトを行うグラフィックス制御装置であって、 画像データが格納されるメモリと、 透明色を保持する透明色レジスタと、 １ライン分の容量を持つラインバッファと、 前記ラインバッファに格納されている各々のデータに対
応する、前記メモリからの読み出し開始アドレスからの
Ｘ方向のアドレスオフセット値が格納される、前記ライ
ンバッファと同等のアドレス空間を持つオフセットバッ
ファと、 前記メモリから１ピクセルのデータが読み出される毎
に、Ｘ方向読み出しアドレスを更新することにより、前
記メモリからの読み出しアドレスを生成する読み出しア
ドレス発生器と、 前記メモリへ前記ラインバッファの１ピクセルのデータ
を書き込む際に、Ｘ方向書き込み開始アドレスに前記オ
フセットバッファの値を加算することにより、前記メモ
リへの書き込みアドレスを生成する書き込みアドレス発
生器と、 初期値がゼロで、前記メモリの読み出し開始アドレスか
らの各ピクセルのＸ方向のアドレスのオフセットをカウ
ントするオフセットカウンタと、 前記メモリから読み出されたピクセルデータが透明色で
あるか否かを前記透明色レジスタの値を基に判定する透
明色判定器と、 前記透明色判定器の判定結果が透明色の場合には、前記
オフセットカウンタの値をインクリメントし、前記判定
結果が透明色でない場合には前記ピクセルデータを前記
ラインバッファに格納し、前記オフセットカウンタの値
を前記オフセットバッファに格納し、前記オフセットカ
ウンタの値をインクリメントし、前記ラインバッファと
前記オフセットバッファの書き込みアドレスをインクリ
メントし、前記ラインバッファに１ライン分のデータを
書き込む毎に前記オフセットカウンタの値をゼロに初期
化するバッファコントローラと、 読み出しモード時、前記メモリに対して読み出し処理を
行い、書き込みモード時、前記ラインバッファと前記オ
フセットバッファの読み出しアドレスを更新しながら、
前記メモリへの前記ラインバッファの出力値の書き込み
処理を行うメモリコントローラを有するグラフィックス
制御装置。 - 【請求項４】 透明色を含んだビットマップデータのビ
ットビルトを行うグラフィックス制御装置であって、 画像データが格納されるメモリと、 透明色を保持する透明色レジスタと、 １ライン分の容量を持つラインバッファと、 前記ラインバッファに格納されている各々のデータに対
応する、前記メモリからの読み出し開始アドレスからの
Ｘ方向のアドレスオフセット値が格納される、前記ライ
ンバッファと同等のアドレス空間を持つオフセットバッ
ファと、 前記メモリから１ピクセルのデータが読み出される毎
に、Ｘ方向読み出しアドレスを更新することにより、前
記メモリからの読み出しアドレスを生成する読み出しア
ドレス発生器と、 前記メモリへ前記ラインバッファの１ピクセルのデータ
を書き込む際に、Ｘ方向書き込み開始アドレスに前記オ
フセットバッファの値を加算することにより、前記メモ
リへの書き込みアドレスを生成する書き込みアドレス発
生器と、 初期値が１で、前記メモリの読み出し開始アドレスから
の各ピクセルのＸ方向のアドレスのオフセットをカウン
トするバーストカウンタと、 前記メモリから読み出されたピクセルデータが透明色で
あるか否かを前記透明色レジスタの値を基に判定する透
明色判定器と、 前記ピクセルデータを前記ラインバッファに格納し、前
記バーストカウンタの値を前記オフセットバッファに格
納し、前記透明色判定器の判定結果が透明色の場合には
前記バーストカウンタの値をインクリメントし、前記判
定結果が透明色でない場合には前記ラインバッファと前
記オフセットバッファの書き込みアドレスを更新し、前
記バーストカウンタを１に初期化するバッファコントロ
ーラと、 読み出しモード時、前記メモリに対して読み出し処理を
行い、書き込みモード時、前記ラインバッファと前記オ
フセットバッファの読み出しアドレスを更新しながら、
前記メモリへの前記ラインバッファの出力値の書き込み
処理を行うメモリコントローラを有するグラフィックス
制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117376A JP2768350B2 (ja) | 1996-05-13 | 1996-05-13 | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
| US08/853,898 US5886708A (en) | 1996-05-13 | 1997-05-09 | Graphic processor and a bit-built method applied therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117376A JP2768350B2 (ja) | 1996-05-13 | 1996-05-13 | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09305164A JPH09305164A (ja) | 1997-11-28 |
| JP2768350B2 true JP2768350B2 (ja) | 1998-06-25 |
Family
ID=14710127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8117376A Expired - Fee Related JP2768350B2 (ja) | 1996-05-13 | 1996-05-13 | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5886708A (ja) |
| JP (1) | JP2768350B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169848B2 (ja) * | 1997-02-12 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | 図形表示装置および図形表示方法 |
| TW550956B (en) * | 1999-05-26 | 2003-09-01 | Koninkl Philips Electronics Nv | Digital video-processing unit |
| US7861059B2 (en) * | 2004-02-03 | 2010-12-28 | Nextest Systems Corporation | Method for testing and programming memory devices and system for same |
| KR100706442B1 (ko) * | 2005-03-08 | 2007-04-10 | 주식회사 팬택앤큐리텔 | 투명색 처리속도를 향상시키기 위한 파일처리 시스템 및 투명색 처리속도를 향상시키기 위한 화면처리 시스템 |
| US8358314B2 (en) * | 2008-02-08 | 2013-01-22 | Apple Inc. | Method for reducing framebuffer memory accesses |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638501A (en) * | 1993-05-10 | 1997-06-10 | Apple Computer, Inc. | Method and apparatus for displaying an overlay image |
| KR0135815B1 (ko) * | 1994-12-19 | 1998-06-15 | 김광호 | 오버레이 기능을 가진 데이타 통신방법 및 그 방법을 수행하는 장치 |
| JPH11311382A (ja) * | 1998-04-28 | 1999-11-09 | Sekisui Chem Co Ltd | 塩化ビニル系つば付きマンホール継手 |
-
1996
- 1996-05-13 JP JP8117376A patent/JP2768350B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-09 US US08/853,898 patent/US5886708A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5886708A (en) | 1999-03-23 |
| JPH09305164A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1560123A2 (en) | Information processing apparatus and method of accessing memory | |
| JPH04282786A (ja) | Ｚバッファ値更新用高メモリ帯域幅システム | |
| JP2768350B2 (ja) | ビットマップデータのビットビルト方法およびグラフィックス制御装置 | |
| US5790137A (en) | System and method for using a frame buffer in cached mode to increase bus utilization during graphics operations | |
| US4837844A (en) | Image processing apparatus | |
| US6292853B1 (en) | DMA controller adapted for transferring data in two-dimensional mapped address space | |
| US6378032B1 (en) | Bank conflict avoidance in multi-bank DRAMS with shared sense amplifiers | |
| US20020099880A1 (en) | Direct memory accessing | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| US5704056A (en) | Cache-data transfer system | |
| JP2003030129A (ja) | データバッファ | |
| EP0943998B1 (en) | Cache memory apparatus | |
| JP2002077637A (ja) | 画像符号化装置及び画像符号化方法 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP3039391B2 (ja) | メモリシステム | |
| JP2889479B2 (ja) | ヒストグラム構築回路 | |
| JPH1040165A (ja) | データ読み出し方法およびリードバッファ | |
| JPH10334038A (ja) | データ転送装置 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2854301B2 (ja) | メモリアクセス回路 | |
| JP2000029788A (ja) | キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2806376B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH0478942A (ja) | メモリアクセス回路 | |
| JPH07271656A (ja) | 画像データ処理システム | |
| JP2771350B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |