JPH04282786A - Ｚバッファ値更新用高メモリ帯域幅システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に、コンピュー
タグラフィック装置に関し、特に、コンピュータグラフ
ィック装置に用いるＺバッファ値更新用高メモリ帯域幅
システムに関する。

【０００２】

【従来の技術及びその課題】現代のコンピュータグラフ
ィック装置は、物体を表わすコンピュータにより供給さ
れたデータに基づいて物体のイメージを表示するために
広く使用される。そのような装置において、画面は多数
の画素へ副分割され、そこで各々の画素は画面に対応し
ているｘｙ平面の（ｘ、ｙ）座標組と関連づけ可能であ
る。互いに陰になっている物体（すなわち、１つの物体
が他の物体の前に現れ、従ってその部分の見通しを妨げ
る状況）を描画するため、ｚ軸がさらに画面の平面内へ
向けて定義される。それぞれの画素はその画素位置にお
いて描画されるべき物体の深さを表示するｚ値に関連す
る。２４ビットの２進数で表わされる各画素に対するｚ
値は、ｚバッファメモリ位置内に記憶される。従って、
以下の２つの量に各々の画素は関連する。すなわち、白
黒イメージの場合グレースケール輝度となり得るカラー
、およびその画素位置において描画されるべき物体の深
さ、すなわちｚ値の２つである。

【０００３】一般的に、表示されたイメージは時間の経
過と共に展開または変化し、一連のイメージが表示され
るように全体のイメージがもう１つのイメージにより置
き換えられるか、またはある一定の画素のみが変化する
。一例として、物体を既存のイメージへ追加すると仮定
する。その場合、この新しい物体の部分は、それらが他
の既存の文体の後ろへ現れるよう描画されるべきである
。新しい物体がまたがっている画面部に対応している各
々の画素位置は以下の手順を経る。最初に画面上に存在
しているイメージに対応するｚ値（すなわち、旧ｚ値）
がｚバッファメモリから読み取られる。この旧ｚ値は次
に、描画されるべき物体へ対応しているｚ値（すなわち
、新ｚ値）と比較される。新ｚ値が旧ｚ値より小さく、
描画されるべき物体が問題となる画素位置において既存
のイメージの前にくると、新ｚ値はｚバッファメモリへ
書き込まれ、そのために旧ｚ値が置き換えられる。 さらに、新カラー値がその画素位置で画面に描画される
。一方、新ｚ値が旧ｚ値より大きく、新しい物体はその
画素位置において既存の物体の後ろへくると、旧ｚ値は
メモリ内にそのままの状態で残り、そして新ｚ値が捨て
られる。その新カラー値は画面上には描画されない。 最後に、２つのｚ値が等しい場合、新カラー値はいくつ
かの事前に決定された規則に従って画面上に描画された
り、またはされなかったりする。従って、一般的に３つ
の段階処理が画素位置の更新において行われる。すなわ
ち、ｚバッファメモリの読み取り、新旧のｚ値の比較、
およびメモリへの新値の書き込みである。

【０００４】当該の結果として、グラフィックアプリケ
ーションにおいては、更新動作が高速で行われる場合に
のみ希望される効果が実現される。メモリにより処理可
能な単位時間当りのビット数としてメモリ装置の帯域幅
を定義すると、できるだけ広い帯域値をもつことが望ま
しい。

【０００５】

【課題を解決するための手段】本願の発明のｚ値更新シ
ステムは、先行技術のシステムより明らかにより広いメ
モリ帯域幅により特徴付けられる。一般的な先行技術３
段階ｚバッファ更新動作は、各更新された画素に対し、
メモリからまたはメモリへの４８ビットのアセクス、読
み取り動作用２４ビット、書き込み動作用２４ビット、
および２４ビット比較を含む。

【０００６】発明の１つの特徴に従って、特別な画素ア
ドレスに対するｚ値の更新において、新ｚ値および画素
アドレスを受信する制御器は、その画素アドレスのため
の単一ビットをチェックすることにより、妥当なｚ値が
このアドレスにおいて以前に記憶されたかどうかを最初
に決定する。もしなにも記憶されていない場合は、その
新ｚ値は、メモリ読み込みまたはｚ値比較の必要性無し
でメモリ内へ書き込まれる。しかしながら、妥当なｚ値
が画素アドレスにおいて記憶されている場合、制御器は
更新動作を開始する。

【０００７】発明の別の特徴に従って、以前に記憶され
たｚ値および新ｚ値の部分が順次比較され、各々の比較
は次の比較を実行するかどうか、新ｚ値の任意の部分が
メモリへ書き込むかどうか、または更新動作を終了する
かを決定する。与えられたメモリ帯域幅に関して、比較
のために単一画素、マルチバイトメモリアセクスを実行
するよりはむしろ、多くの異なるマルチバイトｚ値の部
分を表している個々のバイトが並列にアセクス可能であ
る。なぜならば、決定は最上位バイトのみの比較に基づ
いて時々決定可能であり、多くの画素に対して完全な順
アセクスは必要とされず、そして多くの最下位バイトの
アセクスが避けられる。さらに、遂行される比較は全２
４ビットｚ値のものよりはむしろ、単一バイトのみに関
するものである。

【０００８】特別なｚ値のある一定の部分のみの更新結
果は、メモリへの／メモリからのデータバスの方向をい
つ反転させるかに関してある決定を行われなければなら
ないということである。これはｚ値がメモリから読み取
られた後にデータパスが常に反転されるという先行技術
手法とは対照的である。この決定時間を最小にするため
に、画素の追加バイトを読み取るための決定は迅速な等
価比較に基づく。書き込み決定はより遅い「より大きい
」または「より大きくない」という比較に基づくが、メ
モリは並列等価比較により書き込みモードに設定される
。

【０００９】この更新手法のいくつかの見地は、より大
きなメモリ帯域幅を与える。第一に、単一ビットチェッ
クにより、ｚ値が与えられたアドレスで以前に記憶され
たかどうかについての予備決定を行う場合に相当量の時
間が節約可能である。第二に、平均してより少ないメモ
リアセクスが必要となる。これは全ｚ値がメモリから読
み取られ、比較され、そしてメモリへ書き込まれる代わ
りに、必要に応じ、部分的な読み取り、比較、および書
き込み動作を行うことができる。第三に、以前に記憶さ
れたｚ値および新しいｚ値との間の比較が、時間を要す
るが必要な比較を２つの比較（１つは速くおよび１つは
遅い）へ分解することにより実現される（これらは並列
に実施される）。最初の比較はメモリへの／メモリから
のデータパスを反転させる時間を決定しなければならな
いことにより引き起こされる速度の低下を軽減する。

【００１０】本願のシステムの提出された実施例の中心
に制御器／メモリモジュールがある。制御器はメモリア
セクスメニュー、２つの比較器、２つの先入れ先出し（
ＦＩＦＯ）バッファ、状態マシンユニット、およびメモ
リをアセクスするために必要なＲＡＭおよびＣＡＳ回路
を一部として含む。

【００１１】多くのこれらの制御器／メモリモジュール
は、メモリ帯域幅を増すために並列アーキテクチャの一
部として取入れ可能である。そのようなアーキテクチャ
において、各々の画素グラフィック画面は制御器／メモ
リモジュールの１つを事前に割り当てられる。割り当て
ユニットは新ｚ値およびその関連ｚバッファアドレスを
受信し、その画素を制御器／メモリモジュールの１つへ
続いて割り当てる。この割り当てにより、新ｚ値は２つ
のＦＩＦＯバッファ、すなわち選択された制御器／メモ
リモジュールのＦＩＦＯ、および一組の制御器／メモリ
モジュールの作業活動を文書化する中央ＦＩＦＯ内に置
かれる。新ｚ値がその制御器／メモリモジュールへ属し
ているＦＩＦＯから出力される場合、上記で記述された
方法を使用してそれを更新する。一旦更新が終了すると
、中央ＦＩＦＯは更新結果についての報告を受ける。 中央ＦＩＦＯは制御器／メモリモジュールにより故障終
了の効果を克服するために使用されることに注意する。

【００１２】ＦＩＦＯの前における入力が更新結果とし
て通知された場合、その比較結果はカラー更新ユニット
に対して利用可能となる。カラー更新ユニットはコンピ
ュータ等のソースからカラー値および中央ＦＩＦＯから
受信された更新結果に対応するアドレスを同時に受信し
、更新結果を用いてカラーがグラフィックス画面上に描
かれるかどうかを決定する。

【００１３】

【実施例】Ｉ．基本手法および機器 次に、発明を図１ないし図３を参照しながら説明する。 図１はある与えられた画素に対する３段階更新動作（す
なっち、読み取り、比較、書き込み）を遂行する発明の
制御器／メモリモジュール１００に関するブロック図で
ある。その図内で見られるように、モジュールは入力Ｆ
ＩＦＯ１０２、出力ＦＩＦＯ１１８、２４ビットの新ｚ
値を保持するためレジスタ１０４、新ｚ値の特別なバイ
トを選択するためマルチプレクサ１０６、旧ｚ値のバイ
トを保持するためレジスタ１０８、妥当性ビットを記憶
するためレジスタ１１０、等価比較器１１２、「より大
きい」／「より大きくない」比較器１１４、状態マシン
１１６、行アドレスストローブ（ＲＡＳ）、及び列アド
レスストローブ（ＣＡＳ）回路１２０を順番に一部とし
て含む制御器を一部として含んでいる。

【００１４】コンピュータのようなソースにより提供さ
れるような入力ｚバッファアドレス、新ｚ値、および命
令は、入力ＦＩＦＯ１０２内に入力として記憶される。 ここで、必要ならば、命令は入力画素アドレスが新ｚ値
により更新されることをコンピュータから制御器１１２
へ表示する役目を果たす。しかしながら、一般的に、命
令バスは制御器へのより一般的な命令を含むことができ
る。

【００１５】ＦＩＦＯ１０２からの出力時、新ｚ値はレ
ジスタ１０４内に記憶される。同時に、命令は状態マシ
ン１１６へ送信され、ｚバッファアドレスがＲＡＳ／Ｃ
ＡＳ回路１２０ヘ送信される。（グラフィックハードウ
ェア内で標準的に使用される）ＲＡＳ／ＣＡＳ回路１２
０は、ｚバッファアドレスを現在の行アドレスと比較す
る。それらが合致する場合、次にｚバッファ列アドレス
はデータ回線１２６上でメモリユニット１２４へ供給さ
れる。もしそれらが合致しない場合は、現在の行アドレ
スを変更するＲＡＳサイクルが、ｚバッファ列アドレス
を持つメモリ１２４の提供に先立って開始される。

【００１６】ある与えられたｚバッファアドレスに対し
て、メモリ１２４はメモリ内に記憶されたｚ値だけでな
く、ＩＮＶＡＬＩＤ（無効）ビットもまた含む。特別な
画素に対するＩＮＶＡＬＩＤビットの値は、対応するｚ
値メモリ位置がそれ内に記憶された妥当なｚ値を持つか
どうかを、持つ場合には「０」の値、持たない場合には
「１」の値を表示することにより示す。

【００１７】メモリ１２４がＲＡＳ／ＣＡＳ回路１２０
からこの画素アドレスを受信するやいなや、ＩＮＶＡＬ
ＩＤバイトレジスタ１１０の内容が試験される。レジス
タ１１０が現在の画素に対して１ビットがＩＮＶＡＬＩ
ＤビットであるＩＮＶＡＬＩＤバイトを含む場合、ＩＮ
ＶＡＬＩＤビットの値が試験される。しかしながら、レ
ジスタ内に記憶されたＩＮＶＡＬＩＤバイトが現在の画
素に対するＩＮＶＡＬＩＤビットを含まない場合、ＩＮ
ＶＡＬＩＤバイトはメモへ書き込まれ、希望されるＩＮ
ＶＡＬＩＤバイトが次にメモリから読み取られ、レジス
タ１１０内に記憶される。現在の画素に対するＩＮＶＡ
ＬＩＤビットの値が次に試験される。

【００１８】ＩＮＶＡＬＩＤビットの値が「１」に等し
い場合、旧ｚ値は存在せず、従って、新ｚ値がメモリへ
書き込まれなければならない。さらに、現在の画素に対
するＩＮＶＡＬＩＤビットの値が「０」へ設定される。 別の実施例において、ＩＮＶＡＬＩＤ＝「１」である場
合、新ｚ値は迅速にはメモリへ書き込まれないことに注
意する。代わりに、新ｚ値が一定値を比較され、その比
較結果により、新ｚ値または一定値がメモリへ書き込ま
れるかどうかが決定される。提出された実施例における
ように、ＩＮＶＡＬＩＤビットの値は「０」へ設定され
る。ＩＮＶＡＬＩＤ＝「０」である場合、旧ｚ値はメモ
リ内に存在せず、手順を更新している全ｚ値が実行され
るべきである。

【００１９】この場合において、レジスタ１０４ヘ供給
される新ｚ値の部分は、必要に応じてメモリ１２４から
読み取られた旧ｚ値の対応している部分と比較される。 各々の比較結果により追加メモリアセクスおよび比較が
行われるかどうかが決定される。

【００２０】さらに詳細に述べれば、図２は図１内で示
される状態マシン論理１１６の状態図であり、ＩＮＶＡ
ＬＩＤ＝「０」の場合における更新動作の手法を描写し
ている。ｚバッファメモリから読み取られた旧２４ビッ
トのｚ値の最上位、中位、および最下位バイトはそれぞ
れ、Ｒ１、Ｒ２、およびＲ３により示される。旧ｚ値を
置き換えるためにメモリへ書き込まれる可能性のある新
２４ビットｚ値の対応するバイトは、Ｗ１、Ｗ２、およ
びＷ３により示される。最後に、書き込みが必要とされ
ることを示す新旧のｚ値の対応するバイト間の関係が指
示されなければならない。以下の記述において、「より
大きい」という関係（＞）が特定な例として使用され、
この「より大きい」という比較は等価比較と絶対値比較
と区別するため、全体を通して絶対値比較として参照さ
れる。しかしながら、任意の関連演算子（例えば、「よ
り少ない」、「より大きい」、「より等しい」）は、特
別なアプリケーションに従って使用可能であることに注
意する。

【００２１】図２を参照し、新旧のｚ値の全ての２４ビ
ットは一度に処理されないことに注意する。最初に、最
上位バイト（ＭＳＢ）Ｒ１がメモリ１２４から読み取ら
れ、レジスタ１０８内に記憶される。選択行が状態マシ
ン１１６により制御されるマルチプレクサ１０６により
、Ｗ１はレジスタ１０４から得られる。等価比較器１１
２により決定されるように、Ｒ１がＷ１に等しくない場
合、「ＮＯＰ」状態が入力される。「ＮＯＰ」状態は、
以下で詳細に記述されるように、メモリへの／メモリか
らのデータパス方向が確立される間の待ち状態である。 続いて、（本例がより「より大きいか」／「より大きく
ない」比較である）「０」動作が遂行されるべきである
。比較器１１４により決定されるように、Ｒ１＞Ｗ１の
場合、全２４ビット旧ｚ値は全２４ビット新ｚ値よりよ
り大きい。従って、バイトＷ１、Ｗ２、およびＷ３から
成る全２４ビット新ｚ値はメモリ１２４へ書き込まれな
ければならない。しかしながら、Ｒ１≦Ｗ１である場合
、旧２４ビットｚ値は新２４ビットｚ値より小さくなり
、その結果、新ｚ値はメモリへ書き込まれるべきでない
ことが示される。この場合、図２の「完了」状態により
示されるように、更新動作は直ちに終了される。

【００２２】Ｒ１がＷ１に等しい場合にのみ追加比較が
必要とされる。その場合、Ｒ２はメモリから読み取られ
る。Ｒ２がＷ２に等しいくない場合、「ＮＯＰ」状態が
入力される。そしてその後、「より大きい」／「より大
きくない」比較が比較器１１４により行われなければな
らない。Ｒ２＞Ｗ２である場合、全２４ビット旧ｚ値は
全２４ビット新ｚ値よりより大きく、その結果として、
Ｗ２およびＷ３がメモリへ書き込まれなけれならない。 （Ｗ１はすでにメモリ内にあるＲ１と等しいので、それ
をメモリへ書き込む必要はない。）しかしながら、Ｒ２
≦Ｗ２である場合、次に旧２４ビットｚ値は新２４ビッ
トｚ値より小さい。その結果、新しい値はメモリへ書き
込まれるべきでないことが示される。すなわち、その結
果「完了」状態が入力される。

【００２３】Ｒ２がＷ２に等しい場合、Ｒ３はメモリか
ら読み取られる。Ｒ３がＷ３に等しい場合、新旧のｚ値
は等しく、新ｚ値はメモリへ書き込まれない。そのため
に、更新動作が終了する。Ｒ３がＷ３に等しくない場合
、「ＮＯＰ」状態が入力され、その後「より大きい」／
「より大きくない」比較が行われるべきである。Ｒ３＞
Ｗ３の場合、全２４ビット旧ｚ値は、全２４ビット新ｚ
値より大きく、その結果、Ｗ３がメモリへ書き込まなけ
ればならない。（Ｗ１およびＷ２はすでにメモリ内にあ
るＲ１およびＲ２と等しいため、それらをメモリ内へ書
き込む必要はない。）しかしながら、Ｒ３≦Ｗ３にであ
る場合、旧２４ビットｚ値は新２４ビットｚ値より小さ
くなり、その結果、新しい値がメモリへ書き込まれるべ
きでないことが表示される。また、「完了」状態が入力
される。

【００２４】この点において、ＩＮＶＡＬＩＤビットの
値に従って２つの方法のいずれかにより終了され、更新
動作は完了する。すなわち、ＩＮＶＡＬＩＤ＝１に対し
ては、新ｚ値がメモリへ書き込まれた場合に更新が終了
される。ＩＮＶＡＬＩＤ＝０に対しては、「ＤＯＮＥ」
状態に到達した場合に更新が終了される。更新動作の結
果（すなわち、ｚ値がメモリ内で置き換えられたかどう
か）は、外部的に利用可能となる出力ＦＩＦＯ１１８上
に置かれる（第ＩＩＩ節参照）。データ回線を介してそ
の外部装置３１２は、データ回線１２８上の出力ＦＩＦ
Ｏ１１８へハンドシェーク信号を戻し、更新結果が受信
されたことを示す。

【００２５】ＩＩ．　　メモリ帯域幅増に関する議論第
Ｉ節および特に図２から明白であるように、読み取り／
比較／書き込み動作をせいぜい４つのメモリアセクスま
たはサイクル（例えば、Ｒ１、Ｒ２、Ｗ２、Ｗ３）おい
て必要である。これは（６バイトがメモリへ／メモリか
らアセクスされるべきであることを必要とする）先行技
術と異なる。旧ｚ値の全ての２４ビット（３バイト）が
読み取られなければならず、新ｚ値の全ての２４ビット
が書き込まれなければならない。

【００２６】（最悪の場合において）６の代わりに、（
最悪の場合において）４バイトをアセクスすることが可
能であるために、メモリ帯域幅が直接増加することにな
る。この増加を示すため、各々の読み取りまたは書き込
み動作（８ビットまたは２４ビットのいずれか）を継続
時間Ｔとする。次に、先行技術手法は２４ビット書き込
み動作の前に２４ビット読み取り動作を必要とするので
、２Ｔが必要とされる。それは１／（２Ｔ）の帯域幅へ
対応する。ここで、４つのメモリアセクスが必要とされ
る本願の発明の手法について考慮する（ここで、１／（
４Ｔ）のより少ない帯域幅がもたらされる）。しかしな
がら、帯域幅の意味のある比較を行うため、メモリ装置
は同一数の入／出力（１／０）ピンを持つべきである。 平行して動作する３つの（先行技術の場合におけるよう
に、全部で２４のピンを持っている）８ビット幅のメモ
リユニットを考えると、メモリ帯域幅は実際には３／（
４Ｔ）であり、これは先行技術の帯域幅１／（２Ｔ）上
で５０％の増加に対応する。

【００２７】最悪の場合のみならず全ての場合において
、本願の発明によるメモリ帯域幅が少なくとも先行技術
のメモリ帯域幅と同様であるという事実を、以下のよう
に確認することができる。すべての可能性は次の２の場
合の１つに分類可能である。

【００２８】（１）比較動作がメモリへの書き込みを最
終的に生じない場合 （２）比較動作がメモリへの書き込みを最終的に生じる
場合 最初の場合において、先行技術手法は３バイトのアセク
スを必要とする。しかしながら、この場合に対し、図２
に見られるように、本願の手法はＲ１＝Ｗ１およびＲ２
＝Ｗ２の場合にのみ３バイトのアセクスを必要とする。 Ｒ１≦Ｗ１またはＲ２≦Ｗ２の場合、それぞれ、１つま
たは２つのメモリアセクスのみが必要となる。従って、
（１）の場合に対して、本願の手法は少なくとも先行技
術の手法と同程度に速い。

【００２９】上記で処理された最悪の場合に対応する（
２）の場合について、先行技術は６バイトのアセクスを
必要とする。しかしながら、本願の手法はたった４バイ
トのアセクス（すなわち、Ｒ１、Ｗ１、Ｗ２、Ｗ３；Ｒ
１、Ｒ２、Ｗ２、Ｗ３；またはＲ１、Ｒ２、Ｒ３、Ｗ３
）を必要とするだけである。従って、（２）の場合に対
しては、本願の手法は先行技術手法により５０％速い。 最後に、一緒に考慮される（１）および（２）の場合に
対する結果により、本願の手法がより先行技術の手法よ
りもより速いことが証明される。 すなわち、本願の手法は先行技術の手法によりより大き
いメモリ帯域幅を持っている。

【００３０】上記で行われる両方の手法に関する比較は
、比較動作のために必要な時間を取り入れていないこと
に注意する。しかしながら、８ビット比較動作が少なく
とも同程度に速く、そして一般的に明らかにより速い２
４ビット比較動作であるという事実は、本願の手法が先
行技術手法よりもより大きい帯域幅を持つという上記で
到達された結論を支援する。

【００３１】再び図１を参照する。状態マシン論理１１
６により必要とされる比較を行うため、本願の実施例は
２つの比較器を使用している。しかしながら、２つの比
較器により提供される同一の情報は、単一の「より大き
い」／「より小さい」／「等しい」比較器により交互に
提供可能であった。しかしながら、等価比較は絶対値比
較より明らかに速く行うことができるため、および等価
比較の結果は絶対値の結果よりり迅速に必要とされるた
め、単一の「より大きい」／「より小さい」／「等しい
比較」は、並列に行われる２つの比較に分解される。

【００３２】詳細に述べるため、図２を参照する。メモ
リ装置は等価比較および絶対値比較の結果に従って、メ
モリ読み取りモードまたはメモリ書き込みモードのいず
れかであることが可能である。図１で見られるように、
メモリ装置１２４は単一バス接続を介して、メモリ装置
１２４からのデータの読み取りまたはそこへのデータの
書き込みのいずれかを行う制御器１２２へつながれる。 このバス接続間のデータ転送は任意の与えられた時間で
単一方向であるため、バス競合を避けるために、必要に
応じメモリ装置はメモリ読み取りモードからメモリ書き
込みモードへのおよびその逆の遷位を行わなければなら
ない。これを行うために、メモリ装置はそのデータ経路
をバスに沿って反転するための十分な時間を持つべきで
ある。この時間期間は「ＮＯＰ」状態により図２の図中
で表わされる。

【００３３】データ経路を反転するかしないか（すなわ
ち、次のバイトを読み取るか読み取らないか）に関する
決定は、「より大きい」／「より小さい」／「等しい」
比較より明らかにより速い等価比較の結果のみを必要と
するため、実際に必要とされる「より大きい」／「より
小さい」／「等しい」比較結果は速い等価比較およびよ
り遅い絶対比較に分解される。結果的に、等価結果は状
態マシン論理により直ちに使用可能である。すなわち、
等価比較のより緊急に必要とされる結果を得るため、状
態マシンは複合比較の結果を待つ必要はない。ｚ値が等
しい場合、迅速な読み取りが行われる。ｚ値が等しくな
い場合、メモリは書き込みモードへ直ちに設定される。 絶対値比較の結果は次に、新ｚ値の現在のバイトをメモ
リへ書き込むかどうかを決定するために必要とされ、そ
れはすでに書き込みモードである。

【００３４】２つの比較動作（等価および絶対値）は並
列に行われ、それらの結果はそれらが利用可能になると
状態マシンへ送信される。この並列性（状態）は、回路
の速度を更に増加することにおいて役立つ。

【００３５】更新速度が先行技術手法と比較して増加さ
れる最終手段は、メモリ１２４内のＩＮＶＡＬＩＤビッ
トの組の使用を通じて行われる。更新動作の多くの部分
がＩＮＶＡＬＩＤ＝「１」の場合において避けられるた
め、相当な時間節約がこのスキーマから発生する。

【００３６】このスキーマもまた、グラフィック画面の
迅速なクリアの間、ｚ値の迅速に更新するための方法を
提供する。通常、、グラフィック画面の一部分または全
てがクリアされるべき場合、クリアされるべき各々の画
素毎のｚ値メモリ位置が更新されなければならない。す
なわち、これは各画素毎の３つのメモリアセクス（書き
込み動作）を含む手順である。しかしながら、本願の発
明のＩＮＶＡＬＩＤビットスキーマを使用することによ
り、これらの画素へ対応しているＩＮＶＡＬＩＤビット
のみが「１」へ設定されなければならない。すなわち、
これはそうでなければ必要であろう大幅に少ないメモリ
アセクスを必要とする手順である。

【００３７】ＩＩＩ．　　並列構成の手法および機器図
３は第Ｉ節内で記述される複数の制御器／メモリモジュ
ールを使用することにより、メモリ内に記憶されたｚ値
を更新するために、およびグラフィック画面上でカラー
を更新するために使用されるシステムのブロック図であ
る。システム（１）コンピュータのような、ｚ値、ｚバ
ッファアドレス、指令のソース３０２；（２）カラー及
び画素アドレスのソース３０３；（３）割り当てユニッ
ト３０４；（４）８つのプロセッサモジュール１００、
図１で詳細に示されるように各々が制御器／メモリモジ
ュール１００を一部として含んでいる；（５）中央ＦＩ
ＦＯバッファ３１２；（６）カラー更新ユニット３１４
；（７）フレームバッファ３１５；および（６）グラフ
ィックモニタ３１６により構成される。

【００３８】画面上に続いて何が表示されるかに従って
、ｚ値３０２は割り当てユニット３０４に対して、新し
い２４ビットのｚ値のストリーム、およびそれらが対応
する画素のｚバッファアドレスを提供する。ストリーム
内で与えられたｚバッファアドレスに対して、割り当て
ユニットはアドレスの値を用いて、８つのプロセッサモ
ジュール１００の正しい１つを選択する。選択されたプ
ロセッサモジュール１００内のメモリユニット１２４（
図１）は、ｚバッファアドレスに対応する旧ｚ値を含む
。各々のプロセッサモジュールのメモリ内で、各ｚ値の
バイトが順アドレスにおいて記憶される。論理ユニット
３０４により行われる割り当てのために、ｚバッファア
ドレスの最下位ビットはモジュール内でアセクスのため
にもはや必要とされない。

【００３９】割り当てユニットは次に、選択されたプロ
セッサモジュールの入力ＦＩＦＯ１０２（図１）に対し
、その画素アドレスおよび新ｚ値を提供し、ｚバッファ
アドレスの３つの最下位ビットの形式を取るプロセッサ
モジュールの番号を中央ＦＩＦＯ３１２上に置くことに
より、プロセッサモジュールのその選択を文書化する。 プロセッサモジュール番号は、２つの単一ビット状態変
数（すなわち、［ＲＥＰＬＡＣＥＤ（置き換え）］およ
び［ＤＥＣＩＳＩＯＮ−ＣＯＭＰＬＥＴＥ（決定完了）
］により、中央ＦＩＦＯ上に付けられる。これら２つの
変数は、新ｚ値がそれらが対応するエントリで古いｚ値
を置き換えたかどうか、およびこの決定がなされたかど
うかをそれぞれ表示する。 ［ＤＥＣＩＳＩＯＮ−ＣＯＭＰＬＥＴＥ（決定完了）］
は「０」へ初期化され、［ＤＥＣＩＳＩＯＮ−ＣＯＭＰ
ＬＥＴＥ（決定完了）］が「０」の状態のままである限
り、［ＲＥＰＬＡＣＥＤ（置き換え）］値は意味を失う
。

【００４０】エントリがそのプロセッサモジュール１０
０に属している入力ＦＩＦＯ１０２から出力される場合
、プロセッサモジュールは上記の第Ｉ節内で記述される
読み取り／比較／書き込み動作を開始する。

【００４１】特に、与えられた画素に対するＩＮＶＡＬ
ＩＤビットの値をチェックすることにより、およびその
値に従って新ｚ値をメモリへ書き込むかまたは図２の状
態図により記述される更新処理を開始するかのいずれか
により、制御器１２２（図１）が開始する。この点にお
いて、旧ｚ値は新ｚ値により置き換えられたかまたは置
き換えられなかったかのいずれかであり、その効果に対
する表示が中央ＦＩＦＯ３１２へ提供される。特に、現
在のプロセッサモジュール１００に対応している中央Ｆ
ＩＦＯ３１２内の最も古いエントリは、単一ビット［Ｒ
ＥＰＬＡＣＥＤ（置き換え）］の値を置き換えが発生し
た場合には「１」へ、置き換えが起きなかった場合には
「０」へ設定することにより更新される。同時に、［Ｄ
ＥＣＩＳＩＯＮ−ＣＯＭＰＬＥＴＥ（決定完了）］の値
は「１」へ設定される。

【００４２】一般的に、このスキーマは故障終了をもた
らすことに注意する。すなわち、画素に対するｚ値更新
は、割り当てユニット３０４により受信されるように画
素に関する情報がストリーム内に順番と同じ順番で発生
する必要はない。例えば、この現象は、割り当てユニッ
トに到着する画素の大きな割合が、それらがプロセッサ
モジュール１００の特別な１つへ割り当てられるべきで
あるように、アドレスを持つ場合に発生する。この場合
において、冗長な待ち行列がこのプロセッサにおいて形
成され、後で割り当てユニットに到着したが、他の処理
モジュールへ対応している画素は、混み合ったプロセッ
サでそれらの画素が待ち行列に入る前に更新される。さ
らに、ある決まったプロセッサにより処理される画素は
、より速い「完了」状態を生じる可能性がある。待ち行
列が数台の使用中のプロセッサにおいて形成される場合
、故障終了の許可は全てのプロセッサにおける待ち行列
の形成の可能性を明らかに避け、結果的に８台のプロセ
ッサ並列性が完全に利用されることを可能にする。

【００４３】一旦中央ＦＩＦＯ３１２の前におけるエン
トリが［ＤＥＣＩＳＩＯＮ−ＣＯＭＰＬＥＴＥ］＝「１
」を持つと、そのエントリはＦＩＦＯ３１２から除去さ
れ、［ＲＥＰＬＡＣＥＤ］ビットの値がカラー更新ユニ
ット３１４へ供給される。ソース３０３はカラー値およ
び画素アドレスをカラー更新ユニット３１４へ提供する
。それらのカラー値および画素アドレスは同一の順番（
すなわち、ユニット３１４に到着するＲＥＰＬＡＣＥＤ
ビットに対応している順番）である。ユニット３１４は
カラーが［ＲＥＰＬＡＣＥＤ（置き換え）］の値に基づ
いてグラフィックモニタ３１６上に描写されるべきかど
うかを決定する。この決定はグラフィックモニタ３１６
へ結合されるフレームバッファ３１５上へ渡される。

【００４４】発明が特別に示され、それについて提示さ
れた実施例に関して記述される一方、形式および細部に
おける種々の変更が、付け加えられる要求内で定義され
るようなその発明の精神および範囲から離れることなく
行われる可能性があることが、本発明に熟練している者
により理解される。例えば、システムの種々の構成要素
は、ハードウェアにより配線された論理回路またはプロ
グラムされたプロセッサを用いて実現されるが、速度の
点ではハードウェアにより実現することが望ましいであ
ろう。また、個々に示されそして要求される論理回路は
共通の回路で実現可能である。

【００４５】

【発明の効果】以上のように、本発明によれば、Ｚ値バ
ッファ更新用メモリに、より大きなメモリ帯域幅を与え
ることが可能である。このため、第一に、単一ビットチ
ェックにより、ｚ値が与えられたアドレスで以前に記憶
されたかどうかについての予備決定を行う場合に相当量
の時間が節約可能である。第二に、平均してより少ない
メモリアセクスにより、全ｚ値がメモリから読み取られ
、比較され、そしてメモリへ書き込まれる代わりに、必
要に応じ、部分的な読み取り、比較、および書き込み動
作を行うことができる。第三に、以前に記憶されたｚ値
および新しいｚ値との間の比較が、時間を要するが必要
な比較を２つの比較（１つは速くおよび１つは遅い）へ
分解することにより実現される（これらは並列に実施さ
れる）ので、速度の低下を軽減することが可能である。

【図面の簡単な説明】

【図１】本発明の心臓部を構成する制御器／メモリモジ
ュールのブロック図である。

【図２】図１の状態マシン１１６の動作を説明する状態
遷移図である。

【図３】複数の制御器／メモリモジュールを用いた並列
アーキテクチャのブロック図である。

【符号の説明】

１００　　制御器／メモリモジュール １０２　　入力ＦＩＦＯ １０４　　レジスタ １０６　　マルチプレクサ １０８　　レジスタ １１０　　レジスタ １１２　　等価比較器 １１４　　「より大きい」／「より大きくない」比較器
１１６　　状態マシン １１８　　出力ＦＩＦＯ １２０　　ＲＡＳ／ＣＡＳ回路 １２２　　制御器 １２４　　メモリ １２６　　データ回線 １２８　　データ回線 ３１２　　外部装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】コンピュータグラフィックス画面の画素に
   対応するＺ値を更新するためのシステムであって：（ａ
   ）　旧Ｚ値を格納するためのメモリと；（ｂ）　グラフ
   ィックス画面の画素に対する新Ｚ値を受けて、前記メモ
   リから画素に対する旧Ｚ値の部分にアクセスするアクセ
   ス論理と； （ｃ）　新Ｚ値の部分と前記メモリからアクセスされた
   旧Ｚ値の対応する部分とを比較する部分比較器と；（ｄ
   ）　前記部分比較器の出力に基づいて、前記アクセス論
   理に旧Ｚ値を新Ｚ値と置き換えさせる決定論理であって
   、前記メモリからの旧Ｚ値の別の部分にアクセスを行わ
   せ比較を行わせるか、または旧Ｚ値の更新を終了させる
   ための決定論理と；から成ることを特徴とするシステム
   。