JP3169848B2 - 図形表示装置および図形表示方法 - Google Patents
図形表示装置および図形表示方法Info
- Publication number
- JP3169848B2 JP3169848B2 JP02805897A JP2805897A JP3169848B2 JP 3169848 B2 JP3169848 B2 JP 3169848B2 JP 02805897 A JP02805897 A JP 02805897A JP 2805897 A JP2805897 A JP 2805897A JP 3169848 B2 JP3169848 B2 JP 3169848B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- graphic
- signal
- line buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は図形表示装置および
図形表示方法に関し、特に動きのある複数の図形を三次
元的に重ねて高速に表示するゲーム機等に適した図形表
示装置および図形表示方法に関する。
図形表示方法に関し、特に動きのある複数の図形を三次
元的に重ねて高速に表示するゲーム機等に適した図形表
示装置および図形表示方法に関する。
【０００２】
【従来の技術】近時、ゲーム機のゲーム内容の複雑化高
度化に対応してこの種の図形表示装置の表示画像におい
ても、プレイヤーに対しより効果的なプレゼンテーショ
ンを行うよう各種の特殊機能が要求されてきている。そ
の１つとして、奥行きのある三次元の場面で複数の人物
等の前景図形（スプライト）が高速に運動し相互に重な
り合いながらゲームを進行させる立体表示がある。
度化に対応してこの種の図形表示装置の表示画像におい
ても、プレイヤーに対しより効果的なプレゼンテーショ
ンを行うよう各種の特殊機能が要求されてきている。そ
の１つとして、奥行きのある三次元の場面で複数の人物
等の前景図形（スプライト）が高速に運動し相互に重な
り合いながらゲームを進行させる立体表示がある。
【０００３】従来この種の立体表示においては、複数の
スプライト図形が所定の重ね描画能力を超えて重なった
場合、能力超過分対応の手前の図形が表示されず場面構
成によっては不自然な表示となっていた。
スプライト図形が所定の重ね描画能力を超えて重なった
場合、能力超過分対応の手前の図形が表示されず場面構
成によっては不自然な表示となっていた。
【０００４】従来の図形表示装置をブロックで示す図７
を参照すると、この従来の図形表示装置は、表示図形の
原データを格納した図形ＲＯＭを内蔵しクロック信号Ｃ
Ｋと描画処理制御信号ＣＩとの供給に応答して所定の描
画処理を行い表示ピクセルデータ信号ＰＤ，ラインバッ
ファ部のライトイネーブル信号ＷＥ及びラインバッファ
部のアドレス信号ＬＡからなる図形データを出力する描
画処理部１と、クロック信号ＣＫと垂直同期信号Ｖ及び
水平同期信号Ｈの供給を受け描画処理制御信号ＣＩ及び
ラインバッファ制御信号ＬＣを出力するタイミング生成
部２と、クロックＣＫとラインバッファ制御信号ＬＣの
供給に応答して制御され表示ピクセルデータ信号ＰＤ，
ライトイネーブル信号ＷＥ及びアドレス信号ＬＡからな
る図形データの供給に応答してこれを一時格納するライ
ンバッフア部３とを備える。
を参照すると、この従来の図形表示装置は、表示図形の
原データを格納した図形ＲＯＭを内蔵しクロック信号Ｃ
Ｋと描画処理制御信号ＣＩとの供給に応答して所定の描
画処理を行い表示ピクセルデータ信号ＰＤ，ラインバッ
ファ部のライトイネーブル信号ＷＥ及びラインバッファ
部のアドレス信号ＬＡからなる図形データを出力する描
画処理部１と、クロック信号ＣＫと垂直同期信号Ｖ及び
水平同期信号Ｈの供給を受け描画処理制御信号ＣＩ及び
ラインバッファ制御信号ＬＣを出力するタイミング生成
部２と、クロックＣＫとラインバッファ制御信号ＬＣの
供給に応答して制御され表示ピクセルデータ信号ＰＤ，
ライトイネーブル信号ＷＥ及びアドレス信号ＬＡからな
る図形データの供給に応答してこれを一時格納するライ
ンバッフア部３とを備える。
【０００５】次に、図７，各信号波形をタイムチャート
で示す図８及び図形表示の例を示す図９を参照して、図
形のｌライン目を表示したときの従来の図形表示装置の
動作について説明すると、まず、本装置の上位システム
（図示しない）より垂直同期信号Ｖの供給を受け、タイ
ミング生成部２をイニシャライズする。次に、タイミン
グ生成部２は上記主システムよりｌ回水平同期信号Ｈの
供給を受け、この水平同期信号Ｈの供給に応答して描画
処理制御信号ＣＩ、ラインバッファ制御信号ＬＣを出力
する。描画処理部１は描画処理制御信号ＣＩの、ライン
バッファ部３はラインバッファ制御信号ＬＣの各々の供
給に応答してそれぞれイニシャライズされ描画スタート
状態になる。
で示す図８及び図形表示の例を示す図９を参照して、図
形のｌライン目を表示したときの従来の図形表示装置の
動作について説明すると、まず、本装置の上位システム
（図示しない）より垂直同期信号Ｖの供給を受け、タイ
ミング生成部２をイニシャライズする。次に、タイミン
グ生成部２は上記主システムよりｌ回水平同期信号Ｈの
供給を受け、この水平同期信号Ｈの供給に応答して描画
処理制御信号ＣＩ、ラインバッファ制御信号ＬＣを出力
する。描画処理部１は描画処理制御信号ＣＩの、ライン
バッファ部３はラインバッファ制御信号ＬＣの各々の供
給に応答してそれぞれイニシャライズされ描画スタート
状態になる。
【０００６】描画処理部１は表示優先順位の低い図形Ｇ
２から表示を開始するため、ラインバッファ部アドレス
信号ＬＡ＝４０〜４７（ｈ）及び対応の表示ピクセルデ
ータ信号ＰＤをＧ２の描くピクセルデータ値としてクロ
ック信号ＣＫ毎にシリアルに出力する。また、この期間
にラインバッファ部のライトイネーブル信号ＷＥ＝０
（ｈ）となり、ラインバッファ部３にＧ２のピクセルデ
ータを格納する。次に、描画処理部１は表示優先順位の
高い図形Ｇ１を表示するため、ラインバッファ部アドレ
ス信号ＬＡ＝４５〜４Ｃ（ｈ）及び対応の表示ピクセル
データ信号ＰＤを図形Ｇ１の描くピクセルデータ値とし
てクロック信号ＣＫ毎にシリアルに出力する。また、こ
の期間にラインバッファ部ライトイネーブル信号ＷＥ＝
０（ｈ）となり、ラインバッファ部３に図形Ｇ１のピク
セルデータを格納する。
２から表示を開始するため、ラインバッファ部アドレス
信号ＬＡ＝４０〜４７（ｈ）及び対応の表示ピクセルデ
ータ信号ＰＤをＧ２の描くピクセルデータ値としてクロ
ック信号ＣＫ毎にシリアルに出力する。また、この期間
にラインバッファ部のライトイネーブル信号ＷＥ＝０
（ｈ）となり、ラインバッファ部３にＧ２のピクセルデ
ータを格納する。次に、描画処理部１は表示優先順位の
高い図形Ｇ１を表示するため、ラインバッファ部アドレ
ス信号ＬＡ＝４５〜４Ｃ（ｈ）及び対応の表示ピクセル
データ信号ＰＤを図形Ｇ１の描くピクセルデータ値とし
てクロック信号ＣＫ毎にシリアルに出力する。また、こ
の期間にラインバッファ部ライトイネーブル信号ＷＥ＝
０（ｈ）となり、ラインバッファ部３に図形Ｇ１のピク
セルデータを格納する。
【０００７】以上の動作により図９のイメージ図を描画
する。
する。
【０００８】この従来の図形表示装置では、上述のよう
に複数の図形（スプライト図形）が奥行き方向に描画さ
れる立体表示においては、奥から手前への順にこれら図
形を重ね描画して表示する。複数のスプライト図形が重
ね描画能力を超えて重なった場合は、重ね描画能力に満
たない手前側の図形は表示されない。４枚の画像Ｇ３〜
Ｇ６を手前から奥に順に配列した立体表示の例を示す図
１０を参照すると、例えば、期待表示を示す図１０
（Ａ）の一番手前の図形Ｇ３は、従来の図形表示装置の
表示を示す図１０（Ｂ）では重ね描画能力を超えたため
表示されない。この図形Ｇ３がこの表示場面の主役であ
る場合にはこの図形の欠落は非常に目立ち、不自然な画
面となる。
に複数の図形（スプライト図形）が奥行き方向に描画さ
れる立体表示においては、奥から手前への順にこれら図
形を重ね描画して表示する。複数のスプライト図形が重
ね描画能力を超えて重なった場合は、重ね描画能力に満
たない手前側の図形は表示されない。４枚の画像Ｇ３〜
Ｇ６を手前から奥に順に配列した立体表示の例を示す図
１０を参照すると、例えば、期待表示を示す図１０
（Ａ）の一番手前の図形Ｇ３は、従来の図形表示装置の
表示を示す図１０（Ｂ）では重ね描画能力を超えたため
表示されない。この図形Ｇ３がこの表示場面の主役であ
る場合にはこの図形の欠落は非常に目立ち、不自然な画
面となる。
【０００９】
【発明が解決しようとする課題】上述した従来の図形表
示装置および図形表示方法は、複数の図形が奥行き方向
に描画される立体表示においては、奥から手前への順に
これら図形を重ね描画して表示するので、重ね描画能力
を超えた図形表示を行った場合は重ね描画能力に満たな
い手前側の図形は表示されず、この欠落図形が主役であ
るような画面では非常に目立ち不自然な画面となるとい
う欠点があった。
示装置および図形表示方法は、複数の図形が奥行き方向
に描画される立体表示においては、奥から手前への順に
これら図形を重ね描画して表示するので、重ね描画能力
を超えた図形表示を行った場合は重ね描画能力に満たな
い手前側の図形は表示されず、この欠落図形が主役であ
るような画面では非常に目立ち不自然な画面となるとい
う欠点があった。
【００１０】本発明の目的は、最手前側の図形が主役で
ある場合にこの図形の表示を可能とし図形欠落を目だた
たなくする図形表示装置を提供することにある。
ある場合にこの図形の表示を可能とし図形欠落を目だた
たなくする図形表示装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の図形表示装置
は、表示図形の原データを格納した図形ＲＯＭを内蔵し
クロック信号と描画処理制御信号との供給に応答して所
定の描画処理を行い表示ピクセルデータ信号とライトイ
ネーブル信号及びアドレス信号から成る表示図形データ
を出力する描画処理部と、前記クロック信号と垂直同期
信号及び水平同期信号の供給を受け前記描画処理制御信
号とラインバッファ制御信号とを出力するタイミング生
成部と、前記クロック信号と前記ラインバッファ制御信
号の供給に応答して制御され前記表示図形データを一時
格納するラインバッファ部とを備え、前記表示図形デー
タを一旦前記ラインバッファ部に格納してから表示を行
うことにより同一画面上に複数の前記表示図形データの
重ね描画表示を行う図形表示装置において、前記ライン
バッファ制御信号の供給に応答してイニシャライズされ
前記クロックと前記アドレス信号との供給に応答して前
記複数の図形のうちの表示優先度の高い手前側の第１の
表示図形と前記第１の表示図形以外の表示図形である第
２の表示図形との重畳部分対応のマスク信号を生成する
ステータスレジスタ部と、前記マスク信号の供給に応答
して前記ライトイネーブル信号をマスクするマスク部と
を備え、前記第１の表示図形のライトイネーブル信号を
マスクすることなく前記第１の表示図形対応の表示図形
データを前記ラインバッファ部に格納し、前記重畳部分
のライトイネーブル信号をマスクして前記第２の表示図
形対応の表示図形データの前記ラインバッファ部への格
納を禁止することを特徴とするものである。
は、表示図形の原データを格納した図形ＲＯＭを内蔵し
クロック信号と描画処理制御信号との供給に応答して所
定の描画処理を行い表示ピクセルデータ信号とライトイ
ネーブル信号及びアドレス信号から成る表示図形データ
を出力する描画処理部と、前記クロック信号と垂直同期
信号及び水平同期信号の供給を受け前記描画処理制御信
号とラインバッファ制御信号とを出力するタイミング生
成部と、前記クロック信号と前記ラインバッファ制御信
号の供給に応答して制御され前記表示図形データを一時
格納するラインバッファ部とを備え、前記表示図形デー
タを一旦前記ラインバッファ部に格納してから表示を行
うことにより同一画面上に複数の前記表示図形データの
重ね描画表示を行う図形表示装置において、前記ライン
バッファ制御信号の供給に応答してイニシャライズされ
前記クロックと前記アドレス信号との供給に応答して前
記複数の図形のうちの表示優先度の高い手前側の第１の
表示図形と前記第１の表示図形以外の表示図形である第
２の表示図形との重畳部分対応のマスク信号を生成する
ステータスレジスタ部と、前記マスク信号の供給に応答
して前記ライトイネーブル信号をマスクするマスク部と
を備え、前記第１の表示図形のライトイネーブル信号を
マスクすることなく前記第１の表示図形対応の表示図形
データを前記ラインバッファ部に格納し、前記重畳部分
のライトイネーブル信号をマスクして前記第２の表示図
形対応の表示図形データの前記ラインバッファ部への格
納を禁止することを特徴とするものである。
【００１２】本発明の図形表示方法は、表示図形の原デ
ータを格納した図形ＲＯＭを内蔵しクロック信号と描画
処理制御信号との供給に応答して所定の描画処理を行い
表示ピクセルデータ信号とライトイネーブル信号及びア
ドレス信号から成る表示図形データを生成しこの表示図
形データを一旦ラインバッファ部に格納してから表示を
行うことにより同一画面上に複数の前記図形データの重
ね描画表示を行う図形表示方法において、前記ライトイ
ネーブル信号をマスクするマスク機能を有し、前記複数
の図形のうちの表示優先度の高い手前側の第１の表示図
形と前記第１の表示図形以外の表示図形である第２の表
示図形との重畳部分対応のマスク信号を生成するステッ
プと、 前記マスク信号の供給に応答して前記ライトイネ
ーブル信号をマスクするステップとを含み、前記第１の
表示図形のライトイネーブル信号をマスクすることなく
前記第１の表示図形対応の表示図形データを前記ライン
バッファ部に格納し、前記第２の表示図形の前記第１の
表示図形と重なる重畳部分のライトイネーブル信号をマ
スクして前記第２の表示図形対応の表示図形データの前
記ラインバッファ部への格納を禁止することを特徴とす
るものである。
ータを格納した図形ＲＯＭを内蔵しクロック信号と描画
処理制御信号との供給に応答して所定の描画処理を行い
表示ピクセルデータ信号とライトイネーブル信号及びア
ドレス信号から成る表示図形データを生成しこの表示図
形データを一旦ラインバッファ部に格納してから表示を
行うことにより同一画面上に複数の前記図形データの重
ね描画表示を行う図形表示方法において、前記ライトイ
ネーブル信号をマスクするマスク機能を有し、前記複数
の図形のうちの表示優先度の高い手前側の第１の表示図
形と前記第１の表示図形以外の表示図形である第２の表
示図形との重畳部分対応のマスク信号を生成するステッ
プと、 前記マスク信号の供給に応答して前記ライトイネ
ーブル信号をマスクするステップとを含み、前記第１の
表示図形のライトイネーブル信号をマスクすることなく
前記第１の表示図形対応の表示図形データを前記ライン
バッファ部に格納し、前記第２の表示図形の前記第１の
表示図形と重なる重畳部分のライトイネーブル信号をマ
スクして前記第２の表示図形対応の表示図形データの前
記ラインバッファ部への格納を禁止することを特徴とす
るものである。
【００１３】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図７と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態の図形表示装置は、従来の図形表示装
置と共通の描画処理部１と、タイミング生成部２と、ラ
インバッフア部３とに加えて、マスク信号４の供給に応
答してラインバッファ部のライトイネーブル信号ＷＥを
マスクしマスクライトイネーブル信号ＭＷＥを出力する
マスク部４と、ラインバッファ制御信号ＬＣの供給に応
答してイニシャライズされクロックＣＫとラインバッフ
ァ部のアドレス信号ＬＡの供給に応答してマスク信号Ｍ
を出力するステータスレジスタ部５とを備える。
を図７と共通の構成要素には共通の参照文字／数字を付
して同様にブロックで示す図１を参照すると、この図に
示す本実施の形態の図形表示装置は、従来の図形表示装
置と共通の描画処理部１と、タイミング生成部２と、ラ
インバッフア部３とに加えて、マスク信号４の供給に応
答してラインバッファ部のライトイネーブル信号ＷＥを
マスクしマスクライトイネーブル信号ＭＷＥを出力する
マスク部４と、ラインバッファ制御信号ＬＣの供給に応
答してイニシャライズされクロックＣＫとラインバッフ
ァ部のアドレス信号ＬＡの供給に応答してマスク信号Ｍ
を出力するステータスレジスタ部５とを備える。
【００１４】次に、図１，各信号波形をタイムチャート
で示す図２，処理手順をフローチャートで示す図３及び
従来と同様の図形表示の例を示す図９を参照して、図形
のｌライン目を表示したときの本実施の形態の図形表示
装置の動作について説明すると、まず、本装置の上位シ
ステム（図示しない）より垂直同期信号Ｖの供給を受け
（ステップＳ１）、タイミング生成部２をイニシャライ
ズする（ステップＳ２）。次に、タイミング生成部２は
上記主システムよりｌ回水平同期信号Ｈの供給を受け
（ステップＳ３）、この水平同期信号Ｈの供給に応答し
て描画処理制御信号ＣＩ、ラインバッファ制御信号ＬＣ
を出力する。描画処理部１は描画処理制御信号ＣＩの、
ラインバッファ部３はラインバッファ制御信号ＬＣの各
々の供給に応答してそれぞれイニシャライズされ描画ス
タート状態になる。またステータスレジスタ部５もライ
ンバッファ制御信号ＬＣの供給に応答してイニシャライ
ズされる（ステップＳ４）。
で示す図２，処理手順をフローチャートで示す図３及び
従来と同様の図形表示の例を示す図９を参照して、図形
のｌライン目を表示したときの本実施の形態の図形表示
装置の動作について説明すると、まず、本装置の上位シ
ステム（図示しない）より垂直同期信号Ｖの供給を受け
（ステップＳ１）、タイミング生成部２をイニシャライ
ズする（ステップＳ２）。次に、タイミング生成部２は
上記主システムよりｌ回水平同期信号Ｈの供給を受け
（ステップＳ３）、この水平同期信号Ｈの供給に応答し
て描画処理制御信号ＣＩ、ラインバッファ制御信号ＬＣ
を出力する。描画処理部１は描画処理制御信号ＣＩの、
ラインバッファ部３はラインバッファ制御信号ＬＣの各
々の供給に応答してそれぞれイニシャライズされ描画ス
タート状態になる。またステータスレジスタ部５もライ
ンバッファ制御信号ＬＣの供給に応答してイニシャライ
ズされる（ステップＳ４）。
【００１５】描画処理部１は、表示優先順位の高い手前
側の図形Ｇ１から表示するため、ラインバッファ部アド
レス信号ＬＡ＝４５〜４Ｃ（ｈ）及び対応の表示ピクセ
ルデータ信号ＰＤを図形Ｇ１の描画するピクセルデータ
値としてクロック信号ＣＫ毎にシリアルに出力する（ス
テップＳ５）。また、この期間にライトイネーブル信号
ＷＥ＝０（ｈ）となる。ステータスレジスタ部５はアド
レス信号ＬＡ＝４５〜４Ｃ（ｈ）を受けこの期間、マス
ク信号Ｍ＝０（ｈ）を出力する。また、ステータスレジ
スタ部５はアドレス信号ＬＡ＝４５〜４Ｃ（ｈ）が供給
されたときマスク信号Ｍ＝１（ｈ）を出力するよう、内
部状態をセットする。マスク部４はマスク信号Ｍ＝０
（ｈ）の供給に応答して入力したライトイネーブル信号
ＷＥをそのままマスクライトイネーブル信号ＭＷＥとし
て出力する。ここで、マスク部４は、マスク信号Ｍ＝０
（ｈ）のときライトイネーブル信号ＷＥをマスクせず、
１（ｈ）のときマスクするものとする。この状態でライ
ンバッファ部３は図形Ｇ１のピクセルデータＰＤを格納
する（ステップＳ６，Ｓ７，Ｓ９，Ｓ１０）。
側の図形Ｇ１から表示するため、ラインバッファ部アド
レス信号ＬＡ＝４５〜４Ｃ（ｈ）及び対応の表示ピクセ
ルデータ信号ＰＤを図形Ｇ１の描画するピクセルデータ
値としてクロック信号ＣＫ毎にシリアルに出力する（ス
テップＳ５）。また、この期間にライトイネーブル信号
ＷＥ＝０（ｈ）となる。ステータスレジスタ部５はアド
レス信号ＬＡ＝４５〜４Ｃ（ｈ）を受けこの期間、マス
ク信号Ｍ＝０（ｈ）を出力する。また、ステータスレジ
スタ部５はアドレス信号ＬＡ＝４５〜４Ｃ（ｈ）が供給
されたときマスク信号Ｍ＝１（ｈ）を出力するよう、内
部状態をセットする。マスク部４はマスク信号Ｍ＝０
（ｈ）の供給に応答して入力したライトイネーブル信号
ＷＥをそのままマスクライトイネーブル信号ＭＷＥとし
て出力する。ここで、マスク部４は、マスク信号Ｍ＝０
（ｈ）のときライトイネーブル信号ＷＥをマスクせず、
１（ｈ）のときマスクするものとする。この状態でライ
ンバッファ部３は図形Ｇ１のピクセルデータＰＤを格納
する（ステップＳ６，Ｓ７，Ｓ９，Ｓ１０）。
【００１６】次に、描画処理部１は、表示優先順位の低
い奥側の図形Ｇ２を表示するため、アドレス信号ＬＡ＝
４０〜４７（ｈ）及び表示ピクセルデータ信号ＰＤを図
形Ｇ２の描画するピクセルデータ値としてクロック信号
ＣＫ毎にシリアルに出力する。また、この期間にライト
イネーブル信号ＷＥ＝０（ｈ）となる。ステータスレジ
スタ部５はアドレス信号ＬＡ＝４０〜４７（ｈ）を受
け、ＬＡ＝４０〜４４（ｈ）の期間マスク信号Ｍを０
（ｈ）に、ＬＡ＝４５〜４７（ｈ）の期間マスク信号Ｍ
＝１（ｈ）を出力する。また、ステータスレジスタ部５
はラインバッファ部アドレス信号ＬＡ＝４０〜４４
（ｈ）が供給されたときマスク信号Ｍ＝１（ｈ）を出力
するよう内部状態を追加セットする。このようにして、
ラインバッファ部３に図形Ｇ２のピクセルデータＰＤを
格納する（ステップＳ６，Ｓ９，Ｓ１０）。
い奥側の図形Ｇ２を表示するため、アドレス信号ＬＡ＝
４０〜４７（ｈ）及び表示ピクセルデータ信号ＰＤを図
形Ｇ２の描画するピクセルデータ値としてクロック信号
ＣＫ毎にシリアルに出力する。また、この期間にライト
イネーブル信号ＷＥ＝０（ｈ）となる。ステータスレジ
スタ部５はアドレス信号ＬＡ＝４０〜４７（ｈ）を受
け、ＬＡ＝４０〜４４（ｈ）の期間マスク信号Ｍを０
（ｈ）に、ＬＡ＝４５〜４７（ｈ）の期間マスク信号Ｍ
＝１（ｈ）を出力する。また、ステータスレジスタ部５
はラインバッファ部アドレス信号ＬＡ＝４０〜４４
（ｈ）が供給されたときマスク信号Ｍ＝１（ｈ）を出力
するよう内部状態を追加セットする。このようにして、
ラインバッファ部３に図形Ｇ２のピクセルデータＰＤを
格納する（ステップＳ６，Ｓ９，Ｓ１０）。
【００１７】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図４を参照すると、この図に示す本実
施の形態の第１の実施の形態との相違点は、マスク部４
の代わりに主システムが設定した透明色対応のデータを
指定する透明色信号ＴＣと表示図形データ信号ＩＤとの
比較結果によりイネーブル信号ＷＥをマスクしマスクイ
ネーブル信号ＭＷＥを出力するマスク部４Ａを備え、ス
テータスレジスタ部５を削除したことである。
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図４を参照すると、この図に示す本実
施の形態の第１の実施の形態との相違点は、マスク部４
の代わりに主システムが設定した透明色対応のデータを
指定する透明色信号ＴＣと表示図形データ信号ＩＤとの
比較結果によりイネーブル信号ＷＥをマスクしマスクイ
ネーブル信号ＭＷＥを出力するマスク部４Ａを備え、ス
テータスレジスタ部５を削除したことである。
【００１８】次に、図４，各信号波形をタイムチャート
で示す図５，処理手順をフローチャートで示す図６及び
第１の実施の形態と同様の図形表示の例を示す図９を参
照して、図形のｌライン目を表示したときの本実施の形
態の図形表示装置の動作について第１の実施の形態との
相違点を重点に説明すると、垂直，水平各同期信号Ｖ，
Ｈの供給に応答して描画処理部１及びラインバッファ部
３がそれぞれイニシャライズされ描画スタート状態にな
る（ステップＳ１〜Ｓ４）。このときのイニシャライズ
とは、ラインバッファ部３の全てのデータを透明色信号
ＴＣとして供給を受けた値Ｔ（ｈ）に設定し書き込むも
のとする。また値Ｔ（ｈ）は上位システム（図示しな
い）で設定した任意値とする。
で示す図５，処理手順をフローチャートで示す図６及び
第１の実施の形態と同様の図形表示の例を示す図９を参
照して、図形のｌライン目を表示したときの本実施の形
態の図形表示装置の動作について第１の実施の形態との
相違点を重点に説明すると、垂直，水平各同期信号Ｖ，
Ｈの供給に応答して描画処理部１及びラインバッファ部
３がそれぞれイニシャライズされ描画スタート状態にな
る（ステップＳ１〜Ｓ４）。このときのイニシャライズ
とは、ラインバッファ部３の全てのデータを透明色信号
ＴＣとして供給を受けた値Ｔ（ｈ）に設定し書き込むも
のとする。また値Ｔ（ｈ）は上位システム（図示しな
い）で設定した任意値とする。
【００１９】描画処理部１は、第１の実施の形態と同様
に、表示優先順位の高い手前側の図形Ｇ１の左端のピク
セルデータを表示するため、ラインバッファ部アドレス
信号ＬＡ＝４５（ｈ）とし、この期間ライトイネーブル
信号ＷＥ＝１ｈをクロック信号ＣＫに同期してラインバ
ッフア部３に供給し、ラインバッフア部３に格納してあ
る表示図形データ信号ＩＤ＝Ｔ（ｈ）を読み出す。マス
ク部４Ａは透明色信号ＴＣ＝Ｔ（ｈ）と出力された表示
図形データ信号ＩＤ＝Ｔ（ｈ）とを比較し同一であるの
で、ライトイネーブル信号ＷＥをそのままマスクライト
イネーブル信号ＭＷＥとして出力する状態となる。次の
クロックＣＫで描画処理部１はライトイネーブル信号Ｗ
Ｅ＝０（ｈ）を出力する。マスク部４Ａは、ライトイネ
ーブル信号ＷＥをそのままマスクライトイネーブル信号
ＭＷＥ＝０（ｈ）として出力する。
に、表示優先順位の高い手前側の図形Ｇ１の左端のピク
セルデータを表示するため、ラインバッファ部アドレス
信号ＬＡ＝４５（ｈ）とし、この期間ライトイネーブル
信号ＷＥ＝１ｈをクロック信号ＣＫに同期してラインバ
ッフア部３に供給し、ラインバッフア部３に格納してあ
る表示図形データ信号ＩＤ＝Ｔ（ｈ）を読み出す。マス
ク部４Ａは透明色信号ＴＣ＝Ｔ（ｈ）と出力された表示
図形データ信号ＩＤ＝Ｔ（ｈ）とを比較し同一であるの
で、ライトイネーブル信号ＷＥをそのままマスクライト
イネーブル信号ＭＷＥとして出力する状態となる。次の
クロックＣＫで描画処理部１はライトイネーブル信号Ｗ
Ｅ＝０（ｈ）を出力する。マスク部４Ａは、ライトイネ
ーブル信号ＷＥをそのままマスクライトイネーブル信号
ＭＷＥ＝０（ｈ）として出力する。
【００２０】ラインバッフア部３は格納動作状態となり
描画処理部１から供給を受けている表示ピクセルデータ
信号ＰＤを格納する。図形Ｇ１は一番手前に描画する図
形であるため、ラインバッフア部３には既格納ピクセル
データＰＤは存在しない（ステップＳ１１）。したがっ
て、アドレス信号ＬＡ＝４５（ｈ）〜４Ｃ（ｈ）までこ
の動作を反復する。以上の動作により、ラインバッフア
部３は図形Ｇ１のピクセルデータＰＤを格納する（ステ
ップＳ１１，Ｓ１２，Ｓ１４，Ｓ９，Ｓ１０）。
描画処理部１から供給を受けている表示ピクセルデータ
信号ＰＤを格納する。図形Ｇ１は一番手前に描画する図
形であるため、ラインバッフア部３には既格納ピクセル
データＰＤは存在しない（ステップＳ１１）。したがっ
て、アドレス信号ＬＡ＝４５（ｈ）〜４Ｃ（ｈ）までこ
の動作を反復する。以上の動作により、ラインバッフア
部３は図形Ｇ１のピクセルデータＰＤを格納する（ステ
ップＳ１１，Ｓ１２，Ｓ１４，Ｓ９，Ｓ１０）。
【００２１】次に、描画処理部１は、表示優先順位の低
い奥側の図形Ｇ２の左端のピクセルデータＰＤを表示す
るため、アドレス信号ＬＡ＝４０（ｈ）とし、この期間
ライトイネーブル信号ＷＥ＝１ｈをクロック信号ＣＫに
同期してラインバッフア部３に供給し、ラインバッフア
部３に格納してある表示図形データ信号ＩＤ＝Ｔ（ｈ）
を読み出す（ステップＳ１１）。
い奥側の図形Ｇ２の左端のピクセルデータＰＤを表示す
るため、アドレス信号ＬＡ＝４０（ｈ）とし、この期間
ライトイネーブル信号ＷＥ＝１ｈをクロック信号ＣＫに
同期してラインバッフア部３に供給し、ラインバッフア
部３に格納してある表示図形データ信号ＩＤ＝Ｔ（ｈ）
を読み出す（ステップＳ１１）。
【００２２】マスク部４Ａは透明色信号ＴＣ＝Ｔ（ｈ）
と出力された表示図形データ信号ＩＤ＝Ｔ（ｈ）とを比
較し同一であるので、ライトイネーブル信号ＷＥをその
ままマスクライトイネーブル信号ＭＷＥとして出力する
状態となる。次のクロックＣＫで描画処理部１はライト
イネーブル信号ＷＥ＝０（ｈ）を出力する。マスク部４
Ａは、ライトイネーブル信号ＷＥをそのままマスクライ
トイネーブル信号ＭＷＥ＝０（ｈ）として出力する。
と出力された表示図形データ信号ＩＤ＝Ｔ（ｈ）とを比
較し同一であるので、ライトイネーブル信号ＷＥをその
ままマスクライトイネーブル信号ＭＷＥとして出力する
状態となる。次のクロックＣＫで描画処理部１はライト
イネーブル信号ＷＥ＝０（ｈ）を出力する。マスク部４
Ａは、ライトイネーブル信号ＷＥをそのままマスクライ
トイネーブル信号ＭＷＥ＝０（ｈ）として出力する。
【００２３】ラインバッフア部３は格納動作状態となり
描画処理部１から供給を受けている表示ピクセルデータ
信号ＰＤを格納する。図形Ｇ２はアドレスＬＡ＝４０
（ｈ）〜４４（ｈ）までの間格納データは存在しない。
したがって、アドレス信号ＬＡ＝４０（ｈ）〜４４
（ｈ）までこの動作を反復する。
描画処理部１から供給を受けている表示ピクセルデータ
信号ＰＤを格納する。図形Ｇ２はアドレスＬＡ＝４０
（ｈ）〜４４（ｈ）までの間格納データは存在しない。
したがって、アドレス信号ＬＡ＝４０（ｈ）〜４４
（ｈ）までこの動作を反復する。
【００２４】次に、アドレス信号ＬＡ＝４５（ｈ）にな
ると、描画処理部１は、ライトイネーブル信号ＷＥ＝１
ｈをクロック信号ＣＫに同期してラインバッフア部３に
供給し、ラインバッフア部３に格納してある表示図形デ
ータ信号ＩＤ＝Ｇ１（ｈ）を読み出す（ステップＳ１
１）。
ると、描画処理部１は、ライトイネーブル信号ＷＥ＝１
ｈをクロック信号ＣＫに同期してラインバッフア部３に
供給し、ラインバッフア部３に格納してある表示図形デ
ータ信号ＩＤ＝Ｇ１（ｈ）を読み出す（ステップＳ１
１）。
【００２５】マスク部４Ａは透明色信号ＴＣ＝Ｔ（ｈ）
と出力された表示図形データ信号ＩＤ＝Ｇ１（ｈ）とを
比較し異なるので、ライトイネーブル信号ＷＥをマスク
する状態となる。次のクロックＣＫで描画処理部１はラ
イトイネーブル信号ＷＥ＝０（ｈ）を出力する。マスク
部４Ａは、ライトイネーブル信号ＷＥをマスクしマスク
ライトイネーブル信号ＭＷＥ＝１（ｈ）を出力する。
と出力された表示図形データ信号ＩＤ＝Ｇ１（ｈ）とを
比較し異なるので、ライトイネーブル信号ＷＥをマスク
する状態となる。次のクロックＣＫで描画処理部１はラ
イトイネーブル信号ＷＥ＝０（ｈ）を出力する。マスク
部４Ａは、ライトイネーブル信号ＷＥをマスクしマスク
ライトイネーブル信号ＭＷＥ＝１（ｈ）を出力する。
【００２６】ラインバッフア部３は非格納動作状態とな
り描画処理部１から供給を受けている表示ピクセルデー
タ信号ＰＤを格納しない。アドレス信号値ＬＡ＝４５
（ｈ）〜４７（ｈ）には図形Ｇ１のデータが既に描画さ
れているのでこのアドレス信号値ＬＡ＝４５（ｈ）〜４
７（ｈ）までこの動作を反復する。
り描画処理部１から供給を受けている表示ピクセルデー
タ信号ＰＤを格納しない。アドレス信号値ＬＡ＝４５
（ｈ）〜４７（ｈ）には図形Ｇ１のデータが既に描画さ
れているのでこのアドレス信号値ＬＡ＝４５（ｈ）〜４
７（ｈ）までこの動作を反復する。
【００２７】以上の動作により、ラインバッフア部３は
図形Ｇ２のピクセルデータＰＤを格納する（ステップＳ
１１，Ｓ１２，Ｓ１３，Ｓ９，Ｓ１０）。
図形Ｇ２のピクセルデータＰＤを格納する（ステップＳ
１１，Ｓ１２，Ｓ１３，Ｓ９，Ｓ１０）。
【００２８】
【発明の効果】以上説明したように、本発明の図形表示
装置および図形表示方法は、ライトイネーブル信号をマ
スクするマスク部を備え、予め定めた第１の表示図形の
ライトイネーブル信号をマスクすることなく表示図形デ
ータをラインバッファ部に格納し、第２の表示図形の上
記第１の表示図形との重畳部分のライトイネーブル信号
をマスクして表示図形データの上記ラインバッファ部へ
の格納を禁止することにより、最手前側の図形が主役で
ある場合にこの図形の表示を可能とし図形欠落を目だた
たなくすることができるという効果がある。
装置および図形表示方法は、ライトイネーブル信号をマ
スクするマスク部を備え、予め定めた第１の表示図形の
ライトイネーブル信号をマスクすることなく表示図形デ
ータをラインバッファ部に格納し、第２の表示図形の上
記第１の表示図形との重畳部分のライトイネーブル信号
をマスクして表示図形データの上記ラインバッファ部へ
の格納を禁止することにより、最手前側の図形が主役で
ある場合にこの図形の表示を可能とし図形欠落を目だた
たなくすることができるという効果がある。
【図１】本発明の図形表示装置の第１の実施の形態を示
すブロック図である。
すブロック図である。
【図２】本実施の形態の図形表示装置のｌライン目の図
形表示動作を示すタイムチャートである。
形表示動作を示すタイムチャートである。
【図３】本実施の形態の図形表示装置の１フレーム分の
処理の一例を示すフローチャートである。
処理の一例を示すフローチャートである。
【図４】本発明の図形表示装置の第２の実施の形態を示
すブロック図である。
すブロック図である。
【図５】本実施の形態の図形表示装置のｌライン目の図
形表示動作を示すタイムチャートである。
形表示動作を示すタイムチャートである。
【図６】本実施の形態の図形表示装置の１フレーム分の
処理の一例を示すフローチャートである。
処理の一例を示すフローチャートである。
【図７】従来の図形表示装置の一例を示すブロック図で
ある。
ある。
【図８】従来の図形表示装置の図形表示装置の１フレー
ム分の図形表示動作を示すタイムチャートである。
ム分の図形表示動作を示すタイムチャートである。
【図９】従来の図形表示装置の表示図形を模式的に示し
た説明図である。
た説明図である。
【図１０】立体表示の場合の表示図形を模式的に示した
説明図である。
説明図である。
【符号の説明】 １ 描画処理部 ２ タイミング生成部 ３ ラインバッファ部 ４，４Ａ マスク部 ５ ステータスレジスタ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 - 5/42
Claims (4)
- 【請求項１】 表示図形の原データを格納した図形ＲＯ
Ｍを内蔵しクロック信号と描画処理制御信号との供給に
応答して所定の描画処理を行い表示ピクセルデータ信号
とライトイネーブル信号及びアドレス信号から成る表示
図形データを出力する描画処理部と、前記クロック信号
と垂直同期信号及び水平同期信号の供給を受け前記描画
処理制御信号とラインバッファ制御信号とを出力するタ
イミング生成部と、前記クロック信号と前記ラインバッ
ファ制御信号の供給に応答して制御され前記表示図形デ
ータを一時格納するラインバッファ部とを備え、前記表
示図形データを一旦前記ラインバッファ部に格納してか
ら表示を行うことにより同一画面上に複数の前記表示図
形データの重ね描画表示を行う図形表示装置において、 前記ラインバッファ制御信号の供給に応答してイニシャ
ライズされ前記クロックと前記アドレス信号との供給に
応答して前記複数の図形のうちの表示優先度の高い手前
側の第１の表示図形と前記第１の表示図形以外の表示図
形である第２の表示図形との重畳部分対応のマスク信号
を生成するステータスレジスタ部と、前記マスク信号の
供給に応答して前記ライトイネーブル信号をマスクする
マスク部とを備え、 前記第１の表示図形のライトイネーブル信号をマスクす
ることなく前記第１の表示図形対応の表示図形データを
前記ラインバッファ部に格納し、 前記重畳部分のライ
トイネーブル信号をマスクして前記第２の表示図形対応
の表示図形データの前記ラインバッファ部への格納を禁
止することを特徴とする図形表示装置。 - 【請求項２】 表示図形の原データを格納した図形ＲＯ
Ｍを内蔵しクロック信号と描画処理制御信号との供給に
応答して所定の描画処理を行い表示ピクセルデータ信号
とライトイネーブル信号及びアドレス信号から成る表示
図形データを出力する描画処理部と、前記クロック信号
と垂直同期信号及び水平同期信号の供給を受け前記描画
処理制御信号とラインバッファ制御信号とを出力するタ
イミング生成部と、前記クロック信号と前記ラインバッ
ファ制御信号の供給に応答して制御され前記表示図形デ
ータを一時格納するラインバッファ部とを備え、前記表
示図形データを一旦前記ラインバッファ部に格納してか
ら表示を行うことにより同一画面上に複数の前記表示図
形データの重ね描画表示を行う図形表示装置において、 前記ラインバッファ制御信号の供給に応答して前記ライ
ンバッファ部の全ての前記表示ピクセルデータ信号を透
明色対応のデータを指定する透明色信号の値に設定して
書き込むことによりイニシャライズした後前記透明色信
号の値と新たに入力したアドレスに対応して前記ライン
バッファ部が出力する前記表示図形データの値とを比較
し不一致の場合に前記ライトイネーブル信号をマスクす
るマスク部を備え、 前記複数の図形のうちの表示優先度の高い手前側の第１
の表示図形のライトイネーブル信号をマスクすることな
く前記第１の表示図形対応の表示図形データを前記ライ
ンバッファ部に格納し、 前記第１の表示図形以外の表
示図形である第２の表示図形との重畳部分のライトイネ
ーブル信号をマスクして前記第２の表示図形対応の表示
図形データの前記ラインバッファ部への格納を禁止する
ことを特徴とする図形表示装置。 - 【請求項３】 表示図形の原データを格納した図形ＲＯ
Ｍを内蔵しクロック信号と描画処理制御信号との供給に
応答して所定の描画処理を行い表示ピクセルデータ信号
とライトイネーブル信号及びアドレス信号から成る表示
図形データを生成しこの表示図形データを一旦ラインバ
ッファ部に格納してから表示を行うことにより同一画面
上に複数の前記図形データの重ね描画表示を行う図形表
示方法において、 前記ライトイネーブル信号をマスクするマスク機能を有
し、 前記複数の図形のうちの表示優先度の高い手前側
の第１の表示図形と前記第１の表示図形以外の表示図形
である第２の表示図形との重畳部分対応のマスク信号を
生成するステップと、 前記マスク信号の供給に応答して前記ライトイネーブル
信号をマスクするステップとを含み、 前記第１の表示図形のライトイネーブル信号をマスクす
ることなく前記第１の表示図形対応の表示図形データを
前記ラインバッファ部に格納し、 前記第２の表示図形
の前記第１の表示図形と重なる重畳部分のライトイネー
ブル信号をマスクして前記第２の表示図形対応の表示図
形データの前記ラインバッファ部への格納を禁止するこ
とを特徴とする図形表示方法。 - 【請求項４】 表示図形の原データを格納した図形ＲＯ
Ｍを内蔵しクロック信号と描画処理制御信号との供給に
応答して所定の描画処理を行い表示ピクセルデータ信号
とライトイネーブル信号及びアドレス信号から成る表示
図形データを生成しこの表示図形データを一旦ラインバ
ッファ部に格納してから表示を行うことにより同一画面
上に複数の前記図形データの重ね描画表示を行う図形表
示方法において、 前記ライトイネーブル信号をマスクするマスク機能を有
し、 前記ラインバッファ制御信号の供給に応答して前記ライ
ンバッファ部の全ての前記表示ピクセルデータ信号を透
明色対応のデータを指定する透明色信号の値に設定して
書き込むことによりイニシャライズした後前記透明色信
号の値と新たに入力したアドレス信号に対応して前記ラ
インバッファ部が出力する前記表示図形データの値とを
比較し不一致の場合に前記複数の図形のうちの表示優先
度の高い手前側の第１の表示図形と前記第１の表示図形
以外の表示図形である第２の表示図形との重畳部分対応
の前記ライトイネーブル信号をマスクするステップを含
み、 前記第１の表示図形のライトイネーブル信号をマスクす
ることなく前記第１の表示図形対応の表示図形データを
前記ラインバッファ部に格納し、 前記第２の表示図形の前記第１の表示図形と重なる重畳
部分のライトイネーブル信号をマスクして前記第２の表
示図形対応の表示図形データの前記ラインバッファ部へ
の格納を禁止することを特徴とする図形表示方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02805897A JP3169848B2 (ja) | 1997-02-12 | 1997-02-12 | 図形表示装置および図形表示方法 |
| US09/021,760 US6037953A (en) | 1997-02-12 | 1998-02-11 | Graphic display method and device for high-speed display of a plurality of graphics |
| EP98102380A EP0860810A3 (en) | 1997-02-12 | 1998-02-11 | Method and apparatus for displaying overlapping graphical objects |
| KR1019980004243A KR100282540B1 (ko) | 1997-02-12 | 1998-02-12 | 그래픽표시장치및그래픽표시방법 |
| TW087102065A TW367477B (en) | 1997-02-12 | 1998-03-11 | Graphic display apparatus and graphic display method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02805897A JP3169848B2 (ja) | 1997-02-12 | 1997-02-12 | 図形表示装置および図形表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222150A JPH10222150A (ja) | 1998-08-21 |
| JP3169848B2 true JP3169848B2 (ja) | 2001-05-28 |
Family
ID=12238169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02805897A Expired - Fee Related JP3169848B2 (ja) | 1997-02-12 | 1997-02-12 | 図形表示装置および図形表示方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6037953A (ja) |
| EP (1) | EP0860810A3 (ja) |
| JP (1) | JP3169848B2 (ja) |
| KR (1) | KR100282540B1 (ja) |
| TW (1) | TW367477B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005499B2 (ja) * | 1997-06-26 | 2000-01-31 | 日本電気アイシーマイコンシステム株式会社 | 図形処理装置及び図形処理方法 |
| KR100568539B1 (ko) * | 2004-01-30 | 2006-04-07 | 삼성전자주식회사 | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 |
| FR2868865B1 (fr) * | 2004-04-08 | 2007-01-19 | Philippe Hauttecoeur | Procede et systeme de construction volatile d'une image a afficher sur un systeme d'affichage a partir d'une pluralite d'objets |
| JP5701687B2 (ja) * | 2011-05-27 | 2015-04-15 | ルネサスエレクトロニクス株式会社 | 画像処理装置、画像処理方法 |
| TWI560695B (en) * | 2014-01-24 | 2016-12-01 | Gauton Technology Inc | Blowing musical tone synthesis apparatus |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823119A (en) * | 1982-12-22 | 1989-04-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Pattern write control circuit |
| JPS59128590A (ja) * | 1983-01-14 | 1984-07-24 | 株式会社 ナムコ | 映像表示信号の合成方法 |
| EP0145817B1 (en) * | 1983-12-19 | 1988-08-10 | International Business Machines Corporation | A data display system |
| EP0192958A3 (de) * | 1985-01-31 | 1990-05-23 | Siemens Aktiengesellschaft | Sichtgerätesteuerung |
| US4868557A (en) * | 1986-06-04 | 1989-09-19 | Apple Computer, Inc. | Video display apparatus |
| JPH03122492A (ja) * | 1989-10-06 | 1991-05-24 | Toshiba Ceramics Co Ltd | 加熱装置用扉 |
| US5229852A (en) * | 1989-12-05 | 1993-07-20 | Rasterops Corporation | Real time video converter providing special effects |
| JPH0421077A (ja) * | 1990-05-15 | 1992-01-24 | Oki Electric Ind Co Ltd | 画像重ね合わせ装置 |
| US5557302A (en) * | 1990-09-10 | 1996-09-17 | Next, Inc. | Method and apparatus for displaying video data on a computer display |
| US5402147A (en) * | 1992-10-30 | 1995-03-28 | International Business Machines Corporation | Integrated single frame buffer memory for storing graphics and video data |
| US5444845A (en) * | 1993-06-29 | 1995-08-22 | Samsung Electronics Co., Ltd. | Raster graphics system having mask control logic |
| GB2287627B (en) * | 1994-03-01 | 1998-07-15 | Vtech Electronics Ltd | Graphic video display system including graphic layers with sizable,positionable windows and programmable priority |
| JP2768350B2 (ja) * | 1996-05-13 | 1998-06-25 | 日本電気株式会社 | ビットマップデータのビットビルト方法およびグラフィックス制御装置 |
-
1997
- 1997-02-12 JP JP02805897A patent/JP3169848B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-11 EP EP98102380A patent/EP0860810A3/en not_active Withdrawn
- 1998-02-11 US US09/021,760 patent/US6037953A/en not_active Expired - Fee Related
- 1998-02-12 KR KR1019980004243A patent/KR100282540B1/ko not_active IP Right Cessation
- 1998-03-11 TW TW087102065A patent/TW367477B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10222150A (ja) | 1998-08-21 |
| KR19980071305A (ko) | 1998-10-26 |
| TW367477B (en) | 1999-08-21 |
| EP0860810A2 (en) | 1998-08-26 |
| KR100282540B1 (ko) | 2001-02-15 |
| US6037953A (en) | 2000-03-14 |
| EP0860810A3 (en) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995012876A1 (en) | Display list management mechanism for real-time control of by-the-line modifiable video display system | |
| JPH07328228A (ja) | ゲーム装置 | |
| JP3037161B2 (ja) | 図形画像表示装置及び図形画像表示方法 | |
| JP3338021B2 (ja) | ３次元画像処理装置及び３次元画像処理プログラムを記録した可読記録媒体 | |
| JP3169848B2 (ja) | 図形表示装置および図形表示方法 | |
| JP3005499B2 (ja) | 図形処理装置及び図形処理方法 | |
| JPH10295934A (ja) | ビデオゲーム装置及びモデルのテクスチャの変化方法 | |
| JPH08182023A (ja) | ２次元画像を３次元画像に変換する装置 | |
| JPH0267083A (ja) | ズーム機能のためのアドレス発生回路 | |
| JP3384659B2 (ja) | 縮小映像信号処理回路 | |
| JP4258236B2 (ja) | 立体視画像生成装置 | |
| JP3068590B1 (ja) | ２次元画像処理装置 | |
| JPH05249953A (ja) | 画像表示装置 | |
| JP3481913B2 (ja) | 画像処理装置 | |
| JPH10285487A (ja) | 映像信号処理回路 | |
| JPH0419876B2 (ja) | ||
| JP3223130B2 (ja) | スプライト画像表示制御装置 | |
| JP3380614B2 (ja) | 画像処理方法 | |
| JPS59177588A (ja) | 動画表示装置 | |
| CN115543503A (zh) | 一种图像动画控制方法 | |
| JP3146015B2 (ja) | ビデオゲーム機用ビデオ信号発生方法 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JP3223129B2 (ja) | スプライト画像表示制御装置 | |
| JPH09205597A (ja) | オンスクリーンディスプレイ装置 | |
| JPS60164796A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |