JPS63131255A - Ｄｍａ制御装置 - Google Patents
Ｄｍａ制御装置Info
- Publication number
- JPS63131255A JPS63131255A JP27723586A JP27723586A JPS63131255A JP S63131255 A JPS63131255 A JP S63131255A JP 27723586 A JP27723586 A JP 27723586A JP 27723586 A JP27723586 A JP 27723586A JP S63131255 A JPS63131255 A JP S63131255A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- signal
- dma transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、中央処理装置を介さずにメモリと周辺装置間
で直接データを転装する際のデータ転送制御を司るＤＭ
Ａ制御装置に関する。
で直接データを転装する際のデータ転送制御を司るＤＭ
Ａ制御装置に関する。
従来の技術
画信号処理装置とホストコンピュータシステム（以下、
ホストと略記する）のように、装置間で画像データを転
送する場合、そのデータ量は厖大である。例えば、Ａ４
判の原稿を解像度１６ドツ）／ＩＩｍの２値データとし
て読み取ったとすわば。
ホストと略記する）のように、装置間で画像データを転
送する場合、そのデータ量は厖大である。例えば、Ａ４
判の原稿を解像度１６ドツ）／ＩＩｍの２値データとし
て読み取ったとすわば。
約１６メガビツト（＝２１０Ｘ１６Ｘ２７９Ｘ１６）、
すなわち２メガバイトのデータ量になる。このデータを
高速転送するためにダイレクト・メモリ・アクセス（ｄ
ｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ 、以下ＤＭ
Ａと略記する）転送を行ない、データを受は取る装置の
負荷を軽減するためＫＶＡ数僻のデータブロックに分割
して転送する。装置間のインタフェース規格Ｉｎｔｅｒ
ｆａｃｅ ｆｏｒ Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｓ
ｔｒｕｍｅｎｔａｔｉｏｎ（以下、ＧＰ−ＩＢと略記す
る）等が用いらねている。
すなわち２メガバイトのデータ量になる。このデータを
高速転送するためにダイレクト・メモリ・アクセス（ｄ
ｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ 、以下ＤＭ
Ａと略記する）転送を行ない、データを受は取る装置の
負荷を軽減するためＫＶＡ数僻のデータブロックに分割
して転送する。装置間のインタフェース規格Ｉｎｔｅｒ
ｆａｃｅ ｆｏｒ Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｓ
ｔｒｕｍｅｎｔａｔｉｏｎ（以下、ＧＰ−ＩＢと略記す
る）等が用いらねている。
以下第２図を参照して、従来の画信号処理装置のデータ
転送について説明する。１は同−製麹内の画信号読取手
段あるいは外部機器から送信される画信号に対して輪郭
強調、階調変換、拡大縮小、２値化等種々の演算を行な
う画信号処理部、２は前記画信号処理部１により加工さ
れた画像データを一時記憶する画像メモリ、３は前記画
像メモリ２に一時記憶された画像データ等のＤＭＡ転送
を制御するＤＭＡ制御器、４は画信号処理装置の動作を
制御する動作制御器、５はホストとの間のインタフェー
ス規格にしたがって情報の送受信を行なう通信制御アダ
プタである。ホストとのインタフェース規格にＧＰ−Ｉ
Ｂを採用する場合には、通信制御アダプタ５を簡単に構
成する大規模集積回路（ＬＳＩ）が提供されている。
転送について説明する。１は同−製麹内の画信号読取手
段あるいは外部機器から送信される画信号に対して輪郭
強調、階調変換、拡大縮小、２値化等種々の演算を行な
う画信号処理部、２は前記画信号処理部１により加工さ
れた画像データを一時記憶する画像メモリ、３は前記画
像メモリ２に一時記憶された画像データ等のＤＭＡ転送
を制御するＤＭＡ制御器、４は画信号処理装置の動作を
制御する動作制御器、５はホストとの間のインタフェー
ス規格にしたがって情報の送受信を行なう通信制御アダ
プタである。ホストとのインタフェース規格にＧＰ−Ｉ
Ｂを採用する場合には、通信制御アダプタ５を簡単に構
成する大規模集積回路（ＬＳＩ）が提供されている。
以上のよりな構成において、以下その動作を説明する。
画信号処理部１は、その内部で裡々の演算により生成し
た画像データ６を、書き込みアドレスを指足しながら、
画像メモリ２に順次書き込む。データブロック長と呼ば
れる予め規定さねた量の画像データ６を書き込んだ画信
号処理部ｌは、動作制御器４に対して、書き込み終了信
号７を出力する。書き込み終了信号７を受信した動作制
御器４は、ＤＭＡ制御器３に対して、ＤＭＡ転送ワード
数とＤＭＡ転送の先頭アドレスと転送方向を指定した後
に、ＤＭＡ転送の開始を指令する。ＤＭＡ制御器３は、
動作制御器４から指定さねたＤＭＡ転送ワード数にセッ
トしたワードカウンタを、１ワードの転送毎にデクリメ
ントしながら、画像メモリ２に一時記憶さねているデー
タを読み出し、通信制御アダ１夕５を経由してホストに
ＤＭＡ転送する。ＤＭＡ制御器３はワードカウンタが０
になると、動作制御器４１ＣＤＭＡ転送が終了したこと
を通知し、さらに動作制御器４は、画信号処理部ＩＫ対
して、書き込み要求信号８を出力する。
た画像データ６を、書き込みアドレスを指足しながら、
画像メモリ２に順次書き込む。データブロック長と呼ば
れる予め規定さねた量の画像データ６を書き込んだ画信
号処理部ｌは、動作制御器４に対して、書き込み終了信
号７を出力する。書き込み終了信号７を受信した動作制
御器４は、ＤＭＡ制御器３に対して、ＤＭＡ転送ワード
数とＤＭＡ転送の先頭アドレスと転送方向を指定した後
に、ＤＭＡ転送の開始を指令する。ＤＭＡ制御器３は、
動作制御器４から指定さねたＤＭＡ転送ワード数にセッ
トしたワードカウンタを、１ワードの転送毎にデクリメ
ントしながら、画像メモリ２に一時記憶さねているデー
タを読み出し、通信制御アダ１夕５を経由してホストに
ＤＭＡ転送する。ＤＭＡ制御器３はワードカウンタが０
になると、動作制御器４１ＣＤＭＡ転送が終了したこと
を通知し、さらに動作制御器４は、画信号処理部ＩＫ対
して、書き込み要求信号８を出力する。
書き込み要求信号８を受信した画信号処理部１は、再び
１データブロツク長の画像データ６を画像メモリ２に書
き込む。以下上述したサイクルが繰返さねる。
１データブロツク長の画像データ６を画像メモリ２に書
き込む。以下上述したサイクルが繰返さねる。
しかし、ホストとのインタフェース規格としてＣＰ−Ｉ
Ｂを用いた場合には、データブロックの最終バイトの転
送と同時に、転送終了信号を送信するプロトコルになっ
ているが、ＤＭＡ転送中は動作制御器４の動作は禁止さ
ねているので、ＤＭＡ転送を行ないながら転送終了信号
を送信することは非常に田作である。また、ホストとの
インタフェース規格を新たに規定する場合においても、
ホストの処理の都合上、データブロックの最終バイトの
転送と同時に転送終了信号を送信するプロトコルを採用
する場合が多々ある。このような場合、データブロック
長をｍバイトとしたとき、（ｍ−１）バイトだけＤＭＡ
転送し、最終バイトは動作制御器４が転送終了信号と共
に通信制御アダプタ５を経由して転送するという手順を
踏んでいる。
Ｂを用いた場合には、データブロックの最終バイトの転
送と同時に、転送終了信号を送信するプロトコルになっ
ているが、ＤＭＡ転送中は動作制御器４の動作は禁止さ
ねているので、ＤＭＡ転送を行ないながら転送終了信号
を送信することは非常に田作である。また、ホストとの
インタフェース規格を新たに規定する場合においても、
ホストの処理の都合上、データブロックの最終バイトの
転送と同時に転送終了信号を送信するプロトコルを採用
する場合が多々ある。このような場合、データブロック
長をｍバイトとしたとき、（ｍ−１）バイトだけＤＭＡ
転送し、最終バイトは動作制御器４が転送終了信号と共
に通信制御アダプタ５を経由して転送するという手順を
踏んでいる。
発明が解決しようとする問題点
しかしこのように従来技術では、ｎバイトのデータブロ
ックをＧＰ−ＩＢによりＤＭＡ転送するとき、（ｎ−１
）バイトのＤＭＡ転送が終了したタイミングを検知でき
ないので、データブロックの最終バイトを上述した方法
で転送していた。したがって、データブロックの最終バ
イトの転送に時間がかかり、ＤＭＡ制御器３あるいは通
信制御アダプタ５の能力に比べて、データブロックの転
送時間が長く、ホストの負荷が軽くならないという問題
があった。
ックをＧＰ−ＩＢによりＤＭＡ転送するとき、（ｎ−１
）バイトのＤＭＡ転送が終了したタイミングを検知でき
ないので、データブロックの最終バイトを上述した方法
で転送していた。したがって、データブロックの最終バ
イトの転送に時間がかかり、ＤＭＡ制御器３あるいは通
信制御アダプタ５の能力に比べて、データブロックの転
送時間が長く、ホストの負荷が軽くならないという問題
があった。
本発明は上記問題点を解決するもので、ホストに対して
データブロックの転送終了を通知するタイミングを発生
することのできるＤＭＡ制御装置を提供することを目的
とするものである。
データブロックの転送終了を通知するタイミングを発生
することのできるＤＭＡ制御装置を提供することを目的
とするものである。
問題点を解決するための手段
本発明は、ＤＭＡ転送語数を管理するワードカウンタと
、前記ワードカウンタの値を一定値と比較する比較器を
設けることにより、上記目的を達成するものである。
、前記ワードカウンタの値を一定値と比較する比較器を
設けることにより、上記目的を達成するものである。
作 用
本発明は上記’ｆＦｆＲにより、インタフェース規格に
よって定まる一定値とワードカウンタの値を比較するこ
とによって、データブロックの転送終了を通知するタイ
ミングを発生できるようにしたものである。
よって定まる一定値とワードカウンタの値を比較するこ
とによって、データブロックの転送終了を通知するタイ
ミングを発生できるようにしたものである。
実施例
第１図は、本発明の一実施例におけるＤＭＡ制御装置の
ブロック結線図である。
ブロック結線図である。
第１図において、１０はＤＭＡ転送語数を計数するワー
ドカウンタ、１１はＤＭＡ転送のアドレスを指定するア
ドレスカウンタ、１２はＤＭＡ転送の方向を指定する転
送方向設定レジスタ、１３はワードカラ／り１０の値を
監耕する比較器で、いずれも第２図中の動作制御器４か
らアクセスできる。１４はワードカウンタ１０とアドレ
スカウンタＩＩＫ対して、それらの値をデクリメントあ
るいはインクリメントするタイミングを通知するタイミ
ング発生器である。
ドカウンタ、１１はＤＭＡ転送のアドレスを指定するア
ドレスカウンタ、１２はＤＭＡ転送の方向を指定する転
送方向設定レジスタ、１３はワードカラ／り１０の値を
監耕する比較器で、いずれも第２図中の動作制御器４か
らアクセスできる。１４はワードカウンタ１０とアドレ
スカウンタＩＩＫ対して、それらの値をデクリメントあ
るいはインクリメントするタイミングを通知するタイミ
ング発生器である。
上記構成において、以下その動作について説明する。Ｄ
ＭＡ転送を始める前に、ワードカウンタ１０、アドレス
カウンタ１１．転送方向設定レジスタ１２、比較器１３
は、第２図中の動作制御器４により初期設定される。丁
なわちワードカウンタ】０は、転送語数セット信号１６
が出力されたときのデータバス１５上の値を、ＤＭＡ転
送語数として取り込む。アドレスカウンタ１１は、先頭
アドレスセット信号１７が出力さねたときのデータバス
１５上の値を、ＤＭＡ転送の先頭アドレスとして取り込
む。転送方向設定レジスタ１２は、転送方向設定信号１
８が出力されたときのデーターバス１５上の値により、
ＤＭＡ転送の方向を決定する。比較器１３は、比較デー
タ設定信号１９が出力されたときのデータバス１５上の
値を比較データとして取り込む。ここで、ｍバイトのデ
ータブロックをＤＭＡ転送するとき、（ｍ−ｋ）バイト
の転送が終了したときにホストへ転送終了信号を送信し
たい場合には、比較データはｋでなければならない。（
但し、ｎは自然数、ｋはｎ以下の負でない整数である。
ＭＡ転送を始める前に、ワードカウンタ１０、アドレス
カウンタ１１．転送方向設定レジスタ１２、比較器１３
は、第２図中の動作制御器４により初期設定される。丁
なわちワードカウンタ】０は、転送語数セット信号１６
が出力されたときのデータバス１５上の値を、ＤＭＡ転
送語数として取り込む。アドレスカウンタ１１は、先頭
アドレスセット信号１７が出力さねたときのデータバス
１５上の値を、ＤＭＡ転送の先頭アドレスとして取り込
む。転送方向設定レジスタ１２は、転送方向設定信号１
８が出力されたときのデーターバス１５上の値により、
ＤＭＡ転送の方向を決定する。比較器１３は、比較デー
タ設定信号１９が出力されたときのデータバス１５上の
値を比較データとして取り込む。ここで、ｍバイトのデ
ータブロックをＤＭＡ転送するとき、（ｍ−ｋ）バイト
の転送が終了したときにホストへ転送終了信号を送信し
たい場合には、比較データはｋでなければならない。（
但し、ｎは自然数、ｋはｎ以下の負でない整数である。
装置間のインタフェース規格をＧＰ−ＩＢとする場合に
は、ｋ＝１である。）この後、動作制御器４がＤＭＡ転
送開始信号２０を出力すると、ＤＭＡ転送が開始される
。アドレスカウンタ１１は、第２図中の画像メモリ２に
対してＤＭＡ転送アドレス２２を出力し、転送方向設定
レジスタ１２も、画像メモリ２に対してＤＭＡ転送方向
指示信号２３を出力する。このときのＤＭＡ転送アドレ
ス２２の値は、動作制御器４によって指示されたＤＭＡ
転送の先頭アドレスである。タイミング発生器１４は、
ＤＭＡ転送開始信号２０を受は取るとシステムクロック
２１を分周して、１バイトのＤＭＡ転送の終了を示すＤ
ＭＡストローブ信号２４を出力する。ＤＭＡストローブ
信号２４が出力されると、アドレスカウンタ１１はＤＭ
Ａ転送アドレス２２をインクリメントし、ワードカウン
タ１０は未転送語数２５をデクリメントする。このよう
にして、アドレスカウンタ１１は１バイトの転送毎にＤ
ＭＡ転送アドレス２２をインクリメントし、ワードカウ
ンタ１０は１バイトの転送毎に未転送語数２５をデクリ
メントする。
は、ｋ＝１である。）この後、動作制御器４がＤＭＡ転
送開始信号２０を出力すると、ＤＭＡ転送が開始される
。アドレスカウンタ１１は、第２図中の画像メモリ２に
対してＤＭＡ転送アドレス２２を出力し、転送方向設定
レジスタ１２も、画像メモリ２に対してＤＭＡ転送方向
指示信号２３を出力する。このときのＤＭＡ転送アドレ
ス２２の値は、動作制御器４によって指示されたＤＭＡ
転送の先頭アドレスである。タイミング発生器１４は、
ＤＭＡ転送開始信号２０を受は取るとシステムクロック
２１を分周して、１バイトのＤＭＡ転送の終了を示すＤ
ＭＡストローブ信号２４を出力する。ＤＭＡストローブ
信号２４が出力されると、アドレスカウンタ１１はＤＭ
Ａ転送アドレス２２をインクリメントし、ワードカウン
タ１０は未転送語数２５をデクリメントする。このよう
にして、アドレスカウンタ１１は１バイトの転送毎にＤ
ＭＡ転送アドレス２２をインクリメントし、ワードカウ
ンタ１０は１バイトの転送毎に未転送語数２５をデクリ
メントする。
比較器１３は、動作制御器４から与えらねた比較データ
と未転送語数２５を比較して両者が一致したときに、転
送終了信号を送信するタイミングであることを示す転送
終了予告信号２６を出力する。
と未転送語数２５を比較して両者が一致したときに、転
送終了信号を送信するタイミングであることを示す転送
終了予告信号２６を出力する。
その後、未転送語数２５がＯＫなると、ワードカウンタ
１０がＤＭＡ転送終了信号２７を出力する。
１０がＤＭＡ転送終了信号２７を出力する。
この転送終了予告信号２６の前縁をラッチすることによ
り、装置間のインタフェース規格が要求する終了通知信
号を得ることができる。
り、装置間のインタフェース規格が要求する終了通知信
号を得ることができる。
以上本実施例によねば、ワードカウンタ１０の値と比較
する比較データを第２図の動作制御器４から指定できる
ようにしであるので、装置間のインタフェース規格に合
わせて自由に、転送終了予告信号を発生することができ
る。
する比較データを第２図の動作制御器４から指定できる
ようにしであるので、装置間のインタフェース規格に合
わせて自由に、転送終了予告信号を発生することができ
る。
なお、以上の説明では、ワードカウンタ１０の値と比較
する比較データを動作制御器４から指定するようになっ
ているが、装置間のインタフェース規格を特定のものに
限定するならば、比較データは固定値としてもよい。
する比較データを動作制御器４から指定するようになっ
ているが、装置間のインタフェース規格を特定のものに
限定するならば、比較データは固定値としてもよい。
また、本実施例では、アドレスカウンタ１１は１語の転
送毎にその値をインクリメントするものとしたが、デク
リメントするものとしてもよい。
送毎にその値をインクリメントするものとしたが、デク
リメントするものとしてもよい。
発明の効果
以上のように本発明は、ワードカウンタの値と一定値を
比較する比較器を設けることにより、任意のタイミング
で、データブロックの転送終了予告信号を得ることがで
きるので、インタフェース規格にかかわらずデータブロ
ックの高速転送が実現でき、データ受信装置の負荷軽減
に対する効果は大きい。
比較する比較器を設けることにより、任意のタイミング
で、データブロックの転送終了予告信号を得ることがで
きるので、インタフェース規格にかかわらずデータブロ
ックの高速転送が実現でき、データ受信装置の負荷軽減
に対する効果は大きい。
第１図は本発明の一実施例におけるＤＭＡ制御装置のブ
ロック結線図、第２図は一般的な画信号処理装置のブロ
ック結線図である。 ３・・・ＤＭＡ制御器、４・・・動作制御器、５・・・
通信制御アダプタ、１０・・・ワードカウンタ、１１・
・・アドレスカウンタ、１３・・・比較器。 代理人の氏名 弁理人 中 尾 敏 男 ほか１名第１
図
ロック結線図、第２図は一般的な画信号処理装置のブロ
ック結線図である。 ３・・・ＤＭＡ制御器、４・・・動作制御器、５・・・
通信制御アダプタ、１０・・・ワードカウンタ、１１・
・・アドレスカウンタ、１３・・・比較器。 代理人の氏名 弁理人 中 尾 敏 男 ほか１名第１
図
Claims (1)
- １語の転送毎にその値をデクリメントするワードカウン
タと、１語の転送毎にその値をインクリメントあるいは
デクリメントするアドレスカウンタと、前記ワードカウ
ンタの値を一定値と比較する比較器と、ＤＭＡ転送の方
向を指示する転送方向設定レジスタとを具備するＤＭＡ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27723586A JPS63131255A (ja) | 1986-11-20 | 1986-11-20 | Ｄｍａ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27723586A JPS63131255A (ja) | 1986-11-20 | 1986-11-20 | Ｄｍａ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63131255A true JPS63131255A (ja) | 1988-06-03 |
Family
ID=17580700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27723586A Pending JPS63131255A (ja) | 1986-11-20 | 1986-11-20 | Ｄｍａ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63131255A (ja) |
-
1986
- 1986-11-20 JP JP27723586A patent/JPS63131255A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| JPH04290150A (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| KR100403404B1 (ko) | 양방향병렬신호인터페이스 | |
| KR100579203B1 (ko) | 능률화된 ａｔａ 장치 초기화 방법 및 장치 | |
| KR100348545B1 (ko) | 통신 ｄｍａ 장치 | |
| JPS63131255A (ja) | Ｄｍａ制御装置 | |
| US8151015B2 (en) | Systems and methods for effecting DMA data transfers | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JPS63131254A (ja) | 画信号処理装置 | |
| KR20030044373A (ko) | 기억 장치 직접 접근 인터페이스를 지원하는 범용 직렬버스 장치 | |
| JP2002259326A (ja) | Ｄｍａコントローラ及びｄｍａ転送方法 | |
| JP2002176464A (ja) | ネットワークインタフェース装置 | |
| JPH05324529A (ja) | データ転送装置及びデータ転送方法 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JPH05193203A (ja) | 画像矩形ｄｍａ方式 | |
| JPH0310354A (ja) | データ転送制御システム | |
| KR940005003Y1 (ko) | 직접 메모리 억세스 시스템 | |
| JP2823625B2 (ja) | データ処理装置 | |
| JP3264336B2 (ja) | 画像変換処理装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPH05298239A (ja) | ダイレクト・メモリー・アクセス制御回路 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 |