JPH05324529A - データ転送装置及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【目的】 全２重データ転送において使用するメモリア
クセス用ポインタの数を１個にすることで効率よいデー
タ転送を行なう。 【構成】 受信データをメモリ101に格納するアドレス
をポインタ111のｐ１に設定する。送信データをメモリ1
01から読み出すときには記憶手段118にｐ１の値を格納
後、記憶手段118の特定のビットをセットする（１にす
る）ことで送信データのアドレスとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は外部とのデータ送信、受
信を同時に行なう場合のデータ転送装置及び方法に関す
るものである。

【０００２】

【従来の技術】近年、音声信号等のデータを実時間で高
速に処理する信号処理用プロセッサが広く用いられるよ
うになった。このような信号処理用プロセッサでは外部
機器とのデータ入出力を効率よく行なう必要があり、そ
のため、シリアル形式のデータ転送（１ビット毎のデー
タ転送）においては外部機器へのデータ送信と外部機器
からのデータ受信を同時に行なう全２重データ転送方式
が一般的である。この全２重転送を実現するには、メモ
リのアドレスを指定するポインタが２個必要であった。
すなわち、送信すべきデータが格納されているメモリア
ドレスを指定するポインタと外部から受信したデータを
格納するメモリアドレスを指定するポインタである。Ｄ
ＭＡ機能（制御部がメモリの読み書きと外部へのデータ
送受信を自動的に実行する機能）として全２重転送を実
行する場合、この２個のポインタは他の用途に使用する
ことができず、全２重転送用として確保しておく必要が
あった。そのため、全２重転送をＤＭＡ機能で実現する
のではなく割り込み処理（条件成立時にユーザが記述し
たプログラムを実行する）として全２重転送を実行する
のが一般的であった。

【０００３】以下、上記した従来技術によるデータ転送
装置について図面を参照しながら説明する。

【０００４】図３は従来のデータ転送装置の構成を示し
たものである。図３において、３０１は外部に送信すべ
きデータと外部から受信したデータを格納するメモリ、
３１１は１個Ｎビット（Ｎは正の整数）でｐ１、ｐ２，
ｐ３の３個から構成され、メモリ３０１のアドレスを保
持するポインタ、３１３はポインタ３１１のｐ１，ｐ
２，ｐ３から１個を選択し、後述の記憶手段に出力する
マルチプレクサ、３１８はマルチプレクサ３１３の出力
を保持し、メモリ３０１をアクセスするアドレスを示す
記憶手段、３２１はメモリ３０１から出力される外部に
送信すべきデータを保持する送信バッファ、３２２は外
部から受信したデータを保持する受信バッファ、３３１
は送信バッファ３２１のデータを外部に送信したり、ま
たは受信したデータを受信バッファ３２２に格納するデ
ータ入出力手段、３４１はメモリ３０１、送信バッファ
３２１、受信バッファ３２２のデータが通過するデータ
バス、３５１はポインタ３１１、マルチプレクサ３１
３、記憶手段３１８、メモリ３０１、送信バッファ３２
１、受信バッファ３２２、データ入出力手段３３１の動
作を制御する制御部、３６１はユーザが全２重転送に必
要なプログラムを記述し、制御部３５１に指示を与える
プログラムメモリ、３９１はデータ入出力手段３３１と
データを送受信する外部機器、３９２は外部機器３９１
から供給されるデータ転送クロック、３９３はデータ入
出力手段３３１が外部機器３９１に送信する１ビットデ
ータ、３９４はデータ入出力手段３３１が外部機器３９
１から受信する１ビットデータである。

【０００５】以上のように構成されたデータ転送装置に
おいて、送受信するデータの１語がＭビット（１≦Ｍ；
Ｍは整数）の場合について図３を用いてその動作を説明
する。

【０００６】まず、外部に送信すべきデータ（以下送信
データと呼ぶ）をメモリ３０１に書き込む。外部に送信
するデータは複数個が一般であるのでこのとき書き込む
データは複数個である。次に送信データの格納されてい
る先頭アドレスをポインタ３１１の１個、例えばｐ１に
設定し、外部機器３９１から受信したデータ（以下受信
データと呼ぶ）をメモリ３０１に格納するアドレスをポ
インタ３１１の１個、例えばｐ２に設定する。次に、外
部機器３９１からのデータ転送要求により、データ入出
力手段３３１は制御部３５１にデータ転送の開始を要求
する。制御部３５１はその要求によりプログラムメモリ
３６１に記述してある以下の手続きを実行する。すなわ
ち、マルチプレクサ３１３は、ポインタ３１１のｐ１を
記憶手段３１８に出力し、記憶手段３１８はｐ１の内容
を保持する。メモリ３０１はｐ１で示されるアドレスの
内容をバス３４１に出力する。次に、送信バッファ３２
１にバス３４１の内容を書き込み、ポインタ３１１のｐ
１の内容を１増加する（ポインタの増加手段は図示せ
ず）。

【０００７】以上の手続きが終了した後、データ入出力
手段３３１は送信バッファ３２１の内容の最上位ビット
から順に１ビットデータ３９３を転送クロック３９２の
正縁で外部機器３９１に送信し、転送クロック３９２の
負縁で１ビットデータ３９４を受信する（図４参照）。
このような送受信がＭビット終了したらデータ入出力手
段は制御部３５１にデータ送受信の終了を知らせ、受信
バッファ３２２に受信データを書き込む。

【０００８】制御部３５１は、データ入出力手段３３１
からの送受信終了情報により、プログラムメモリ３６１
に記述されている以下の手続きを実行する。すなわち、
マルチプレクサ３１１はポインタ３１１のｐ２を記憶手
段３１８に出力し、受信バッファ３２２の内容をバス３
４１に出力する。続いて、バス３４１の内容を記憶手段
３１８で示されるアドレス（この場合はｐ２）のメモリ
３０１に書き込み、ポインタ３１１のｐ２の内容を１増
加させる（ポインタの増加手段は図示せず）。続いて、
マルチプレクサ３１３はポインタ３１１のｐ１を記憶手
段３１８に出力する。記憶手段３１８にはｐ１の内容が
保持され、そのアドレスでメモリ３０１からデータの読
み出しを行ないバス３４１を経由して送信バッファ３２
１に送信データを書き込む。その結果、送信バッファ３
２１には２番目の送信データが格納され、メモリ３０１
には１番目の受信データが格納される。

【０００９】このようにして、１語のデータの送受信が
終了し、以上の手続きを繰り返し実行することで複数個
のデータの送受信が全２重の形で実行される。（例えば
「ＭＮ１９２０シリーズＬＳＩ説明書（松下電子工業
刊）」）。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、送信データのアドレスを示すポインタ
と受信データのアドレスを示すポインタの２個を確保す
る必要があり、他の用途、例えば演算等で使用するポイ
ンタは別にもつ必要があった。もし、ユーザがポインタ
を様々な用途で使用したい場合には、ＤＭＡ機能を使用
せずに、送受信で使用するポインタの値を別の記憶手
段、例えばメモリなどに退避する手続きをプログラム中
に記述する必要があった。さらに、制御部はデータ入出
力手段から出力される転送終了情報によって、その手続
きが記述されてあるプログラムに制御をうつす処理（割
り込み処理）を実行しなくてはならず、全２重転送の度
に余分な処理を実行しなければならないという問題点を
有していた。

【００１１】本発明は以上の点に鑑み、全２重転送で使
用するポインタを１個にし、さらにＤＭＡ機能により余
分な処理を実行することなく全２重転送を効率よく実行
するデータ転送装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のデータ転送装置は、外部に送信すべきデー
タと外部から受信したデータを格納するメモリと、Ｎビ
ット（Ｎは正の整数）から構成され、前記メモリのアド
レスを指定する複数個のポインタと、前記複数個のポイ
ンタから１つを選択し出力するマルチプレクサと、Ｎビ
ット（Ｎは正の整数）から構成され、ビットｎ（０≦ｎ
≦Ｎ−１，ｎは整数）をセットする（１にする）あるい
はリセットすることができ、前記マルチプレクサの出力
を保持し、前記メモリのアクセスすべきアドレスを示す
第１の記憶手段と、前記メモリから出力される外部に送
信すべきデータを保持する第２の記憶手段と、外部から
受信したデータを保持する第３の記憶手段と、前記第２
の記憶手段のデータを外部に送信したり、または受信し
たデータを前記第３の記憶手段に格納するデータ入出力
手段とを備えたことを特徴とするものである。

【００１３】

【作用】本発明は上記した構成によって、全２重転送の
際使用するポインタを１個にすることができ、さらに全
２重転送をＤＭＡ機能により実現することで、余分な処
理を行なわずに効率よくデータ転送を行なうことが可能
となる。

【００１４】

【実施例】以下、本発明の一実施例のデータ転送装置に
ついて図面を参照しながら説明する。図１は本発明の実
施例におけるデータ転送装置の構成図を示すものであ
る。

【００１５】図１において、１０１は外部に送信すべき
データと外部から受信したデータを格納するメモリ、１
１１は１個Ｎビット（Ｎは正の整数）でｐ１、ｐ２，ｐ
３の３個から構成され、メモリ１０１のアドレスを保持
するポインタ、１１３はポインタ１１１のｐ１，ｐ２，
ｐ３から１個を選択し、後述の記憶手段１１８に出力す
るマルチプレクサ、１１８はＮビット（Ｎは正の整数）
から構成され、マルチプレクサ１１３の出力を保持し、
メモリ１０１をアクセスするアドレスを指定し、ビット
ｎ（０≦ｎ≦Ｎ−１，ｎは整数）をセットする（１にす
る）ことができる記憶手段、１２１はメモリ１０１から
出力される外部に送信すべきデータを保持する送信バッ
ファ、１２２は外部から受信したデータを保持する受信
バッファ、１３１は送信バッファ１２１のデータを外部
に送信したり、または受信したデータを受信バッファ１
２２に格納するデータ入出力手段、１４１はメモリ１０
１、送信バッファ１２１、受信バッファ１２２のデータ
が通過するデータバス、１５１はポインタ１１１、マル
チプレクサ１１３、記憶手段１１８、メモリ１０１、送
信バッファ１２１、受信バッファ１２２、データ入出力
手段１３１の動作を制御する制御部、１８１は全２重転
送でＤＭＡ機能を使用する際にセットする（１にする）
制御レジスタ、１９１はデータ入出力手段１３１とデー
タを送受信する外部機器、１９２は外部機器１９１から
供給されるデータ転送クロック、１９３はデータ入出力
手段１３１が外部機器１９１に送信する１ビットデー
タ、１９４はデータ入出力手段１３１が外部機器１９１
から受信する１ビットデータである。

【００１６】以上のように構成されたデータ転送装置に
ついてＮ＝１２，ｎ＝７、送受信するデータの１語がＭ
ビット（１≦Ｍ；Ｍは整数）の場合について以下図１、
図２、及び図４を用いてその動作を説明する。

【００１７】まず、外部に送信すべきデータ（以下送信
データと呼ぶ）をメモリ１０１に書き込む。外部に送信
するデータは複数個が一般であるのでこのとき書き込む
データは複数個である。このとき、送信データの先頭ア
ドレスのビット７は１になるようにしておく（例えば
ｘ’３ａ０’＝ｂ’００１１１０１０００００’、但し
ｘ’は１６進数をｂ’は２進数を示す）。次に、送信デ
ータの先頭アドレスから２５６（＝２⁽⁷⁺¹⁾）を減算し
た値を、受信したデータ（以下受信データと呼ぶ）のメ
モリ１０１への格納アドレスとし、ポインタ１１１のｐ
１に設定する（例えばｘ’３ａ０’−２５６＝ｘ’３２
０’＝ｂ’００１１００１０００００’）（図２参
照）。

【００１８】次に、制御レジスタ１８１をセットする。
すなわち、ＤＭＡ機能を使用し、且つ全２重送受信を実
行するという情報を格納する。

【００１９】外部機器１９１からの要求によりデータ入
出力手段１３１は制御部１５１にデータ全２重転送の開
始の情報を出す。続いて、受信バッファ１２２に前回
（１回前）受信したデータを格納する。制御部１５１
は、制御レジスタ１８１の設定状態を参照し、それがセ
ットされているなら以下の手続きを実行する。すなわ
ち、マルチプレクサ１１３はポインタ１１１のｐ１を選
択し記憶手段１１８に出力し、記憶手段１１８にポイン
タ１１１のｐ１の内容を格納する。次に、記憶手段１１
８はビット７をセットする。この場合、ポインタ１１１
のｐ１の値はｘ’３２０’＝ｂ’００１１００１０００
００’であるから、ビット７をセットするとｂ’００１
１１０１０００００’＝ｘ’３ａ０’となる。続いて、
記憶手段１１８で指定されるアドレス（ｘ’３ａ０’）
のメモリ１０１をアクセスし、データをバス１４１に出
力する。このときバス１４１に出力されるデータはアド
レスがｘ’３ａ０’であるから、送信データである。次
にバス１４１の内容を送信バッファ１２１に書き込む。
これで、送信バッファ１２１には最初の送信データが書
き込まれ、受信バッファ１２２には１回前の受信データ
が書き込まれることとなる。

【００２０】次に、マルチプレクサ１１３は再度ポイン
タ１１１のｐ１を記憶手段１１８に出力し、記憶手段１
１８にポインタ１１１のｐ１の内容を格納する。この場
合、記憶手段１１８の内容はｐ１，すなわちｘ’３２
０’である。１回前の受信データが格納されている受信
バッファ１２２のデータをバス１４１に出力し、記憶手
段１１８のアドレスでメモリ１０１をアクセスし、バス
１４１のデータをメモリ１０１に格納する。このときの
記憶手段１１８の値はｘ’３２０’であるから、受信デ
ータの格納アドレスを示している。メモリ格納の後、ポ
インタ１１１のｐ１の内容を１増加させる（ポインタ増
加手段は図示せず）。この結果、ポインタ１１１の値
は、ｘ’３２１’となる。

【００２１】一方、データ入出力手段１３１はデータバ
ッファ１２１の内容の最上位ビットから順に１ビットデ
ータ１９３を転送クロック１９２の正縁で外部機器１９
１に送信し、転送クロック１９２の負縁で１ビットデー
タ１９４を受信する（図４参照）。このような送受信が
Ｍビット終了したらデータ入出力手段は制御部１５１に
データ送受信の終了を知らせ、データバッファ１２２に
受信データを書き込む。制御部１５１は、データ入出力
手段１３１からの送受信終了情報と制御レジスタ１８１
の設定により以下の手続きを実行する。すなわち、マル
チプレクサ１１３はポインタ１１１のｐ１を選択し記憶
手段１１８に出力し、記憶手段１１８にｐ１の内容
（ｘ’３２１’）を格納する。続いて、記憶手段１１８
はビット７をセットする。この場合、記憶手段１１８の
値はｘ’３２１’＝ｂ’００１１００１００００１’で
あるから、ビット７をセットするとｂ’００１１１０１
００００１’＝ｘ’３ａ１’となる。続いて、記憶手段
１１８のアドレス（ｘ’３ａ１’）で、メモリ１０１を
アクセスし、データをバス１４１に出力する。このとき
バス１４１に出力されるデータはアドレスがｘ’３ａ
１’であるから、２番目の送信データである。続いて、
送信バッファ１２１にバス１４１の内容を書き込む。こ
れで、送信バッファ１２１には２番目の送信データが書
き込まれ、受信バッファ１２２には１回前の受信データ
が書き込まれることとなる。

【００２２】次に、マルチプレクサ１１３は再度ポイン
タ１１１のｐ１を選択し記憶手段１１８に出力する。記
憶手段１１８はｐ１の内容を格納する。この場合、記憶
手段１１８の内容はｐ１，すなわちｘ’３２１’であ
る。

【００２３】続いて、１回前の受信データが格納されて
いる受信バッファ１２２のデータをバス１４１に出力
し、記憶手段１１８の値で、メモリ１０１をアクセス
し、バス１４１のデータをメモリに格納する。このとき
の記憶手段１１８の値はｘ’３２１’であるから、受信
データの格納アドレスを示している。メモリ格納の後、
ポインタ１１１のｐ１の内容を１増加させる（ポインタ
増加手段は図示せず）。この結果、ポインタ１１１のｐ
１の値は、ｘ’３２２’となる。

【００２４】以上の手続きを繰り返し実行することで複
数個のデータの送受信が全２重の形で実行される。すな
わち、記憶手段１１８のビットｎを送信データ読みだし
の際にはセットする（１にする）ことで、使用するポイ
ンタが１つですみ、ＤＭＡ機能による全２重送受信が実
行できる。図２にデータのメモリ格納状態を示す。

【００２５】なお、メモリ１０１から送信データを読み
出す時と、受信データをメモリ１０１に格納する時のど
ちらか一方で記憶手段１１８のビットｎをセットしさえ
すればよく、それ以外の手続きは上記に限定されるもの
ではない。

【００２６】

【発明の効果】以上の説明から明らかなように、本発明
のデータ転送装置は、メモリのアドレスを保持する記憶
手段の特定のビットを送信データアクセス時にセットす
る（１にする）という機構を付加することにより、従来
全２重転送の際２個必要であったポインタを１個にする
事ができる。そのことにより、ポインタの使用用途の自
由度を大きくしたり、あるいは、ポインタの数を削減す
ることができ、ハードウェア規模を縮小する事が可能と
なる。さらに、ＤＭＡ機能を利用することができ、ユー
ザがプログラムを記述する割り込み処理と比べた場合、
余分な処理を実行することがなく、効率よい全２重転送
を実行することができる。

【図面の簡単な説明】

【図１】本発明のデータ転送装置の構成図

【図２】本発明の実施例のメモリ内容を示す図

【図３】従来のデータ転送装置の構成図

【図４】データ送受信のタイミングを示す図

【符号の説明】

１０１ メモリ １１１ ポインタ １１３ マルチプレクサ １１８ 記憶手段 １２１ 送信バッファ １２２ 受信バッファ １３１ データ入出力手段 １４１ バス １５１ 制御部 １９１ 外部機器 １９２ データ転送クロック １９３、１９４ １ビットデータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】外部に送信すべきデータと外部から受信し
   たデータを格納するメモリと、 Ｎビット（Ｎは正の整数）から構成され、前記メモリの
   アドレスを指定する複数個のポインタと、 前記複数個のポインタから１つを選択し出力するマルチ
   プレクサと、 Ｎビット（Ｎは正の整数）から構成され、ビットｎ（０
   ≦ｎ≦Ｎ−１，ｎは整数）をセットする（１にする）あ
   るいはリセットすることができ、前記マルチプレクサの
   出力を保持し、前記メモリのアクセスすべきアドレスを
   示す第１の記憶手段と、 前記メモリから出力される外部に送信すべきデータを保
   持する第２の記憶手段と、 外部から受信したデータを保持する第３の記憶手段と、 前記第２の記憶手段のデータを外部に送信したり、また
   は受信したデータを前記第３の記憶手段に格納するデー
   タ入出力手段とを備えたことを特徴とするデータ転送装
   置。
2. 【請求項２】外部に送信すべきデータと外部から受信し
   たデータを格納するメモリに対し、 アドレスを指定する記憶手段において、 前記メモリから送信すべきデータを読み出すときと、前
   記メモリへ受信したデータを格納するときのどちらか一
   方でその特定のビットをセットする（１にする）ことを
   特徴とするデータ転送方法。