JPH05250309A

JPH05250309A - バス・アダプタ装置

Info

Publication number: JPH05250309A
Application number: JP4693192A
Authority: JP
Inventors: Akiyuki Satou; 明行佐藤; Itsuo Shibata; 五雄柴田; Kaoru Abe; 薫阿部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-04
Filing date: 1992-03-04
Publication date: 1993-09-28

Abstract

(57)【要約】【目的】ビット幅の異なる１６ビットバス２と３２ビ
ットバス７を効率的に接続し、３２ビットバス７のトラ
フィックを低減させる。【構成】１６ビットバス２にはプロセッサ３や主メモ
リ４が接続され、３２ビットバス７には、拡張メモリ８
が接続される。１６ビットバス２は１サイクルで、アド
レス・データを転送し、３２ビットバス７はコマンドに
よって数サイクルのシーケンスでデータを転送する。バ
ッファ・コントロール回路１１は、１６ビットバス２か
ら入力されるリクエスト及びアドレスを監視し、同一リ
クエストが連続するアドレスに対して出された場合に、
この複数のリクエストをリクエスト・レジスタ６内に蓄
積し、１つのリクエストとして３２ビットバス７に出力
する。反対に、バッファ・コントロール回路１１は３２
ビットバス７からの３２ビット幅のデータを、レスポン
ス・レジスタ９に入力し、このデータを１６ビットバス
２に合わせて分割し、出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば、２種類の
バスを持つバス・アダプタ装置に関するものである。

【０００２】

【従来の技術】図２は、従来のバス・アダプタ装置とそ
れにより接続されているバス及びバスへの接続装置を示
す図である。図において２１はバス・アダプタ装置、２
は１回のメモリ・アクセスで１６ビットのデータを転送
する１６ビットバス、３は１６ビットバス２に接続した
プロセッサ、４は１６ビットバス２に接続した主メモリ
である。５はプロセッサ３からのリクエストを保持する
リクエスト・バッファであり、２２は転送するパケット
形式を作るためのリクエスト・レジスタである。また、
２２ａはリクエスト・レジスタ２２内のコマンドがセッ
トされるコマンドエリア、２２ｂはリクエスト・レジス
タ２２内のアドレスかデータがセットされるアドレス・
データエリアである。７はパケット転送をする３２ビッ
トバスであり、８は３２ビットバス７に接続された拡張
メモリまたは複数のプロセッサからアクセスされる拡張
メモリである。２３は３２ビットバス７からのパケット
を受けるレスポンス・レジスタであり、２３ａはレスポ
ンス・レジスタ２３内の、コマンドがセットされるコマ
ンドエリア、２３ｂはレスポンス・レジスタ２３内のデ
ータがセットされるデータエリアであり、１０は１６ビ
ットバス２へのレスポンスを保持するレスポンス・バッ
ファであり、２４はリクエスト・バッファ５、リクエス
ト・レジスタ２２、レスポンス・レジスタ２３、レスポ
ンス・バッファ１０を制御するバッファ・コントロール
回路である。また、図３、図５、図７、図１０は従来の
バス・アダプタ装置の動作を示すタイミング・チャート
である。１６ビットバス２にはプロセッサ３や主メモリ
４が接続され、３２ビットバス７には、拡張メモリ８ま
たは複数のプロセッサからアクセスされるコモン・メモ
リ８が接続される。１６ビットバス２は１サイクルでア
ドレス・データを転送し、３２ビットバス７はコマンド
によって数サイクルのシーケンスでデータを転送する。

【０００３】次に従来の主メモリ４から、拡張メモリ８
にデータ転送する場合について、図３をもとに説明す
る。プロセッサ３が主メモリ４から転送するデータを１
６ビットバス２を通して取出す（図３のＡＤＤＲＥＳ
Ｓ’１０００’，’１００４’によりＤＡＴＡ’ＡＡＡ
Ａ’，’ＢＢＢＢ’が出力される）。プロセッサ３は取
出したデータをバス・アダプタ装置２１に転送する（図
３のＡＤＤＲＥＳＳ’４０００’，’４０００４’，Ｄ
ＡＴＡ’ＡＡＡＡ’，’ＢＢＢＢ’を出力する）。バス
・アダプタ装置２１はこのデータを順にリクエスト・バ
ッファ５に取込み、その後、バッファ・コントロール回
路２４によりリクエスト・パケット・コマンドと共に、
そのデータを順にリクエスト・レジスタ２２にセットす
る。セットをした後、３２ビットバス７を通して、拡張
メモリ８にデータ転送をする。この例では、データ’Ａ
ＡＡＡ’のためにコマンドとアドレスが出力され、さら
にデータ’ＢＢＢＢ’のためにコマンドとアドレスがそ
れぞれ出力される（図３のバス７ＤＡＴＡ’コマンド’
〜’ＢＢ’）。

【０００４】次に、従来の拡張メモリ８から、主メモリ
４にデータを転送する場合について、図５をもとに説明
する。プロセッサ３がバス・アダプタ装置２１にメモリ
・アクセス・リクエストをすると（図５のＡＤＤＲＥＳ
Ｓ’４０００’，’４００４’）、そのリクエストをリ
クエスト・バッファ５に取込み、その後、バッファ・コ
ントロール回路２４によりリクエスト・パケット・コマ
ンドと共に、そのリクエストをリクエスト・レジスタ２
２にセットする。セットをした後、３２ビットバス７を
通して、拡張メモリ８にメモリ・アクセス・リクエスト
をする（図５のバス７ＤＡＴＡ’コマンド’〜’０
４’）。拡張メモリ８は、リクエストされたアドレスに
相当するデータを３２ビットバス７を通してバス・アダ
プタ装置２１に転送する（図５のバス７ＤＡＴＡ’コマ
ンド’〜’ＢＢ’）。バス・アダプタ装置２１はそのデ
ータをレスポンス・レジスタ２３にセットした後、バッ
ファ・コントロール回路２４により、レスポンス・パケ
ット・コマンドを確認後、データをレスポンス・バッフ
ァ１０にセットし、１６ビットバス２を通してプロセッ
サ３にデータを転送する（図５のＤＡＴＡ’ＡＡＡ
Ａ’、及び、図示していない’ＢＢＢＢ’）。その後プ
ロセッサ３は主メモリ４の所定のアドレスにデータを転
送する。

【０００５】次に、従来の主メモリ４から拡張メモリ８
へのデータ転送の場合について説明する。特にこの場合
は、主メモリ４から拡張メモリ８の連続するアドレスへ
データ転送をする場合について説明する。プロセッサ３
が主メモリ４から転送するデータを１６ビットバス２を
通して取出す。この例では、アドレス４０００から連続
してデータ’ＡＡＡＡ’，’ＢＢＢＢ’，’ＣＣＣ
Ｃ’，’ＤＤＤＤ’を拡張メモリへ転送する場合を示し
ている。プロセッサ３はこの取出したデータをバス・ア
ダプタ装置２１に転送する。バス・アダプタ装置２１は
このデータを順にリクエスト・バッファ５に取込み、そ
の後バッファ・コントロール回路２４により、リクエス
ト・パケット・コマンドと共にそのデータを順にリクエ
スト・レジスタ２２にセットする。セットした後３２ビ
ットバス７を通して、拡張メモリにデータを転送する。
この場合は、データ’ＡＡＡＡ’及び、データ’ＢＢＢ
Ｂ’及び、データ’ＣＣＣＣ’及び、データ’ＤＤＤ
Ｄ’のためにそれぞれコマンドとアドレスが出力され
る。

【０００６】次に、従来の拡張メモリ８から主メモリ４
にデータを転送する場合について図１０をもとに説明す
る。この場合は、拡張メモリ８の連続するアドレスから
データを転送する場合を説明する。この場合は拡張メモ
リ８のアドレス’４０００’から連続してデータを主メ
モリ４に転送する場合を説明する。プロセッサ３がバス
・アダプタ装置２１にメモリ・アクセス・リクエストを
すると、そのリクエストをリクエスト・バッファ５に取
込み、その後バッファ・コントロール回路２４によりリ
クエスト・パケット・コマンドと共にそのリクエストを
リクエスト・レジスタ２２にセットする。セットした
後、３２ビットバス７を通して拡張メモリ８にメモリ・
アクセス・リクエストを出力する。この例ではアドレ
ス’４０００’及び、アドレス’４００４’及び’４０
０８’及び’４００Ｃ’の４つの連続するアドレスに対
して、それぞれコマンドが出力されている。拡張メモリ
８はリクエストされたアドレスに相当するデータを、３
２ビットバス７を通してバス・アダプタ装置２１に転送
する。図１０においては、リクエストされたアドレスに
相当するデータを図示していないが、図面右側において
夫々のアドレスに対応したデータがバス・アダプタ装置
２１に入力されることになる。その後の動作は、図５で
説明した従来の拡張メモリから主メモリへのデータ転送
の場合と同様である。

【０００７】

【発明が解決しようとする課題】従来のバス・アダプタ
装置では、バス２で発生したリクエストの数だけ３２ビ
ットバス７でもリクエストが発生してしまい、３２ビッ
トバス７の性能を利用できないという問題点があった。

【０００８】この発明は、上記のような問題点を解決す
るためになされたものであり、異なるアクセス幅を持つ
２種類のバスを結合するバス・アダプタ装置において、
両方のバスの性能を最大限に発揮できるバス・アダプタ
装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明に係るバス・ア
ダプタ装置は、異なるアクセス幅である第１と第２のバ
スを結合し、第１のバスから第２のバスへの変換と、第
２のバスから第１のバスへの変換動作を行なうバス・ア
ダプタ装置において、連続するアドレスへのデータアク
セスに対応したデータ転送制御手段を備えていることを
特徴としたバス・アダプタ装置であり、たとえば、１６
ビットバスからのリクエスト・モード、アドレスをチェ
ックすることにより、連続するリクエストが同一で、し
かも連続するアドレスに対するものであるとき３２ビッ
トバスに出力するパケットの形式、パケット・コマンド
の生成を通常のものとは異なるようにして、３２ビット
バス７へデータ転送をする。また、３２ビットバス７か
らのデータが連続するアドレスからのものである場合
に、１６ビットバス２へのデータ転送を通常のものとは
異なるようにしたものである。

【００１０】

【作用】この発明においては、データ転送制御手段が連
続するアドレスへのデータアクセスに対応してデータの
転送方法を変更する。例えば、１６ビットバスから３２
ビットバスへの場合には、連続する同一のリクエスト・
モードが連続するアドレスに対してなされた場合に、２
つ分のリクエスト・モードを１つにして、３２ビットバ
スに対してリクエストを送信することが出来る。或い
は、３２ビットバスから１６ビットバスに対してデータ
を転送する場合には、メモリ・アクセス・リクエストが
連続するアドレスの場合になされた場合に、１つのコマ
ンドでそのメモリ・アクセス・リクエストをするととも
に３２ビットの幅で取出されたデータを１６ビット幅の
データに変換して、１６ビットバスにデータを出力す
る。

【００１１】

【実施例】

実施例１．この発明の一実施例について説明する。図１
において、１はバス・アダプタ装置、２は１回のメモリ
・アクセスで１６ビットのデータ転送する１６ビットバ
ス、３は１６ビットバス２に接続したプロセッサ、４は
１６バスビット２に接続した主メモリである。５はプロ
セッサ３からのリクエストを保持するリクエスト・バッ
ファ、６は転送するパケット形式を作るためのリクエス
ト・レジスタである。７はパケット転送をする３２ビッ
トバスであり、８は３２ビットバス７に接続した拡張メ
モリである。９は３２ビットバス７からのパケットを受
けるレスポン・レジスタであり、１０は１６ビットバス
２へのレスポンス・データを保持するレスポンス・バッ
ファ、１１はリクエスト・バッファ５、リクエスト・レ
ジスタ６、レスポンス・レジスタ９、レスポンス・バッ
ファ１０を制御するバッファ・コントロール回路であ
る。

【００１２】また、２２ａはリクエスト・レジスタ６内
のコマンドがセットされるコマンドエリア、２２ｂはリ
クエスト・レジスタ６内のアドレス、或いはデータがセ
ットされるアドレス・データエリア、２２ｃは同じくリ
クエスト・レジスタ６内のデータがセットされるデータ
エリアである。また、２３ａはレスポンス・レジスタ９
内のコマンドがセットされるコマンドエリア、２３ｂは
同じくレスポンス・レジスタ９内のデータがセットされ
るデータエリアである。

【００１３】特に、この図において、特徴があるのは従
来のリクエスト・レジスタがコマンドエリア２２ａと、
アドレス・データエリア２２ｂのみで構成されていたの
に対し、図１の場合にはコマンドエリア２２ａとアドレ
ス・データエリア２２ｂに加えてアドレス・データエリ
ア２２ｂと同サイズのデータエリア２２ｃが加えられた
点である。また、レスポンス・レジスタ９のデータエリ
ア２３ｂについては、従来のデータエリア２３ｂに対し
て、たとえば、２倍以上のサイズを持つデータエリア２
３ｂが備わっている点である。

【００１４】また、図４はこの実施例のバス・アダプタ
装置の動作を示すタイミングチャートである。主メモリ
４から、拡張メモリ８にデータ転送する場合をこの図４
を用いて説明する。プロセッサ３が、主メモリ４から転
送するデータを１６ビットバス２を通して取出す（図４
のＡＤＤＲＥＳＳ’１０００’，’１００４’とＤＡＴ
Ａ’ＡＡＡＡ’，’ＢＢＢＢ’）。プロセッサ３は取出
したデータをバス・アダプタ装置１に転送する（図４の
ＡＤＤＲＥＳＳ’４０００’，ＤＡＴＡ’ＡＡＡ
Ａ’）。バス・アダプタ装置１はそのデータをリクエス
ト・バッファ５に取込む。さらに、プロセッサ３からそ
れに続くデータがバス・アダプタ装置１に転送され（図
４のＡＤＤＲＥＳＳ’４００４’、ＤＡＴＡ’ＢＢＢ
Ｂ’）、このデータをリクエスト・バッファ５にセット
する。

【００１５】ここで、バッファ・コントロール回路１１
は、１６ビットバス２からのリクエスト・モード及びア
ドレスをチェックすることにより、このリクエスト・モ
ードが同一でしかも連続するアドレスからのデータ転送
であるかどうかをチェックする。もし、この前後する２
つのリクエスト・モードが異なる場合、あるいは同一リ
クエスト・モードであっても、アドレスが連続しないよ
うな場合には、従来と同じようにそれぞれのリクエスト
に対してコマンドと、アドレスと、データからなるパケ
ットを生成して、３２ビットバス７へデータを転送す
る。

【００１６】しかし、この実施例によるバッファ・コン
トロール回路１１においてはリクエスト・モードが同一
で、かつ連続するアドレスに対してのアクセスである場
合には、この前後する２つのリクエストを１つにまとめ
るように動作する。すなわち、図４の場合においてはデ
ータ’ＡＡＡＡ’と、データ’ＢＢＢＢ’をアドレス’
４０００’以降に連続して転送する場合であるので、バ
ッファ・コントロール回路１１はコマンドエリア２２ａ
に対しては、連続するアドレスに対するデータ転送であ
ることを示すコマンドをセットし、次にアドレス・デー
タエリア２２ｂに対しては、アドレス’４０００’をセ
ットする。またデータエリア２２ｃに対しては、デー
タ’ＡＡＡＡ’と、’ＢＢＢＢ’をセットして、これら
を１つのパケットとして３２ビットバス７へ送出する。

【００１７】このように、３２ビットバス７での転送に
適したようにリクエスト・モード、アドレス、データが
そろった場合に、バッファ・コントロール回路１１はリ
クエスト・パケット・コマンドと共に、アドレスとデー
タをリクエスト・レジスタ６をセットし、その後、３２
ビットバス７を通して、拡張メモリ８に転送する（図４
のバス７ＤＡＴＡ’コマンド’〜’ＢＢ’）。

【００１８】実施例２．次に、拡張メモリ８から主メモ
リ４にデータ転送する場合について、図６を用いて説明
する。プロセッサ３がバス・アダプタ装置１にメモリ・
アクセス・リクエストをする（図６のＡＤＤＲＥＳＳ’
４０００’）。バス・アダプタ装置１はそのリクエスト
をリクエスト・バッファ５に取込む。さらにプロセッサ
３からそれに続くメモリ・アクセス・リクエストが出力
され（図６のＡＤＤＲＥＳＳ’４００４’）、リクエス
ト・バッファ５にセットされると、バッファ・コントロ
ール回路１１によりリクエスト・パケット・コマンドと
共にリクエスト・レジスタ６にセットされ、３２ビット
バス７を通して拡張メモリ８に転送する（図６のバス７
ＤＡＴＡ’コマンド’〜’００’）。

【００１９】すなわち、従来は夫々のアドレス’４００
０’，’４００４’に対して、リクエスト・パケット・
コマンドが出力されていたのに対して、この図６におい
てはコマンドエリア２２ａに対しては連続するアドレス
に対するメモリ・アクセス・リクエストであることを示
すコマンドがセットされ、アドレス・データエリア２２
ｂに対してはその連続するアドレスのスタート・アドレ
スである’４０００’がセットされるのみで、１つのリ
クエスト・パケット・コマンドにより連続するアドレス
へのデータアクセスであることを、３２ビットバス７を
介して拡張メモリに転送することが可能となる。拡張メ
モリ８は受けたコマンド・アドレスに相当するデータ
を、レスポンス・コマンドと共に３２ビットバス７に出
力する（図６のバス７ＤＡＴＡ’コマンド’〜’Ｂ
Ｂ’）。

【００２０】従来は、レスポンス・コマンドと共に３２
ビットバス７に出力されるデータは、１６ビット単位で
あったのに対して、図６に示すレスポンスのデータは、
コマンドに対して’ＡＡＡＡ’及び、’ＢＢＢＢ’とい
うデータが連続して出力されることになり、３２ビット
バス７が有効に活用されることになる。

【００２１】バス・アダプタ装置１では、バス７に出力
されたデータをレスポンス・レジスタ９のデータエリア
２３ｂにセットした後、バッファ・コントロール回路１
１により、１６ビットバス２からのリクエストに合った
データ形式にしてレスポンス・バッファ１０にセットす
る。その後バス２にデータを出力し、それをプロセッサ
３が受取る。

【００２２】実施例３．次に、連続アドレスであること
を示すパケット・コマンドを生成する場合の動作につい
て、図８、図１１を用いて説明する。図８は、この実施
例３による主メモリから拡張メモリへのデータ転送の動
作を説明する図であり、特に拡張メモリの連続するアド
レスへのデータ転送の動作を示すものである。また、図
１１は同じく実施例３による拡張メモリから主メモリへ
のデータ転送の動作を示す図であり、特に拡張メモリの
連続アドレスからデータを転送する場合を示した図であ
る。

【００２３】まず最初に図８を用いて、主メモリから拡
張メモリの連続するアドレスへのデータ転送の場合につ
いて説明する。１６ビットバス７への最初のリクエスト
・パケットは、従来の場合と同一である（図８のバス７
ＤＡＴＡ’コマンド’〜’ＡＡ’）。２回目以降はパケ
ット・コマンドを連続アドレスであることを示すパケッ
ト・コマンドとし、アドレス情報は出力しない（図８の
バス７ＤＡＴＡ’コマンド’〜’ＢＢ’）。このよう
に、連続アドレスであることを示すパケット・コマンド
を送出することにより、従来においてコマンドと、アド
レスと、データを１組にして出力していた場合に比べ
て、アドレスを省略することができ、データの伝送効率
が良くなる。

【００２４】次に図１１を用いて、拡張メモリの連続す
るアドレスから主メモリへデータをを転送する場合につ
いて説明する。図１１はアドレス’４０００’から連続
したアドレスにあるデータを、拡張メモリから主メモリ
へ転送する場合の動作を説明した図であり、１６ビット
バス７への最初のリクエスト・パケットは従来の場合と
同一である（図１１のバス７ＤＡＴＡ’コマンド’〜’
００’）。この最初のリクエスト・パケットに対して拡
張メモリ８は、レスポンス・パケットとして３２ビット
バス７に対して、レスポンス・コマンドとともにデー
タ’ＡＡＡＡ’を返送する。バス・アダプタ装置１はこ
のレスポンス・パケットを入力し、レスポンス・レジス
タ９にセットするとともにバス・コントロール回路１１
は、このデータ’ＡＡＡＡ’をレスポンス・バッファ１
０にセットし、その後このデータを１６ビットバス２に
出力する。

【００２５】一方、バッファ・コントロール回路１１
は、データ’ＡＡＡＡ’の次のデータをリクエストする
ために、アドレス’４００２’の次に連続するアドレス
にあるデータをリクエストするコマンドを出力する。こ
のコマンドに対して拡張メモリは、データ’ＡＡＡＡ’
が記憶されている次のアドレス、すなわち’４００４’
にあるデータ’ＢＢＢＢ’をレスポンス・コマンドとと
もに返送する。以下の動作は同様なので省略するが、こ
こで特徴となるのは最初のリクエスト・パケットのみが
アドレス’４０００’を有し、２回目、３回目、４回目
のリクエスト・パケットにおいては、単にコマンドが前
回のリクエストに対して連続したアドレスのデータを要
求することを示している点である。すなわち、アドレス
をともなわないコマンドのみが、バス・アダプタ装置か
ら拡張メモリ８に対して出力されている点である。この
ことにより、アドレスを出力することがなくなり、バス
を効率よく使用することが可能になる。

【００２６】実施例４．バス７に適したデータ長にし
て、連続アドレスであることを示すパケット・コマンド
を生成する場合の動作について、図９、図１２を用いて
説明する。図９は、この実施例による主メモリから拡張
メモリへのデータ転送の動作を示す図で、特に、３２ビ
ットバス７に最適なデータ長で、拡張メモリの連続する
アドレスへデータを転送する場合の動作を示している。
また図１２は、拡張メモリから主メモリへのデータ転送
の動作を示している図であり、特に３２ビットバス７に
最適なデータ長で、拡張メモリの連続するアドレスから
データを転送する場合を示している。

【００２７】まず図９を用いて、最適なデータ長で拡張
メモリの連続するアドレスへデータを転送する場合につ
いて説明する。１６ビットバス７への最初のリクエス
ト・パケットは、実施例１の場合と同一である（図９の
バス７ＤＡＴＡ’コマンド’〜’ＢＢ’）。２回目以降
はバッファ・コントロール回路１１が３２ビットバス７
に適したデータ長になることと、連続アドレスであるこ
とチェックしながら、パケットの生成をする（図９のバ
ス７ＤＡＴＡ’コマンド’〜’ＤＤ’）。

【００２８】図９に示した例では、アドレス’４００
０’から連続して４つのデータを拡張メモリへ書き込む
場合の例を示しているが、最初のリクエスト・パケット
はコマンドとアドレス’４０００’とデータ’ＡＡＡ
Ａ’がまずリクエスト・レジスタ６のコマンドエリア２
２ａとアドレス・データエリア２２ｂと、データエリア
２２ｃにセットされることになる。そして、２番目のア
ドレス’４００４’及び、データ’ＢＢＢＢ’を入力す
るまで３２ビットバス７にそのパケットを出力すること
を控え、このアドレス’４００４’及び、データ’ＢＢ
ＢＢ’が、１６ビットバス２からリクエスト・バッファ
７を経由して入力されてきた場合に、バッファ・コント
ロール回路１１は、そのデータ’ＢＢＢＢ’をさらにデ
ータエリア２２ｃに加えることにより、データ長が３２
ビットになる。このように、データ長が３２ビットにな
ったことにより、バッファ・コントロール回路１１は、
３２ビットバス７に適したデータ長に達したことを判断
し、このパケットを最初のパケットとして３２ビットバ
ス７に出力する。その後、バッファ・コントロール回路
１１は、アドレス’４００８’と’４００ｃ’に対する
データ’ＣＣＣＣ’及び、’ＤＤＤＤ’の入力を待っ
て、第１回目のリクエスト・パケットに指定されたアド
レスに連続するアドレスへこれらのデータ、つまり’Ｃ
ＣＣＣ’及び、’ＤＤＤＤ’を転送することを命令する
コマンドを形成して、このリクエスト・パケットを３２
ビットバス７に出力する。このように、バッファ・コン
トロール回路１１がリクエスト・レジスタ６に持つデー
タが３２ビットバス７のビット幅、つまり３２ビットに
なるまでデータを蓄えることにより、実施例３で説明し
た場合に比べて連続アドレスを示すコマンドを出力する
回数が少なくなり、さらに、バスを有効に利用すること
が可能になる。

【００２９】次に、図１２を用いて、連続拡張メモリの
連続アドレスから最適なデータ長で、データを転送する
場合について説明する。１６ビットバス７への最初のリ
クエスト・パケットは、実施例２の場合と同一である。
すなわち、この例では、拡張メモリのアドレス’４００
０’から連続したデータを主メモリに転送する場合に、
３２ビットバス７においてはリクエスト・パケットがコ
マンド’４０００’として生成され、出力される。２回
目、これに対して拡張メモリ８は、レスポンス・パケッ
トとしてレスポンス・コマンドとともにデータ’ＡＡＡ
Ａ’及び、データ’ＢＢＢＢ’を共に、３２ビットバス
７を介してバス・アダプタ装置１に返送する。実施例３
においては、レスポンス・パケットは、１６ビットのデ
ータを返送するために用いられていたが、図１２に示す
ように実施例４の場合には、３２ビットのデータを１つ
のレスポンス・パケットとして返送することができ、こ
のように３２ビットバス７に適したデータ長（３２ビッ
ト）に適合するようにレスポンス・パケットを生成する
ことにより、レスポンス・パケットの数自身を減らすこ
とができるとともに、連続アドレスを示すコマンドの出
力回数も減らすことができ、３２ビットバス７の効率よ
い使用が可能となる。

【００３０】以上のように、上記実施例１においては、
バッファ・コントロール回路１１が３２ビットバス７に
適合したパケット形式を生成できる場合を説明した。

【００３１】また実施例２においては、バッファ・コン
トロール回路が３２ビットバス７のパケットから１６ビ
ットバス２に対して必要な回数に分けて、パケット・デ
ータを分割して取出す場合を説明した。

【００３２】また実施例３においては、連続するアドレ
スに対するデータの転送において、２回目以降のコマン
ドは前回のコマンドで使用したアドレスの連続する場所
を示すコマンドを用いることにより、２回目以降のアド
レスを省略することが出来る様な例を説明した。

【００３３】さらに、実施例４においては、拡張メモリ
８が連続したアドレスのデータを、同時に１つのパケッ
ト内で受取れる、或いはレスポンス・パケットとして生
成する場合を示し、３２ビットバス７に合ったパケット
形式にして、連続アドレスのパケット・コマンドを生成
する場合を説明した。

【００３４】

【発明の効果】以上のように、この発明によればアドレ
スが連続するリクエストに対してアドレスの出力を省略
したり、バスの転送に適したデータ長に変換するように
したため、バスを有効利用できるとともに、バスの性能
を十分に引出すことができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるバス・アダプタ装置
と接続バスを示すブロック図である。

【図２】従来のバス・アダプタ装置と接続バスを示すブ
ロック図である。

【図３】従来のバス・アダプタ装置の動作を示すタイミ
ングチャート図である。

【図４】一実施例によるバス・アダプタ装置の動作を示
すタイミングチャート図である。

【図５】従来のバス・アダプタ装置の動作を示すタイミ
ングチャート図である。

【図６】一実施例によるバス・アダプタ装置の動作を示
すタイミングチャート図である。

【図７】従来のバス・アダプタ装置の動作を示すタイミ
ングチャート図である。

【図８】一実施例によるバス・アダプタ装置の動作を示
すタイミングチャート図である。

【図９】一実施例によるバス・アダプタ装置の動作を示
すタイミングチャート図である。

【図１０】従来のバス・アダプタ装置の動作を示すタイ
ミングチャート図である。

【図１１】一実施例によるバス・アダプタ装置の動作を
示すタイミングチャート図である。

【図１２】一実施例によるバス・アダプタ装置の動作を
示すタイミングチャート図である。

【符号の説明】

１バス・アダプタ装置２バス３プロセッサ４主メモリ５リクエスト・バッファ６リクエスト・レジスタ７バス８拡張メモリ（コモン・メモリ）９レスポンス・レジスタ１０レスポンス・バッファ１１バッファ・コントロール回路２１バス・アダプタ装置２２リクエスト・レジスタ２３レスポンス・レジスタ２４バッファ・コントロール回路

【手続補正書】

【提出日】平成４年７月７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】次に従来の主メモリ４から、拡張メモリ８
にデータ転送する場合について、図３をもとに説明す
る。プロセッサ３が主メモリ４から転送するデータを１
６ビットバス２を通して取出す（図３のＡＤＤＲＥＳ
Ｓ’１０００’，’１００２’によりＤＡＴＡ’ＡＡＡ
Ａ’，’ＢＢＢＢ’が出力される）。プロセッサ３は取
出したデータをバス・アダプタ装置２１に転送する（図
３のＡＤＤＲＥＳＳ’４０００’，’４００２’，ＤＡ
ＴＡ’ＡＡＡＡ’，’ＢＢＢＢ’を出力する）。バス・
アダプタ装置２１はこのデータを順にリクエスト・バッ
ファ５に取込み、その後、バッファ・コントロール回路
２４によりリクエスト・パケット・コマンドと共に、そ
のデータを順にリクエスト・レジスタ２２にセットす
る。セットをした後、３２ビットバス７を通して、拡張
メモリ８にデータ転送をする。この例では、データ’Ａ
ＡＡＡ’のためにコマンドとアドレスが出力され、さら
にデータ’ＢＢＢＢ’のためにコマンドとアドレスがそ
れぞれ出力される（図３のバス７ＤＡＴＡ’コマンド’
〜’ＢＢＢＢ’）。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】次に、従来の拡張メモリ８から、主メモリ
４にデータを転送する場合について、図５をもとに説明
する。プロセッサ３がバス・アダプタ装置２１にメモリ
・アクセス・リクエストをすると（図５のＡＤＤＲＥＳ
Ｓ’４０００’，’４００２’）、そのリクエストをリ
クエスト・バッファ５に取込み、その後、バッファ・コ
ントロール回路２４によりリクエスト・パケット・コマ
ンドと共に、そのリクエストをリクエスト・レジスタ２
２にセットする。セットをした後、３２ビットバス７を
通して、拡張メモリ８にメモリ・アクセス・リクエスト
をする（図５のバス７ＤＡＴＡ’コマンド’〜’４００
２’）。拡張メモリ８は、リクエストされたアドレスに
相当するデータを３２ビットバス７を通してバス・アダ
プタ装置２１に転送する（図５のバス７ＤＡＴＡ’コマ
ンド’〜’ＢＢＢＢ’）。バス・アダプタ装置２１はそ
のデータをレスポンス・レジスタ２３にセットした後、
バッファ・コントロール回路２４により、レスポンス・
パケット・コマンドを確認後、データをレスポンス・バ
ッファ１０にセットし、１６ビットバス２を通してプロ
セッサ３にデータを転送する（図５のＤＡＴＡ’ＡＡＡ
Ａ’、及び’ＢＢＢＢ’）。その後プロセッサ３は主メ
モリ４の所定のアドレスにデータを転送する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】次に、従来の主メモリ４から拡張メモリ８
へのデータ転送の場合について図７をもとに説明する。
特にこの場合は、主メモリ４から拡張メモリ８の連続す
るアドレスへデータ転送をする場合について説明する。
プロセッサ３が主メモリ４から転送するデータを１６ビ
ットバス２を通して取出す。この例では、アドレス４０
００から連続してデータ’ＡＡＡＡ’，’ＢＢＢ
Ｂ’，’ＣＣＣＣ’，’ＤＤＤＤ’を拡張メモリへ転送
する場合を示している。プロセッサ３はこの取出したデ
ータをバス・アダプタ装置２１に転送する。バス・アダ
プタ装置２１はこのデータを順にリクエスト・バッファ
５に取込み、その後バッファ・コントロール回路２４に
より、リクエスト・パケット・コマンドと共にそのデー
タを順にリクエスト・レジスタ２２にセットする。セッ
トした後３２ビットバス７を通して、拡張メモリにデー
タを転送する。この場合は、データ’ＡＡＡＡ’及び、
データ’ＢＢＢＢ’及び、データ’ＣＣＣＣ’及び、デ
ータ’ＤＤＤＤ’のためにそれぞれコマンドとアドレス
が出力される。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】次に、従来の拡張メモリ８から主メモリ４
にデータを転送する場合について図１０をもとに説明す
る。この場合は、拡張メモリ８の連続するアドレスから
データを転送する場合を説明する。この場合は拡張メモ
リ８のアドレス’４０００’から連続してデータを主メ
モリ４に転送する場合を説明する。プロセッサ３がバス
・アダプタ装置２１にメモリ・アクセス・リクエストを
すると、そのリクエストをリクエスト・バッファ５に取
込み、その後バッファ・コントロール回路２４によりリ
クエスト・パケット・コマンドと共にそのリクエストを
リクエスト・レジスタ２２にセットする。セットした
後、３２ビットバス７を通して拡張メモリ８にメモリ・
アクセス・リクエストを出力する。この例ではアドレ
ス’４０００’及び、アドレス’４００２’及び’４０
０４’及び’４００６’の４つの連続するアドレスに対
して、それぞれコマンドが出力されている。拡張メモリ
８はリクエストされたアドレスに相当するデータを、３
２ビットバス７を通してバス・アダプタ装置２１に転送
する。図１０においては、バス７ＤＡＴＡ’コマンド’
〜’コマンド’及び、それに続くリクエストされたアド
レスに相当するデータを図示していないが、図面右側に
おいて夫々のアドレスに対応したデータがバス・アダプ
タ装置２１に入力されることになる。その後の動作は、
図５で説明した従来の拡張メモリから主メモリへのデー
タ転送の場合と同様である。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】また、図４はこの実施例のバス・アダプタ
装置の動作を示すタイミングチャートである。主メモリ
４から、拡張メモリ８にデータ転送する場合をこの図４
を用いて説明する。プロセッサ３が、主メモリ４から転
送するデータを１６ビットバス２を通して取出す（図４
のＡＤＤＲＥＳＳ’１０００’，’１００４’とＤＡＴ
Ａ’ＡＡＡＡ’，’ＢＢＢＢ’）。プロセッサ３は取出
したデータをバス・アダプタ装置１に転送する（図４の
ＡＤＤＲＥＳＳ’４０００’，ＤＡＴＡ’ＡＡＡ
Ａ’）。バス・アダプタ装置１はそのデータをリクエス
ト・バッファ５に取込む。さらに、プロセッサ３からそ
れに続くデータがバス・アダプタ装置１に転送され（図
４のＡＤＤＲＥＳＳ’４００２’、ＤＡＴＡ’ＢＢＢ
Ｂ’）、このデータをリクエスト・バッファ５にセット
する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】このように、３２ビットバス７での転送に
適したようにリクエスト・モード、アドレス、データが
そろった場合に、バッファ・コントロール回路１１はリ
クエスト・パケット・コマンドと共に、アドレスとデー
タをリクエスト・レジスタ６をセットし、その後、３２
ビットバス７を通して、拡張メモリ８に転送する（図４
のバス７ＤＡＴＡ’コマンド’〜’ＡＡ〜ＢＢ’）。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】実施例２．次に、拡張メモリ８から主メモ
リ４にデータ転送する場合について、図６を用いて説明
する。プロセッサ３がバス・アダプタ装置１にメモリ・
アクセス・リクエストをする（図６のＡＤＤＲＥＳＳ’
４０００’）。バス・アダプタ装置１はそのリクエスト
をリクエスト・バッファ５に取込む。さらにプロセッサ
３からそれに続くメモリ・アクセス・リクエストが出力
され（図６のＡＤＤＲＥＳＳ’４００２’）、リクエス
ト・バッファ５にセットされると、バッファ・コントロ
ール回路１１によりリクエスト・パケット・コマンドと
共にリクエスト・レジスタ６にセットされ、３２ビット
バス７を通して拡張メモリ８に転送する（図６のバス７
ＤＡＴＡ’コマンド’〜’４０００’）。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】すなわち、従来は夫々のアドレス’４００
０’，’４００４’に対して、リクエスト・パケット・
コマンドが出力されていたのに対して、この図６におい
てはコマンドエリア２２ａに対しては連続するアドレス
に対するメモリ・アクセス・リクエストであることを示
すコマンドがセットされ、アドレス・データエリア２２
ｂに対してはその連続するアドレスのスタート・アドレ
スである’４０００’がセットされるのみで、１つのリ
クエスト・パケット・コマンドにより連続するアドレス
へのデータアクセスであることを、３２ビットバス７を
介して拡張メモリに転送することが可能となる。拡張メ
モリ８は受けたコマンド・アドレスに相当するデータ
を、レスポンス・コマンドと共に３２ビットバス７に出
力する（図６のバス７ＤＡＴＡ’コマンド’〜’ＡＡ〜
ＢＢ’）。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】従来は、レスポンス・コマンドと共に３２
ビットバス７に出力されるデータは、１６ビット単位で
あったのに対して、図６に示すレスポンスのデータは、
コマンドに対して’ＡＡＡＡＢＢＢＢ’というデータが
一度に出力されることになり、３２ビットバス７が有効
に活用されることになる。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】まず最初に図８を用いて、主メモリから拡
張メモリの連続するアドレスへのデータ転送の場合につ
いて説明する。１６ビットバス７への最初のリクエスト
・パケットは、従来の場合と同一である（図８のバス７
ＤＡＴＡ’コマンド’〜’ＡＡＡＡ’）。２回目以降は
パケット・コマンドを連続アドレスであることを示すパ
ケット・コマンドとし、アドレス情報は出力しない（図
８のバス７ＤＡＴＡ’コマンド’〜’ＢＢＢＢ’）。こ
のように、連続アドレスであることを示すパケット・コ
マンドを送出することにより、従来においてコマンド
と、アドレスと、データを１組にして出力していた場合
に比べて、アドレスを省略することができ、データの伝
送効率が良くなる。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】次に図１１を用いて、拡張メモリの連続す
るアドレスから主メモリへデータをを転送する場合につ
いて説明する。図１１はアドレス’４０００’から連続
したアドレスにあるデータを、拡張メモリから主メモリ
へ転送する場合の動作を説明した図であり、１６ビット
バス７への最初のリクエスト・パケットは従来の場合と
同一である（図１１のバス７ＤＡＴＡ’コマンド’〜’
４０００’）。この最初のリクエスト・パケットに対し
て拡張メモリ８は、レスポンス・パケットとして３２ビ
ットバス７に対して、レスポンス・コマンドとともにデ
ータ’ＡＡＡＡ’を返送する。バス・アダプタ装置１は
このレスポンス・パケットを入力し、レスポンス・レジ
スタ９にセットするとともにバス・コントロール回路１
１は、このデータ’ＡＡＡＡ’をレスポンス・バッファ
１０にセットし、その後このデータを１６ビットバス２
に出力する。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】一方、バッファ・コントロール回路１１
は、データ’ＡＡＡＡ’の次のデータをリクエストする
ために、アドレス’４０００’の次に連続するアドレス
にあるデータをリクエストするコマンドを出力する。以
降３回目、４回目の場合も同様にコマンド出力する。こ
れらのコマンドに対して拡張メモリは、データ’ＡＡＡ
Ａ’が記憶されている次のアドレス、すなわち’４００
２’にあるデータ’ＢＢＢＢ’をレスポンス・コマンド
とともに返送する。以下の動作は同様なので省略する
が、ここで特徴となるのは最初のリクエスト・パケット
のみがアドレス’４０００’を有し、２回目、３回目、
４回目のリクエスト・パケットにおいては、単にコマン
ドが前回のリクエストに対して連続したアドレスのデー
タを要求することを示している点である。すなわち、ア
ドレスをともなわないコマンドのみが、バス・アダプタ
装置から拡張メモリ８に対して出力されている点であ
る。このことにより、アドレスを出力することがなくな
り、バスを効率よく使用することが可能になる。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】まず図９を用いて、最適なデータ長で拡張
メモリの連続するアドレスへデータを転送する場合につ
いて説明する。１６ビットバス７への最初のリクエス
ト・パケットは、実施例１の場合と同一である（図９の
バス７ＤＡＴＡ’コマンド’〜’ＡＡ〜ＢＢ’）。２回
目以降はバッファ・コントロール回路１１が３２ビット
バス７に適したデータ長になることと、連続アドレスで
あることチェックしながら、パケットの生成をする（図
９のバス７ＤＡＴＡ’コマンド’〜’ＣＣ〜ＤＤ’）。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】図９に示した例では、アドレス’４００
０’から連続して４つのデータを拡張メモリへ書き込む
場合の例を示しているが、最初のリクエスト・パケット
はコマンドとアドレス’４０００’とデータ’ＡＡＡ
Ａ’がまずリクエスト・レジスタ６のコマンドエリア２
２ａとアドレス・データエリア２２ｂと、データエリア
２２ｃにセットされることになる。そして、２番目のア
ドレス’４００２’及び、データ’ＢＢＢＢ’を入力す
るまで３２ビットバス７にそのパケットを出力すること
を控え、このアドレス’４００２’及び、データ’ＢＢ
ＢＢ’が、１６ビットバス２からリクエスト・バッファ
７を経由して入力されてきた場合に、バッファ・コント
ロール回路１１は、そのデータ’ＢＢＢＢ’をさらにデ
ータエリア２２ｃに加えることにより、データ長が３２
ビットになる。このように、データ長が３２ビットにな
ったことにより、バッファ・コントロール回路１１は、
３２ビットバス７に適したデータ長に達したことを判断
し、このパケットを最初のパケットとして３２ビットバ
ス７に出力する。その後、バッファ・コントロール回路
１１は、アドレス’４００４’と’４００６’に対する
データ’ＣＣＣＣ’及び、’ＤＤＤＤ’の入力を待っ
て、第１回目のリクエスト・パケットに指定されたアド
レスに連続するアドレスへこれらのデータ、つまり’Ｃ
ＣＣＣ’及び、’ＤＤＤＤ’を転送することを命令する
コマンドを形成して、このリクエスト・パケットを３２
ビットバス７に出力する。このように、バッファ・コン
トロール回路１１がリクエスト・レジスタ６に持つデー
タが３２ビットバス７のビット幅、つまり３２ビットに
なるまでデータを蓄えることにより、実施例３で説明し
た場合に比べて連続アドレスを示すコマンドを出力する
回数が少なくなり、さらに、バスを有効に利用すること
が可能になる。

Claims

【特許請求の範囲】

【請求項１】異なるアクセス幅である第１と第２のバ
スを結合し、第１のバスから第２のバスへの変換と、第
２のバスから第１のバスへの変換動作を行なうバス・ア
ダプタ装置において、連続するアドレスへのデータアク
セスに対応したデータ転送制御手段を備えていることを
特徴としたバス・アダプタ装置。