JP2007110706A - AXIプロトコルを適用したNoCシステム - Google Patents
AXIプロトコルを適用したNoCシステム Download PDFInfo
- Publication number
- JP2007110706A JP2007110706A JP2006261771A JP2006261771A JP2007110706A JP 2007110706 A JP2007110706 A JP 2007110706A JP 2006261771 A JP2006261771 A JP 2006261771A JP 2006261771 A JP2006261771 A JP 2006261771A JP 2007110706 A JP2007110706 A JP 2007110706A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- channel
- flit
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/06—Deflection routing, e.g. hot-potato routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/251—Cut-through or wormhole routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】データの読み込みと書き込みが可能で1つのチップの中に設置された複数のIPと、複数のIPを連結してデータを転送するルータと、各IPとルータとの間に設置され、各IPとルータとの間で転送されるデータを処理し、IPから提供されたバースト単位のデータを少なくとも1つのパケットに分割するNI(Network Interface)とを含む。
【選択図】図2
Description
IPを連結するための技術としてはバスを基盤とした連結方式が主に採用されている。しかし、バス構造においては、特定のIPがバスを使っていれば他のIPはバスを使うことができない。従って、チップの集積度が高くなりIP間に流れる情報量が急激に増加することにより、拡張性を支援しないバス構造を用いたSoCは構造的な限界に到達する。
一方、SoC内のIP連結及び管理のための標準バス規格としてARM社のAMBA(Advanced Microcontroller Bus Achitecture)がある。AMBAのバスタイプとしては、AHB(Advanced High−Performance Bus)、APB(Advanced Peripheral Bus)、AXI(Advanced eXtensible Interface)が挙げられる。このうち、AXIは、IPのインターフェースプロトコルであって、Multiple outstanding address機能とデータインターリーブ(Data interleaving)機能などの進歩した機能を含む。
これに対し、フィリップスが発表した論文である「An Efficient On−Chip NI Offering Guaranteed Services、Shared−Memory Abstraction、and Flexible Network Configuration」Jan.2005 IEEE Transactions on Computer−Aided Design of Integrated Circuits and System by Philipsでは、AXIを適用させたNoCのNI(Network Interface)とパケットフォーマットについて提案している。
「An Efficient On−Chip NI Offering Guaranteed Services、Shared−Memory Abstraction、and Flexible Network Configuration」Jan.2005 IEEE Transactions on Computer−Aided Design of Integrated Circuits and System by Philips
前記パケット発生器は、前記IPとNIとが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、前記データが前記IPとNIとを連結する複数のチャネルのうちいずれのチャネルを介して転送されるものかを確認するためのチャネル確認部と、前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、前記ルータから提供されたパケットを元のデータに復元するデパケット部と、前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファとを含むことができる。
前記ハンドシェークチェック部は、前記IPからNIにデータを転送するとき、前記IPのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記NIのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることができる。
前記チャネル確認部は、前記データとパケットに含まれた情報に応じて、前記データとパケットがWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルのうちいずれのチャネルを介して転送するかを判断することができる。
前記書き込みパケットは、パケットタイプ、書き込み対象のIP情報、WSTRB情報、最後のバーストであるか否かに対する情報のうち少なくとも1つを含むヘッダと、書き込みデータが含まれるペイロードとを含むことができる。
前記フリット発生器は、前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換させるアドレスデコーダと、前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、前記ルータから提供されたフリットをパケットに変換させるデフリット部と、前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファとを含むことができる。
本詳細説明では、チップの中の各IPを便宜上、データ書き込み及び読み込みの主体となるIPと客体となるIPに区分し、主体となるIPをAXIマスターと呼び、客体となるIPをAXIスレーブと呼ぶ。AXIマスターとAXIスレーブはNoCルータを介してデータを転送し、AXIマスターとNoCルータとの間、NoCルータとAXIスレーブとの間にはそれぞれネットワークインターフェース(NI)が設置されている。
一方、NI10とAXIマスター、NI10とAXIスレーブは5つのチャネルで連結されており、各チャネルはWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルである。
NI10のパケット発生器20は、AXIマスターとNoCルータ40、NoCルータ40とAXIスレーブとの間で転送されるパケットを処理し、フリット発生器30はパケット発生器20でのパケットをフリットに変換するかフリットをパケットに変換する。このようなNI10はAXIマスター側とAXIスレーブ側に同一の構造で設置される。
ハンドシェークチェック部21は、有効ハンドシェーク(VALID Handshake)信号と準備ハンドシェーク(READY Handshake)信号を生成し、前述の5つのチャネル全てはデータを転送して情報を制御するために、同一の有効ハンドシェーク信号と準備ハンドシェーク信号を使用する。ハンドシェークチェック部21ではパケットバッファ25の容量をチェックし、パケットが保存できるか否かを判断して有効ハンドシェーク信号又は準備ハンドシェーク信号を発生させる。
従って、有効ハンドシェーク信号と準備ハンドシェーク信号が両方ともハイになる時にのみデータ又は制御情報の転送が行われる。
図3Aは、WAチャネルとARチャネルを介して転送される読み込み要請パケットと書き込み要請パケットの構造を示す図面である。読み込み要請パケットと書き込み要請パケットは同一の形態で構成され、ヘッダにはパケットタイプ(Type)、送信者ID(AxID)、データ長さ(AxLEN)、データサイズ(AxSIZE)、データタイプ(AxBURST)、ロック(LOCK)設定の有無(AxLOCK)、キャッシュメモリの使用可否(AxCACHE)、セキュリティレベル(AxPROT)などに関する情報が含まれており、ペイロードには読み込み又は書き込みメモリアドレスが含まれる。ここで、パケットタイプ(Type)は読み込み要請パケット、書き込み要請パケット、読み込みパケット、書き込みパケット、書き込み応答パケットのうちの1つを示し、ロック設定の有無(AxLOCK)は、特定のAXIマスターやAXIスレーブのみがパケットを受けるようにロックが設定されているか否かを示す。キャッシュメモリの使用可否(AxCACHE)はメモリ以外のキャッシュメモリが使えるか否かを示し、セキュリティレベル(AxPROT)は該当パケットを保護するか否かと、パケットを保護するためのセキュリティレベルを表示する。
図3Dは、Bチャネルを介して転送される読み込み応答パケットの構造を示す図面である。読み込み応答パケットはヘッダのみ有し、ヘッダにはパケットタイプ、応答したAXIスレーブのID(BID)、要請受諾可否(BRESP)などの情報が含まれている。
パケットバッファ25はパケット部23にて生成されたパケットを保存するか、フリット発生器30から提供されたパケットを保存する。
アドレスデコーダ31はメモリアドレスとネットワークアドレスを相互変換する役割をする。パケット発生器20からパケットがフリット発生器30に提供されると、アドレスデコーダ31はパケットに含まれたメモリアドレスをネットワークアドレスに変換し、ルータ40からNI10にフリットが提供される場合、アドレスデコーダ31はフリットに含まれたネットワークアドレスをメモリアドレスに変換する。
フリットバッファ35は、フリット部33にて生成されたフリットを保存するか、NoCルータ40から提供されたフリットを保存する。
まず、AXIマスターからWAチャネル、Wチャネル、ARチャネルのうち1つを用いて書き込み要請データ、書き込みデータ、読み込み要請データをNI10に転送すると、NI10のパケット発生器20とフリット発生器30ではデータを処理してパケットとフリットを生成する。
AXIスレーブ側のNI10にフリットが入力されると、フリット発生器30のフリットバッファ35にフリットが保存され、デフリット部37ではフリットをまたパケットの状態に復元する。そして、アドレスデコーダ31ではネットワークアドレスをメモリアドレスに変換してデパケット部29に提供する。復元されたパケットはパケット発生器20に転送されパケットバッファ25に保存される。パケット発生器20のデパケット部29はパケットを元のデータの状態に変換し、チャネル確認部27ではチャネルを確認してその情報をデパケット部29に提供する。デバケット部29で復元されたデータは確認されたチャネルを介してAXIマスターに提供される。
図4Aは、本発明の第1実施形態に係るNoCシステムでのデータの処理過程を示すブロック図である。
図4の実施形態は、1つのバーストを1つのパケットに変換させた場合に関し、本発明のNoCシステムにおいてもフィリップスの論文と同じく、有効(VALID)ハンドシェーク信号と準備(READY)ハンドシェーク信号が1つのバーストのデータが転送される最中にハイである場合は、1つのバーストのデータを1つのパケットに変換して転送することができる。
AXIマスター5からデータを転送すると、NI10のハンドシェークチェック部21ではパケットバッファ25の残存容量をチェックし、AXIマスター5でデータが転送できるか否かをチェックする。チェック結果、AXIマスター5とNI10が両方ともデータが転送できる場合、ハンドシェークチェック部21では有効ハンドシェーク信号と準備ハンドシェーク信号をハイにしてデータを転送する。このようにデータを転送するうち、AXIマスター5からデータが転送できない状態になる場合、ハンドシェークチェック部21では有効ハンドシェーク信号をローにする。そして、有効ハンドシェーク信号がローになると、パケット部23では今までのデータをパケットに生成し、また有効ハンドシェーク信号がハイになると、データの転送を受けパケットを生成する。
図6は、本発明の第3実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。
図7は、本発明の第4実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。
同図に示すように、有効ハンドシェーク信号はハイを維持している状態で準備ハンドシェーク信号がハイからローに変わると、即ち、AXIマスター5ではデータの転送が行われている最中に、NI10のパケットバッファ25の残存容量がない場合、パケット部23は今まで転送されたデータをパケットに生成する。それから、準備ハンドシェーク信号がハイに変わると、データを受信して他のパケットを生成する。
図5〜図7の実施形態により1つのバーストのデータが複数のパケットに分割され転送されると、図8に示すように、NoCルータ40ではAXIスレーブ105側のNI110にパケットを転送する。AXIスレーブ105側のNI110では各パケットをデータに復元し、幾つかのパケットに分かれたデータは1つのバーストに生成してAXIスレーブ105に転送する。
Claims (17)
- データの読み込みと書き込みが可能で1つのチップの中に設置された複数のIP(Intellectual Property)と、
前記複数のIPを連結してデータを転送するルータと、
前記各IPとルータとの間に設置され、前記各IPとルータとの間で転送されるデータを処理し、前記各IPから提供されたバースト単位のデータを少なくとも1つのパケットに分割し、前記各IPに対してそれぞれ対応される複数のNI(Network Interface)と、
を含むことを特徴とするAXIプロトコルを適用したNoC(Networks on Chip)システム。 - 前記NIは、
前記IPから提供されたデータをパケット化するかパケットをデータに変換するパケット発生器と、
前記パケット発生器から発生されたパケットを転送が容易な形態であるフリットに変換するか前記フリットをパケットに変換するフリット発生器と、
を含むことを特徴とする請求項1に記載のAXIプロトコルを適用したNoCシステム。 - 前記パケット発生器は、
前記各IPと前記各IPに対応するNIとが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、
前記データが前記各IPと前記各IPに対応されるNIとを連結する複数のチャネルのうちいずれのチャネルを介して転送されるかを確認するためのチャネル確認部と、
前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、
前記ルータから提供されたパケットを元のデータに復元するデパケット部と、
前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファと、
を含むことを特徴とする請求項2に記載のAXIプロトコルを適用したNoCシステム。 - 前記ハンドシェークチェック部は、前記各IPと前記IPに対応するNIとの間でデータを転送するとき、前記IPとNIのデータが転送できるか否かを示す有効ハンドシェーク信号と準備ハンドシェーク信号とを発生することを特徴とする請求項3に記載のAXIプロトコルを適用したNoCシステム。
- 前記ハンドシェークチェック部は、前記各IPから前記IPに対応されるNIにデータを転送するとき、前記各IPのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記各IPに対応される前記NIのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることを特徴とする請求項4に記載のAXIプロトコルを適用したNoCシステム。
- 前記ハンドシェークチェック部は、前記NIからIPにデータを転送するとき、前記NIのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記IPのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることを特徴とする請求項4に記載のAXIプロトコルを適用したNoCシステム。
- 前記チャネル確認部は、前記データとパケットに含まれた情報に応じて、前記データとパケットがWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルのうちいずれのチャネルを介して転送されるかを判断することを特徴とする請求項3に記載のAXIプロトコルを適用したNoCシステム。
- 前記パケット部は、前記チャネル確認部にて確認されたチャネルと、前記IPから提供されたデータに応じて、前記ARチャネルを介して転送される読み込み要請パケット、前記WAチャネルを介して転送される書き込み要請パケット、前記Rチャネルを介して転送される読み込みパケット、前記Wチャネルを介して転送される書き込みパケット、前記Bチャネルを介して転送される書き込み応答パケットのうちいずれか1つを生成することを特徴とする請求項7に記載のAXIプロトコルを適用したNoCシステム。
- 前記読み込み要請パケットと書き込み要請パケットは、
パケットタイプ、送信者情報、データ長さ、データサイズ、データタイプ、ロック設定の有無、キャッシュメモリの使用可否、セキュリティレベルなどに関する情報のうち少なくとも1つを含むヘッダと、
前記読み込み要請パケットの場合には読み込みメモリアドレスが含まれ、前記書き込み要請パケットの場合には書き込みメモリアドレスが含まれるペイロードと、
を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。 - 前記読み込みパケットは、
パケットタイプ、読み込み対象IPの情報、前記読み込み要請パケットが正常に転送されたか否か、最後のバーストであるか否かなどの情報のうち少なくとも1つを含むヘッダと、
読み込みデータが含まれるペイロードと、
を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。 - 前記書き込みパケットは、
パケットタイプ、書き込み対象IPの情報、WSTRB情報、最後のバーストであるか否かに対する情報のうち少なくとも1つを含むヘッダと、
書き込みデータが含まれるペイロードと、
を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。 - 前記読み込み応答パケットは、パケットタイプ、応答IPの情報、要請を受諾したか否かなどの情報のうち少なくとも1つを含むヘッダを有することを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。
- 前記フリット発生器は、
前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換するアドレスデコーダと、
前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、
前記ルータから提供されたフリットをパケットに変換するデフリット部と、
前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファと、
を含むことを特徴とする請求項2に記載のAXIプロトコルを適用したNoCシステム。 - IPから提供されたデータをパケット化するかパケットをデータに変換するパケット発生器と、
前記パケット発生器から発生されたパケットを転送が容易な形態であるフリットに変換するか前記フリットをパケットに変換するフリット発生器と、
を含むことを特徴とするAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。 - 前記パケット発生器は、
前記各IPと前記各IPに対応するネットワークインターフェース装置とが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、
前記データが前記各IPと前記各IPに対応するネットワークインターフェース装置に連結する複数のチャネルのうちいずれのチャネルを介して転送されるかを確認するためのチャネル確認部と、
前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、
前記ルータから提供されたパケットを元のデータに復元するデパケット部と、
前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファと、
を含むことを特徴とする請求項14に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。 - 前記パケット部は、前記チャネル確認部にて確認されたチャネルと、前記IPから提供されたデータに応じて、前記ARチャネルを介して転送される読み込み要請パケット、前記WAチャネルを介して転送される書き込み要請パケット、前記Rチャネルを介して転送される読み込みパケット、前記Wチャネルを介して転送される書き込みパケット、前記Bチャネルを介して転送される書き込み応答パケットのうちいずれか1つを生成することを特徴とする請求項15に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
- 前記フリット発生器は、
前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換するアドレスデコーダと、
前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、
前記ルータから提供されたフリットをパケットに変換するデフリット部と、
前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファと、
を含むことを特徴とする請求項14に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050096105A KR100675850B1 (ko) | 2005-10-12 | 2005-10-12 | AXI 프로토콜을 적용한 NoC 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110706A true JP2007110706A (ja) | 2007-04-26 |
JP4477613B2 JP4477613B2 (ja) | 2010-06-09 |
Family
ID=37671249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261771A Expired - Fee Related JP4477613B2 (ja) | 2005-10-12 | 2006-09-27 | AXIプロトコルを適用したNoCシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070115939A1 (ja) |
EP (1) | EP1775896B1 (ja) |
JP (1) | JP4477613B2 (ja) |
KR (1) | KR100675850B1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009133918A1 (ja) | 2008-04-30 | 2009-11-05 | 日本電気株式会社 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
JP2009289264A (ja) * | 2008-05-30 | 2009-12-10 | Intel Corp | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
WO2010110289A1 (ja) * | 2009-03-24 | 2010-09-30 | 日本電気株式会社 | ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム |
CN101488923B (zh) * | 2009-01-08 | 2011-07-20 | 浙江大学 | 一种片上网络数据包编码优化的实现方法 |
US8848703B2 (en) | 2011-01-13 | 2014-09-30 | Kabushiki Kaisha Toshiba | On-chip router and multi-core system using the same |
US9042391B2 (en) | 2012-03-16 | 2015-05-26 | Kabushiki Kaisha Toshiba | Information processing device |
JP2017521788A (ja) * | 2014-07-07 | 2017-08-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | インターバス通信のブリッジング |
CN108733529A (zh) * | 2017-04-19 | 2018-11-02 | 龙芯中科技术有限公司 | Axi交叉开关的间插功能的验证方法与装置 |
JP2021515453A (ja) * | 2018-02-23 | 2021-06-17 | ザイリンクス インコーポレイテッドXilinx Incorporated | 複数のインターフェース通信プロトコルに適合するプログラマブルNoC |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518813B1 (ko) * | 2003-02-15 | 2005-10-05 | 삼성전자주식회사 | 패킷 메모리 관리 장치를 가지는 패킷 포워딩 시스템 및 그의 동작방법 |
KR100653087B1 (ko) * | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
US20080005402A1 (en) * | 2006-04-25 | 2008-01-03 | Samsung Electronics Co., Ltd. | Gals-based network-on-chip and data transfer method thereof |
FR2904445B1 (fr) * | 2006-07-26 | 2008-10-10 | Arteris Sa | Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce |
WO2008038235A2 (en) * | 2006-09-27 | 2008-04-03 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method to manage the load of peripheral elements within a multicore system |
JP4386926B2 (ja) * | 2007-02-16 | 2009-12-16 | 富士通株式会社 | 暗号通信プログラム、暗号通信方法および暗号通信装置 |
KR100907805B1 (ko) * | 2007-06-14 | 2009-07-16 | (주)씨앤에스 테크놀로지 | 에이엑스아이 매트릭스 시스템과 에이에이치비 마스터시스템간의 데이터 전송을 위한 랩퍼 장치 및 제어 방법 |
US20090125706A1 (en) * | 2007-11-08 | 2009-05-14 | Hoover Russell D | Software Pipelining on a Network on Chip |
US8270316B1 (en) * | 2009-01-30 | 2012-09-18 | The Regents Of The University Of California | On-chip radio frequency (RF) interconnects for network-on-chip designs |
US8458116B2 (en) * | 2009-11-05 | 2013-06-04 | Qualcomm Incorporated | Generating a power model for an electronic device |
KR101077900B1 (ko) * | 2010-04-09 | 2011-10-31 | 숭실대학교산학협력단 | 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치 |
KR101682508B1 (ko) | 2010-10-13 | 2016-12-07 | 삼성전자주식회사 | 라우팅 장치 및 네트워크 장치 |
US9998545B2 (en) * | 2011-04-02 | 2018-06-12 | Open Invention Network, Llc | System and method for improved handshake protocol |
KR102014118B1 (ko) | 2012-10-19 | 2019-08-26 | 삼성전자주식회사 | Axi 기반 네트워크 백본 시스템의 서브채널방식의 채널 관리 방법 및 장치 |
CN104137083B (zh) | 2012-12-28 | 2018-08-28 | 松下知识产权经营株式会社 | 接口装置及存储器总线系统 |
US20150103822A1 (en) * | 2013-10-15 | 2015-04-16 | Netspeed Systems | Noc interface protocol adaptive to varied host interface protocols |
GB2519349B (en) | 2013-10-18 | 2018-06-27 | Stmicroelectronics Grenoble2 Sas | Method and apparatus for supporting the use of interleaved memory regions |
CN105786741B (zh) * | 2014-12-25 | 2023-05-23 | 锐迪科(重庆)微电子科技有限公司 | 一种soc高速低功耗总线及转换方法 |
CN105095150B (zh) * | 2015-08-14 | 2018-03-02 | 中国电子科技集团公司第五十八研究所 | 一种支持片上网络的网络接口 |
CN108075989B (zh) * | 2016-11-11 | 2021-05-28 | 南京南瑞继保电气有限公司 | 一种基于可扩展协议的负载均衡网络中间件实现方法 |
KR20190108001A (ko) * | 2018-03-13 | 2019-09-23 | 한국전자통신연구원 | 네트워크온칩 및 이를 포함하는 컴퓨팅 장치 |
CN110196824B (zh) * | 2018-05-31 | 2022-12-09 | 腾讯科技(深圳)有限公司 | 实现数据传输的方法及装置、电子设备 |
CN114902619B (zh) * | 2019-12-31 | 2023-07-25 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN111555901B (zh) * | 2020-03-16 | 2022-08-12 | 中国人民解放军战略支援部队信息工程大学 | 灵活支持混合总线协议的芯片配置网络系统 |
CN116016698B (zh) * | 2022-12-01 | 2024-04-05 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7093028B1 (en) * | 1999-12-15 | 2006-08-15 | Microsoft Corporation | User and content aware object-based data stream transmission methods and arrangements |
US7707305B2 (en) * | 2000-10-17 | 2010-04-27 | Cisco Technology, Inc. | Methods and apparatus for protecting against overload conditions on nodes of a distributed network |
US6904408B1 (en) * | 2000-10-19 | 2005-06-07 | Mccarthy John | Bionet method, system and personalized web content manager responsive to browser viewers' psychological preferences, behavioral responses and physiological stress indicators |
US7072650B2 (en) * | 2000-11-13 | 2006-07-04 | Meshnetworks, Inc. | Ad hoc peer-to-peer mobile radio access system interfaced to the PSTN and cellular networks |
JP2003216343A (ja) * | 2002-01-22 | 2003-07-31 | Mitsubishi Electric Corp | マイクロコンピュータシステムおよびそのデータアクセス方法 |
US7925203B2 (en) * | 2003-01-22 | 2011-04-12 | Qualcomm Incorporated | System and method for controlling broadcast multimedia using plural wireless network connections |
US8020163B2 (en) * | 2003-06-02 | 2011-09-13 | Interuniversitair Microelektronica Centrum (Imec) | Heterogeneous multiprocessor network on chip devices, methods and operating systems for control thereof |
GB2406483A (en) * | 2003-09-29 | 2005-03-30 | Nokia Corp | Burst transmission |
KR100601881B1 (ko) * | 2004-01-28 | 2006-07-19 | 삼성전자주식회사 | 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 |
CN1934831B (zh) * | 2004-03-17 | 2010-09-29 | 皇家飞利浦电子股份有限公司 | 通信服务映射的集成电路和方法 |
US7467358B2 (en) * | 2004-06-03 | 2008-12-16 | Gwangju Institute Of Science And Technology | Asynchronous switch based on butterfly fat-tree for network on chip application |
US7143221B2 (en) * | 2004-06-08 | 2006-11-28 | Arm Limited | Method of arbitrating between a plurality of transfers to be routed over a corresponding plurality of paths provided by an interconnect circuit of a data processing apparatus |
US7254658B2 (en) * | 2004-06-08 | 2007-08-07 | Arm Limited | Write transaction interleaving |
ATE421823T1 (de) * | 2004-08-12 | 2009-02-15 | Koninkl Philips Electronics Nv | Integrierte schaltung und verfahren zur paketvermittlungssteuerung |
GB2426604B (en) * | 2005-05-26 | 2010-07-14 | Advanced Risc Mach Ltd | Interconnect logic for a data processing apparatus |
-
2005
- 2005-10-12 KR KR20050096105A patent/KR100675850B1/ko not_active IP Right Cessation
-
2006
- 2006-05-16 US US11/434,188 patent/US20070115939A1/en not_active Abandoned
- 2006-09-26 EP EP20060121291 patent/EP1775896B1/en not_active Expired - Fee Related
- 2006-09-27 JP JP2006261771A patent/JP4477613B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8638665B2 (en) | 2008-04-30 | 2014-01-28 | Nec Corporation | Router, information processing device having said router, and packet routing method |
WO2009133918A1 (ja) | 2008-04-30 | 2009-11-05 | 日本電気株式会社 | ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法 |
JP2009289264A (ja) * | 2008-05-30 | 2009-12-10 | Intel Corp | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
JP4668331B2 (ja) * | 2008-05-30 | 2011-04-13 | インテル コーポレイション | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
CN101488923B (zh) * | 2009-01-08 | 2011-07-20 | 浙江大学 | 一种片上网络数据包编码优化的实现方法 |
JP5488589B2 (ja) * | 2009-03-24 | 2014-05-14 | 日本電気株式会社 | ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム |
WO2010110289A1 (ja) * | 2009-03-24 | 2010-09-30 | 日本電気株式会社 | ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム |
US8848703B2 (en) | 2011-01-13 | 2014-09-30 | Kabushiki Kaisha Toshiba | On-chip router and multi-core system using the same |
US9042391B2 (en) | 2012-03-16 | 2015-05-26 | Kabushiki Kaisha Toshiba | Information processing device |
JP2017521788A (ja) * | 2014-07-07 | 2017-08-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | インターバス通信のブリッジング |
CN108733529A (zh) * | 2017-04-19 | 2018-11-02 | 龙芯中科技术有限公司 | Axi交叉开关的间插功能的验证方法与装置 |
CN108733529B (zh) * | 2017-04-19 | 2021-08-10 | 龙芯中科技术股份有限公司 | Axi交叉开关的间插功能的验证方法与装置 |
JP2021515453A (ja) * | 2018-02-23 | 2021-06-17 | ザイリンクス インコーポレイテッドXilinx Incorporated | 複数のインターフェース通信プロトコルに適合するプログラマブルNoC |
JP7308215B2 (ja) | 2018-02-23 | 2023-07-13 | ザイリンクス インコーポレイテッド | 複数のインターフェース通信プロトコルに適合するプログラマブルNoC |
Also Published As
Publication number | Publication date |
---|---|
JP4477613B2 (ja) | 2010-06-09 |
US20070115939A1 (en) | 2007-05-24 |
EP1775896A1 (en) | 2007-04-18 |
EP1775896B1 (en) | 2010-01-13 |
KR100675850B1 (ko) | 2007-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4477613B2 (ja) | AXIプロトコルを適用したNoCシステム | |
JP4368371B2 (ja) | AXIが適用されたNoCルータとNI、NoCシステム、及びそのインターリーブ方法 | |
TWI406133B (zh) | 資料處理設備及資料傳送方法 | |
KR101077900B1 (ko) | 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치 | |
KR100290942B1 (ko) | 유니버설 시리얼 버스 디바이스 내부로 및 외부로 데이터를 송신 및 수신하기 위한 장치 및 방법 | |
JP5280135B2 (ja) | データ転送装置 | |
JP4044523B2 (ja) | 拡張タイプ/拡張長さフィールドを有するパケットヘッダを利用したコンピュータシステムにおけるエージェント間の通信トランザクションタイプ | |
US8571033B2 (en) | Smart routing between peers in a point-to-point link based system | |
US7606933B2 (en) | Shared memory and high performance communication using interconnect tunneling | |
US20050174877A1 (en) | Bus arrangement and method thereof | |
US20050132089A1 (en) | Directly connected low latency network and interface | |
US10104006B2 (en) | Bus interface apparatus, router, and bus system including them | |
JP2008510338A (ja) | パケット交換制御用の集積回路及び方法 | |
US9274586B2 (en) | Intelligent memory interface | |
US8885673B2 (en) | Interleaving data packets in a packet-based communication system | |
US20040017813A1 (en) | Transmitting data from a plurality of virtual channels via a multiple processor device | |
Dittia et al. | Catching up with the networks: host I/O at gigabit rates | |
KR20220135562A (ko) | 메모리 액세스를 위한 직렬 통신 방법 및 시스템 | |
WO2006048826A1 (en) | Integrated circuit and method for data transfer in a network on chip environment | |
Esparza et al. | Transitioning applications from CAN 2.0 to CAN FD | |
JP5906078B2 (ja) | データ転送装置及びデータ転送方法 | |
US8356124B1 (en) | Method and system for processing packet transfers | |
JP5282124B2 (ja) | パケット転送装置およびパケット転送方法 | |
JP2013130952A (ja) | データ転送装置及びデータ転送方法 | |
JP2002247039A (ja) | ネットワークインターフェース装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |