JP2007110706A - AXIプロトコルを適用したNoCシステム - Google Patents

AXIプロトコルを適用したNoCシステム Download PDF

Info

Publication number
JP2007110706A
JP2007110706A JP2006261771A JP2006261771A JP2007110706A JP 2007110706 A JP2007110706 A JP 2007110706A JP 2006261771 A JP2006261771 A JP 2006261771A JP 2006261771 A JP2006261771 A JP 2006261771A JP 2007110706 A JP2007110706 A JP 2007110706A
Authority
JP
Japan
Prior art keywords
packet
data
channel
flit
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006261771A
Other languages
English (en)
Other versions
JP4477613B2 (ja
Inventor
Hangaku Lee
範 學 李
Oui Serg Kim
義 錫 金
Soyu Rin
相 祐 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007110706A publication Critical patent/JP2007110706A/ja
Application granted granted Critical
Publication of JP4477613B2 publication Critical patent/JP4477613B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/109Integrated on microchip, e.g. switch-on-chip
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/251Cut-through or wormhole routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】Multiple outstanding address機能、データインターリーブ機能、データリオーダリング機能だけではなく、WSTRB(Write strobes)の支援が可能になり、待ち時間が短く帯域活用能力が高くなるAXIプロトコルを適用したNoCシステムを提供する。
【解決手段】データの読み込みと書き込みが可能で1つのチップの中に設置された複数のIPと、複数のIPを連結してデータを転送するルータと、各IPとルータとの間に設置され、各IPとルータとの間で転送されるデータを処理し、IPから提供されたバースト単位のデータを少なくとも1つのパケットに分割するNI(Network Interface)とを含む。
【選択図】図2

Description

本発明は、AXIプロトコルを適用したNoCシステムに関し、より詳細にはAXIプロトコルをNoCに適用しつつデータを幾つかのパケットに分割して転送できるようにすることで、AXIプロトコルの多様な機能が支援でき帯域活用能力を向上させることができるAXIプロトコルを適用したNoCシステムに関する。
コンピューター、通信、放送などが次第に統合されるコンバージェンス化に伴い、既存のASIC(Application Specific IC:注文型半導体)とASSP(Application Specific Standard Product:特定用途の標準製品)の需要がSoC(System on Chip)へと変換されつつある。また、IT(Information Technology)機器の軽薄短小化及び高機能化の傾向もSoC産業を促進させる要因となっている。
SoCとは、既存の色々な機能を有する複雑なシステムを1つのチップで具現した技術集約的な半導体技術である。SoCの現実化のために多くの技術が研究されており、特にチップの中に内在している色々な知能素子(Intellectual Property:IP)を連結する方案が非常に重要な事項として台頭している。
IPを連結するための技術としてはバスを基盤とした連結方式が主に採用されている。しかし、バス構造においては、特定のIPがバスを使っていれば他のIPはバスを使うことができない。従って、チップの集積度が高くなりIP間に流れる情報量が急激に増加することにより、拡張性を支援しないバス構造を用いたSoCは構造的な限界に到達する。
このようなバス構造を用いたSoCの構造的な限界を解消するための方案として、一般的なネットワーク技術をチップの中に応用してIPを連結する方式であるNoC(Networks on Chip)技術が新しく提示された。
一方、SoC内のIP連結及び管理のための標準バス規格としてARM社のAMBA(Advanced Microcontroller Bus Achitecture)がある。AMBAのバスタイプとしては、AHB(Advanced High−Performance Bus)、APB(Advanced Peripheral Bus)、AXI(Advanced eXtensible Interface)が挙げられる。このうち、AXIは、IPのインターフェースプロトコルであって、Multiple outstanding address機能とデータインターリーブ(Data interleaving)機能などの進歩した機能を含む。
Multiple outstanding address機能は、バスのアドレスラインとデータラインを介して情報が提供されるとき、各データの転送と同時にアドレスラインを介して各データに対するアドレスを一回だけ転送することで、複数のアドレスを転送する間に発生する空いている転送時間を活用できるようにする機能である。データインターリーブ機能は、幾つかのマスターが1つのスレーブにデータを転送するとき、スレーブ端にてデータの混合を可能にすることで、帯域幅をより効率的に使用でき、待ち時間の側面でも有利である。
前述の機能を有するAXIをNoCの各IPとスイッチとの間のインターフェースプロトコルとして使ってAXI機能をNoCに具現する場合、バスの特性によってSoCで発生する構造的な限界が克服できるので、IP間のデータを転送するときその速度や再使用性の向上が期待できる。
これに対し、フィリップスが発表した論文である「An Efficient On−Chip NI Offering Guaranteed Services、Shared−Memory Abstraction、and Flexible Network Configuration」Jan.2005 IEEE Transactions on Computer−Aided Design of Integrated Circuits and System by Philipsでは、AXIを適用させたNoCのNI(Network Interface)とパケットフォーマットについて提案している。
しかし、フィリップスの論文はAXIを支援するための装置を概念的にのみ説明しており、またNoCとIPとの間の接続がAXIを用いて行われることに対してのみ重点的に説明している。そして、1つのバーストを1つのパケットに製造して転送することで、AXIの多様な機能、例えばMultiple outstanding address機能、データインターリーブ機能、データリオーダリング機能の支援が不可能であるのみならず、WSTRB(Write strobes)の支援も不可能である。また、1つのバーストを1つのパケットに変換するとき、バーストのサイズが大きければ大きいほどバーストをパケットに変換するための待ち時間が長くなるので帯域活用能力が低くなる。
従って、NoCシステムにAXIを適用させるとき、AXIの本来の機能を全て支援できる方法を模索する必要がある。
「An Efficient On−Chip NI Offering Guaranteed Services、Shared−Memory Abstraction、and Flexible Network Configuration」Jan.2005 IEEE Transactions on Computer−Aided Design of Integrated Circuits and System by Philips
本発明は前述の問題点を解決するために提出されたもので、本発明の目的は、AXIプロトコルをNoCに適用しつつデータを幾つかのパケットに分割して転送できるようにすることで、AXIプロトコルの多様な機能が支援でき帯域活用能力を向上させることができるAXIプロトコルを適用したNoCシステムを提供することにある。
前述の目的を達成するための本発明の構成は、データの読み込みと書き込みが可能で1つのチップの中に設置された複数のIPと、前記複数のIPを連結してデータを転送するルータと、前記各IPとルータとの間に設置され、前記各IPとルータとの間で転送されるデータを処理し、前記各IPから提供されたバースト単位のデータを少なくとも1つのパケットに分割するNI(Network Interface)とを含むことを特徴とする。
前記NIは、前記IPから提供されたデータをパケット化するかパケットをデータに変換するパケット発生器と、前記パケット発生器から発生されたパケットを転送が容易な形態であるフリットに変換するか前記フリットをパケットに変換するフリット発生器とを含むことが好ましい。
前記パケット発生器は、前記IPとNIとが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、前記データが前記IPとNIとを連結する複数のチャネルのうちいずれのチャネルを介して転送されるものかを確認するためのチャネル確認部と、前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、前記ルータから提供されたパケットを元のデータに復元するデパケット部と、前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファとを含むことができる。
前記ハンドシェークチェック部は、前記IPとNIとの間でデータを転送するとき、前記IPとNIのデータが転送できるか否かを示す有効ハンドシェーク信号と準備ハンドシェーク信号とを発生させることができる。
前記ハンドシェークチェック部は、前記IPからNIにデータを転送するとき、前記IPのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記NIのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることができる。
前記ハンドシェークチェック部は、前記NIからIPにデータを転送するとき、前記NIのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記IPのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることができる。
前記チャネル確認部は、前記データとパケットに含まれた情報に応じて、前記データとパケットがWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルのうちいずれのチャネルを介して転送するかを判断することができる。
前記パケット部は、前記チャネル確認部にて確認されたチャネルと、前記IPから提供されたデータに応じて、前記ARチャネルを介して転送される読み込み要請パケット、前記WAチャネルを介して転送される書き込み要請パケット、前記Rチャネルを介して転送される読み込みパケット、前記Wチャネルを介して転送される書き込みパケット、前記Bチャネルを介して転送される書き込み応答パケットのうちいずれか1つを生成することができる。
前記読み込み要請パケットと書き込み要請パケットは、パケットタイプ、送信者情報、データ長さ、データサイズ、データタイプ、ロック設定の有無、キャッシュメモリの使用可否、セキュリティレベルなどに関する情報のうち少なくとも1つを含むヘッダと、前記読み込み要請パケットの場合には読み込みメモリアドレスが含まれ、前記書き込み要請パケットの場合には書き込みメモリアドレスが含まれるペイロードとを含むことができる。
前記読み込みパケットは、パケットタイプ、読み込み対象のIP情報、前記読み込み要請パケットが正常に転送されたか否か、最後のバーストであるか否かなどの情報のうち少なくとも1つを含むヘッダと、読み込みデータが含まれるペイロードとを含むことができる。
前記書き込みパケットは、パケットタイプ、書き込み対象のIP情報、WSTRB情報、最後のバーストであるか否かに対する情報のうち少なくとも1つを含むヘッダと、書き込みデータが含まれるペイロードとを含むことができる。
前記読み込み応答パケットは、パケットタイプ、応答IPの情報、要請を受諾したか否かなどの情報のうち少なくとも1つを含むヘッダを含むことができる。
前記フリット発生器は、前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換させるアドレスデコーダと、前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、前記ルータから提供されたフリットをパケットに変換させるデフリット部と、前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファとを含むことができる。
本発明によると、NoCシステムにおいて、Multiple outstanding address機能、データインターリーブ機能、データリオーダリング機能だけではなく、WSTRB(Write strobes)の支援が可能になる。また、待ち時間も短くなり帯域活用能力が高くなる。
以下、添付の図面に基づいて本発明の好適な実施形態について詳述する。
本詳細説明では、チップの中の各IPを便宜上、データ書き込み及び読み込みの主体となるIPと客体となるIPに区分し、主体となるIPをAXIマスターと呼び、客体となるIPをAXIスレーブと呼ぶ。AXIマスターとAXIスレーブはNoCルータを介してデータを転送し、AXIマスターとNoCルータとの間、NoCルータとAXIスレーブとの間にはそれぞれネットワークインターフェース(NI)が設置されている。
図1は、本発明に係るNIとルータとの間の関係を示すブロック図である。同図に示すように、NI10はパケット発生器20とフリット発生器30とを含み、パケット発生器20とフリット発生器30との間ではパケットが交換され、NI10とNoCルータ40との間ではフリットが交換される。
一方、NI10とAXIマスター、NI10とAXIスレーブは5つのチャネルで連結されており、各チャネルはWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルである。
AXIマスターはAXIスレーブからデータを書き込むため、まずWAチャネルを介してデータ書き込みを要請するパケットを提供し、Bチャネルを介してAXIスレーブからデータ書き込みを許容するパケットが提供されると、Wチャネルを用いてデータをAXIスレーブに提供する。一方、データを読み込む場合、AXIマスターはARチャネルを用いてAXIスレーブにデータ読み込みを要請し、AXIスレーブではRチャネルを用いてAXIマスターにデータを提供する。
図2は、かかる各チャネルと連結されパケットを転送し、本発明に係るAXIプロトコルを適用したNoCシステムのNIブロック図を示している。
NI10のパケット発生器20は、AXIマスターとNoCルータ40、NoCルータ40とAXIスレーブとの間で転送されるパケットを処理し、フリット発生器30はパケット発生器20でのパケットをフリットに変換するかフリットをパケットに変換する。このようなNI10はAXIマスター側とAXIスレーブ側に同一の構造で設置される。
パケット発生器20は、ハンドシェークチェック部21、チャネル確認部27、パケット部23、パケットバッファ25、デパケット部29を含む。
ハンドシェークチェック部21は、有効ハンドシェーク(VALID Handshake)信号と準備ハンドシェーク(READY Handshake)信号を生成し、前述の5つのチャネル全てはデータを転送して情報を制御するために、同一の有効ハンドシェーク信号と準備ハンドシェーク信号を使用する。ハンドシェークチェック部21ではパケットバッファ25の容量をチェックし、パケットが保存できるか否かを判断して有効ハンドシェーク信号又は準備ハンドシェーク信号を発生させる。
ハンドシェークチェック部21は、AXIマスターからNI10にデータを転送するとき、AXIマスターがデータを転送したか否かに応じて有効ハンドシェーク信号を変化させ、NI10のパケットバッファ25の状態に応じて準備ハンドシェーク信号を変化させる。この時、ハンドシェークチェック部21は、AXIマスターからデータが転送されると有効ハンドシェーク信号をハイにし、NI10のパケットバッファ25のデータの保存が可能であれば準備ハンドシェーク信号をハイにする。
また、ハンドシェークチェック部21は、NI10からAXIマスターにデータを転送するとき、NI10がデータを転送したか否かに応じて有効ハンドシェーク信号を変化させ、AXIマスターのデータ受信が可能であれば準備ハンドシェーク信号を変化させる。
従って、有効ハンドシェーク信号と準備ハンドシェーク信号が両方ともハイになる時にのみデータ又は制御情報の転送が行われる。
チャネル確認部27はNI10に連結された各チャネルを介して入力されたデータがいずれのチャネルから入力されたものかを把握してパケット部23に提供する。即ち、チャネル確認部27は、各チャネルから入力された情報に応じて、WAチャネル、Wチャネル、Bチャネル、ARチャネル、Rチャネルのうちいずれの1つから提供されたものであることを判断する。例えば、入力されたデータにロック設定の有無(AxLOCK)、キャッシュメモリの使用可否(AxCACHE)、セキュリティレベル(AxPROT)などに関する情報が含まれている場合、チャネル確認部27は該当データがWAチャネル又はARチャネルから提供されたものと判断する。そして、チャネル確認部27は、読み込み要請パケットが正常に転送されたか否か(RRESP)が含まれたデータはRチャネルから提供されたものと判断し、WSTRBのビットが含まれたデータはWチャネルから提供されたものと判断し、要請を受諾したか否か(BRESP)が含まれたデータはBチャネルから提供されたものと判断する。
パケット部23では、各チャネルのうちいずれの1つから入力されたデータとチャネル確認部27にて確認されたチャネルを用いて、図3A〜図3Dに示されたパケットを生成する。パケット部23ではチャネル確認部27にて確認されたチャネルの種類に応じて各パケットのヘッダに含まれたパケットタイプを決定し、提供されたデータを加工してそれぞれのパケットを生成し、後述する図4〜図7に開示している条件に応じて1つのバーストのデータを1つ又はその以上のパケットに生成することができる。
図3A〜図3Dは、各チャネルを介して転送されるパケットの構造を示す図面である。
図3Aは、WAチャネルとARチャネルを介して転送される読み込み要請パケットと書き込み要請パケットの構造を示す図面である。読み込み要請パケットと書き込み要請パケットは同一の形態で構成され、ヘッダにはパケットタイプ(Type)、送信者ID(AxID)、データ長さ(AxLEN)、データサイズ(AxSIZE)、データタイプ(AxBURST)、ロック(LOCK)設定の有無(AxLOCK)、キャッシュメモリの使用可否(AxCACHE)、セキュリティレベル(AxPROT)などに関する情報が含まれており、ペイロードには読み込み又は書き込みメモリアドレスが含まれる。ここで、パケットタイプ(Type)は読み込み要請パケット、書き込み要請パケット、読み込みパケット、書き込みパケット、書き込み応答パケットのうちの1つを示し、ロック設定の有無(AxLOCK)は、特定のAXIマスターやAXIスレーブのみがパケットを受けるようにロックが設定されているか否かを示す。キャッシュメモリの使用可否(AxCACHE)はメモリ以外のキャッシュメモリが使えるか否かを示し、セキュリティレベル(AxPROT)は該当パケットを保護するか否かと、パケットを保護するためのセキュリティレベルを表示する。
図3Bは、Rチャネルを介して転送される読み込みパケットの構造を示す図面である。パケットのヘッダにはパケットタイプ(Type)、AXIマスターの要請に応じて読み込み処理を行うAXIスレーブのID(RID)、読み込み要請パケットが正常に転送されたか否か(RRESP)、最後のバーストであるか否かを確認する確認用情報(End of Burst)が含まれている。ここで、RRESPは読み込み要請パケットが正常に転送されたか、スレーブエラーが発生したか、アドレスエラーが発生したか否かを示す。読み込みパケットのペイロードには読み込みデータが含まれる。
図3Cは、Wチャネルを介して転送される書き込みパケットの構造を示す図面である。書き込みパケットのヘッダは、パケットタイプ(Type)、書き込み対象のAXIスレーブのID(WID)、WSTRBのビット(WSTRB)、最後バーストの確認用情報(End of Burst)を含み、ペイロードには書き込みデータが含まれる。
図3Dは、Bチャネルを介して転送される読み込み応答パケットの構造を示す図面である。読み込み応答パケットはヘッダのみ有し、ヘッダにはパケットタイプ、応答したAXIスレーブのID(BID)、要請受諾可否(BRESP)などの情報が含まれている。
デパケット部29はフリット発生器30からパケットを提供され、提供されたパケットを処理してAXIマスター又はAXIスレーブで提供した本来のデータの形態に復元する。デパケット部29は復元されたデータをチャネル確認部27に提供する。
パケットバッファ25はパケット部23にて生成されたパケットを保存するか、フリット発生器30から提供されたパケットを保存する。
一方、フリット発生器30は、アドレスデコーダ31、フリット部33、デフリット部37、フリットバッファ35を含む。
アドレスデコーダ31はメモリアドレスとネットワークアドレスを相互変換する役割をする。パケット発生器20からパケットがフリット発生器30に提供されると、アドレスデコーダ31はパケットに含まれたメモリアドレスをネットワークアドレスに変換し、ルータ40からNI10にフリットが提供される場合、アドレスデコーダ31はフリットに含まれたネットワークアドレスをメモリアドレスに変換する。
フリット部33は、変換されたアドレスを有するパケットを提供され、図3Eに示されたようなフリットを形成する。同図に示すように、フリットは、ヘッダフリット、データフリット、テイルフリットを含み、各フリットのヘッダにはヘッダフリット、データフリット、テイルフリットであることを示すビットが含まれる。このうち、ヘッダフリットには宛先アドレスをXY座標にて表示した8ビットのアドレス情報が含まれ、データフリットとテイルフリットにはデータが含まれる。
デフリット部37は、NoCルータ40から提供されたフリットをパケット発生器20にて生成されたパケットの形態に復元し、復元されたパケットはパケット発生器20に提供される。
フリットバッファ35は、フリット部33にて生成されたフリットを保存するか、NoCルータ40から提供されたフリットを保存する。
前述の構成によるNI10を用いてデータを転送する過程は次の通りである。
まず、AXIマスターからWAチャネル、Wチャネル、ARチャネルのうち1つを用いて書き込み要請データ、書き込みデータ、読み込み要請データをNI10に転送すると、NI10のパケット発生器20とフリット発生器30ではデータを処理してパケットとフリットを生成する。
パケット発生器20のハンドシェークチェック部21では、AXIマスターからの信号とパケットバッファ25の残存容量を確認してデータが転送できるか否かを判断する。判断結果、AXIマスターとNIが両方ともデータの伝送が可能であれば、ハンドシェークチェック部21では有効ハンドシェーク信号と準備ハンドシェーク信号をハイにする。その後、チャネル確認部27ではデータが5つのチャネルのうちいずれのチャネルから提供されたものかを確認してチャネルに対する情報をパケット部23に提供する。パケット部23では、チャネルと提供されたデータに応じて、図3A〜図3Dに示されたようなパケットを生成し、この時、データの1つのバースト(Burst)に対して1つ以上のパケットが生成される。生成されたパケットはパケットバッファ25に一時保存された後、フリット発生器30に転送される。
フリット発生器30のアドレスデコーダ31では、パケット内に含まれたメモリアドレスをネットワークアドレスに変換し、フリット部33では、パケットを転送しやすいフリットの形態に変換する。この時、フリットはヘッダフリット、データフリット、テイルフリットのうちヘッダフリットのみ形成されるか、それぞれのフリットが全て形成され得る。生成されたフリットはフリットバッファに保存される。
フリットバッファ35に保存されたフリットはNoCルータ40に転送され、NoCルータ40に到達したフリットはまたNI10を介してAXIスレーブに転送される。この時、AXIスレーブ側のNIではAXIマスター側のNI10とは反対の過程が行われる。
AXIスレーブ側のNI10にフリットが入力されると、フリット発生器30のフリットバッファ35にフリットが保存され、デフリット部37ではフリットをまたパケットの状態に復元する。そして、アドレスデコーダ31ではネットワークアドレスをメモリアドレスに変換してデパケット部29に提供する。復元されたパケットはパケット発生器20に転送されパケットバッファ25に保存される。パケット発生器20のデパケット部29はパケットを元のデータの状態に変換し、チャネル確認部27ではチャネルを確認してその情報をデパケット部29に提供する。デバケット部29で復元されたデータは確認されたチャネルを介してAXIマスターに提供される。
このようにAXIを適用したNI10を備えたNoCシステムでは、前述した構造のNI10を具現することにより、データを転送するときに次のような各実施形態の具現か可能になる。
図4Aは、本発明の第1実施形態に係るNoCシステムでのデータの処理過程を示すブロック図である。
同図に示すように、AXIマスター5から1つのバーストのデータを転送すると、データの性格に適合したチャネルを介してデータがNI10に提供される。NI10では前述の過程を経てデータをパケットに変換し、この時、1つのバーストのデータが1つのパケットに変換される。こうして生成されたパケットがNoCルータ40に提供されると、NoCルータ40では幾つかのAXIマスター5から入力されたパケットを順にAXIスレーブ側のNI10に転送する。
こうした転送過程での各信号は、図4Bに示すように、1つのバーストが転送される最中に有効(VALID)ハンドシェーク信号と準備(READY)ハンドシェーク信号が両方ともハイとして出力されているので、1つのバーストを1つのパケットに変換することができる。パケットバーストの転送が完了すると、WLAST信号をハイにする。
図4の実施形態は、1つのバーストを1つのパケットに変換させた場合に関し、本発明のNoCシステムにおいてもフィリップスの論文と同じく、有効(VALID)ハンドシェーク信号と準備(READY)ハンドシェーク信号が1つのバーストのデータが転送される最中にハイである場合は、1つのバーストのデータを1つのパケットに変換して転送することができる。
図5Aは、本発明の第2実施形態に係るNoCシステムにおいてバーストを分割する場合を示すブロック図である。
AXIマスター5からデータを転送すると、NI10のハンドシェークチェック部21ではパケットバッファ25の残存容量をチェックし、AXIマスター5でデータが転送できるか否かをチェックする。チェック結果、AXIマスター5とNI10が両方ともデータが転送できる場合、ハンドシェークチェック部21では有効ハンドシェーク信号と準備ハンドシェーク信号をハイにしてデータを転送する。このようにデータを転送するうち、AXIマスター5からデータが転送できない状態になる場合、ハンドシェークチェック部21では有効ハンドシェーク信号をローにする。そして、有効ハンドシェーク信号がローになると、パケット部23では今までのデータをパケットに生成し、また有効ハンドシェーク信号がハイになると、データの転送を受けパケットを生成する。
これにより、図5Bに示すように、有効ハンドシェーク信号がハイからローに、またハイに変わる場合、図5Cに示すように、1つのバーストのデータが2つのパケットに生成される。もし有効ハンドシェーク信号が変更する回数が多くなるとパケット数も共に増加されることは勿論のことである。
図6は、本発明の第3実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。
AXIマスター5から転送するデータがSPARSEデータである場合、通信規約によりWSTRBE機能が行われ、図6のWSTRBEの信号において信号が反転される部分は任意のWRITE STROBESから他のWRITE STROBESに変わったことを示す。このようにWRITE STROBESが変わるとき、データを分割してパケットを別途で生成することができる。
これにより、図5Aに示すように、NI10にて1つのバーストのデータが複数のパケットに分割されNoCルータ40に転送される。
図7は、本発明の第4実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。
同図に示すように、有効ハンドシェーク信号はハイを維持している状態で準備ハンドシェーク信号がハイからローに変わると、即ち、AXIマスター5ではデータの転送が行われている最中に、NI10のパケットバッファ25の残存容量がない場合、パケット部23は今まで転送されたデータをパケットに生成する。それから、準備ハンドシェーク信号がハイに変わると、データを受信して他のパケットを生成する。
図8は、本発明のNoCシステムにおいてデータを転送するときAXIスレーブ側でデータを処理する過程を示すシステム構成図である。
図5〜図7の実施形態により1つのバーストのデータが複数のパケットに分割され転送されると、図8に示すように、NoCルータ40ではAXIスレーブ105側のNI110にパケットを転送する。AXIスレーブ105側のNI110では各パケットをデータに復元し、幾つかのパケットに分かれたデータは1つのバーストに生成してAXIスレーブ105に転送する。
このように、本AXIプロトコルを適用したNoCシステムにおいては、図4〜図7に示すような転送環境の変化に応じて1つのバーストのデータを複数のパケットに分割して転送することができる。これにより、従来のフィリップスの論文において1つのバーストのデータを1つのパケットに生成して転送するときとは異なって、Multiple outstanding address機能、データインターリーブ機能、データリオーダリング機能だけではなく、WSTRB(Write strobes)の支援が可能になる。また、1つのバーストを複数のパケットに分割することで、転送のための待ち時間が短くなり帯域活用能力が高くなる。
本発明に係るNIとルータとの間の関係を示すブロック図である。 本発明に係るAXIプロトコルを適用したNoCシステムのNIブロック図である。 各チャネルを介して転送されるパケットの構造を示す図面である。 各チャネルを介して転送されるパケットの構造を示す図面である。 各チャネルを介して転送されるパケットの構造を示す図面である。 各チャネルを介して転送されるパケットの構造を示す図面である。 各チャネルを介して転送されるパケットの構造を示す図面である。 本発明の第1実施形態に係るNoCシステムにおいてデータの処理過程を示すシステム構成図である。 図4Aの処理過程において発生する信号図である。 本発明の第2実施形態に係るNoCシステムにおいてバーストを分割する場合を示すシステム構成図である。 図5Aの実施形態に係る信号図である。 本発明の第3実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。 本発明の第4実施形態に係るNoCシステムにおいてバーストを分割する場合を示す信号図である。 本発明のNoCシステムにおいてデータを転送するときAXIスレーブ側でデータを処理する過程を示すシステム構成図である。

Claims (17)

  1. データの読み込みと書き込みが可能で1つのチップの中に設置された複数のIP(Intellectual Property)と、
    前記複数のIPを連結してデータを転送するルータと、
    前記各IPとルータとの間に設置され、前記各IPとルータとの間で転送されるデータを処理し、前記各IPから提供されたバースト単位のデータを少なくとも1つのパケットに分割し、前記各IPに対してそれぞれ対応される複数のNI(Network Interface)と、
    を含むことを特徴とするAXIプロトコルを適用したNoC(Networks on Chip)システム。
  2. 前記NIは、
    前記IPから提供されたデータをパケット化するかパケットをデータに変換するパケット発生器と、
    前記パケット発生器から発生されたパケットを転送が容易な形態であるフリットに変換するか前記フリットをパケットに変換するフリット発生器と、
    を含むことを特徴とする請求項1に記載のAXIプロトコルを適用したNoCシステム。
  3. 前記パケット発生器は、
    前記各IPと前記各IPに対応するNIとが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、
    前記データが前記各IPと前記各IPに対応されるNIとを連結する複数のチャネルのうちいずれのチャネルを介して転送されるかを確認するためのチャネル確認部と、
    前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、
    前記ルータから提供されたパケットを元のデータに復元するデパケット部と、
    前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファと、
    を含むことを特徴とする請求項2に記載のAXIプロトコルを適用したNoCシステム。
  4. 前記ハンドシェークチェック部は、前記各IPと前記IPに対応するNIとの間でデータを転送するとき、前記IPとNIのデータが転送できるか否かを示す有効ハンドシェーク信号と準備ハンドシェーク信号とを発生することを特徴とする請求項3に記載のAXIプロトコルを適用したNoCシステム。
  5. 前記ハンドシェークチェック部は、前記各IPから前記IPに対応されるNIにデータを転送するとき、前記各IPのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記各IPに対応される前記NIのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることを特徴とする請求項4に記載のAXIプロトコルを適用したNoCシステム。
  6. 前記ハンドシェークチェック部は、前記NIからIPにデータを転送するとき、前記NIのデータが転送できるか否かに応じて有効ハンドシェーク信号を変化させ、前記IPのデータが転送できるか否かに応じて準備ハンドシェーク信号を変化させることを特徴とする請求項4に記載のAXIプロトコルを適用したNoCシステム。
  7. 前記チャネル確認部は、前記データとパケットに含まれた情報に応じて、前記データとパケットがWA(Write Address)チャネル、W(Write data)チャネル、B(Write Response)チャネル、AR(Read Address)チャネル、R(Read Data)チャネルのうちいずれのチャネルを介して転送されるかを判断することを特徴とする請求項3に記載のAXIプロトコルを適用したNoCシステム。
  8. 前記パケット部は、前記チャネル確認部にて確認されたチャネルと、前記IPから提供されたデータに応じて、前記ARチャネルを介して転送される読み込み要請パケット、前記WAチャネルを介して転送される書き込み要請パケット、前記Rチャネルを介して転送される読み込みパケット、前記Wチャネルを介して転送される書き込みパケット、前記Bチャネルを介して転送される書き込み応答パケットのうちいずれか1つを生成することを特徴とする請求項7に記載のAXIプロトコルを適用したNoCシステム。
  9. 前記読み込み要請パケットと書き込み要請パケットは、
    パケットタイプ、送信者情報、データ長さ、データサイズ、データタイプ、ロック設定の有無、キャッシュメモリの使用可否、セキュリティレベルなどに関する情報のうち少なくとも1つを含むヘッダと、
    前記読み込み要請パケットの場合には読み込みメモリアドレスが含まれ、前記書き込み要請パケットの場合には書き込みメモリアドレスが含まれるペイロードと、
    を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。
  10. 前記読み込みパケットは、
    パケットタイプ、読み込み対象IPの情報、前記読み込み要請パケットが正常に転送されたか否か、最後のバーストであるか否かなどの情報のうち少なくとも1つを含むヘッダと、
    読み込みデータが含まれるペイロードと、
    を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。
  11. 前記書き込みパケットは、
    パケットタイプ、書き込み対象IPの情報、WSTRB情報、最後のバーストであるか否かに対する情報のうち少なくとも1つを含むヘッダと、
    書き込みデータが含まれるペイロードと、
    を含むことを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。
  12. 前記読み込み応答パケットは、パケットタイプ、応答IPの情報、要請を受諾したか否かなどの情報のうち少なくとも1つを含むヘッダを有することを特徴とする請求項8に記載のAXIプロトコルを適用したNoCシステム。
  13. 前記フリット発生器は、
    前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換するアドレスデコーダと、
    前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、
    前記ルータから提供されたフリットをパケットに変換するデフリット部と、
    前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファと、
    を含むことを特徴とする請求項2に記載のAXIプロトコルを適用したNoCシステム。
  14. IPから提供されたデータをパケット化するかパケットをデータに変換するパケット発生器と、
    前記パケット発生器から発生されたパケットを転送が容易な形態であるフリットに変換するか前記フリットをパケットに変換するフリット発生器と、
    を含むことを特徴とするAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
  15. 前記パケット発生器は、
    前記各IPと前記各IPに対応するネットワークインターフェース装置とが、データの転送できる状態であるか否かを判断するハンドシェークチェック部と、
    前記データが前記各IPと前記各IPに対応するネットワークインターフェース装置に連結する複数のチャネルのうちいずれのチャネルを介して転送されるかを確認するためのチャネル確認部と、
    前記チャネル確認部から提供されたチャネルと前記IPからのデータを少なくとも1つのパケットにパケット化するパケット部と、
    前記ルータから提供されたパケットを元のデータに復元するデパケット部と、
    前記パケット部からのパケットと、前記ルータからのパケットを保存するパケットバッファと、
    を含むことを特徴とする請求項14に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
  16. 前記パケット部は、前記チャネル確認部にて確認されたチャネルと、前記IPから提供されたデータに応じて、前記ARチャネルを介して転送される読み込み要請パケット、前記WAチャネルを介して転送される書き込み要請パケット、前記Rチャネルを介して転送される読み込みパケット、前記Wチャネルを介して転送される書き込みパケット、前記Bチャネルを介して転送される書き込み応答パケットのうちいずれか1つを生成することを特徴とする請求項15に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
  17. 前記フリット発生器は、
    前記パケット又はフリットに含まれたネットワークアドレスとメモリアドレスを相互変換するアドレスデコーダと、
    前記アドレスデコーダによって変換されたアドレスを有するパケットをフリットに変換するフリット部と、
    前記ルータから提供されたフリットをパケットに変換するデフリット部と、
    前記フリット部からのフリットと、前記ルータからのフリットを保存するフリットバッファと、
    を含むことを特徴とする請求項14に記載のAXIプロトコルを適用したNoCシステムのネットワークインターフェース装置。
JP2006261771A 2005-10-12 2006-09-27 AXIプロトコルを適用したNoCシステム Expired - Fee Related JP4477613B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050096105A KR100675850B1 (ko) 2005-10-12 2005-10-12 AXI 프로토콜을 적용한 NoC 시스템

Publications (2)

Publication Number Publication Date
JP2007110706A true JP2007110706A (ja) 2007-04-26
JP4477613B2 JP4477613B2 (ja) 2010-06-09

Family

ID=37671249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261771A Expired - Fee Related JP4477613B2 (ja) 2005-10-12 2006-09-27 AXIプロトコルを適用したNoCシステム

Country Status (4)

Country Link
US (1) US20070115939A1 (ja)
EP (1) EP1775896B1 (ja)
JP (1) JP4477613B2 (ja)
KR (1) KR100675850B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133918A1 (ja) 2008-04-30 2009-11-05 日本電気株式会社 ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法
JP2009289264A (ja) * 2008-05-30 2009-12-10 Intel Corp システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法
WO2010110289A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム
CN101488923B (zh) * 2009-01-08 2011-07-20 浙江大学 一种片上网络数据包编码优化的实现方法
US8848703B2 (en) 2011-01-13 2014-09-30 Kabushiki Kaisha Toshiba On-chip router and multi-core system using the same
US9042391B2 (en) 2012-03-16 2015-05-26 Kabushiki Kaisha Toshiba Information processing device
JP2017521788A (ja) * 2014-07-07 2017-08-03 ザイリンクス インコーポレイテッドXilinx Incorporated インターバス通信のブリッジング
CN108733529A (zh) * 2017-04-19 2018-11-02 龙芯中科技术有限公司 Axi交叉开关的间插功能的验证方法与装置
JP2021515453A (ja) * 2018-02-23 2021-06-17 ザイリンクス インコーポレイテッドXilinx Incorporated 複数のインターフェース通信プロトコルに適合するプログラマブルNoC

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518813B1 (ko) * 2003-02-15 2005-10-05 삼성전자주식회사 패킷 메모리 관리 장치를 가지는 패킷 포워딩 시스템 및 그의 동작방법
KR100653087B1 (ko) * 2005-10-17 2006-12-01 삼성전자주식회사 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법
US20080005402A1 (en) * 2006-04-25 2008-01-03 Samsung Electronics Co., Ltd. Gals-based network-on-chip and data transfer method thereof
FR2904445B1 (fr) * 2006-07-26 2008-10-10 Arteris Sa Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce
WO2008038235A2 (en) * 2006-09-27 2008-04-03 Ecole Polytechnique Federale De Lausanne (Epfl) Method to manage the load of peripheral elements within a multicore system
JP4386926B2 (ja) * 2007-02-16 2009-12-16 富士通株式会社 暗号通信プログラム、暗号通信方法および暗号通信装置
KR100907805B1 (ko) * 2007-06-14 2009-07-16 (주)씨앤에스 테크놀로지 에이엑스아이 매트릭스 시스템과 에이에이치비 마스터시스템간의 데이터 전송을 위한 랩퍼 장치 및 제어 방법
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US8270316B1 (en) * 2009-01-30 2012-09-18 The Regents Of The University Of California On-chip radio frequency (RF) interconnects for network-on-chip designs
US8458116B2 (en) * 2009-11-05 2013-06-04 Qualcomm Incorporated Generating a power model for an electronic device
KR101077900B1 (ko) * 2010-04-09 2011-10-31 숭실대학교산학협력단 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치
KR101682508B1 (ko) 2010-10-13 2016-12-07 삼성전자주식회사 라우팅 장치 및 네트워크 장치
US9998545B2 (en) * 2011-04-02 2018-06-12 Open Invention Network, Llc System and method for improved handshake protocol
KR102014118B1 (ko) 2012-10-19 2019-08-26 삼성전자주식회사 Axi 기반 네트워크 백본 시스템의 서브채널방식의 채널 관리 방법 및 장치
CN104137083B (zh) 2012-12-28 2018-08-28 松下知识产权经营株式会社 接口装置及存储器总线系统
US20150103822A1 (en) * 2013-10-15 2015-04-16 Netspeed Systems Noc interface protocol adaptive to varied host interface protocols
GB2519349B (en) 2013-10-18 2018-06-27 Stmicroelectronics Grenoble2 Sas Method and apparatus for supporting the use of interleaved memory regions
CN105786741B (zh) * 2014-12-25 2023-05-23 锐迪科(重庆)微电子科技有限公司 一种soc高速低功耗总线及转换方法
CN105095150B (zh) * 2015-08-14 2018-03-02 中国电子科技集团公司第五十八研究所 一种支持片上网络的网络接口
CN108075989B (zh) * 2016-11-11 2021-05-28 南京南瑞继保电气有限公司 一种基于可扩展协议的负载均衡网络中间件实现方法
KR20190108001A (ko) * 2018-03-13 2019-09-23 한국전자통신연구원 네트워크온칩 및 이를 포함하는 컴퓨팅 장치
CN110196824B (zh) * 2018-05-31 2022-12-09 腾讯科技(深圳)有限公司 实现数据传输的方法及装置、电子设备
CN114902619B (zh) * 2019-12-31 2023-07-25 北京希姆计算科技有限公司 一种存储管理装置及芯片
CN111555901B (zh) * 2020-03-16 2022-08-12 中国人民解放军战略支援部队信息工程大学 灵活支持混合总线协议的芯片配置网络系统
CN116016698B (zh) * 2022-12-01 2024-04-05 电子科技大学 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093028B1 (en) * 1999-12-15 2006-08-15 Microsoft Corporation User and content aware object-based data stream transmission methods and arrangements
US7707305B2 (en) * 2000-10-17 2010-04-27 Cisco Technology, Inc. Methods and apparatus for protecting against overload conditions on nodes of a distributed network
US6904408B1 (en) * 2000-10-19 2005-06-07 Mccarthy John Bionet method, system and personalized web content manager responsive to browser viewers' psychological preferences, behavioral responses and physiological stress indicators
US7072650B2 (en) * 2000-11-13 2006-07-04 Meshnetworks, Inc. Ad hoc peer-to-peer mobile radio access system interfaced to the PSTN and cellular networks
JP2003216343A (ja) * 2002-01-22 2003-07-31 Mitsubishi Electric Corp マイクロコンピュータシステムおよびそのデータアクセス方法
US7925203B2 (en) * 2003-01-22 2011-04-12 Qualcomm Incorporated System and method for controlling broadcast multimedia using plural wireless network connections
US8020163B2 (en) * 2003-06-02 2011-09-13 Interuniversitair Microelektronica Centrum (Imec) Heterogeneous multiprocessor network on chip devices, methods and operating systems for control thereof
GB2406483A (en) * 2003-09-29 2005-03-30 Nokia Corp Burst transmission
KR100601881B1 (ko) * 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
CN1934831B (zh) * 2004-03-17 2010-09-29 皇家飞利浦电子股份有限公司 通信服务映射的集成电路和方法
US7467358B2 (en) * 2004-06-03 2008-12-16 Gwangju Institute Of Science And Technology Asynchronous switch based on butterfly fat-tree for network on chip application
US7143221B2 (en) * 2004-06-08 2006-11-28 Arm Limited Method of arbitrating between a plurality of transfers to be routed over a corresponding plurality of paths provided by an interconnect circuit of a data processing apparatus
US7254658B2 (en) * 2004-06-08 2007-08-07 Arm Limited Write transaction interleaving
ATE421823T1 (de) * 2004-08-12 2009-02-15 Koninkl Philips Electronics Nv Integrierte schaltung und verfahren zur paketvermittlungssteuerung
GB2426604B (en) * 2005-05-26 2010-07-14 Advanced Risc Mach Ltd Interconnect logic for a data processing apparatus

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638665B2 (en) 2008-04-30 2014-01-28 Nec Corporation Router, information processing device having said router, and packet routing method
WO2009133918A1 (ja) 2008-04-30 2009-11-05 日本電気株式会社 ルータ、そのルータを有する情報処理装置及びパケットのルーティング方法
JP2009289264A (ja) * 2008-05-30 2009-12-10 Intel Corp システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法
JP4668331B2 (ja) * 2008-05-30 2011-04-13 インテル コーポレイション システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法
CN101488923B (zh) * 2009-01-08 2011-07-20 浙江大学 一种片上网络数据包编码优化的实现方法
JP5488589B2 (ja) * 2009-03-24 2014-05-14 日本電気株式会社 ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム
WO2010110289A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 ルータ装置、半導体集積回路装置、ルーティング方法及びプログラム
US8848703B2 (en) 2011-01-13 2014-09-30 Kabushiki Kaisha Toshiba On-chip router and multi-core system using the same
US9042391B2 (en) 2012-03-16 2015-05-26 Kabushiki Kaisha Toshiba Information processing device
JP2017521788A (ja) * 2014-07-07 2017-08-03 ザイリンクス インコーポレイテッドXilinx Incorporated インターバス通信のブリッジング
CN108733529A (zh) * 2017-04-19 2018-11-02 龙芯中科技术有限公司 Axi交叉开关的间插功能的验证方法与装置
CN108733529B (zh) * 2017-04-19 2021-08-10 龙芯中科技术股份有限公司 Axi交叉开关的间插功能的验证方法与装置
JP2021515453A (ja) * 2018-02-23 2021-06-17 ザイリンクス インコーポレイテッドXilinx Incorporated 複数のインターフェース通信プロトコルに適合するプログラマブルNoC
JP7308215B2 (ja) 2018-02-23 2023-07-13 ザイリンクス インコーポレイテッド 複数のインターフェース通信プロトコルに適合するプログラマブルNoC

Also Published As

Publication number Publication date
JP4477613B2 (ja) 2010-06-09
US20070115939A1 (en) 2007-05-24
EP1775896A1 (en) 2007-04-18
EP1775896B1 (en) 2010-01-13
KR100675850B1 (ko) 2007-02-02

Similar Documents

Publication Publication Date Title
JP4477613B2 (ja) AXIプロトコルを適用したNoCシステム
JP4368371B2 (ja) AXIが適用されたNoCルータとNI、NoCシステム、及びそのインターリーブ方法
TWI406133B (zh) 資料處理設備及資料傳送方法
KR101077900B1 (ko) 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치
KR100290942B1 (ko) 유니버설 시리얼 버스 디바이스 내부로 및 외부로 데이터를 송신 및 수신하기 위한 장치 및 방법
JP5280135B2 (ja) データ転送装置
JP4044523B2 (ja) 拡張タイプ/拡張長さフィールドを有するパケットヘッダを利用したコンピュータシステムにおけるエージェント間の通信トランザクションタイプ
US8571033B2 (en) Smart routing between peers in a point-to-point link based system
US7606933B2 (en) Shared memory and high performance communication using interconnect tunneling
US20050174877A1 (en) Bus arrangement and method thereof
US20050132089A1 (en) Directly connected low latency network and interface
US10104006B2 (en) Bus interface apparatus, router, and bus system including them
JP2008510338A (ja) パケット交換制御用の集積回路及び方法
US9274586B2 (en) Intelligent memory interface
US8885673B2 (en) Interleaving data packets in a packet-based communication system
US20040017813A1 (en) Transmitting data from a plurality of virtual channels via a multiple processor device
Dittia et al. Catching up with the networks: host I/O at gigabit rates
KR20220135562A (ko) 메모리 액세스를 위한 직렬 통신 방법 및 시스템
WO2006048826A1 (en) Integrated circuit and method for data transfer in a network on chip environment
Esparza et al. Transitioning applications from CAN 2.0 to CAN FD
JP5906078B2 (ja) データ転送装置及びデータ転送方法
US8356124B1 (en) Method and system for processing packet transfers
JP5282124B2 (ja) パケット転送装置およびパケット転送方法
JP2013130952A (ja) データ転送装置及びデータ転送方法
JP2002247039A (ja) ネットワークインターフェース装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees