KR100653087B1 - ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법 - Google Patents

ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법 Download PDF

Info

Publication number
KR100653087B1
KR100653087B1 KR20050097582A KR20050097582A KR100653087B1 KR 100653087 B1 KR100653087 B1 KR 100653087B1 KR 20050097582 A KR20050097582 A KR 20050097582A KR 20050097582 A KR20050097582 A KR 20050097582A KR 100653087 B1 KR100653087 B1 KR 100653087B1
Authority
KR
South Korea
Prior art keywords
axi
data
interleaving
buffer
buffers
Prior art date
Application number
KR20050097582A
Other languages
English (en)
Inventor
김의석
임상우
이범학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050097582A priority Critical patent/KR100653087B1/ko
Priority to US11/513,021 priority patent/US20070115995A1/en
Priority to EP20060121294 priority patent/EP1775897B1/en
Priority to JP2006282244A priority patent/JP4368371B2/ja
Application granted granted Critical
Publication of KR100653087B1 publication Critical patent/KR100653087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H04L47/522—Dynamic queue service slot or variable bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/621—Individual queue per connection or flow, e.g. per VC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/6235—Variable service order

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은, 복수의 AXI IP로부터 전송된 데이터를 목적지 AXI IP에 따라 분류하는 NoC 라우터와, NoC 라우터로부터의 데이터를 처리하여 목적지 IP로 제공하는 NI를 갖는 NoC 시스템 및 그 인터리빙 방법에 관한 것이다. NoC 라우터와 NI 중 일측에는, 각 AXI IP로부터 제공된 데이터가 AXI IP에 따라 분류되어 저장되는 복수의 버퍼와, 목적지 AXI IP에서 수용가능한 인터리빙 데이터의 갯수인 인터리빙 수용능력에 따라 복수의 버퍼 중 데이터가 인출될 버퍼를 선택하는 인터리빙 매니저가 설치된다. 이에 의해, AXI를 적용시킨 NoC 시스템에서 IP의 인터리빙 허용능력에 부합되도록 전송될 데이터를 선택할 수 있으므로, 데이터를 원활하게 전송할 수 있게 되어 시스템의 성능을 향상시킬 수 있다.
NoC 시스템, AXI 마스터, AXI 슬레이브, 인터리빙, 버퍼

Description

ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법{SYSTEM FOR AXI COMPATIBLE NETWORK ON CHIP AND INTERLEAVING METHOD THEREOF}
도 1(a)은 복수의 AXI 마스터로부터의 데이터가 인터리빙 허용능력이 2인 AXI 슬레이브로 인터리빙되어 전송되는 과정을 보인 도면,
도 1(b) 및 도 1(c)는 복수의 AXI 마스터로부터의 데이터가 인터리빙 허용능력이 1인 AXI 슬레이브로 인터리빙되어 전송되는 과정을 보인 도면,
도 2는 본 발명에 따른 인터리빙 장치가 설치된 NoC 라우터의 구성 블럭도,
도 3은 본 발명에 따른 인터리빙 장치가 설치된 NI의 구성 블럭도,
도 4는 본 발명의 다른 실시예에 따른 인터리빙 장치의 구성 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : NoC 라우터 111 : 중재기
113 : 스위치 120 : NI
130 : AXI 슬레이브 140 : 인터리빙 장치
141 : 분류기 143 : 버퍼
145 : 출력기 147 : 인터리빙 매니저
본 발명은 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법에 관한 것으로서, 보다 상세하게는, AXI 프로토콜을 NoC에 적용시, IP의 인터리빙 허용능력에 따라 데이터를 원활하게 전송할 수 있도록 하는 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법에 관한 것이다.
컴퓨터, 통신, 방송 등이 점차 통합되는 컨버전스(Convergence)화에 따라, 기존 ASIC(Application Spcific IC:주문형 반도체)와 ASSP(Application Spcific Standard Product:특정용도 표준제품)의 수요가 SoC(System on Chip)로 변환되어 가고 있는 추세이다. 또한 IT(Information Technology)기기의 경박 단소화 및 고기능화 추세도 SoC 산업을 촉진시키는 요인이 되고 있다.
SoC는 기존의 여러가지 기능을 가진 복잡한 시스템을 하나의 칩으로 구현한 기술 집약적 반도체 기술이다. SoC의 현실화를 위해 많은 기술들이 연구되고 있으며, 특히 칩내에 내재되어 있는 여러 지능소자(Intellectual Property:IP)들을 연결하는 방안이 매우 중요한 사항으로 대두되고 있다.
IP들을 연결하기 위한 기술로는 버스를 기반으로 한 연결방식이 주를 이루고 있는 실정이다. 그러나, 버스구조에서는 특정 IP가 버스를 사용하고 있으면 다른 IP들은 버스를 사용할 수 없다. 따라서, 칩의 집적도가 높아지고 IP간의 정보 흐름의 양이 급격히 증가함에 따라, 확장성을 지원하지 아니하는 버스구조를 이용한 SoC는 구조적 한계에 도달하게 된다.
이와 같은 버스구조를 이용한 SoC의 구조적 한계를 해소하기 위한 방안으로, 일반적인 네트워크 기술을 칩내에 응용하여 IP들을 연결하는 방식의 NoC(Networks on Chip) 기술이 새롭게 제시되었다.
한편, SoC내의 IP들의 연결 및 관리를 위한 표준 버스 규격으로서 ARM사의 AMBA(Advanced Microcontroller Bus Achitecture)가 있다. AMBA의 버스 타입으로는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface)를 들 수 있다. 이 중 AXI는 IP의 인터페이스 프로토콜로서, Multiple outstanding address 기능과 데이터 인터리빙(Data interleaving)기능 등의 진보된 기능을 포함하고 있다.
Multiple outstanding address 기능은, 버스의 어드레스 라인과 데이터 라인을 통해 정보가 제공될 때, 데이터의 전송이 완료되기 전에 다음 데이터의 전송을 위한 어드레스를 전송할 수 있는 기능이다. 데이터 인터리빙 기능은 여러 마스터가 하나의 슬레이브로 데이터를 전송할 때, 슬레이브 단에서 데이터의 뒤섞임을 가능하게 함으로써, 대역폭을 보다 효율적으로 사용할 수 있으며, Latency 측면에서도 유리하다.
이러한 기능을 갖는 AXI를 NoC의 각 IP와 스위치 사이의 인터페이스 프로토콜로 사용하여 AXI의 기능을 NoC에 구현할 경우, 버스의 특성에 의해 SoC에서 발생하는 구조적 한계를 극복할 수 있으므로, IP 간의 데이터 전송시 그 속도나 재사용성을 높일 수 있을 것으로 기대된다.
이에 필립스에서 발표한 논문인 "An Efficient On-Chip NI Offering Guaranteed Services, Shared-Memory Abstraction, and Flexible Network Configuration" Jan.2005 IEEE Transactions on Computer-Aided Design of Integrated Circuits and System by Philips에서는 AXI를 적용시킨 NoC의 NI(Network Inerface)와 패킷 포맷에 대해 제안하고 있다.
그러나 필립스의 논문은 AXI를 지원하기 위한 장치들을 개념적으로만 설명하고 있으며, NoC와 IP 사이의 접속이 AXI를 이용하여 이루어진다는 것만 중점적으로 설명하고 있다. 그리고 하나의 버스트(Burst)를 하나의 패킷(Packet)으로 제작하여 전송함으로써, AXI의 다양한 기능, 예를 들면, Multiple outstanding address 기능, 데이터 인터리빙 기능, 데이터 리오더링(Data reordering) 기능의 지원이 불가능할 뿐만 아니라, WSTRB(Write strobes)의 지원도 불가능하다. 또한, 하나의 버스트를 하나의 패킷으로 변환할 때, 버스트의 크기가 크면 클수록 버스트를 패킷으로 변환하기 위한 대기시간이 길어지기 때문에 대역 활용능력이 낮아진다.
한편, NoC 시스템에 AXI를 적용시키면, 마스터 또는 슬레이브는 미리 설정된 인터리빙 허용능력(IAC:Interleaving Acceptance Capability)에 따라 1개 이상의 버스트 또는 패킷들을 인터리빙된 데이터 스트림을 전송받을 수 있다.
인터리빙 허용능력은 각 슬레이브 또는 각 마스터의 성능에 따라 정해지며, 인터리빙 허용능력이 크다는 것은 성능이 우수하고 슬레이브나 마스터의 가격이 높다는 것을 의미한다. 따라서, 각 마스터 또는 슬레이브의 인터리빙 허용능력은, 기기의 성능에 따라 제한될 수밖에 없다.
도 1(a)은 복수의 AXI 마스터로부터의 데이터가 인터리빙 허용능력이 2인 AXI 슬레이브(30)로 인터리빙되어 전송되는 과정을 보이고 있다.
도시된 바와 같이, NoC 라우터를 통해 입력된 복수의 AXI 마스터로부터의 데이터가 NI(20)(네트워크 인터페이스)를 통해 AXI 슬레이브(30)로 전달되고 있다. 이 때, AXI 슬레이브(30)의 인터리빙 허용능력이 2이므로, 첫번째 줄에 도시된 바와 같이, AXI 마스터(M1)으로부터의 데이터 패킷과 AXI 마스터(M2)로부터의 데이터 패킷이 인터리빙되는 경우에는 데이터의 전송이 허용된다. 그러나, 두번째 줄에 도시된 바와 같이, AXI 마스터(M1)으로부터의 데이터 패킷, AXI 마스터(M2)로부터의 데이터 패킷, AXI 마스터(M3)으로부터의 데이터 패킷의 3가지의 데이터가 인터리빙되는 경우에는 데이터의 전송이 불가능해진다. 즉, AXI 마스터와 AXI 슬레이브(30)간에 데이터를 전송할 경우에는 인터리빙된 데이터 패킷 또는 버스트의 수가 AXI 마스터와 AXI 슬레이브(30)의 인터리빙 허용능력보다 작거나 같아야 한다.
한편, 도 1(b)에서와 같이, AXI 슬레이브(30)의 인터리빙 허용능력이 1인 경우, 가장 간단한 방법으로는 각 AXI 슬레이브(30)로부터의 데이터를 한 버스트씩 전송하는 방법이 있다. 그러나, 도 1(c)에 도시된 바와 같이, 하나의 AXI 마스터로부터 전송되는 데이터의 패킷 사이에 다른 종류의 데이터가 삽입되는 경우, 2개의 데이터가 인터리빙되는 것과 동일한 효과를 갖기 때문에 데드락(Deadlock)이 발생한다.
이에 따라, NoC 시스템에 AXI을 적용시킬 때, 인터리빙 허용능력에 따라 데이터를 원활하게 전송할 수 있는 방법을 모색하여야 할 것이다.
따라서, 본 발명의 목적은, AXI 프로토콜을 NoC에 적용시, IP의 인터리빙 허 용능력에 따라 데이터를 원활하게 전송할 수 있도록 하는 AXI가 적용된 NoC 시스템 및 그 인터리빙 방법을 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 복수의 AXI IP로부터 전송된 데이터를 목적지 AXI IP에 따라 분류하는 NoC 라우터와, 상기 NoC 라우터로부터의 데이터를 처리하여 목적지 IP로 제공하는 NI를 갖는 NoC 시스템에 있어서, 상기 NoC 라우터와 상기 NI 중 일측에는, 상기 각 AXI IP로부터 제공된 데이터가 AXI IP에 따라 분류되어 저장되는 복수의 버퍼와, 상기 목적지 AXI IP에서 수용가능한 인터리빙 데이터의 갯수인 인터리빙 수용능력에 따라 상기 복수의 버퍼 중 데이터가 인출될 버퍼를 선택하는 인터리빙 매니저가 설치된다.
상기 인터리빙 매니저는, 상기 목적지 AXI IP의 인터리빙 허용능력에 따라 적어도 하나의 버퍼를 선택하여 데이터를 전송하던 중, 상기 선택된 버퍼 중 적어도 하나에 저장된 데이터의 전송이 완료되면, 데이터가 존재하는 다른 버퍼를 선택할 수 있다.
상기 인터리빙 매니저는 상기 버퍼 중 데이터가 존재하는 버퍼의 수가 상기 목적지 AXI IP의 인터리빙 허용능력보다 작은 경우, 인터리빙될 버퍼의 수를 감소시킬 수 있다.
상기 버퍼의 전단에 설치되며, 상기 각 AXI IP로부터 제공된 데이터를 각 AXI IP에 따라 분류하는 분류기를 더 포함하는 것이 바람직하다. 상기 분류기는 디먹스로 구현될 수 있다.
상기 버퍼의 후단에 설치되며, 상기 인터리빙 매니저에 의해 선택된 적어도 하나의 버퍼로부터 데이터를 인출하여 상기 목적지 AXI IP로 제공하는 출력기를 더 포함하는 것이 바람직하다. 상기 출력기는 먹스로 구현될 수 있다.
상기 버퍼의 갯수는 상기 목적지 AXI IP에 접근가능한 AXI IP의 갯수와 동수로 결정되어 일대일 대응되는 것이 바람직하다.
상기 각 버퍼의 사이즈는, 상기 AXI IP에서 하나의 버스트를 통해 전송가능한 전송단위의 최대값과 동일한 사이즈로 형성될 수 있다.
상기 각 버퍼의 사이즈는, 상기 AXI IP마다 설정된 전송용량에 따라 일대일 대응되도록 각각 결정될 수 있다.
한편, 상기 목적은, 본 발명의 다른 분야에 따르면, 복수의 AXI IP로부터 전송된 데이터를 상기 AXI IP에 따라 분류하여 복수의 버퍼에 저장하는 단계; 목적지 AXI IP에서 수용가능한 인터리빙 데이터의 갯수인 인터리빙 수용능력에 따라 상기 적어도 하나의 버퍼를 선택하는 단계; 상기 선택된 버퍼로부터 데이터를 인출하고, 인출된 데이터를 인터리빙하여 상기 목적지 AXI IP로 전송하는 단계를 포함하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템의 인터리빙 방법에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 인터리빙 장치는, AXI IP인 각 AXI 마스터 또는 각 AXI 슬레이브로부터의 데이터를 일시적으로 버퍼에 저장한 다음, 각 AXI 마스터와 AXI 슬레이브가 갖는 인터리빙 허용능력에 따라 데이터를 인터리빙하여 전송한다. 본 인터리빙 장치는, NoC 시스템의 NoC 라우터(10)와 NI(20) 중 어느 하나에 장착될 수 있으며, 후술할 실시예에서는 인터리빙 장치가 NoC 라우터(10)에 장착된 경우와, NI(20)에 장착된 경우를 각각 예로 들어 설명한다.
도 2는 본 발명에 따른 인터리빙 장치가 설치된 NoC 라우터의 구성 블럭도이다.
도시된 바와 같이, NoC 라우터(110)는, 스위치(113), 중재기(111), 인터리빙 장치(140)를 포함하며, 복수의 AXI 마스터로부터 전송된 복수의 데이터를 스위칭하여 NI(120)를 통해 AXI 슬레이브(130)로 전달한다.
스위치(113)는, NoC 라우터(110)로 입력되는 복수의 데이터를 스위칭하여 데이터를 순차적으로 하나씩 인터리빙 장치(140)로 전달하는 역할을 한다.
중재기(111)는 미리 설정된 소정의 기준으로 스위치(113)를 제어하여 스위치(113)에 도달한 복수의 AXI 마스터로부터의 데이터를 통과시키는 스위칭 순서를 결정한다. 중재기(111)가 가지고 있는 소정의 기준으로는, 우선순위방식, 시간순서방식 등을 들 수 있다. 우선순위방식은, 복수의 AXI 마스터에 우선순위를 두고, 여러 AXI 마스터로부터 데이터가 입력되는 경우, 우선순위가 높은 AXI 마스터로부터의 데이터를 먼저 스위칭하는 것을 말한다. 시간순서방식은 무조건 먼저 입력된 AXI 마스터로부터의 데이터를 먼저 스위칭하는 방식을 말하며, 동시에 복수의 데이터가 입력되는 경우에는 우선순위방식 등을 혼용하여 사용할 수 있다.
인터리빙 장치(140)는, 분류기(141), 복수의 버퍼(143), 출력기(145), 인터리빙 매니저(147)를 포함한다.
복수의 버퍼(143)는 복수의 AXI 마스터로부터 전송된 데이터를 일시적으로 저장하기 위한 것으로서, FIFO(First In First Out) 방식의 큐로 구현될 수 있다. 버퍼(143)의 수는, NoC 라우터(110)에 연결된 AXI 슬레이브(130)에 억세스하여 데이터를 전송할 수 있는 AXI 마스터의 갯수로 정해진다. 예를 들어, AXI 슬레이브(130)에 접근할 수 있는 AXI 마스터가 M1,M2,M3,M4,M5이면, 버퍼(143)의 갯수는 5개가 된다. 이러한 각 버퍼(143)의 길이는 설계자에 따라 임의로 결정될 수 있으나, 최소한 전송단위인 1버스트 또는 1패킷 이상의 길이를 갖는 것이 바람직하다.
분류기(141)는, 스위치(113)를 통해 입력되는 데이터를 분류하여 복수의 버퍼(143) 중 하나로 데이터를 전달한다. 이 때, 분류기(141)는 입력된 데이터가 어느 AXI 마스터로부터 입력되었는지에 따라 분류하여 해당 AXI 마스터에 대응되는 버퍼(143)로 데이터를 전달한다. 이러한 분류기(141)는 디먹스로 구현될 수 있다.
출력기(145)는, 인터리빙 매니저(147)로부터의 제어에 따라 선택된 1개 이상의 버퍼(143)로부터 데이터를 버스트 또는 패킷 단위로 인출하고, 인출된 데이터가 인터리빙되도록 출력한다. 출력기(145)는 먹스로 구현될 수 있다.
인터리빙 매니저(147)는 AXI 슬레이브(130)로부터 인터리빙 허용능력에 대한 정보를 입력받으며, 인터리빙 허용능력에 부합되는 수의 데이터가 인터리빙되어 AXI 슬레이브(130)로 제공되도록 출력기(145)를 제어한다. 인터리빙 매니저(147)는 각 버퍼(143)의 잔존용량을 감지하여 각 버퍼(143)에 데이터가 존재하고 있는지 여부를 판단하고, 데이터가 존재하는 버퍼(143) 중 인터리빙 허용능력에 대응되는 수의 버퍼(143)를 선택한다. 이 때, 버퍼(143)를 선택하는 기준은, 중재기(111)에 서와 마찬가지로, 우선순위, 시간순서 등으로 설정할 수 있다. 이렇게 선택된 버퍼(143) 중 적어도 일측의 데이터가 모두 AXI 슬레이브(130)로 전송되면, 인터리빙 매니저(147)는 다른 버퍼(143)를 선택하여 데이터가 인터리빙되도록 한다.
예를 들어, AXI 슬레이브(130)의 인터리빙 허용능력이 2인 경우, 인터리빙 매니저(147)는 최대 2개의 버퍼(143)를 선택할 수 있다. 인터리빙 매니저(147)가 버퍼(143) B1, B2를 선택하면, 출력기(145)는 버퍼(143) B1과 B2의 데이터를 인터리빙하여 NI(120)로 제공한다. 이 때, 버퍼(143) B1에는 하나의 버스트에 대응하는 데이터 패킷이 2개 저장되어 있고, 버퍼(143) B2에는 하나의 버스트에 대응하는 데이터 패킷이 1개 저장되어 있으므로, 출력기(145)는 버퍼(143) B1의 데이터 패킷 2개와, 버퍼(143) B2의 데이터 패킷 1개를 인터리빙하여 출력한다. 데이터가 출력되면, 버퍼(143) B2는 데이터가 존재하지 아니하므로, 인터리빙 매니저(147)는 다른 버퍼(143)를 선택해야 한다. 만약, 인터리빙 매니저(147)가 버퍼(143) B4를 선택하면, 출력기(145)는 버퍼(143) B1의 나머지 데이터 패킷과, 버퍼(143) B4 데이터 패킷을 인터리빙하여 NI(120)로 전송한다.
한편, 인터리빙 매니저(147)는 인터리빙 허용능력보다 데이터가 존재하는 버퍼(143)의 수가 더 적을 경우에는 인터리빙될 버퍼의 숫자를 감소시킨다. 예를 들어 인터리빙 허용능력은 2인데, 데이터가 존재하는 버퍼(143)가 1개인 경우에는 해당 버퍼(143)의 데이터를 AXI 슬레이브(130)로 전송한다. 그리고, 인터리빙 허용능력은 3인데, 데이터가 존재하는 버퍼(143)가 2개인 경우, 인터리빙 매니저(147)는 2개 버퍼(143)의 데이터만을 인터리빙하여 전송한다.
도 3은 본 발명에 따른 인터리빙 장치(140)가 설치된 NI의 구성 블럭도이다. 도시된 바와 같이, NI(120)에 설치된 인터리빙 장치(140)는 NoC 라우터(110)에 장착되는 것과 동일한 구성으로 형성된다. NI(120)의 경우, NoC 라우터(110)의 스위치(113)에 의해 스위칭된 데이터를 제공받으므로, NoC 라우터(110)와는 달리 별도의 스위치(113)를 필요로 하지 아니한다.
즉, NI(120)의 인터리빙 장치(140)의 분류기(141)는, NoC 라우터(110)로부터 제공된 데이터를 AXI 마스터에 따라 분류하여 버퍼(143)로 제공한다. 그리고, 출력기(145)는 인터리빙 매니저(147)의 제어에 따라 선택된 복수의 버퍼(143)로부터 데이터를 인출하고, 인출된 데이터를 인터리빙하여 AXI 슬레이브(130)로 제공한다.
도 4는 본 발명의 다른 실시예에 따른 인터리빙 장치(140)의 구성도이다. 본 실시예의 인터리빙 장치(140)는, 도 2 및 도 3에 도시된 인터리빙 장치(140)와는 달리, 각 버퍼(143)의 사이즈가 버퍼(143)에 따라 상이하다.
일반적으로 AXI 마스터는 Multiple outstanding address 기능의 구현이 가능하며, AXI 마스터의 성능 또는 특성에 따라 Multiple outstanding되는 버스트 또는 패킷의 수가 미리 설정되어 있다. 이 경우, 한 번에 여러 버스트 또는 패킷의 데이터가 전송될 수 있으므로, 인터리빙 장치(140)의 버퍼(143) 사이즈도 이에 적합하게 조절하는 것이 바람직하다.
이에 따라, 각 버퍼(143)의 사이즈는 각 버퍼(143)에 대응되는 AXI 마스터의 Multiple outstanding 크기에 따라 결정된다. 예를 들어, AXI 마스터 M1, M2, M3, M4, M5에 대해 각각 Multiple outstanding의 갯수가 3, 2, 1, 2, 1인 경우, 도 4에 도시된 바와 같이, AXI 마스터 M1, M2, M3, M4, M5에 대응되는 버퍼(143) B1, B2, B3, B4, B5의 사이즈를 3, 2, 1, 2, 1 버스트 또는 패킷 사이즈로 구성한다.
이렇게 각 버퍼(143)의 사이즈를 결정하는 과정은, 인터리빙 장치(140)의 설계시 소프트웨어적으로 수행할 수 있다. 예를 들어, 하나의 AXI 슬레이브(130)에 대해 접근할 수 있는 AXI 마스터를 파악하고, 파악된 AXI 마스터들의 Multiple outstanding의 갯수를 파악한다. 그리고, 파악된 Multiple outstanding 갯수에 따라 각 버퍼(143)의 사이즈를 결정한다.
이러한 구성에 의한 인터리빙 장치(140)를 구비한 NoC 시스템에서의 데이터 전송과정을 도 2를 참조하여 설명하면 다음과 같다.
복수의 AXI 마스터로부터 NoC 라우터(110)로 데이터 버스트 또는 패킷이 입력되면, NoC 라우터(110)의 스위치(113)는 중재기(111)로부터의 제어에 따라 데이터 버스트 또는 패킷을 인터리빙 장치(140)의 분류기(141)로 제공한다.
분류기(141)는 각 데이터를 전송한 AXI 마스터에 대응되는 버퍼(143)로 데이터를 전달하여 버퍼(143)에 저장되도록 한다. 인터리빙 매니저(147)는 AXI 슬레이브(130)의 인터리빙 허용능력과, 각 버퍼(143)의 잔존용량을 감지하고, 인터리빙 허용능력에 따라 인터리빙되는 버퍼(143)의 갯수를 결정하고, 결정된 버퍼(143) 갯수만큼 인터리빙될 버퍼(143)를 선택한다.
인터리빙 매니저(147)에서 버퍼(143)가 선택되면, 출력기(145)는 선택된 버퍼(143)로부터 데이터 패킷 또는 버스트를 인출하고, 데이터를 인터리빙하여 NI(120)로 전송한다. 이러한 데이터의 전송 중, 인터리빙할 버퍼(143)로 선택된 버퍼(143) 중 적어도 하나의 버퍼(143)에 저장된 데이터가 모두 전송되면, 인터리빙 매니저(147)는 다른 버퍼(143)를 추가로 선택한다. 그러면, 출력기(145)는 선택된 버퍼(143)로부터의 데이터와 이전에 선택된 버퍼(143)로부터의 데이터를 인터리빙하여 NI(120)로 전송한다.
예를 들어, AXI 슬레이브(130)의 인터리빙 허용능력이 3인 경우, 인터리빙 매니저(147)는 3개의 버퍼(143)를 선택한다. 만약 인터리빙 매니저(147)가, 도 2의 버퍼(143) 중, M1, M3, M5를 선택하면, 출력기(145)는 해당 버퍼(143)로부터 데이터를 인출하여 NI(120)로 전송함으로써, 3개의 버퍼(143)로부터의 데이터가 인터리빙되어 NI(120)로 제공된다.
여기서, 버퍼(143) M1에는 하나의 버스트에 대응하는 2개의 데이터 패킷이 저장되어 있고, 버퍼(143) M3와 M5에는 각각 하나의 버스트에 대응하는 1개의 데이터 패킷이 저장되어 있으므로, 버퍼(143) M1, M3, M5로부터 각각 1개의 데이터 패킷을 인출하여 전송하면, 버퍼(143) M3, M5에는 데이터가 존재하지 아니한다. 그러면, 인터리빙 매니저(147)는 버퍼(143) M3, M5 대신 버퍼(143) M2, M4를 선택함으로써, 버퍼(143) M2, M4의 데이터 패킷이 버퍼(143) M1에 저장된 데이터 패킷과 함께 인터리빙되어 전송되도록 한다.
한편, 이렇게 데이터를 전송하던 중, 데이터가 잔존하는 버퍼(143)의 숫자가 인터리빙 허용능력보다 작아지면, 인터리빙 매니저(147)는 선택하는 버퍼(143)의 숫자를 감소시킨다.
이와 같이, 본 인터리빙 장치(140)를 NoC 시스템의 NoC 라우터(110) 또는 NI(120)에 설치하면, AXI 마스터 또는 AXI 슬레이브(130)의 인터리빙 허용능력에 부합되도록 인터리빙될 데이터를 선택할 수 있다. 따라서, 데이터의 인터리빙시 인터리빙 허용능력을 초과하는 갯수의 AXI 마스터 또는 AXI 슬레이브(130)로부터의 데이터 전송이 시도되어 데드락이 발생하는 것을 방지할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, AXI를 적용시킨 NoC 시스템에서 IP의 인터리빙 허용능력에 부합되도록 전송될 데이터를 선택할 수 있으므로, 데이터를 원활하게 전송할 수 있게 되어 시스템의 성능을 향상시킬 수 있다.
또한, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 형태에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (13)

  1. 복수의 AXI IP로부터 전송된 데이터를 목적지 AXI IP에 따라 분류하는 NoC 라우터와, 상기 NoC 라우터로부터의 데이터를 처리하여 목적지 IP로 제공하는 NI를 갖는 NoC 시스템에 있어서,
    상기 NoC 라우터와 상기 NI 중 일측에는,
    상기 각 AXI IP로부터 제공된 데이터가 AXI IP에 따라 분류되어 저장되는 복수의 버퍼와,
    상기 목적지 AXI IP에서 수용가능한 인터리빙 데이터의 갯수인 인터리빙 수용능력에 따라 상기 복수의 버퍼 중 데이터가 인출될 버퍼를 선택하는 인터리빙 매니저가 설치된 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  2. 제 1 항에 있어서,
    상기 인터리빙 매니저는, 상기 목적지 AXI IP의 인터리빙 허용능력에 따라 적어도 하나의 버퍼를 선택하여 데이터를 전송하던 중, 상기 선택된 버퍼 중 적어도 하나에 저장된 데이터의 전송이 완료되면, 데이터가 존재하는 다른 버퍼를 선택하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  3. 제 1 항에 있어서,
    상기 인터리빙 매니저는 상기 버퍼 중 데이터가 존재하는 버퍼의 수가 상기 목적지 AXI IP의 인터리빙 허용능력보다 작은 경우, 인터리빙될 버퍼의 수를 감소시키는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  4. 제 1 항에 있어서,
    상기 버퍼의 전단에 설치되며, 상기 각 AXI IP로부터 제공된 데이터를 각 AXI IP에 따라 분류하는 분류기를 더 포함하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  5. 제 4 항에 있어서,
    상기 분류기는 디먹스로 구현되는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  6. 제 1 항에 있어서,
    상기 버퍼의 후단에 설치되며, 상기 인터리빙 매니저에 의해 선택된 적어도 하나의 버퍼로부터 데이터를 인출하여 상기 목적지 AXI IP로 제공하는 출력기를 더 포함하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  7. 제 6 항에 있어서,
    상기 출력기는 먹스로 구현되는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  8. 제 1 항에 있어서,
    상기 버퍼의 갯수는 상기 목적지 AXI IP에 접근가능한 AXI IP의 갯수와 동수로 결정되어 일대일 대응되는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  9. 제 8 항에 있어서,
    상기 각 버퍼의 사이즈는, 상기 AXI IP에서 하나의 버스트를 통해 전송가능한 전송단위의 최대값과 동일한 사이즈로 형성되는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  10. 제 8 항에 있어서,
    상기 각 버퍼의 사이즈는, 상기 AXI IP마다 설정된 전송용량에 따라 일대일 대응되도록 각각 결정되는 것을 특징으로 하는 AXI를 적용한 NoC 시스템.
  11. 복수의 AXI IP로부터 전송된 데이터를 상기 AXI IP에 따라 분류하여 복수의 버퍼에 저장하는 단계;
    목적지 AXI IP에서 수용가능한 인터리빙 데이터의 갯수인 인터리빙 수용능력에 따라 상기 적어도 하나의 버퍼를 선택하는 단계;
    상기 선택된 버퍼로부터 데이터를 인출하고, 인출된 데이터를 인터리빙하여 상기 목적지 AXI IP로 전송하는 단계를 포함하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템의 인터리빙 방법.
  12. 제 11 항에 있어서,
    상기 데이터의 전송 중, 상기 선택된 버퍼 중 적어도 하나의 버퍼가 비게 되면, 다른 버퍼를 선택하는 단계를 더 포함하는 것을 특징으로 하는 AXI를 적용한 NoC 시스템의 인터리빙 방법.
  13. 제 11 항에 있어서,
    상기 데이터의 전송 중, 데이터가 잔존하는 상기 버퍼의 수가 인터리빙 허용능력보다 적으면, 상기 인터리빙될 버퍼의 수를 감소시키는 것을 특징으로 하는 AXI를 적용한 NoC 시스템의 인터리빙 방법.
KR20050097582A 2005-10-17 2005-10-17 ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법 KR100653087B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20050097582A KR100653087B1 (ko) 2005-10-17 2005-10-17 ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법
US11/513,021 US20070115995A1 (en) 2005-10-17 2006-08-31 NoC system employing AXI protocol and interleaving method thereof
EP20060121294 EP1775897B1 (en) 2005-10-17 2006-09-26 Interleaving in a NoC (Network on Chip) employing the AXI protocol
JP2006282244A JP4368371B2 (ja) 2005-10-17 2006-10-17 ＡＸＩが適用されたＮｏＣルータとＮＩ、ＮｏＣシステム、及びそのインターリーブ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050097582A KR100653087B1 (ko) 2005-10-17 2005-10-17 ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법

Publications (1)

Publication Number Publication Date
KR100653087B1 true KR100653087B1 (ko) 2006-12-01

Family

ID=37621992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050097582A KR100653087B1 (ko) 2005-10-17 2005-10-17 ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법

Country Status (4)

Country Link
US (1) US20070115995A1 (ko)
EP (1) EP1775897B1 (ko)
JP (1) JP4368371B2 (ko)
KR (1) KR100653087B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687659B1 (ko) 2005-12-22 2007-02-27 삼성전자주식회사 Ａｘｉ 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
KR100903130B1 (ko) * 2007-10-10 2009-06-16 한국전자통신연구원 메쉬 타입 온 칩 네트워크의 스위치 및 스위칭 방법
USRE49334E1 (en) 2005-10-04 2022-12-13 Hoffberg Family Trust 2 Multifactorial optimization system and method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818136B1 (en) 2003-02-05 2017-11-14 Steven M. Hoffberg System and method for determining contingent relevance
US8718437B2 (en) 2006-03-07 2014-05-06 Qd Vision, Inc. Compositions, optical component, system including an optical component, devices, and other products
EP2041478B1 (en) 2006-03-07 2014-08-06 QD Vision, Inc. An article including semiconductor nanocrystals
US9874674B2 (en) 2006-03-07 2018-01-23 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
US20080005402A1 (en) * 2006-04-25 2008-01-03 Samsung Electronics Co., Ltd. Gals-based network-on-chip and data transfer method thereof
KR100817022B1 (ko) * 2006-11-15 2008-03-26 한국전자통신연구원 스타-메쉬 혼합형 구조를 갖는 온칩 네트워크 기반의동영상 디코더
US8836212B2 (en) 2007-01-11 2014-09-16 Qd Vision, Inc. Light emissive printed article printed with quantum dot ink
JP5773646B2 (ja) 2007-06-25 2015-09-02 キユーデイー・ビジヨン・インコーポレーテツド ナノ材料を被着させることを含む組成物および方法
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US8128249B2 (en) 2007-08-28 2012-03-06 Qd Vision, Inc. Apparatus for selectively backlighting a material
CN101169771B (zh) * 2007-11-30 2010-06-02 华为技术有限公司 一种axi内部总线的外部接口装置及其数据传输方法
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
US8542691B2 (en) * 2009-06-30 2013-09-24 Oracle International Corporation Classes of service for network on chips
KR101077900B1 (ko) * 2010-04-09 2011-10-31 숭실대학교산학협력단 네트워크 효율성을 고려한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치
JP5543894B2 (ja) 2010-10-21 2014-07-09 ルネサスエレクトロニクス株式会社 ＮｏＣシステム及び入力切替装置
WO2012120769A1 (ja) 2011-03-09 2012-09-13 パナソニック株式会社 中継装置、中継装置の制御方法、およびプログラム
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
US9368489B1 (en) 2013-02-28 2016-06-14 International Business Machines Corporation Interconnect circuits at three-dimensional (3-D) bonding interfaces of a processor array
US9588937B2 (en) 2013-02-28 2017-03-07 International Business Machines Corporation Array of processor core circuits with reversible tiers
US10686709B2 (en) * 2014-07-14 2020-06-16 Qualcomm Incorporated Methods and apparatus for channel usage indication
CN108304150B (zh) * 2018-01-31 2021-05-25 京东方科技集团股份有限公司 一种虚拟现实设备和虚拟现实设备的配置方法
US20190303777A1 (en) 2018-03-30 2019-10-03 Provino Technologies, Inc. Protocol level control for system on a chip (soc) agent reset and power management
IL315283A (en) * 2018-03-30 2024-10-01 Google Llc Arbitrating portions of transactions over virtual channels associated with an interconnect
US12095653B2 (en) * 2021-06-15 2024-09-17 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161227A (en) * 1989-11-13 1992-11-03 International Business Machines Corporation Multilevel locking system and method
EP1635520A3 (en) 1995-09-18 2009-03-18 Kabushiki Kaisha Toshiba Packet transfer method and device
US6141720A (en) * 1997-06-12 2000-10-31 Cabletron Systems, Inc. Method and apparatus for coordination of a shared object in a distributed system
US5983225A (en) * 1998-01-26 1999-11-09 Telenor As Parameterized lock management system and method for conditional conflict serializability of transactions
US6088757A (en) * 1998-08-28 2000-07-11 International Business Machines Corporation Computer program means and device for conducting high performance locking facility in a loosely coupled environment
CN100342370C (zh) * 2002-10-08 2007-10-10 皇家飞利浦电子股份有限公司 用于交换数据的集成电路和方法
US7603441B2 (en) * 2002-12-27 2009-10-13 Sonics, Inc. Method and apparatus for automatic configuration of multiple on-chip interconnects
US7366187B2 (en) * 2003-04-17 2008-04-29 Verizon Business Global Llc Linking autonomous systems with dual premise routing domains
AU2004232748B2 (en) * 2003-04-23 2008-06-19 Adva Ag Optical Networking Embedded management channel for sonet path terminating equipment connectivity
US8020163B2 (en) * 2003-06-02 2011-09-13 Interuniversitair Microelektronica Centrum (Imec) Heterogeneous multiprocessor network on chip devices, methods and operating systems for control thereof
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US7917728B2 (en) * 2004-03-26 2011-03-29 Koninklijke Philips Electronics N.V. Integrated circuit and method for transaction retraction
EP1735712A1 (en) * 2004-03-26 2006-12-27 Koninklijke Philips Electronics N.V. Integrated circuit and method for transaction abortion
WO2005111823A1 (en) * 2004-05-18 2005-11-24 Koninklijke Philips Electronics N.V. Integrated circuit and method for buffering to optimize burst length in networks on chips
WO2006111931A1 (en) * 2005-04-21 2006-10-26 Koninklijke Philips Electronics N.V. Integrated circuit with data communication network and ic design method
CN101176318A (zh) * 2005-05-18 2008-05-07 皇家飞利浦电子股份有限公司 集成电路和集成电路上的网络中的判优方法
GB2426604B (en) * 2005-05-26 2010-07-14 Advanced Risc Mach Ltd Interconnect logic for a data processing apparatus
US8478947B2 (en) * 2005-07-05 2013-07-02 Arm Limited Memory controller
GB2430053B (en) * 2005-09-08 2010-09-22 Advanced Risc Mach Ltd Accessing external memory from an integrated circuit
KR100675850B1 (ko) * 2005-10-12 2007-02-02 삼성전자주식회사 ＡＸＩ 프로토콜을 적용한 ＮｏＣ 시스템
KR100687659B1 (ko) * 2005-12-22 2007-02-27 삼성전자주식회사 Ａｘｉ 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
EP1863232A1 (en) * 2006-05-29 2007-12-05 Stmicroelectronics Sa On-chip bandwidth allocator
KR100737943B1 (ko) * 2006-09-13 2007-07-13 삼성전자주식회사 네트워크-온-칩 응답 신호 제어 장치 및 그 방법
EP2009554A1 (en) * 2007-06-25 2008-12-31 Stmicroelectronics SA Method for transferring data from a source target to a destination target, and corresponding network interface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE49334E1 (en) 2005-10-04 2022-12-13 Hoffberg Family Trust 2 Multifactorial optimization system and method
KR100687659B1 (ko) 2005-12-22 2007-02-27 삼성전자주식회사 Ａｘｉ 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법
KR100903130B1 (ko) * 2007-10-10 2009-06-16 한국전자통신연구원 메쉬 타입 온 칩 네트워크의 스위치 및 스위칭 방법

Also Published As

Publication number Publication date
EP1775897B1 (en) 2010-01-06
JP2007115252A (ja) 2007-05-10
US20070115995A1 (en) 2007-05-24
EP1775897A1 (en) 2007-04-18
JP4368371B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
KR100653087B1 (ko) ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법
US8316171B2 (en) Network on chip (NoC) with QoS features
US8085801B2 (en) Resource arbitration
US7143219B1 (en) Multilevel fair priority round robin arbiter
Wielage et al. Networks on silicon: blessing or nightmare?
WO2001067691A1 (en) NxN CROSSBAR PACKET SWITCH
JP2003508957A (ja) ネットワーク・プロセッサ処理コンプレックス及び方法
US10289598B2 (en) Non-blocking network
US7162564B2 (en) Configurable multi-port multi-protocol network interface to support packet processing
US6163827A (en) Method and apparatus for round-robin flash channel arbitration
GB2426604A (en) Interconnect logic for data processing apparatus
US8040907B2 (en) Switching method
US7218638B2 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
CN107276920B (zh) 一种应用于混合三维片上网络的分布式流控系统及方法
US7272151B2 (en) Centralized switching fabric scheduler supporting simultaneous updates
Nikologiannis et al. An FPGA-based queue management system for high speed networking devices
Berejuck et al. Evaluation of silicon consumption for a connectionless network-on-chip
Hsu et al. Design of a dual-mode noc router integrated with network interface for amba-based ips
Salah et al. Design of a 2d mesh-torus router for network on chip
Rekha et al. Analysis and Design of Novel Secured NoC for High Speed Communications
US20060117114A1 (en) Staggering memory requests
US8356124B1 (en) Method and system for processing packet transfers
Litz et al. HTAX: a novel framework for flexible and high performance networks-on-chip
Veeraprathap et al. Network on chip design and implementation on FPGA with advanced hardware and networking functionalities
Petracca et al. HERO: High-speed enhanced routing operation in Ethernet NICs for software routers

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051017

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee