CN101169771B - 一种axi内部总线的外部接口装置及其数据传输方法 - Google Patents

Abstract

一种AXI内部总线的外部接口装置及其数据传输方法，包括：多通道内部总线的外部接口控制装置和仲裁单元，该外部接口控制装置用于根据接收到的仲裁信息控制数据包的发送和接收，并根据接收到的数据包中的数据类型信息将接收到数据转发至对应的数据处理设备；该数据类型信息用于标识数据信息所属的通道类型。仲裁单元用于根据接收到的请求进行数据包发送的请求信号，确定传输数据包的方向，并发送包括所述传输方向的仲裁信息至待发送和/或待接收数据的外部接口控制装置。本发明实施例达到在不影响多通道内部总线的传输性能的情况下，简单实现多通道内部总线的外部接口，成本低的技术效果。

Description

一种AXI内部总线的外部接口装置及其数据传输方法

技术领域

本发明涉及电子通信技术领域，尤其涉及一种多通道内部总线的外部接口装置及其数据传输方法。

背景技术

随着电子通信技术的发展，包括特定业务逻辑的芯片得到了广泛应用，针对该特定芯片的设计为SoC(System on Chip，片上系统)设计。在SoC设计中，通常首先购买业界成熟的CPU IP(中央处理器知识产权，通常指已经设计好的、成熟商用的逻辑模块)，搭建合适的内部总线架构，再基于该CPU(中央处理器)及其总线设计符合系统要求的业务逻辑。

在这种设计流程中，CPU及其内部总线接口是具有共性的模块，为了测试设计的基于该模块的业务逻辑是否符合要求，通常独立对该CPU IP生产Test Chip(测试芯片)(或者将该CPU IP独立综合到一个FPGA中)，该Test Chip一般为处理器样片，由单独的处理器及简单内部总线构成，提供CPU IP内部总线的外部接口，供用户在实际生产CPU IP之前调试基于该CPUIP内部总线的业务逻辑及相应软件。该Chip不仅可以用来对业务逻辑进行实时业务逻辑验证，还可作为ASIC(专用集成电路)样片返回之前的软件开发与调试平台，对业务逻辑进行进一步调试。

包括Test Chip的用于对业务逻辑进行调试的装置可以作为仿真装置，该装置的典型结构如图1所示，包括：Test Chip和逻辑设计装置，该Test Chip包括了系统所需要的CPU IP、总线架构、特定的外设IP(该特定的外设IP为设计好的成熟的业务逻辑)；逻辑设计装置可以为常用的用FPGA承载逻辑的FPGA逻辑单元，该单元包括自行设计的业务Logic IP(逻辑知识产权，为自己设计的业务逻辑)、总线架构、特定外设。Test Chip中CPU IP的内部总线被引出到片外和FPGA逻辑单元对接，CPU IP可以通过内部总线的FPGA接口访问FPGA逻辑单元中的业务逻辑，以测试该业务逻辑的设计是否正确；CPUIP还可以直接运行软件，在实际芯片没有流片之前，编写逻辑驱动，甚至运行业务流程，测试芯片性能是否能够满足需求。

但是，由于CPU IP内部总线用于在芯片内部进行高速数据传输，因此内部总线信号通常都非常多，若将这些信号全部在芯片管脚上实现，实现困难，并且成本很高。并且，随着SoC的设计向以Data Flow Centric(数据流为中心)发展，现有的内部总线如AHB(Advanced High-performance Bus，高性能总线)不能满足设计需求，因此，产生了新一代互联协议如AXI(Advanced eXtensible Interface，先进可扩展接口)、OCP(Open CoreProtocol，开放核协议)、Magenta(一种总线标准)。这些新一代互联协议包括如下特性：采用多个通道传输数据，且通道之间数据的依赖性较小；传输基于连续传输进行，连续传输由单个地址发起；支持Outstanding(请求挂起)和Out-of-Order(乱序传输)。

新一代互联协议架构图如图2所示，在各个主从设备之间分别存在数个通道，分别用于传输地址、数据以及各种控制信息。针对常用的AXI总线，AXI总线传输基于五个物理通道，分别为读地址、读数据、写地址、写数据和写请求通道，在上层协议看来，AXI总线的传输形式是将整个传输过程按方向分为五种Packet(包)，每个具体传输则包含了其中若干种Packet(即使用若干种通道)。由于各个Packet之间的依赖性很小，没有固定的相位关系，因此每一个Packet所传输的通道可以随意设置。根据具体应用的需要通常可以设置若干级数的Pipelining(流水线)。AXI总线的典型连续传输由一个地址、一个控制Packet以及若干数据Packet组成。AXI还支持Outstanding和Out-of-Order，即Master(主设备)或Slave(从设备)都可以存在若干Active(激活)但未完成的操作，这些操作通过ID(标签)信息进行顺序控制。

由于新一代互联协议具有更高的性能，因此若将这些信号全部在芯片管脚上实现，实现更加困难，并且成本更高。

现有的一种多通道内部总线的外部接口的具体实现，是将Test Chip中的多通道内部总线直接引出为外部逻辑接口，与逻辑设计装置相连。比如：一种常见的Versatile(一种产品名称)仿真板，将ARM1156/1176(ARM公司生产的一种测试芯片)或MPCore(ARM公司生产的一种测试芯片)等CPU做成Test Chip，将其内部总线AXI引出为FPGA接口，对接到EB(仿真板)的FPGA上，然后将待测试的业务逻辑烧制在FPGA中，CPU通过AXI总线对该业务逻辑进行调试。

但是由于多通道内部总线信号线非常多，因此需要将所有的信号线都引出来，实现困难，并且芯片面积大，成本高。以AXI总线为例，信号线非常多，ARM将其五个通道的全部信号都引到了管脚上。其中ARM1176 TestChip引出的信号线为271根，MPCore Test Chip引出的信号线为571根，这样，使得Test Chip的内部面积受到Pin Limited(引出的信号线的限制)，Test Chip的实际面积将会比较大，芯片成本难以承受，并且PCB(印刷电路板)板布线非常困难，需要更大的面积和更多的金属层，造成PCB成本也大幅上升。同时，与Test Chip连接的FPGA为了能够和AXI接口接入，也需要同样多的Pin脚，这也造成了FPGA板硬件成本大幅上升。

现有的另一种多通道内部总线的外部接口的具体实现，是将AXI总线协议转换为普通的CPU接口时序之后，将数据以CPU帧格式和FPGA进行对接，FPGA采用CPU接口接收数据帧，并将收到的数据帧转换回AXI协议进行传输。

对具有CPU接口的Test Chip，采用该技术可以复用已有的CPU接口，不需要额外增加管脚，板级电路成熟、简单。但是，作为发送方的Test Chip需要将AXI协议转换为CPU接口协议，即AXI协议信号需要译码为CPU帧数据进行传输，作为接收方的FPGA需要将接收到的数据帧转换回AXI协议，接收方和发送方的协议转换都需要额外的逻辑，并必然会造成额外的延迟。

同时，CPU接口需要将AXI一次传输在五个通道的信息完整保存，然后再转发出去，这种模式将无法实现AXI总线上的Outstanding和Out-of-Order特性，这两种特性的缺失将验证降低AXI传输效率和传输带宽，使得该接口成为实时验证时的性能瓶颈。

并且，若需要实现AXI Master接口和AXI Slave接口的对接，需要两套CPU接口，其引出的Pin(管)脚数量将大大增加。

因此，现有的多通道内部总线的外部接口实现方法，从Test Chip中引出的信号线多，实现复杂，成本高。

发明内容

本发明实施例提供一种多通道内部总线的外部接口装置及其数据传输方法，简单的实现多通道内部总线的外部接口，并通过该外部接口装置进行数据传输。

本发明实施例是通过以下技术方案实现的：

本发明实施例提供一种AXI内部总线的外部接口控制装置，所述装置包括：

决策单元，用于根据接收到的仲裁信息决定接收数据或发送数据；

数据发送单元，用于在所述决策单元的决策结果为发送数据时，发送数据；所述数据包括：数据信息和所述数据信息的数据类型信息；

数据接收单元，用于在所述决策单元的决策结果为接收数据时，接收数据，并根据接收到的数据的数据类型信息将数据发送至对应的数据处理设备处理；

所述仲裁信息用于指示数据的发送或接收；所述数据类型信息用于标识所述数据信息所属的通道类型。

本发明实施例提供一种多通道数据传输系统，包括需要进行多通道数据传输的第一装置和第二装置，所述第一装置和第二装置各包括：多通道内部总线的外部接口控制装置，所述外部接口控制装置用于根据接收到的仲裁信息控制数据包的发送和接收，并根据接收到的数据包中的数据类型信息将接收到的数据包转发至对应的数据处理设备；所述数据类型信息用于标识接收到的数据包中的数据信息所属的通道类型；

所述系统还包括：

仲裁单元，用于根据接收到的请求进行数据包发送的请求信号，确定所述第一装置和第二装置之间的传输数据包的方向，并发送包括所述传输方向的仲裁信息至待发送和/或待接收数据的外部接口控制装置。

本发明实施例提供一种AXI内部总线数据的发送方法，所述方法包括：

接收用于指示数据的发送的仲裁信息；并将待发送数据和所述数据的数据类型信息组合成数据包，发送所述数据包；或者，

将待发送数据和所述数据的数据类型信息组合成数据包，发送所述数据包；所述数据类型信息用于标识所述数据信息所属的通道类型。

本发明实施例提供一种AXI内部总线数据的接收方法，所述方法包括：

直接接收数据包；或者，根据接收到的用于指示数据的接收的仲裁信息接收数据包；

根据接收到的数据包中的数据类型信息将数据发送至对应的数据处理设备处理；所述数据类型信息用于标识所述数据信息所属的通道类型。

由上述本发明实施例提供的技术方案可以看出，本发明实施例将数据信息和用于标识该数据信息所属的通道类型的数据类型信息作为一个数据包发送，并根据数据类型信息将接收到的数据信息传输至该数据信息对应的数据处理设备，达到在不影响多通道内部总线的传输性能的情况下，简单实现多通道内部总线的外部接口，成本低的技术效果。

附图说明

图1为现有的仿真装置的结构图；

图2为现有的新一代互联协议架构图；

图3为本发明的第一个实施例的系统的结构图；

图4为本发明的第二个实施例的方法的过程图。

具体实施方式

本发明实施例在需要进行多通道数据传输的第一装置和第二装置(比如：Test Chip和逻辑设计装置)之间传输包括用于标识该数据信息所属的通道类型的数据类型信息的数据包，并根据数据类型信息将各自接收到的数据信息传输至该数据信息对应的数据处理设备。

该数据处理设备可以包括：多通道内部总线的主设备或从设备。

本发明实施例仅在物理层上实现通道的交互，Test Chip和逻辑设计装置中的各个数据处理设备接收到各自的数据包之后，即按照数据包的具体内容进行读或写操作，不影响读写操作的具体内容。这是由于多通道内部总线的各个通道是独立传输数据的，多通道内部总线的每次数据传输(包括各种读写操作和控制操作)是由至少一个通道完成的，即每一次数据操作，都是由各个通道进行各自的多次数据交互来完成的。比如：一次连续的写数据操作，由写地址通道的一次数据交互，写通道的数次交互和B(应答)通道的数次交互共同组成。但在每一次数据操作中，各通道各自的数据交互独立，没有固定相位关系，基于多通道内部总线的Outstanding的特性，写通道下一次操作所需要的交互并不要求在B通道完成上一次操作的交互之后才进行。因此，对于一次读或写数据操作来说，只要完成了该次数据操作所需的所有通道的数据交互，而不需要考虑通道进行数据交互的先后次序，即可以完成该次数据操作。

并且，多通道内部总线的多个通道均具有很强的方向性，每一个通道只能进行单向的信息交互。

因此，在本发明实施例的设计中，即是通过传输用于标识该数据信息所属的通道类型的数据类型信息的数据包，将多通道内部总线中在各个主从设备之间的各个通道中直接传输的数据包，在本发明实施例中，用一个双向数据传输通道传输。

本发明的第一个实施例为图3所示的多通道数据传输系统，包括：需要进行多通道数据传输的第一装置(比如Test Chip)和第二装置(比如逻辑设计装置)，其中，该Test Chip和该逻辑设计装置各包括：仲裁单元和多通道内部总线的外部接口控制装置，其中，

仲裁单元，用于根据接收到的请求进行数据包发送的Req(请求)信号，确定Test Chip和该逻辑设计装置之间的传输数据包的方向，并发送包括该传输方向的仲裁信息(Gnt(授权)信号)至Test Chip和该逻辑设计装置的外部接口控制装置，该装置即为待发送和/或待接收数据的外部接口控制装置。仲裁单元可以位于Test Chip中(如图3所示)，也可以位于逻辑设计装置中，还可以位于仿真装置中的其他地方。该仲裁单元可以采用各种仲裁方式，比如Req、Gnt仲裁方式，包括AHB方式，或者根据Req和Gnt信号的相位变化产生的其他仲裁方式；也可以采用各种仲裁算法进行仲裁，比如：对Req信号设置仲裁算法，比如：在双方同时发起Req的情况下，仲裁给哪一方，或者是否在一方没有发送完仲裁请求的情况下就打断等。仲裁单元可以向Test Chip和该逻辑设计装置均发送仲裁信息，也可以根据预先的设置，向其中一个单元发送仲裁信息；可以预先设置接收到仲裁信息的一方发送数据，另一方接收数据；或者设置接收到仲裁信息的一方接收数据，另一方发送数据。

外部接口控制装置用于将Test Chip中的内部总线在Test Chip的外部实现，并与逻辑设计装置连接，便于对逻辑设计装置中的逻辑进行仿真测试。该装置具体用于根据接收到的仲裁信息控制Test Chip和该逻辑设计装置之间的数据包的发送和接收，并根据接收到的数据包中的packet_type(数据类型)信息将接收到数据转发至对应的数据处理设备；该packet_type信息为在数据包中设置的指示数据信息所属的通道类型的信息，比如，若该数据属于AR(读地址)类型，则packet_type信息设置为指示AR类型的标志，可以为00或其他标志。

并且，该外部接口控制装置发送或接收数据的位宽由各个主从设备之间位宽最大的通道决定，即等于或大于多通道内部总线中位宽最大的通道。比如：以AXI总线为例，在通常的32Bits地址、64Bits数据配置下，如果不计算ID(标识)信息，五个通道中，AW(写地址)、AR、B通道位宽小于64Bits，R通道为64Bits，W通道在使用Strobe(一种信号名称)信号时为72Bits，否则为64Bits。因此，该双向通道在使用Strobe时位宽为72Bits+ID位宽，否则为64Bits+ID位宽。ID位宽通常为3-6比特，这样，从Test Chip中引出的信号线大大减少。

并且，由于本发明实施例仅在一个双向数据传输通道中根据数据包的传输方向和数据类型完成数据的传输，因此实际上在本发明实施例中不区分各个数据处理设备的主从关系，即不区分主设备和从设备。比如：以AXI总线为例，本发明实施例不区分AXI Master和AXI Slave，一个Test Chip和一个逻辑设计装置中可同时包括多个作为AXI Master的数据处理设备和一个作为AXISlave的数据处理设备。

该外部接口控制装置具体可以包括：决策单元、数据发送单元和数据接收单元，其中，

决策单元，用于根据接收到的仲裁信息决定接收数据或发送数据；

数据发送单元，用于在决策单元的决策结果为发送数据时，发送数据包；该数据包包括：数据信息和该数据信息的数据类型信息。在这种情况下，决策单元的决策信息包括：在预先设置接收仲裁的一方发送数据或者，双方均接收仲裁信息的情况下，根据接收到的仲裁信息发送数据包；或者，在预先设置接收仲裁的一方接收数据的情况下，直接发送数据包。

数据接收单元，用于在决策单元的决策结果为接收数据时，接收数据；并根据接收到的数据类型信息将数据发送至对应的数据处理设备处理。在这种情况下，决策单元的决策信息包括：在预先设置接收仲裁的一方发送数据的情况下，直接接收数据；或者，在预先设置接收仲裁的一方接收数据或者，双方均接收仲裁信息的情况下，根据接收到的仲裁信息接收数据。

数据类型信息用于标识数据信息所属的通道类型。

若需要由外部接口控制装置向仲裁单元发出请求信息，则该外部接口控制装置还可以包括：请求信号发送单元，用于向该仲裁单元发送用于请求进行数据包发送的请求信号。

该数据发送单元具体可以包括：

数据类型设置单元，用于设置待发送数据的数据类型信息，并将该数据类型信息和数据组合成一个数据包；

发送执行单元，用于发送该数据类型设置单元组合的数据包。

在数据处理设备中存在多个主设备的情况下，为了区分数据具体是属于哪个主设备的，需要设置主设备标志，则该数据发送单元还包括：主设备标志设置单元，用于设置待发送数据的主设备标志信息，并在所述数据包中增加所述主设备标志信息；该主设备标志信息用于标识数据信息所属的主设备；具体可以通过对数据的ID信息进行扩展的方式来标识主设备信息，该ID信息可以为主设备的编号或主设备中各个进程的编号。比如：若存在两个主设备，则在原有的ID信息上扩展一位，用该位信息的变化(0或1)指示不同的主设备。在这种情况下，该数据接收单元还根据接收到的主设备标志信息将数据发送至对应的数据处理设备处理。

在数据处理设备中存在多个从设备的情况下，为了区分数据具体是属于哪个从设备的，需要设置从设备标志，则该数据发送单元还包括：从设备标志设置单元，用于设置待发送数据的从设备标志信息，并在该数据包中增加所述从设备标志信息；该从设备标志信息用于标识数据信息所属的从设备。该从设备标志信息可以为：数据包中的地址信息经解码获得的信息，具体可以通过对数据的地址信息进行译码的方式来获取从设备信息，即该从设备标志设置单元可以为解码单元，用于对接收到数据包中的地址信息进行解码操作，以获知数据所属的从设备。比如：若存在两个从设备，则在接口控制单元中还可以包括用于将数据包中的地址信息解码为该数据包的目标从设备地址的解码单元。在这种情况下，该数据接收单元还根据接收到的从设备标志信息将数据发送至对应的数据处理设备处理。

在数据接收单元还根据接收到的主设备标志信息和/或从设备标志信息将数据发送至对应的数据处理设备处理的情况下，该数据接收单元可以作为第一数据接收单元。

由本发明的第一个实施例可以看出，本发明实施例在不改变多通道内部总线性能的基础上，从内部总线引出的信号线大大减少，节省了成本。

本发明的第二个实施例为基于本发明第一个实施例的多通道数据传输系统的数据传输方法，如图4所示，具体包括如下步骤：

步骤1：仲裁单元根据接收到的请求进行数据包发送的Req信号，确定数据包的传输方向，并发送包括该传输方向的Gnt信号(即仲裁信号)至外部接口控制装置。根据预先设置的需求，可以将该Gnt信号均发送至第一装置(Test Chip)和第二装置(逻辑设计装置)；也可以用Gnt信号指示发送数据，并仅将该信号发送至仲裁结果为发送数据的装置的外部接口控制装置；可以理解的是，也可以用Gnt信号指示接收数据，并仅将该信号发送至仲裁结果为接收数据的装置的外部接口控制装置。

步骤2：在接收到的Gnt信号指示发送数据的情况下，将待发送数据和该数据的数据类型信息组合成数据包，发送该数据包；或者，在Gnt信号仅发送给指示接收数据的装置的情况下，需要发送数据的装置直接发送该数据包。该数据类型信息用于标识数据信息所属的通道类型。

比如：Test Chip中的外部接口控制装置根据接收到的包括数据包的传输方向的Gnt信号确定是否发送数据包，在Gnt信号指示其发送数据的情况下，该Test Chip中的外部接口控制装置设置待发送数据的packet_type，并将该packet_type和数据组合成一个数据包，将该数据包由Test Chip发送至逻辑设计装置；同样的，在Gnt信号指示逻辑设计装置中的外部接口控制装置发送数据的情况下，该逻辑设计装置中的外部接口控制装置设置待发送数据的packet_type，并将该packet_type和数据组合成一个数据包，将该数据包由Test Chip发送至逻辑设计装置。

步骤3：在没有接收到Gnt信号的情况下，直接接收数据包；或者，在接收到的Gnt信号指示接收数据的情况下，根据该信号接收数据包。

步骤4：根据接收到的数据包中的数据类型信息将数据发送至对应的数据处理设备处理；该数据处理设备为多通道内部总线的主设备或从设备。

在由外部接口控制装置发起Req信号的情况下，在步骤1之前还包括：外部接口控制装置向仲裁单元发送Req信号。

在存在多个主设备的情况下，该步骤2还包括：设置待发送数据信息的主设备标志信息，并发送该主设备标志信息；该主设备标志信息用于标识数据信息所属的主设备。在这种情况下，该步骤4还包括：根据接收到的主设备标志信息，将数据发送至对应的数据处理设备处理。该主设备标志信息用于标识数据信息所属的主设备，可以设置在多通道内部总线中的标签ID信息的扩展位上。

在存在多个从设备的情况下，该步骤2还包括：设置待发送数据信息的从设备标志信息，并发送该从设备标志信息；该从设备标志信息用于标识数据信息所属的从设备。在这种情况下，该步骤4还包括：根据接收到的从设备标志信息，将数据发送至对应的数据处理设备处理。该从设备标志信息用于标识数据信息所属的从设备，可以为数据包中的地址信息经解码获得的信息。

下面对步骤1涉及的仲裁方法进行详细叙述。

之所以采取仲裁方法，是因为本发明实施例采用一个双向数据传输通道完成数据的双向传输，所以需要一个额外的仲裁单元进行仲裁，以决定数据的传输方向。

第一装置(比如：Test Chip)和第二装置(比如：FPGA)都使用同样的仲裁申请机制，需要发送信息时提出请求，如果获得仲裁，则可以发送信息，如果无法获得仲裁，则接收信息。

下面以AXI总线在FPGA中的逻辑设计为例，此时逻辑设计装置为FPGA逻辑单元，将FPGA逻辑单元中的外部接口控制装置作为第二外部接口控制装置，将Test Chip中的外部接口控制装置作为第一外部接口控制装置，对本发明实施例中的仲裁方法进行详细叙述。

本发明实施例的仲裁方式可以包括：Req、Gnt仲裁方式；该Req、Gnt仲裁方式可以包括：AHB方式、或者根据Req和Gnt信号的相位变化产生的其它仲裁方式。也可以采用各种仲裁算法进行仲裁，比如：对Req信号设置仲裁算法，比如：在双方同时发起Req的情况下，仲裁给哪一方，或者是否在一方没有发送完仲裁请求的情况下就打断等。仲裁算法可以不考虑采用的具体仲裁方式，而在仲裁单元中进行独立设计。

采用本发明实施例仲裁方式的数据传输过程可以包括：Test Chip和FPGA都可以作为数据包的发送方和接收方，数据包的传输使用AXI握手方式，半双工。在获取总线仲裁的情况下，发送方发起Valid(有效)指示数据有效，接收方发起Ready(准备好)指示数据能够被接收，Valid和Ready同时有效时一个数据包传输完成。

采用本发明实施例仲裁方式的仲裁信号可以包括：双方的仲裁使用Req、Gnt信号实现，两端FPGA接口模块都使用Req、Gnt进行仲裁。其中Arbiter(仲裁单元)可以存放在FPGA和Test Chip中的任意一方，或者独立存在。

在采用Req和Gnt信号的相位变化产生的其他仲裁方式的情况下，Req无效后Gnt还会延一拍，也就是浪费一拍Gnt。如果使用先后优先级仲裁算法，AXI FPGA接口模块可采用预测方式少发一拍Req的方式实现满拍传输。

下面以AXI总线在FPGA中的逻辑设计作为本发明的第三个实施例，对本发明实施例进行详细叙述。此时逻辑设计装置为FPGA逻辑单元，包括第二外部接口控制装置、数据处理设备4(可以作为AXI Master2)、数据处理设备5(可以作为AXI Slave1)，Test Chip中包括仲裁单元、数据处理设备3(可以作为AXI Master0)、数据处理设备2(可以作为AXI Master1)、数据处理设备1(可以作为AXI Slave0)，Test Chip和FPGA逻辑单元通过双向数据传输通道进行数据传输。其中，需要向外发送的是AXI Master0、1、2的AR/AW/W通道信息和AXI Slave0、1的R/B通道信息，其中AR/AW/W通道信息需要转发给AXI Slave1，而R/B通道需要转发给AXI Master2；需要接收信息的是AXI Master0、1、2的R/B通道信息和AXI Slave0、1的AR/AW/W通道信息。用packet_type信息为000指示数据信息为AR类型，用ID号的扩展位为01指示数据的目的数据处理设备为AXI Slave1。下面以AXI Master0发送AR类型的数据过程为例进行详细叙述。

步骤1：第一外部接口控制装置向仲裁单元发送Req信号；

步骤2：仲裁单元采用AHB仲裁方式，确定仲裁结果为第一外部接口控制装置为数据的发送方，并将该仲裁结果发送给第一和第二外部接口控制装置；

步骤3：第一和第外部接口控制装置接收仲裁结果；第一外部接口控制装置根据数据信息所属的通道设置packet_type信息为000，即AR类型，ID号的扩展位为两位，设置为01，并将packet_type信息、扩展后的ID号和数据信息组合成数据包发送；

步骤4：第二外部接口控制装置接收到数据包，由数据包的传输方向和packet_type信息得知该数据为AXI Slave的AR类型数据，由扩展后的ID号得知该数据具体为AXI Slave1的AR类型数据，并将该数据转发至AXI Slave1。

本发明实施例可以应用于不同位宽的多通道内部总线中，也可以应用于各种多通道内部总线的外部接口实现，比如：OCP总线和Magenta总线；并且，不仅限于Test Chip和逻辑设计装置之间的数据交互过程，可以为任何需要将多通道内部总线的内部总线在外部实现的场合。本发明实施例能够在不影响多通道内部总线的传输性能的情况下，简单实现多通道内部总线的外部接口，成本低。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (14)

1.一种AXI内部总线的外部接口控制装置，其特征在于，所述装置包括：

决策单元，用于根据接收到的仲裁信息决定接收数据或发送数据；

数据发送单元，用于在所述决策单元的决策结果为发送数据时，在双向数据传输通道中发送数据；所述数据包括：数据信息和所述数据信息的数据类型信息；

数据接收单元，用于在所述决策单元的决策结果为接收数据时，从双向数据传输通道接收数据，并根据接收到的数据的数据类型信息将数据发送至对应的数据处理设备处理；

所述仲裁信息用于指示数据的发送或接收；所述数据类型信息用于标识所述数据信息所属的通道类型。

2.如权利要求1所述的装置，其特征在于，所述数据发送单元具体包括：

数据类型设置单元，用于设置待发送数据的数据类型信息，并将所述数据类型信息和数据组合成一个数据包；

发送执行单元，用于发送所述数据类型设置单元组合的数据包。

3.如权利要求2所述的装置，其特征在于，所述数据发送单元还包括：

主设备标志设置单元，用于设置待发送数据的主设备标志信息，并在所述数据包中增加所述主设备标志信息；所述主设备标志信息用于标识数据信息所属的主设备；和/或，

从设备标志设置单元，用于设置待发送数据的从设备标志信息，并在所述数据包中增加所述从设备标志信息；所述从设备标志信息用于标识数据信息所属的从设备。

4.如权利要求3所述的装置，其特征在于，所述数据接收单元具体为第一数据接收单元，用于根据接收到的数据的数据类型信息和接收到的主设备标志信息和/或从设备标志信息，将数据发送至对应的数据处理设备处理。

5.如权利要求3或4所述的装置，其特征在于，所述主设备标志信息设置于AXI内部总线中的标签ID信息的扩展位上；和/或，所述从设备标志信息包括：数据包中的地址信息经解码获得的信息。

6.一种多通道数据传输系统，包括需要进行多通道数据传输的第一装置和第二装置，其特征在于，所述第一装置和第二装置之间通过双向数据传输通道传输数据，所述第一装置和第二装置各包括：多通道内部总线的外部接口控制装置，所述外部接口控制装置用于根据接收到的仲裁信息控制数据包的发送和接收，并根据接收到的数据包中的数据类型信息将接收到的数据包转发至对应的数据处理设备；所述数据类型信息用于标识接收到的数据包中的数据信息所属的通道类型；

所述系统还包括：

仲裁单元，用于根据接收到的请求进行数据包发送的请求信号，确定所述第一装置和第二装置之间的传输数据包的方向，并发送包括所述传输方向的仲裁信息至待发送和/或待接收数据的外部接口控制装置。

7.如权利要求6所述的系统，其特征在于，所述外部接口控制装置包括：

请求信号发送单元，用于向所述仲裁单元发送用于请求进行数据包发送的请求信号；

决策单元，用于根据接收到所述仲裁单元的仲裁信息决定接收数据或发送数据；

数据发送单元，用于在所述决策单元的决策结果为发送数据时，发送数据；所述数据包括：数据信息和所述数据信息的数据类型信息；

数据接收单元，用于在所述决策单元的决策结果为接收数据时，接收数据，并根据接收到的数据的数据类型信息将数据发送至对应的数据处理设备处理；所述数据类型信息用于标识数据信息所属的通道类型。

8.如权利要求6或7所述的系统，其特征在于，所述外部接口控制装置发送或接收数据的位宽等于或大于多通道内部总线中位宽最大的通道。

9.一种AXI内部总线多通道数据的发送方法，其特征在于，所述方法包括：

接收用于指示数据的发送的仲裁信息；并将待发送数据和所述数据的数据类型信息组合成数据包，在双向数据传输通道中发送所述数据包，所述数据类型信息用于标识所述数据所属的通道类型。

10.如权利要求9所述的方法，其特征在于，在所述接收仲裁信息之前，所述方法还包括：

发送用于请求发送数据包的请求信号。

11.如权利要求9或10所述的方法，其特征在于，所述方法还包括：

设置待发送数据信息的主设备标志信息，并发送所述主设备标志信息；所述主设备标志信息用于标识数据信息所属的主设备；和/或，

设置待发送数据信息的从设备标志信息，并发送所述从设备标志信息；所述从设备标志信息用于标识数据信息所属的从设备。

12.一种AXI内部总线多通道数据的接收方法，其特征在于，所述方法包括：

根据接收到的用于指示数据的接收的仲裁信息从双向数据传输通道中接收数据包；

根据接收到的数据包中的数据类型信息将数据发送至对应的数据处理设备处理；

所述数据类型信息用于标识所述数据信息所属的通道类型。

13.如权利要求12所述的方法，其特征在于，所述方法还包括：

根据接收到的主设备标志信息，将数据发送至对应的数据处理设备处理；和/或，

根据接收到的从设备标志信息，将数据发送至对应的数据处理设备处理；

所述主设备标志信息用于标识数据信息所属的主设备；所述从设备标志信息用于标识数据信息所属的从设备。

14.如权利要求13所述的方法，其特征在于，所述主设备标志信息设置于AXI内部总线中的标签ID信息的扩展位上；和/或，所述从设备标志信息包括：数据包中的地址信息经解码获得的信息。

Images