CN102169470B - 一种ahb总线到bvci总线的转换桥 - Google Patents

Abstract

本发明提供了一种AHB总线到BVCI总线的转换桥，该转换桥包括：协议转换模块，用于完成AHB总线协议端口与BVCI总线协议端口的相互转换；双向FIFO，在状态机的控制下完成AHB总线与BVCI总线不同时钟域信号的相互转换；状态机，接收AHB总线的控制信号，控制双向FIFO的读写以控制整个转换桥的工作状态。有效的解决了AHB总线到BVCI总线的数据传输的技术问题。

Description

一种AHB总线到BVCI总线的转换桥

技术领域

本发明属于集成电路设计领域中的数字接口转换的设计，尤其涉及一种AHB总线到BVCI总线的转换桥。

背景技术

随着半导体工艺技术的不断发展和市场需求的不断提高，SoC（System on Chip，片上系统，以下简称SoC）的复杂度也随之不断提高。基于IP（Intellectual Property，知识产权）复用技术也越来越广泛被接受为复杂SoC设计的重要技术。这种设计技术是将厂家提供的标准IP模块集成到一个硅片上，使之能形成一个独立的系统并实现一定的功能，而设计中的关键是系统总线部分。一个高效灵活的系统总线的建立对整个系统性能的表现是至关重要的。

由于目前SoC的复杂度不断提高，一个系统中会出现基于不同传输协议的AHB（Advanced High Performance Bus，高性能总线）总线和BVCI（Basic Virtual Component Interface，基本虚拟组件接口）总线并行工作。这时就需要一个互联转换装置——AHB总线到BVCI总线转换桥来实现不同系统总线之间准确、高效的数据通信。

发明内容

本发明为解决AHB总线到BVCI总线数据传输的技术问题，提供一种AHB总线到BVCI总线的转换桥。

一种AHB总线到BVCI总线的转换桥，包括：

协议转换模块，用于完成AHB总线协议端口与BVCI总线协议端口的相互转换；

双向FIFO，在状态机的控制下完成AHB总线与BVCI总线不同时钟域信号的相互转换；

状态机，接收AHB总线的控制信号，控制双向FIFO的读写以控制整个转换桥的工作状态。

本发明通过设计一个状态机对转换桥的各个状态进行控制，有效的解决了AHB总线到BVCI总线数据传输的技术问题，实现AHB总线到BVCI总线的数据传输。  

附图说明

图1是本发明实施例提供的AHB总线到BVCI总线转换桥的系统功能框图；

图2是本发明实施例提供的AHB总线到BVCI总线转换桥的模块图；

图3是本发明实施例提供的主控状态机状态转换图；

图4是本发明实施例提供的AHB总线到BVCI总线转换桥应用于AHB总线与BVCI总线之间数据传输的系统框图；

图5是本发明实施例提供的AHB总线到BVCI总线转换桥执行写操作的波形图；

图6是本发明实施例提供的AHB总线到BVCI总线转换桥执行读操作的波形图。  

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为描述方便，AHB总线到BVCI总线的转换桥简称为AHB2BVCI转换桥。AHB2BVCI转换桥中，BVCI为基本虚拟组件接口，该BVCI总线具有分裂传输的能力，即它的请求数据流和响应数据流是完全分离的，在当前请求还没有被响应的时候，可以继续发送请求，提高了对高延时器件的访问效率。 AHB总线为先进高性能总线，支持背靠背的传输，即地址控制信号有效的下一个时钟周期才是对应数据响应信号。

如图1所示为本发明的AHB2BVCI转换桥的系统功能框图，该AHB2BVCI转换桥包括：协议转换模块11、双向FIFO12、状态机13。

协议转换模块11与AHB总线和双向FIFO12相连，用于完成AHB总线协议端口与BVCI总线协议端口的相互转换。

双向FIFO12与AHB总线、协议转换模块11、状态机13、BVCI总线相连，在状态机13的控制下完成AHB总线与BVCI总线不同时钟域信号的转换。

状态机13与AHB总线、双向FIFO12、BVCI总线相连，接收AHB总线的从机选择信号、读写控制信号、传输类型控制信号，控制双向FIFO12的读写，达到控制整个转换桥工作状态的目的。

如图2所示为本发明的AHB2BVCI转换桥的模块图，该AHB2BVCI转换桥包括：地址路径21、协议转换单元22、主控状态机23、请求FIFO24（First Input First Output，先入先出队列）、BVCI握手状态机25和响应FIFO26。

在AHB总线协议中，地址信号和数据信号相位是有先后的，而在BVCI总线协议中，地址信号和数据信号相位是相同的，所以必须将地址信号延迟，使地址信号和数据信号保持同相位；地址路径21将AHB总线的地址信号进行延迟。

协议转换单元22将AHB总线的读或写控制信号、数据位宽信号对应转换为BVCI总线的读或写控制信号、数据位宽信号；及将BVCI总线的响应信号转换为 AHB总线的响应信号并输出到AHB总线。

AHB总线端读或写控制信号为1b’1时表示写控制信号，为1b’0时表示读控制信号，BVCI总线端读或写控制信号为2b’10表示写控制信号，为2b’01表示读控制信号，协议转换单元22完成AHB总线端读或写控制信号与BVCI总线端读或写控制信号读写状态的对应。

AHB总线端数据位宽信号为2b’00时表示传输的数据为8位，为2b’01时表示传输的数据为16位，为2b’10时表示传输的数据为32位，BVCI总线端数据位宽信号为4b’0001时表示传输的数据为8位，为4b’0011时表示传输的数据为16位，为4b’1111时表示传输的数据为32位，协议转换单元22完成AHB总线端数据位宽信号与BVCI总线端数据位宽信号数据位宽的对应。

BVCI总线端响应信号为2b’00时表示传输中无错误，为2b’01表示传输中有错误发生，AHB总线端响应信号为2b’00时表示传输中无错误，为2b’01表示传输中有错误发生，协议转换单元22完成BVCI总线端响应信号与AHB总线端响应信号的对应。

在读传输状态下，主控状态机23接收AHB总线的从机选择信号、传输类型控制信号、读控制信号，在写传输状态下，主控状态机23接收AHB总线的从机选择信号、传输类型控制信号、写控制信号；从机选择信号表示AHB总线选择了转换桥作为从机，传输类型控制信号表示AHB总线端进行连续读写、非连续读写、AHB总线处于忙碌、空闲状态传输类型。

主控状态机23根据请求FIFO24的非满状态将第一AHB握手信号发送到AHB总线，并根据请求FIFO24的非满状态以控制请求FIFO24的写指针。在请求FIFO24为满的情况下，使AHB总线停止向请求FIFO24发送数据信号；在请求FIFO24为非满的情况下，AHB总线可以持续向请求FIFO24发送数据信号。根据响应FIFO26的非空状态将第二AHB握手信号发送到AHB总线，根据响应FIFO26的非空状态以控制响应FIFO26的读指针。在写传输状态下，响应FIFO26非空的情况下，协议转换单元22取回响应FIFO26中的响应信号，在响应FIFO26为空的情况下，协议转换单元22停止向响应FIFO26取回响应信号。在读传输状态下，响应FIFO26为非空的情况下，AHB总线还取回响应FIFO26中的读回数据信号，响应FIFO26为空的情况下，AHB总线停止向响应FIFO26取回读回数据信号。

在写传输状态下，请求FIFO24在主控状态机23的控制下存储协议转换单元22输出的写控制信号、数据位宽信号、AHB总线输出的数据信号、地址路径21输出的地址信号，并在BVCI握手状态机25的控制下输出写控制信号、数据位宽信号、数据信号、地址信号到BVCI总线。在读传输状态下，请求FIFO24在主控状态机23的控制下存储协议转换单元22输出的写控制信号、数据位宽信号、地址路径21输出的地址信号，并在BVCI握手状态机25的控制下输出写控制信号、数据位宽信号、地址信号到BVCI总线，以达到AHB总线时钟域信号向BVCI总线时钟域信号转换的目的。

基于BVCI总线协议，BVCI握手状态机25根据请求FIFO24的非空状态产生第一握手信号并输出到BVCI总线，BVCI总线端从机能执行此任务时，BVCI总线向BVCI握手状态机25发送第一握手应答信号，BVCI握手状态机25接收BVCI总线的第一握手应答信号，根据请求FIFO24的非空状态控制请求FIFO24的读指针，此时BVCI总线端从机可对请求FIFO24进行数据信号读取；当BVCI总线端从机将接收到的命令执行完毕后，BVCI总线向BVCI握手状态机25发送第二握手信号，BVCI握手状态机25接收BVCI总线的第二握手信号，并根据响应FIFO26的非满状态以产生第二握手应答信号，根据响应FIFO26的非满状态控制响应FIFO26的写指针，此时BVCI总线端从机可对响应FIFO26进行写数据操作。

在读传输状态下，响应FIFO26在BVCI握手状态机25的控制下存储响应信号、读回数据信号，在主控状态机23的控制下输出读回数据信号到AHB总线、输出响应信号到协议转换单元22；在写传输状态下，响应FIFO26在BVCI握手状态机25的控制下存储响应信号，在主控状态机23的控制下输出响应信号到协议转换单元22，以达到BVCI总线时钟域信号向AHB总线时钟域信号的转换。

主控状态机23协调控制整个AHB2BVCI转换桥有序工作的模块，它由AHB总线的时钟控制。如图3所示，主控状态机23包括空闲状态IDLE、写操作状态WRITE、等待请求FIFO可用状态WAIT_VAL、写响应计数状态WRSP_CNT、读操作等待状态RWAIT、读操作命令更新状态RNEXT。

空闲状态IDLE，表示当前AHB2BVCI转换桥内部没有数据传输事务。

写操作状态WRITE，表示当前转换桥正在处理AHB总线往BVCI总线写数据。

等待请求FIFO可用状态WAIT_VAL，表示请求FIFO24被写满，等到请求FIFO24发出非满信号的时候，再跳转到写操作状态WRITE。

写响应计数状态WRSP_CNT，只有在写操作后面跟有读操作时，AHB2BVCI转换桥才会进入该状态，该状态表示对返回的写响应进行计数，当返回写响应的数目跟写操作的次数相等的时候，表示写响应已全部返回，接着才进入读操作等待状态RWAIT，以保证AHB总线在发出读操作后能接收到正确的响应数据信号。

读操作等待状态RWAIT，表示AHB2BVCI转换桥正在处理读操作，等待BVCI总线端的读数据信号返回。

读操作命令更新状态RNEXT，该状态一方面将AHB总线上发来的读请求操作命令写入到请求FIFO24中，另一方面将读数据信号从响应FIFO26读出并送往AHB总线端，然后更新地址信号和控制信号，做好处理下一笔数据的准备。

主控状态机23各个状态间相互转换的过程如图3所示，状态机各状态间相互转换包括四个流程，下面进行详细描述状态机的转换流程。

写流程：

最初，主控状态机23处于空闲状态IDLE，当AHB总线上有写传输请求时，主控状态机23跳入写操作状态WRITE；若AHB2BVCI转换桥中请求FIFO24被写满，则主控状态机23跳入等待请求FIFO24可用状态WAIT_VAL；等到BVCI总线端将请求FIFO24中的数据信号取出，请求FIFO24非满时，主控状态机23跳入写操作状态WRITE；若AHB总线上无传输请求，且AHB2BVCI转换桥中无需要传输的数据，这时主控状态机23跳入空闲状态IDLE。

读流程：

最初，主控状态机23处于空闲状态IDLE，当AHB总线上有读传输请求时，主控状态机23跳入读操作等待状态RWAIT，等待读回数据信号返回；等到读数据信号返回且还有读传输请求信号时主控状态机23跳入读操作命令更新状态RNEXT，下一周期再跳入读等待状态RWAIT，等待读回数据信号返回；若AHB总线上无读传输请求信号，且转换桥中无需要读回的数据信号，则主控状态机23跳入空闲状态IDLE。

读到写流程：

主控状态机23处于读等待状态RWAIT；若此时AHB总线上有写请求，等到读回数据信号返回后，主控状态机23跳入写操作状态WRITE。

写到读流程：

主控状态机23处于写操作状态WRITE，下一笔传输请求为读操作时，则主控状态机23从写操作状态WRITE跳入写响应计数状态WRSP_CNT，主控状态机23对写响应计数，等到返回的写响应笔数与写请求笔数相等，表明写操作已全部完成时，才跳入读操作等待状态RWAIT，转入读操作流程。

在写操作结束后，如果BVCI总线端从机还未能将全部的写操作响应完全返回，AHB总线端主机这时又发出读操作请求，这样AHB总线端主机就不能判断返回的响应是写操作响应信号还是读操作响应信号，AHB总线端主机就不能正确的采样读数据信号。

本发明采用对写操作命令和响应分别计数的方法，在写操作命令发送完毕后，再对返回的响应进行计数，直到发送的写命令和返回的写响应数量相等，表明写操作的响应已完全返回后，再进行读操作，这样即使AHB总线端主机在写命令后立即发出了读命令，也能正确的采样读数据信号。

在写传输状态下，请求FIFO24为非空状态时， BVCI握手状态机25就向BVCI总线端发出第一握手信号，等待BVCI总线端从机的握手；等到BVCI总线端从机能够处理本次传输时，BVCI总线向BVCI握手状态机25发出第一握手应答信号；并在第一握手信号和第一握手应答信号同时为高电平时，BVCI总线端从机将地址信号、写数据信号、写控制信号、数据位宽信号接收到从机内；等到BVCI总线端从机将AHB总线主机发送来的命令执行完毕后，BVCI总线向BVCI握手状态机25发出第二握手信号， 输出本次命令处理的响应信号，报告本次命令处理的结果；BVCI握手状态机5判断响应FIFO26的空满状态，等到响应FIFO26在非满情况下，该AHB2BVCI转换桥的BVCI握手状态机25向BVCI总线发出第二握手应答信号，当第二握手信号和第二握手应答信号同时为高电平时，响应FIFO26完成BVCI总线端输出的响应信号的存储。

在读传输状态：请求FIFO24为非空状态时，BVCI握手状态机25就向BVCI总线端发出第一握手信号，等待BVCI总线端从机的握手；等到BVCI总线端从机能够处理本次传输时，BVCI总线向BVCI握手状态机25发出第一握手应答信号；并在第一握手信号和第一握手应答信号同时为高电平时，BVCI总线端从机将地址信号、读控制信号、数据位宽信号接收到从机内；BVCI总线端从机将AHB总线端主机发送来的命令执行完毕后，BVCI总线向BVCI握手状态机25发出第二握手信号，输出本次命令处理的响应信号，报告本次命令处理的结果，以及返回的读数据信号；等到AHB2BVCI转换桥的响应FIFO26处于非满情况下， BVCI握手状态机25向BVCI总线端从机发出第二握手应答信号，当第二握手信号和第二握手应答信号同时为高电平时，响应FIFO26完成响应信号、读回数据信号的存储。

本发明采用了一个主控状态机23和一个BVCI握手状态机25，清楚的表明了总线系统转换可能碰到的情况，简化了设计和转换。

本发明还采用了请求FIFO24、响应FIFO26，准确的实现了跨时钟域的数据信号的传输。

AHB总线到BVCI总线的数据转发，是通过一种总线间桥接转发装置来实现AHB总线到BVCI总线的数据转发的，实现了基于不同协议的总线之间的数据转发。

如附图4所示，为本发明AHB2BVCI转换桥应用于AHB总线与BVCI总线之间数据传输的系统框图。其中，SDRAM作为系统内存，BVCI是基本虚拟组件接口，SDRAM连接在BVCI上；P-BVCI为外围虚拟组件接口，BRIDGE是连接BVCI和P_BVCI的单元，使得BVCI与P-BVCI之间能够进行数据传输；AHB2BVCI为AHB总线到BVCI总线的转换桥，使P-BVCI总线与AHB总线之间能进行数据传输，DMA控制器DMAC和FLASH数据连接在AHB总线上。本发明基于AHB总线协议和BVCI总线协议，通过AHB2BVCI转换桥将AHB总线和BVCI总线连接起来，使AHB总线上的主机能够通过该AHB2BVCI转换桥访问BVCI总线上的从机。例如：AHB总线上的DMA控制器DMAC通过AHB2BVCI转换桥将AHB总线上FLASH里的数据发送到BVCI总线上的SDRAM内。

为了更加详细的理解AHB2BVCI转换桥的工作过程，下面分成读和写两个过程对AHB2BVCI转换桥的工作状态进行描述。

写传输过程：

首先，由AHB总线主机发起写控制信号、数据位宽信号、写数据信号以及地址信号，而地址信号必须要在地址路径21中由寄存器进行延迟，这是因为在AHB总线协议中，地址信号和数据信号的相位是有先后的，而在BVCI总线协议中，地址信号和数据信号相位是相同的，所以必须将地址信号延迟，使地址信号和数据信号保持同相位。

同时协议转换单元22将AHB总线上的写控制信号、数据位宽信号转换成BVCI总线能识别的同意义的写控制信号、数据位宽信号；其次，主机状态机23检测到请求FIFO24非满的状态下，将第一AHB响应信号发送到AHB总线端，延迟后的地址信号、写数据信号以及转换后的写控制信号、数据位宽信号在AHB总线时钟域的控制下写入到请求FIFO24中。

这时，BVCI握手状态机25接到请求FIFO24的非空状态，也就是请求FIFO24里面有待传输的数据信号，BVCI握手状态机25就向BVCI总线端发出第一握手信号，等待BVCI总线端从机的握手；等到BVCI总线端从机能够处理本次传输时，BVCI总线端从机向该AHB2BVCI转换桥的BVCI握手状态机25发出第一握手应答信号，在BVCI总线时钟域下，并在第一握手信号和第一握手应答信号同时为高电平时，BVCI总线端从机将地址信号和写数据信号、写控制信号、数据位宽信号接收到从机内。

再次，等到BVCI总线端从机将AHB总线端主机发送来的命令执行完毕后，BVCI总线端从机向该BVCI握手状态机25发出第二握手信号，以及对于本次命令处理的响应信号，报告本次命令处理的结果；等到该AHB2BVCI转换桥的响应FIFO26为非满情况下，该AHB2BVCI转换桥的BVCI握手状态机25向BVCI总线端从机发出第二握手应答信号，在BVCI总线时钟域下，并在第二握手信号和第二握手应答信号同时为高电平时，将返回的响应信号写入响应FIFO26中。

最后，在AHB总线时钟域下，将存储在响应FIFO6中的第二响应信号取出到协议转换单元22进行转换，并将转换后的响应信号输出到AHB总线。

由于BVCI总线协议是分裂传输的，如果让AHB总线端主机去等待写操作响应信号的返回显然会大大的降低数据传输的效率。在考虑到传输准确率较高的情况下，可以直接在协议转换单元22中产生一直有效的第二响应信号输出给AHB总线，省略等待BVCI总线端返回响应信号。

附图5给出了该AHB2BVCI转换桥执行写操作的波形图。在该图中，hclk_m为AHB总线的总线时钟信号，bclk为BVCI总线端时钟信号，在hclk_m的第二个时钟t2，AHB总线发出从机选择信号hsel_m为高，表示从机选择有效，数据位宽信号hsize_m为3b’010，表明是32位的数据传输，传输类型控制信号htrans_m为2b’10，表明该笔传输是与上一笔无关的一笔传输，读写控制信号hwrite_m为1b’1，表明是写操作，地址信号haddr_m为32’h28，相应的写数据信号hwdata_m在hclk_m的t3时刻为b；在bclk的第8个时钟t8时刻，当第一握手信号cmdval和第一握手应答信号cmdack同时为高时该笔写请求被发送到BVCI总线端，对应的BVCI总线端读写控制信号cmd为2b’10，表明为写操作，地址信号addr为32’h28，数据信号wdata为32’hb，数据位宽信号be为4b’1111，表示32位的数据传输；在bclk的t11时刻，当第二握手信号rspval和第二握手应答信号rspack同时为高时，BVCI总线将写响应信号rerror返回给AHB2BVCI转换桥。在此期间，响应信号hresp_m保持为高。

读传输过程：

读操作与写操作有些不同，因为AHB总线传输协议是不支持分裂传输的，因此AHB总线主机在发出读命令之后，要一直等到从机端将读回数据信号返回，才能继续发出下一笔传输。具体包括如下步骤：

首先，由AHB总线端主机发起读控制信号、数据位宽信号、地址信号，地址信号在地址路径21中由寄存器延迟。同时协议转换单元22将AHB总线上的读控制信号、数据位宽信号转换成能被BVCI总线识别的同意义的读控制信号、数据位宽信号；其次，主控状态机23检测到请求FIFO24非满的状态下，将第一AHB响应信号发送到AHB总线端，地址信号、转换后的读控制信号、数据位宽信号在AHB总线时钟域的控制下写入请求FIFO24中。

BVCI握手状态机25检测到请求FIFO24的非空状态，也就是请求FIFO24里面有待传输的数据信号，BVCI握手状态机25就向BVCI总线端发出第一握手信号，等待BVCI总线端从机的握手；等到BVCI总线端从机能够处理本次传输时，BVCI总线端从机向BVCI握手状态机25发出第一握手应答信号，在BVCI总线时钟域下，并在第一握手信号和第一握手应答信号同时为高电平时，BVCI总线端从机将地址信号、读控制信号、数据位宽信号接收到BVCI总线端从机内。

再次，等到BVCI总线端从机将AHB总线端主机发送来的命令执行完毕后，BVCI从机向BVCI握手状态机25发出第二握手信号和本次命令处理的响应信号，报告本次命令处理的结果，以及返回的读回数据信号。等到该AHB2BVCI转换桥的响应FIFO26非满情况下，该AHB2BVCI转换桥的BVCI握手状态机25向BVCI总线端发出第二握手应答信号，在BVCI总线时钟域下，并在第二握手信号和第二握手应答信号同时为高电平时，将返回的响应信号及读回数据信号写入响应FIFO26中。

最后，在AHB总线时钟域下，将存储在响应FIFO6中的读数据信号输出到AHB总线，将响应信号送往协议转换单元22，转换成AHB总线能够识别的响应信号，返回给AHB总线，完成一次读操作。

附图6给出了该AHB2BVCI转换桥执行读操作的波形图。在该图中，hclk_m为AHB总线的总线时钟信号，bclk为BVCI总线端时钟信号，AHB总线在hclk_m的t2时刻发出从机选择信号hsel_m为高，表示从机选择有效，数据位宽信号hsize_m为3b’010，表明是32位的数据传输，传输类型控制信号htrans_m为2b’10，表明该笔传输是与上一笔无关的一笔传输，读写控制信号hwrite_m为1b’0，表明是写操作，地址信号haddr_m为32’h28，在bclk的t7时刻，当第一握手信号cmdval和第一握手应答信号cmdack同时有效时，该笔读请求被传送到BVCI总线端，对应的BVCI总线端读写控制信号cmd为2b’01，表明为读操作，地址信号addr为32h’28，数据位宽信号be为4b’1111，表示32位的数据传输；在bclk的t10时刻，在第二握手信号rspval和第二握手应答信号rspack同时有效时，BVCI总线将对应读回数据信号rdata返回给AHB2BVCI转换桥，写入响应FIFO26中，最后在hclk_m的t12时刻，当第二AHB握手信号hready_m有效时，该转换桥将读回数据信号hrdata_m及读响应信号hresp_m返回给AHB总线端主机，完成一次读操作。

本发明有效的解决了AHB总线端主机对BVCI总线端从机进行读写的技术问题，实现了基于不同协议总线之间的数据信号传输。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种AHB总线到BVCI总线的转换桥，其特征在于：包括：

协议转换模块，用于完成AHB总线协议端口与BVCI总线协议端口的相互转换，协议转换模块包括：

地址路径单元，将AHB总线的地址信号进行延迟；

协议转换单元，将AHB总线的读或写控制信号、数据位宽信号对应转换为BVCI总线的读或写控制信号、数据位宽信号；以及将BVCI总线的响应信号转换为 AHB总线的响应信号并输出到AHB总线；

双向FIFO模块，在状态机的控制下完成AHB总线与BVCI总线不同时钟域信号的相互转换；

状态机，接收AHB总线的控制信号，控制双向FIFO模块的读写以控制整个转换桥的工作状态；

状态机包括：

主控状态机，接收AHB总线的从机选择信号、读或写控制信号、传输类型控制信号；根据请求FIFO的非满状态将第一AHB握手信号发送到AHB总线；根据请求FIFO的非满状态以控制请求FIFO的写指针；根据响应FIFO的非空状态将第二AHB握手信号发送到AHB总线；根据响应FIFO的非空状态以控制响应FIFO的读指针；

BVCI握手状态机，根据请求FIFO的非空状态产生第一握手信号输出到BVCI总线；接收BVCI总线的第一握手应答信号；根据请求FIFO的非空状态控制请求FIFO的读指针；接收BVCI总线的第二握手信号，并根据响应FIFO的非满状态以产生第二握手应答信号并输出到BVCI总线；根据响应FIFO的非满状态控制响应FIFO的写指针。

2.如权利要求1所述的AHB总线到BVCI总线的转换桥，其特征在于： 

双向FIFO模块包括：

请求FIFO单元，读传输状态下，请求FIFO单元在主控状态机的控制下存储协议转换单元输出的读或写控制信号、数据位宽信号、地址路径单元输出的地址信号；写传输状态下，请求FIFO单元还存储AHB总线输出的数据信号；读传输状态下，请求FIFO单元在BVCI握手状态机的控制下输出读或写控制信号、数据位宽信号、地址信号到BVCI总线；写传输状态下，请求FIFO单元还输出数据信号； 

响应FIFO单元，写传输状态下，响应FIFO单元在BVCI握手状态机的控制下存储响应信号；读传输状态下，响应FIFO单元还存储读回数据信号；写传输状态下，响应FIFO单元在主控状态机的控制下输出响应信号到协议转换单元；读传输状态下，响应FIFO单元还输出读回数据信号到AHB总线。

3.如权利要求2所述的AHB总线到BVCI总线的转换桥，其特征在于：主控状态机包括如下状态：

空闲状态，表示当前转换桥内部没有数据传输事务；

写操作状态，表示当前转换桥正在处理AHB总线往BVCI总线写数据； 

等待请求FIFO单元为可用状态，表示请求FIFO单元被写满，等到请求FIFO单元发出非满信号的时候，再跳转到写操作状态；

写响应计数状态，表示对返回的响应信号进行计数；

读操作等待状态，表示转换桥正在处理读操作，等待BVCI总线端的读回数据信号返回；

读操作命令更新状态，表示将AHB总线上发来的读请求操作命令写入到请求FIFO单元中，还将读数据信号从响应FIFO单元读出并送往AHB总线端，然后更新地址信号、读或写控制信号、传输类型控制信号。

4.如权利要求3所述的AHB总线到BVCI总线的转换桥，其特征在于：主控状态机的写流程包括如下状态：

主控状态机处于空闲状态；

当AHB总线上有写传输请求时，主控状态机跳入写操作状态；

若请求FIFO单元被写满，主控状态机跳入等待请求FIFO单元为可用状态；

等到BVCI总线端主机将请求FIFO单元中的数据信号取出，请求FIFO单元为非满时，主控状态机跳入写操作状态；

若AHB总线上无写传输请求，且转换桥中无需要传输的数据信号，主控状态机跳入空闲状态。

5.如权利要求3所述的AHB总线到BVCI总线的转换桥，其特征在于：主控状态机的读流程包括如下状态： 

主控状态机处于空闲状态；

当AHB总线上有读传输请求时，主控状态机跳入读等待状态，等待读回数据信号的返回；

等到读回数据信号返回且还有读传输请求时，主控状态机跳入读命令更新状态，下一周期再跳入读等待状态，等待读回数据信号的返回；

若AHB总线上无读传输请求，且转换桥中无需要读回的数据信号，主控状态机跳入空闲状态。

6.如权利要求3所述的AHB总线到BVCI总线的转换桥，其特征在于：主控状态机的读到写流程包括如下状态：

主控状态机处于读等待状态；

若此时AHB总线上有写传输请求，等到读数据信号返回后，主控状态机跳入写操作状态。

7.如权利要求3所述的AHB总线到BVCI总线的转换桥，其特征在于：主控状态机的写到读流程包括如下状态： 

主控状态机处于写操作状态；

下一笔传输请求为读操作请求，主控状态机从写操作状态跳入写响应计数状态；

主控状态机对写响应计数，等到返回的写响应与写请求数相等，表明写操作已全部完成时，主控状态机跳入读等待状态，转入读操作流程。

8.如权利要求2所述的AHB总线到BVCI总线的转换桥，其特征在于：BVCI握手状态机在传输状态时：

请求FIFO单元为非空状态时，BVCI握手状态机向BVCI总线端发出第一握手信号，等待BVCI总线从机端的握手；

BVCI总线端从机能够处理本次传输时，BVCI总线向BVCI握手状态机发出第一握手应答信号；

BVCI总线端从机处理完本次传输时，BVCI总线向BVCI握手状态机发出第二握手信号；输出本次命令处理的响应信号，报告本次命令处理的结果，在读传输状态，还输出读回数据信号；

响应FIFO单元为非满情况下， BVCI握手状态机向BVCI总线端发出第二握手应答信号；

在BVCI总线时钟域下，并在第二握手信号和第二握手应答信号同时为高电平时，响应FIFO单元存储BVCI总线的响应信号，在读传输状态，响应FIFO单元还存储BVCI总线的读回数据信号。

Images