CN109308283A - 一种SoC片上系统及其外设总线切换方法 - Google Patents

Abstract

本发明提供一种SoC片上系统及其外设总线切换方法，包括，AHB总线，APB总线，DSP EMIF接口，DSP地址译码逻辑，数据交互单元，EMIF‑AHB/APB总线桥电路，AHB从机，APB从机，总线切换控制器；所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF‑AHB/APB总线桥电路。本发明实现了芯片与片外RISC处理器的直接通讯，提高数据通讯效率。相比于通过数据交互RAM访问控制片上外设，具有较高的访问效率。同时，片上处理器核和片外的DSP形成片上外设的双主机机制，使得系统具有了更高的可靠性。

Description

一种SoC片上系统及其外设总线切换方法

技术领域

本发明属于数字集成电路设计领域，涉及SoC+DSP双核系统中DSP对SoC片上外设的访问，具体为一种SoC片上系统及其外设总线切换方法。

背景技术

片上系统具有小型化、低功耗、接口丰富的特点，近年来逐渐成为计算机系统控制核心，然而由于其多以RISC处理器为核心，运算能力有限；在计算机系统中，为了实现高效的运算能力，常使用DSP+SoC的双核系统。SoC负责系统外设的控制访问，DSP负责进行系统所需的复杂运算。在这样的系统中，需要SoC与DSP进行数据通信，常用的方法是在片上集成两者都能够访问的RAM区或者异步FIFO进行数据通信。然而，当DSP需要访问片上外设时需要DSP将外设访问请求传递给SoC内的RISC处理器，由RISC处理器去访问外设，并将控制结果返回给DSP。在这种方式下，一方面外设数据需要经过两次数据搬运，实时性差；另一方面，数据搬运过程中SoC与DSP均被占用，导致执行效率受到影响。

发明内容

针对现有技术中存在的问题，本发明提供一种SoC片上系统，DSP能够直接访问片上系统的外设，使得DSP和片上RISC处理器均能够访问片上系统的外设，还提供片上系统外设的总线切换方法，实现DSP和片上RISC处理器分时访问控制片上外设。

本发明是通过以下技术方案来实现：

一种SoC片上系统，包括，

连接SoC片上系统中RISC处理器的AHB总线，

通过AHB-APB桥与AHB总线桥接的APB总线，

用于连接DSP的DSP EMIF接口，

用于根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作或片内资源访问操作的DSP地址译码逻辑，

与DSP地址译码逻辑交互连接用于RISC处理器与DSP之间的数据交互的数据交互单元，

与DSP地址译码逻辑交互连接用于EMIF时序到AHB/APB时序转换的EMIF-AHB/APB总线桥电路，

通过双向选择器分别连接EMIF-AHB/APB总线桥电路和AHB总线的AHB从机，

通过双向选择器分别连接EMIF-AHB/APB总线桥电路和APB总线的APB从机，

通过双向选择器控制从机与EMIF-AHB/APB总线桥电路和对应总线的连接关系的总线切换控制器；

所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。

优选的，所述的数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互。

优选的，所述的数据单元包括SRAM A、SRAM B、标识寄存器A组和B组、以及AHB访问控制单元和DSP访问控制单元；

所述SRAM A和SRAM B均为双端口RAM，两块SRAM的大小一致，在片上RISC处理器端和DSP端的编址均相同，用于存储片上RISC处理器和外部DSP之间传输的数据；

所述的标识寄存器A组和B组均能被片上RISC处理器和外部DSP访问，两组寄存器的大小一致，在片上RISC处理器端和DSP端的编址均相同；

所述AHB访问控制单元连接AHB总线用于解析AHB总线操作，对SRAM A只能执行写操作、对SRAM B只能执行读操作；

所述DSP访问控制单元连接DSP EMIF端口用于解析DSP EMIF端口时序，对SRAM A只能执行读操作、对SRAM B只能执行写操作。

优选的，所述RISC处理器采用SPARC V8处理器。

一种基于上述任意一项所述SoC片上系统的外设总线切换方法，其特征在于，所述总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位，两个控制位分别由片上RISC处理器和DSP进行控制；

当片上RISC处理器需要访问某一从机时，首先查询相应的状态位，若被访问从机处于空闲状态则写控制位获取被访问从机的控制权，若被访问从机处于忙状态则读取控制位；

若控制位表示此时从机的控制权属于片上RISC处理器，片上RISC处理器可以对从机执行相应操作；

若控制位表示此时从机的控制权属于外部DSP，片上RISC处理器不能访问该从机，片上RISC处理器需要等待DSP释放从机的控制权，即等待从机处于空闲状态；

片上RISC处理器获得从机控制权后，片上RISC处理器对被访问从机进行访问控制，访问结束后用户写控制位表示此时释放被访问从机的控制权；

当外部DSP需要访问某一从机时，从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。

优选的，片上RISC处理器向DSP进行通信时，

当片上RISC处理器有数据需要传递给DSP时，片上RISC处理器需要根据双方约定的规则查询标识寄存器组，判断数据是否可以写入；若数据不可写入则继续查询，若数据可以写入则片上RISC处理器将数据写入SRAM A，数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器，告知外部DSP，片上RISC处理器已经有效数据写入SRAM A；

当DSP需要片上RISC处理器传递来的数据进行数据运算时，DSP查询标识寄存器判断此时SRAM A内是否有有效数据；若SRAM A内无有效数据则DSP继续查询，若SRAM A内已经被片上RISC处理器写入了有效数据，DSP将SRAM A内的数据读出，读出完毕后根据双方约定的规则写标识寄存器，告知片上RISC处理器，SRAM A内数据已经被DSP读取。

优选的，DSP向片上RISC处理器进行通信时，

当DSP有数据需要传递给片上RISC处理器时，DSP需要根据双方约定的规则查询标识寄存器组，判断数据是否可以写入；若数据不可写入则继续查询，若数据可以写入则DSP将数据写入SRAM B，数据写入完毕后DSP根据双方约定的规则写标识寄存器，告知片上RISC处理器，外部DSP已经将有效数据写入SRAM B；

当片上RISC处理器需要DSP传递来的数据进行数据运算时，片上RISC处理器查询标识寄存器判断此时SRAM B内是否有有效数据；若SRAM B内无有效数据则片上RISC处理器继续查询，若SRAM B内已经被DSP写入了有效数据，片上RISC处理器将SRAM B内的数据读出，读出完毕后根据双方约定的规则写标识寄存器，告知外部DSP，SRAM B内数据已经被片上RISC处理器读取。

与现有技术相比，本发明具有以下有益的技术效果：

本发明通过设置在AHB总线和DSP EMIF接口之间的数据交互单元，实现了芯片与片外RISC处理器的直接通讯，提高数据通讯效率。DSP通过EMIF接口对SoC片上外设的直接访问机制，相比于通过数据交互RAM访问控制片上外设，具有较高的访问效率。同时，片上处理器核和片外的DSP形成片上外设的双主机机制，使得系统具有了更高的可靠性。

进一步的，数据交互单元采用双端口RAM缓冲区结构，使得SoC和DSP之间的高效数据交互提供了有效途径。

本发明提出的总线切换机制，有效的处理了DSP和SoC RISC处理器对片上外设的访问冲突，使得DSP和SoC RISC处理器能够同时访问不同的外设，增加了系统运算的并行性。

附图说明

图1为本发明提出的片上系统结构框图；

图2为是本发明所述数据交互单元的结构图；

图3a为本发明实例中所述片上RISC处理器向DSP传递数据时RISC处理器的写数据流程框图；

图3b为本发明实例中所述片上RISC处理器向DSP传递数据时DSP的读数据流程框图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明一种SoC片上系统，用于片外DSP对SoC片上外设的访问，同时提供了一种DSP和片上RISC处理器能够分时访问控制片上外设的片内总线切换方法，可实现外部DSP对SoC片上资源的直接访问，从而实现了DSP与片上RISC处理器通过双端口RAM进行数据交互的机制。提高DSP+SoC计算机系统中的处理效率，本发明提出的SoC片上系统，使DSP可以通过EMIF访问SoC片内资源且能够与片上RISC处理器进行数据交互。为实现DSP对片内外设的控制，应用申请号为201710300299.6的中国专利《一种EMIF接口与AHB/APB时序桥接电路及其控制方法》中公开的桥接电路实现了EMIF接口时序到AHB/APB时序的转换。通过本发明公开的片内总线切换方法，使得DSP和片上RISC处理器均需要访问片上外设。

本发明所述的SoC片上系统，如图1所示。该电路具有两个主要功能：一是片上RISC处理器与片外DSP可以通过数据交互控制单元实现两者之间的数据交互，二是片外DSP通过总线切换控制器实现了外部DSP对片上资源的访问控制。

其中，DSP地址译码逻辑根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作还是片内资源访问操作；数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互；EMIF-AHB/APB总线桥电路实现了EMIF时序到AHB/APB时序的转换；总线切换控制器控制从机与EMIF-AHB/APB总线桥电路或者AHB/APB总线的连接关系。本优选实例上RISC处理器采用SPARC V8处理器。

所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。

数据交互单元的结构如图2所示。为实现双向数据的同时传输，在数据单元内部集成有SRAM A和SRAM B两块双端口SRAM，两块SRAM的大小一致，两块SRAM在片上RISC处理器端编址相同，在DSP端的编址也相同，用于存储片上RISC处理器和外部DSP之间传输的数据。其中，片上RISC处理器对SRAM A只能执行写操作、对SRAM B只能执行读操作，外部DSP通过EMIF接口对SRAM A只能执行读操作、对SRAM B只能执行写操作。

标识寄存器A组和B组是片上RISC处理器和外部DSP均能够访问的寄存器，两组寄存器的大小一致，在片上RISC处理器端编址相同，在DSP端的编址也相同；用户可以通过这些寄存器实现DSP与片上RISC处理器之间的简单通信，运用标识寄存器形成如图3a和图3b所示的数据交互流程。AHB访问控制单元解析AHB总线操作，实现对SRAM A的写操作和对SRAM B的读操作。DSP访问控制单元解析DSP的EMIF端口时序，实现对SRAM A的读操作和对SRAM B的写操作。

以片上RISC处理器向DSP传递数据为例。

当片上RISC处理器有数据需要传递给DSP时，如图3a所示，片上RISC处理器需要根据双方约定的规则查询标识寄存器组，判断数据是否可以写入；若数据不可写入则继续查询，若数据可以写入则片上RISC处理器将数据写入SRAM A，数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器，告知外部DSP片上RISC处理器已经有效数据写入SRAM A。

当DSP需要片上RISC处理器传递来的数据进行数据运算时，如图3b所示，DSP查询标识寄存器判断此时SRAM A内是否有有效数据。若SRAM A内无有效数据则DSP继续查询，若SRAM A内已经被片上RISC处理器写入了有效数据，DSP将SRAM A内的数据读出，读出完毕后根据双方约定的规则写标识寄存器，告知片上RISC处理器SRAM A内数据已经被DSP读取。DSP向片上RISC处理器传递数据的流程与片上RISC处理器向DSP传递数据的方式一致，但数据存入SRAM B。

所述总线切换控制器实现了片上从机的控制总线切换，总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位，两个控制位分别由片上RISC处理器和DSP进行控制。

本发明一种SoC片上系统的外设总线切换方法，当片上RISC处理器需要访问某一从机时，首先查询相应的状态位，若从机处于空闲状态则写控制位获取从机的控制权，若从机处于忙状态则读取控制位。若控制位为1则表示此时从机的控制权属于片上RISC处理器，片上RISC处理器可以对从机执行相应操作；若控制位为0则表示此时从机的控制权属于外部DSP，片上RISC处理器不能访问该从机，片上RISC处理器需要等待DSP释放从机的控制权，即等待从机处于空闲状态。

片上RISC处理器获得从机控制权后，片上RISC处理器可以对从机进行访问控制，访问结束后用户需要将控制位写0以释放从机的控制权。当外部DSP需要访问某一从机时，从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。总线控制器实现了从机控制权的锁定功能，即当片上RISC处理器或外部DSP中的一方获得总线控制权后，另一方写控制位不能够获得从机控制权，直到从机的控制权被释放。

本发明所述片上系统结构已应用于某SoC+DSP双核系统中，该系统结构的应用大大提高了SoC+DSP双核系统的运行速度，实现了DSP对SoC片上外设的控制访问，取得了良好的效果。

Claims (7)

1.一种SoC片上系统，其特征在于，包括，

连接SoC片上系统中RISC处理器的AHB总线，

通过AHB-APB桥与AHB总线桥接的APB总线，

用于连接DSP的DSP EMIF接口，

用于根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作或片内资源访问操作的DSP地址译码逻辑，

与DSP地址译码逻辑交互连接用于RISC处理器与DSP之间的数据交互的数据交互单元，

与DSP地址译码逻辑交互连接用于EMIF时序到AHB/APB时序转换的EMIF-AHB/APB总线桥电路，

通过双向选择器分别连接EMIF-AHB/APB总线桥电路和AHB总线的AHB从机，

通过双向选择器分别连接EMIF-AHB/APB总线桥电路和APB总线的APB从机，

通过双向选择器控制从机与EMIF-AHB/APB总线桥电路和对应总线的连接关系的总线切换控制器；

所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。

2.根据权利要求1所述的一种SoC片上系统，其特征在于，所述的数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互。

3.根据权利要求1所述的一种SoC片上系统，其特征在于，所述的数据单元包括SRAM A、SRAM B、标识寄存器A组和B组、以及AHB访问控制单元和DSP访问控制单元；

所述SRAM A和SRAM B均为双端口RAM，两块SRAM的大小一致，在片上RISC处理器端和DSP端的编址均相同，用于存储片上RISC处理器和外部DSP之间传输的数据；

所述的标识寄存器A组和B组均能被片上RISC处理器和外部DSP访问，两组寄存器的大小一致，在片上RISC处理器端和DSP端的编址均相同；

所述AHB访问控制单元连接AHB总线用于解析AHB总线操作，对SRAM A只能执行写操作、对SRAM B只能执行读操作；

所述DSP访问控制单元连接DSP EMIF端口用于解析DSP EMIF端口时序，对SRAM A只能执行读操作、对SRAM B只能执行写操作。

4.根据权利要求1所述的一种SoC片上系统，其特征在于，所述RISC处理器采用SPARCV8处理器。

5.一种基于权利要求1-4任意一项所述SoC片上系统的外设总线切换方法，其特征在于，所述总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位，两个控制位分别由片上RISC处理器和DSP进行控制；

当片上RISC处理器需要访问某一从机时，首先查询相应的状态位，若被访问从机处于空闲状态则写控制位获取被访问从机的控制权，若被访问从机处于忙状态则读取控制位；

若控制位表示此时从机的控制权属于片上RISC处理器，片上RISC处理器可以对从机执行相应操作；

若控制位表示此时从机的控制权属于外部DSP，片上RISC处理器不能访问该从机，片上RISC处理器需要等待DSP释放从机的控制权，即等待从机处于空闲状态；

片上RISC处理器获得从机控制权后，片上RISC处理器对被访问从机进行访问控制，访问结束后用户写控制位表示此时释放被访问从机的控制权；

当外部DSP需要访问某一从机时，从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。

6.根据权利要求5所述的一种SoC片上系统的外设总线切换方法，其特征在于，片上RISC处理器向DSP进行通信时，

当片上RISC处理器有数据需要传递给DSP时，片上RISC处理器需要根据双方约定的规则查询标识寄存器组，判断数据是否可以写入；若数据不可写入则继续查询，若数据可以写入则片上RISC处理器将数据写入SRAM

A，数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器，告知外部DSP，片上RISC处理器已经有效数据写入SRAM A；

当DSP需要片上RISC处理器传递来的数据进行数据运算时，DSP查询标识寄存器判断此时SRAM A内是否有有效数据；若SRAM A内无有效数据则DSP继续查询，若SRAM A内已经被片上RISC处理器写入了有效数据，DSP将SRAM A内的数据读出，读出完毕后根据双方约定的规则写标识寄存器，告知片上RISC处理器，SRAM A内数据已经被DSP读取。

7.根据权利要求5所述的一种SoC片上系统的外设总线切换方法，其特征在于，DSP向片上RISC处理器进行通信时，

当DSP有数据需要传递给片上RISC处理器时，DSP需要根据双方约定的规则查询标识寄存器组，判断数据是否可以写入；若数据不可写入则继续查询，若数据可以写入则DSP将数据写入SRAM B，数据写入完毕后DSP根据双方约定的规则写标识寄存器，告知片上RISC处理器，外部DSP已经将有效数据写入SRAM B；

当片上RISC处理器需要DSP传递来的数据进行数据运算时，片上RISC处理器查询标识寄存器判断此时SRAM B内是否有有效数据；若SRAM B内无有效数据则片上RISC处理器继续查询，若SRAM B内已经被DSP写入了有效数据，片上RISC处理器将SRAM B内的数据读出，读出完毕后根据双方约定的规则写标识寄存器，告知外部DSP，SRAM B内数据已经被片上RISC处理器读取。