CN109783933A - 一种ahb总线访问片上sram的桥接方法 - Google Patents

Abstract

本发明公开了一种AHB总线访问片上SRAM的桥接方法，属于SOC设计中数据的读写时序优化领域。读操作：在一段传输仅有读操作的情况下，AHB端的控制信号与SRAM端的控制信号直接相连传输，AHB端的数据信号与SRAM端的数据信号直接相连传输；写操作：在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；写后读：在一段传输有读操作也有写操作，出现了写后读的情况下，将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，下个周期读操作发起的控制信号可以直接传递给SRAM。本发明可以优化写后读情况下的时序，与通常处理方法相比，本发明提出的方法不需要阻塞读操作，优化一个周期的时序。

Description

一种AHB总线访问片上SRAM的桥接方法

技术领域

本发明涉及到SOC设计中数据的读写时序优化领域，尤其涉及到处理器或DMA等数据读写过程中的一种AHB总线访问片上SRAM的桥接方法。

背景技术

SoC即系统芯片又称片上系统（SoC, System on Chip）。随着集成电路设计和制造工艺的发展，整个系统的主要功能可以综合在一个芯片上，这便是片上系统的由来。SoC相较于传统的设计方法，主要的优势有：可以实现更为复杂的系统，较低的设计成本，更高的可靠性，缩短产品设计时间和可以达到低功耗要求。随着集成电路制造工艺的不断进步，SoC上可以集成更多数量和种类的器件，同时人们对SoC高性能的需求，导致未来的SoC设计中会用到更多的处理器和加速器等，以便实现不同应用的需求。

片上系统最常用的总线是AMBA(Advanced Microcontroller Bus Architecture,高级微控制器总线架构)，它是由ARM公司提出的一个基于SoC体系结构的开放的标准，用于集成处理器和IP核。AMBA具有高速，低功耗等特点，AHB（Advanced High-performance Bus,高级高性能总线）协议是AMBA中的一个总线协议，具有突发传输，连续读取，高速传输等特点，所以AHB总线能实现SoC高性能高频率的要求。AHB总线协议要求一次没有等待状态的简单传输方式如下：无论读操作还是写操作，一次传输始终包括两个阶段（两个时钟周期），分别是地址阶段和数据阶段。地址阶段主要是地址的命中和控制信号的传输，数据阶段进行的是数据的传输。在没有等待状态的情况下（即数据有效时），一次传输的第一个周期是地址阶段，第二个周期是数据阶段。AHB的读写操作的时序如图1所示。

SRAM (Static Random-Access Memory, 静态随机存取存储器)是静态存储器的一种。SRAM的特点是只有在不掉电的情况下才能保持数据不丢失。除此之外，SRAM的读取速度很快，是目前读写最快的存储设备，但是由于其价格昂贵，所有只有在对时序要求较高的情况下才使用SRAM暂存数据，例如CPU的一级缓存，二级缓存。SRAM的读取数据的时序不同:读操作时，在地址命中和控制信号到达当拍不进行数据的传递，读数据在下一个周期完成传输；写操作时，在地址命中和控制信号到达当拍，同时进行写数据的传递。SRAM的具体的读写时序如图2所示。

由于AHB的读写时序和SRAM的读写时序不同，一般都会采用桥接的方法来使AHB与SRAM的时序匹配，以保证数据的正确读写。通常的桥接方法是：读数据情况下，由于AHB的读操作的时序和SRAM的读操作的时序相同，所以读操作的控制信号可以直接与SRAM的控制信号相连，读操作的数据信号也可以与SRAM的数据信号相连；写数据情况下，AHB的时序要求需要至少两个周期才能完成一次写传输，一次传输中，在没有等待情况下，写操作的第一个周期发起控制信号和命中地址，第二个周期数据到达。而SRAM的写的时序要求是在一个周期内控制信号和数据同时到达。所以在AHB到达SRAM的控制信号会暂时使用桥接方法寄存一个周期，来保证下个周期控制信号和数据同时传输给SRAM端。

上面提到的AHB转SRAM的桥接方法还需要考虑到数据的读写操作变化的情况，尤其是写后读的情况。通常读后写情况的时序如图3所示，当写操作之后立刻发起一次读操作时，由于AHB写操作的控制信号寄存一个周期后才传递给SRAM。由图3可以看出，在Clock的第5个周期，AHB端读操作发起控制信号和地址A3，但此时SRAM端前一拍寄存的控制信号和地址A2也到达，这种情况需要阻塞到来的读操作的控制信号和地址，不然会和寄存一拍的写操作的控制信号和地址发生冲突。此时将AHB端的hready信号拉低，下个周期主机再发一次读操作的控制信号和地址。因此，在通常采用的方法中，写操作后的读操作从发起地址到成功接收数据，需要至少三个周期才能完成（图3中Clock中第5到第7周期）。通常的处理方法是通过阻塞来避免写后读情况引起的冲突，但是这种比较直接的方法也导致了时序的效率不高。

众所周知，读操作对于系统的时序的影响远大于写操作，读数据的正确性和实时性影响到后续程序的继续执行，而写操作只是往存储器里写数据，通常情况下晚几个周期写入存储器中对系统的影响也不是很大，故本发明提出来一种AHB总线访问SRAM的桥接方法。

发明内容

针对现有技术的不足，本发明提供了一种AHB总线访问片上SRAM的桥接方法，可以优化写后读情况下的时序，与通常处理方法相比，本发明提出的方法不需要阻塞读操作，优化一个周期的时序。

一种AHB总线访问片上SRAM的桥接方法，包括读操作、写操作和写后读，

读操作：在一段传输仅有读操作的情况下，AHB端的控制信号与SRAM端的控制信号直接相连传输，AHB端的数据信号与SRAM端的数据信号直接相连传输；

写操作：在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；

写后读：在一段传输有读操作也有写操作，出现了写后读的情况下，将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，下个周期读操作发起的控制信号直接传递给SRAM。

进一步的，所述的写后读的情况，当读操作的地址信号到达后，判断读操作地址信号与寄存器中的写操作地址信号是否相同；若写操作的地址和读操作的地址不同：读操作的控制信号直连到SRAM的控制信号，数据从SRAM中读出来；若写操作的地址和读操作的地址相同：将寄存器中的数据直接传输到AHB总线上；在下一个写操作控制信号到达拍，寄存的写操作的控制信号和数据写入SRAM。

进一步的，若连续的出现写操作的地址和读操作的地址相同的情况，相应的读操作的数据仍直接从寄存器中读出来。

进一步的，若写操作地址和读操作地址不同后出现写操作的地址和读操作的地址相同的情况，相应的读操作的数据直接从寄存器中读出来。

发明提出来一种AHB总线访问SRAM的桥接方法，可以优化写后读情况下的时序，通过将写操作的控制信号和数据寄存在寄存器中，而不是直接写入SRAM中，可以避免了与读操作的控制信号产生冲突，因此接下来的读操作不需要等待一个周期便可立即进行正常时序的读数据操作。通过实验和分析，本发明提出的方法在保证数据能够正常读写无误的情况下，频繁的进行写后读操作时，可以明显地提高时序的效率。与通常处理方法相比，本发明提出的方法不需要阻塞读操作，优化一个周期的时序，提高了数据传输效率。

附图说明

图1为AHB时序图；

图2为SRAM时序图；

图3为写后读情况下，通常处理方法的时序图；

图4为本发明时序图。

具体实施方式

下面结合说明书附图，对本发明的技术方案作进一步描述。

本专利提出的方法，是一种AHB总线访问片上SRAM的桥接方法。本方法的特点是：读操作时，由于AHB的时序和SRAM的时序相同，所以一段传输仅有读操作的情况下，AHB端的控制信号可以与SRAM端的控制信号直接相连，AHB端的数据信号可以与SRAM端的数据信号直接相连；写操作时，由于AHB的时序是前一拍发起控制信号，下一拍再传输数据，而SRAM的时序是控制信号和写数据在同一周期被接受，所以在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；在一段传输有读操作也有写操作，出现了写后读的情况下，本方法将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，故下个周期读操作发起的控制信号可以直接传递给SRAM，这样就保证了SRAM端不会出现写操作的控制信号和读操作的控制信号同时到来的情况，相较于图3采用的通常的处理方法，读操作不需要插入一个等待周期，因此本方法可以优化普通方法的时序。

本方法的读写时序如图 4所示。由图中可以看出，本桥接方法在应对各种时序情况时都能够流水起来进行操作，不需要插入等待周期。相较于普通的桥接方法，本方法主要是优化了写后读情况下的数据的传输时序。本方法主要应对的写后读的情况有两种：第一种是写操作的地址和读操作的地址相同；第二种是写操作的地址和读操作的地址不同。

写操作的地址和读操作的地址相同时，如图4所示，在Clock第9周期到第11周期是地址相同的写后读情况。本发明提出的方法是在AHB端将输出的控制信号和数据寄存在寄存器中一直保持住，直至下一次写操作到来时，在下一次写操作的控制信号发起拍，将寄存的控制信号和数据同时传递给SRAM，时序如图4的Clock第12个周期当拍所示。由于写操作的控制信号和数据在寄存器中一直保持住，所以当读操作的控制信号到达时，通过比较读操作的地址信号和寄存器中的写操作的地址信号，如果地址相等，则表示写和读操作原本目的是对SRAM中同一个地址进行操作，并且是先往上述地址中写入数据，再从上述地址中读出数据。因此暂存再寄存器中的写操作的数据就是读操作所需要的数据，如图4中Clock第11周期当拍所示，读操作中的数据可以在发起控制信号的第二拍便能取到。而且在下一个写操作控制信号到达拍，寄存的写操作的控制信号和数据写入SRAM，就能保证SRAM中的数据不会出错。此外，如果出现RAW之后连续几次的读操作都是和之前的写操作的地址信号相同，由于没有发起下一次的写操作，控制信号和写数据仍然寄存在寄存器中，所以这些读操作的数据都可以从寄存器中直接得到。

写操作的地址和读操作的地址不同时，如图4所示，在Clock第5周期到第7周期时地址不同的写后读情况。这种情况相较于上面提到的写操作地址和读操作地址相同的情况，不同之处在于在读操作的控制信号会直连到SRAM的控制信号，因此数据是从SRAM中读出来的。倘若读操作之后的连续读操作中出现了和写操作地址相同，则相应的读操作的数据仍可以直接从寄存器中读出来。

由上面的分析可知，本发明提出的方法在写后读情况下通过将写操作的控制信号和数据寄存在寄存器中，在保证后续读操作能正确读到数据的情况下，最大化的优化了时序，保证了操作的流水性，相较于普通的桥接方法，可以不用阻塞读操作的进行，将普通方法完成一次写后读情况下的读操作需要3个周期优化到只需2个周期便能完成。

Claims (4)

1.一种AHB总线访问片上SRAM的桥接方法，包括读操作、写操作和写后读，其特征在于：

读操作：在一段传输仅有读操作的情况下，AHB端的控制信号与SRAM端的控制信号直接相连传输，AHB端的数据信号与SRAM端的数据信号直接相连传输；

写操作：在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；

写后读：在一段传输有读操作也有写操作，出现了写后读的情况下，将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，下个周期读操作发起的控制信号可以直接传递给SRAM。

2.根据权利要求1所述的一种AHB总线访问片上SRAM的桥接方法，其特征在于所述的写后读的情况，当读操作的地址信号到达后，判断读操作地址信号与寄存器中的写操作地址信号是否相同；若写操作的地址和读操作的地址不同：读操作的控制信号直连到SRAM的控制信号，数据从SRAM中读出来；若写操作的地址和读操作的地址相同：将寄存器中的数据直接传输到AHB总线上；在下一个写操作控制信号到达拍，寄存的写操作的控制信号和数据写入SRAM。

3.根据权利要求2所述的一种AHB总线访问片上SRAM的桥接方法，其特征在于若连续的出现写操作的地址和读操作的地址相同的情况，相应的读操作的数据仍直接从寄存器中读出来。

4.根据权利要求3所述的一种AHB总线访问片上SRAM的桥接方法，其特征在于若写操作地址和读操作地址不同后出现写操作的地址和读操作的地址相同的情况，相应的读操作的数据直接从寄存器中读出来。