CN109032973B - Icb总线系统 - Google Patents
Icb总线系统 Download PDFInfo
- Publication number
- CN109032973B CN109032973B CN201810741624.7A CN201810741624A CN109032973B CN 109032973 B CN109032973 B CN 109032973B CN 201810741624 A CN201810741624 A CN 201810741624A CN 109032973 B CN109032973 B CN 109032973B
- Authority
- CN
- China
- Prior art keywords
- read
- write
- slave
- feedback
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Abstract
本发明公开了一种ICB总线系统及协议，系统包括：主接口和从接口，主接口与从接口之间设置有命令通道和返回通道；主接口，用于发送读写请求信号、接收读写接受信号、接收读写反馈请求信号、发送读写反馈接受信号、接收读反馈的数据；从接口，用于接收读写请求信号、发送读写接受信号、发送读写反馈请求信号、接收读写反馈接受信号、发送读反馈的数据；命令通道，用于传输读写请求信号、读写接受信号；返回通道，用于传输读写反馈请求信号、读写反馈接受信号，通过两个独立的通道完成主设备和从设备之间的读写操作，通过ICB协议实现两次握手使主从设备建立连接，达到使ICB总线兼具高速性和易用性的目的。
Description
技术领域
本发明涉及处理器总线技术领域，具体涉及一种ICB总线系统及协议。
背景技术
目前常见几种常见的片上总线介绍如下：
AXI(Advanced eXtensible Interface)是一种总线协议，是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI是目前应用最为广泛的片上总线，是处理器核以及高性能SoC片上总线的事实标准。
AHB(Advanced High Performance Bus)是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)2.0协议中重要的部分，它总共有3个通道，具有的特性包括，单个时钟边沿操作、非三态的实现方式、支持突发传输、支持分段传输以及支持多个主控制器等。AHB总线是ARM公司推出AXI总线之前主要推广的总线，虽然目前高性能的SoC中主要使用AXI总线，但是AHB总线在很多低功耗SoC中仍然大量使用。
APB(Advanced Peripheral Performance Bus)是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)协议中重要的部分。APB主要用于低带宽周边外设之间的连接，例如UART等。它的总线架构不像AXI和AHB那样支持多个主模块，在APB总线协议中里面唯一的主模块就是APB桥。其特性包括两个时钟周期传输、无需等待周期和回应信号、控制逻辑简单、只有4个控制信号。由于ARM公司长时间的推广APB总线协议，使之几乎成为了低速设备总线的事实标准，目前很多片上低速设备和IP均使用APB接口。
TileLink总线是伯克利大学定义的一种高速片上总线协议，它诞生的初衷主要是为了定义一种标准的支持缓存一致性(Cache Coherence)的协议。并且它力图将不同的缓存一致性协议和总线的设计实现相分离，使得任何的缓存一致性协议均可遵循TileLink协议予以实现。
以上介绍了各种总线的优点，但各总线也有其缺点，总结如下。
(1).AXI总线是目前应用最为广泛的高性能总线，但是主要应用于高性能的片上总线。AXI总线有5个通道，分离的读和写通道能够提供很高的吞吐率，但是也需要主设备(Master)自行维护读和写的顺序，控制相对复杂，且经常在SoC中集成不当造成各种死锁。同时5个通道硬件开销过大，另外在大多数的极低功耗处理器SoC中都没有使用AXI总线。
(2).AHB总线是目前应用最为广泛的高性能低功耗总线，ARM的Cortex-M系列大多数处理器核均采用AHB总线。但是AHB总线有若干非常明显的局限性，首先其无法像AXI总线那样容易地添加流水线级数，其次AHB总线无法支持多个滞外交易(MultipleOutstandingTransaction)，再次其握手协议非常奇特，不易于硬件实现，跨时钟域或者整数倍时钟域更加困难。
(3).APB总线是一种低速设备总线，吞吐率比较低，不适合作为主总线使用。
(4).TileLink总线主要在伯克利大学的项目中使用，其应用并不广泛，并且TileLink总线协议比较复杂，因此TileLink总线对于低功耗处理器核不是特别适合。
发明内容
为解决上述技术问题，本发明提出了一种ICB总线系统及协议，以达到兼具高速性和易用性，能够用于处理器核的内部总线、SoC芯片片上主总线以及芯片上低速设备总线的目的。
为达到上述目的，本发明的技术方案如下：一种ICB总线系统，所述系统包括：主接口和从接口，所述主接口与从接口之间设置有命令通道和返回通道；
所述主接口，用于发送读写请求信号、接收读写接受信号、接收读写反馈请求信号、发送读写反馈接受信号、接收读反馈的数据、发送读写地址和写操作的数据；
所述从接口，用于接收读写请求信号、发送读写接受信号、发送读写反馈请求信号、接收读写反馈接受信号、发送读反馈的数据、接收读写地址和写操作的数据；
所述命令通道，用于传输读写请求信号、读写接受信号、读写地址和写操作的数据；
所述返回通道，用于传输读写反馈请求信号、读写反馈接受信号和读反馈的数据。
进一步地，所述命令通道，还用于传输读操作或写操作的命令提示和写操作的字节掩码。
进一步地，所述返回通道，还用于传输读或写反馈的错误标志。
进一步地，所述主接口与从接口的数目关系包括：一主一从、一主多从、多主一从和多主多从四种拓扑关系。
一种ICB总线协议，所述协议步骤如下：主设备通过命令通道向从设备发送读写请求信号；从设备接收到读写请求信号后通过命令通道向主设备返回读写接受信号；从设备通过返回通道向主设备发送读写反馈请求信号；主设备接收到读写反馈请求信号后通过返回通道向从设备返回读写反馈接受信号；主设备与从设备之间进行写操作时，主设备通过命令通道向从设备发送请求信号的同时，会将写地址、写操作指示、写操作字节掩码和写数据也通过命令通道发送给从设备，主设备在收到从设备在命令通道返回的写接受信号之前，主设备在命令通道上发送的请求信号、写地址、写操作指示、写操作字节掩码和写数据都会保持不变；主设备与从设备之间进行读操作时，主设备通过命令通道向从设备发送请求信号的同时，会将读地址、读操作指示也通过命令通道发送给从设备，主设备在收到从设备在命令通道返回的读接受信号之前，主设备在命令通道上发送的请求信号、读地址和读操作指示都会保持不变；对于写操作，从设备在通过返回通道向主设备发送写反馈请求信号的同时，会将反馈的错误标志也通过返回通道发送给主设备，从设备在收到主设备在返回通道的反馈接受信号之前，从设备在返回通道返回的反馈错误标志会保持不变；对于读操作，从设备在通过返回通道向主设备发送写反馈请求信号的同时，会将反馈的错误标志和读反馈的数据也通过返回通道发送给主设备，从设备在收到主设备在返回通道的反馈接受信号之前，从设备在返回通道返回的反馈错误标志和读反馈的数据会保持不变。
进一步地，所述主设备与从设备之间进行写操作是：主设备通过写地址、写操作指示和写操作字节掩码向从设备发送写操作的数据，所述写操作的数据通过命令通道进行传输。
进一步地，所述主设备与从设备之间进行读操作是：从设备通过读地址、读操作指示向主设备发送读反馈的数据，所诉和读反馈的数据通过返回通道进行传输。
本发明具有如下优点：
(1).本发明通过命令通道和返回通道两个独立的通道完成主设备和从设备之间的读写操作，控制简单、易用性强。
(2).本发明采用地址区间寻址，支持任意的主从数目，应用性强。
(3).本发明协议简单，易于桥接转换成其他总线类型，譬如AXI、AHB、APB或者TileLink等总线。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明实施例公开的ICB总线通道结构示意图；
图2为本发明实施例公开的写操作同一周期返回结果示意图；
图3为本发明实施例公开的读操作下一周期返回结果示意图；
图4为本发明实施例公开的写操作下一周期返回结果示意图；
图5为本发明实施例公开的读操作4个周期返回结果示意图；
图6为本发明实施例公开的写操作4个周期返回结果示意图；
图7为本发明实施例公开的连续4个读操作均4个周期返回结果示意图；
图8为本发明实施例公开的连续4个写操作均4个周期返回结果示意图；
图9为本发明实施例公开的读写操作混合发生示意图；
图10为本发明实施例公开的1个ICB分发成3个ICB示意图；
图11为本发明实施例公开的3个ICB汇合成1个ICB示意图；
图12为本发明实施例公开的简单的多主多从结构示意图；
图13为本发明实施例公开的交叉开关(Crossbar)的多主多从结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明提供了一种ICB总线系统及协议，其工作原理是通过命令通道和返回通道两个独立的通道完成主设备和从设备之间的读写操作，通过ICB协议实现两次握手使主从设备建立连接，以达到兼具高速性和易用性，能够用于处理器核的内部总线、SoC芯片片上主总线以及芯片上低速设备总线的目的。
下面结合实施例和具体实施方式对本发明作进一步详细的说明。
如图1所示，一种ICB总线系统，所述系统包括：主接口和从接口，所述主接口与从接口之间设置有命令通道和返回通道；
所述主接口，用于发送读写请求信号、接收读写接受信号、接收读写反馈请求信号、发送读写反馈接受信号、接收读反馈的数据、发送读写地址和写操作的数据；
所述从接口，用于接收读写请求信号、发送读写接受信号、发送读写反馈请求信号、接收读写反馈接受信号、发送读反馈的数据、接收读写地址和写操作的数据；
所述命令通道，用于传输读写请求信号、读写接受信号、读写地址和写操作的数据；
所述返回通道，用于传输读写反馈请求信号、读写反馈接受信号和读反馈的数据。
其中，所述命令通道，还用于传输读操作或写操作的命令提示和写操作的字节掩码。
其中，所述返回通道，还用于传输读或写反馈的错误标志。
其中，所述主接口与从接口的数目关系包括：一主一从、一主多从、多主一从和多主多从四种拓扑关系。
一种ICB总线协议，所述协议步骤如下：主设备通过命令通道向从设备发送读写请求信号；从设备接收到读写请求信号后通过命令通道向主设备返回读写接受信号；从设备通过返回通道向主设备发送读写反馈请求信号；主设备接收到读写反馈请求信号后通过返回通道向从设备返回读写反馈接受信号；主设备与从设备之间进行写操作时，主设备通过命令通道向从设备发送请求信号的同时，会将写地址、写操作指示、写操作字节掩码和写数据也通过命令通道发送给从设备，主设备在收到从设备在命令通道返回的写接受信号之前，主设备在命令通道上发送的请求信号、写地址、写操作指示、写操作字节掩码和写数据都会保持不变；主设备与从设备之间进行读操作时，主设备通过命令通道向从设备发送请求信号的同时，会将读地址、读操作指示也通过命令通道发送给从设备，主设备在收到从设备在命令通道返回的读接受信号之前，主设备在命令通道上发送的请求信号、读地址和读操作指示都会保持不变；对于写操作，从设备在通过返回通道向主设备发送写反馈请求信号的同时，会将反馈的错误标志也通过返回通道发送给主设备，从设备在收到主设备在返回通道的反馈接受信号之前，从设备在返回通道返回的反馈错误标志会保持不变；对于读操作，从设备在通过返回通道向主设备发送写反馈请求信号的同时，会将反馈的错误标志和读反馈的数据也通过返回通道发送给主设备，从设备在收到主设备在返回通道的反馈接受信号之前，从设备在返回通道返回的反馈错误标志和读反馈的数据会保持不变。
其中，所述主设备与从设备之间进行写操作是：主设备通过写地址、写操作指示和写操作字节掩码向从设备发送写操作的数据，所述写操作的数据通过命令通道进行传输。
其中，所述主设备与从设备之间进行读操作是：从设备通过读地址、读操作指示向主设备发送读反馈的数据，所诉和读反馈的数据通过返回通道进行传输。
ICB总线信号表如表一所示：
表一
结合表一如图2所示：主设备通过ICB的命令通道(Command Channel)向从设备发送写操作请求(icb_cmd_read为低)，从设备立即接收该请求(icb_cmd_ready为高)，从设备在同一个周期返回反馈且结果正确(icb_rsp_err为低)，主设备立即接收该结果(icb_rsp_ready为高)。
结合表一如图3所示：主设备通过ICB的命令通道(Command Channel)向从设备发送读操作请求(icb_cmd_read为高)，从设备立即接收该请求(icb_cmd_ready为高)，从设备在下一个周期返回反馈且结果正确(icb_rsp_err为低)，主设备立即接收该结果(icb_rsp_ready为高)。
结合表一如图4所示：主设备通过ICB的命令通道(Command Channel)向从设备发送写操作请求(icb_cmd_read为低)，从设备立即接收该请求(icb_cmd_ready为高)，从设备在下一个周期返回反馈且结果正确(icb_rsp_err为低)，主设备立即接收该结果(icb_rsp_ready为高)
结合表一如图5所示：主设备向从设备通过ICB的命令通道(Command Channel)发送读操作请求(icb_cmd_read为高)，从设备立即接收该请求(icb_cmd_ready为高)，从设备在4个周期后返回反馈且结果正确(icb_rsp_err为低)，主设备立即接收该结果(icb_rsp_ready为高)。
结合表一如图6所示：主设备通过ICB的命令通道(Command Channel)向从设备发送写操作请求(icb_cmd_read为低)，从设备立即接收该请求(icb_cmd_ready为高)，从设备在4个周期后返回反馈且结果出错(icb_rsp_err为高)，主设备立即接收该结果(icb_rsp_ready为高)。
结合表一如图7所示：主设备通过ICB的命令通道(Command Channel)向从设备连续发送4个读操作请求(icb_cmd_read为高)，从设备均立即接收请求(icb_cmd_ready为高)，从设备在4个周期后连续返回4个读结果，其中前3个结果正确(icb_rsp_err为低)，第4个结果错误(icb_rsp_err为高)，主设备均立即接收此4个结果(icb_rsp_ready为高)。
结合表一如图8所示：主设备通过ICB的命令通道(Command Channel)向从设备连续发送4个写操作请求(icb_cmd_read为低)，从设备均立即接收请求(icb_cmd_ready为高)；从设备在4个周期后连续返回4个写结果，其中前3个结果正确(icb_rsp_err为低)，第4个结果错误(icb_rsp_err为高)，主设备均立即接收此4个结果(icb_rsp_ready为高)。
结合表一如图9所示：主设备通过ICB的命令通道(Command Channel)向从设备相继发送两个读和一个写操作请求；从设备立即接收了第1个和第3个请求；但是第2个请求的第1个周期并没有被从设备立即接受(icb_cmd_ready为低)，因此主设备一直将地址控制和写数据信号保持不变，直到下一周期该请求被从设备接受(icb_cmd_ready为高)；从设备对于第1个和第2个请求都是在同一个周期就返回结果，且被主设备立即接受；但是从设备对于第,3个请求则是在下一个周期才返回结果，并且主设备还没有立即接受(icb_rsp_ready为低)，因此从设备一直将反馈信号保持不变，直到下一周期该返回结果被主设备接受。
拓扑结构为一主多从时，如图10所示：ICB总线可以通过一个“分发”模块实现一个主设备到多个从设备的连接。以1个输入3个输出为例，“分发”模块的微架构要点如下。
该模块有1个输入ICB，命名为In总线；有3个输出ICB，分别命名为Out0、Out1和Out2总线。
该模块并没有引入任何的周期延迟，即输入ICB和输出ICB在1个周期内穿通。
该模块的In总线命令通道(Command Channel)有1个附属输入信号，用来指示该请求应该被分发到哪个输出ICB总线。该附属信号可以在顶层通过地址区间的比较判断生成所得。
根据附属信号中的指示信息，In总线的命令通道(Command Channel)被分发给Out0、Out1或者Out2输出ICB的命令通道(Command Channel)。每个周期如果握手成功，则分发一个交易(Transaction)，同时将“分发信息”压入FIFO中。这样，“分发信息”压入FIFO的顺序与主设备在命令通道的发送顺序能保持一致。
由于ICB支持多个滞外交易(Multiple Outstanding Transactions)，因此Out0、Out1或者Out2输出ICB通过反馈通道(Response Channel)返回的结果可能需要多个周期才能返回，并且各自返回的时间点可能先后不一，因此需要被仲裁。此时可以从FIFO中按顺序弹出之前被压入的“分发信息”作为仲裁标准。因此该FIFO的深度决定了该模块能够支持的多个滞外交易(Multiple Outstanding Transactions)的个数，同时由于FIFO先入先出的顺序性，能够保证输入ICB严格按照发出的顺序接收到相应的返回结果。
有一种极端情况，那就是当FIFO为空时，意味着没有滞外交易(OutstandingTransactions)，并且当前分发的ICB交易(Transaction)可以被从设备在同一个周期内立即返回结果，那么该交易的分发信息无需被压入FIFO，而是将其旁路使用该分发信息直接用于反馈通道(Response Channel)选择的选通信号。
拓扑结构为多主一从时，如图11所示：ICB总线可以通过一个“选择”模块实现多个主设备到一个从设备的连接。以3个输入、1个输出为例，如图11所示，“选择”模块的微架构要点如下。
该模块有3个输入ICB，分别命名为In0、In1和In2总线；有1个输出ICB，命名为Out总线。
该模块并没有引入任何的周期延迟，即输入ICB和输出ICB在1个周期内穿通。
该模块多个输入ICB的命令通道(Command Channel)需要被仲裁，可以使用轮询的仲裁机制，也可以选择优先级选择的机制。以优先级选择机制为例，可以分配In0总线的优先级最高、In1其次、In2再次，通过优先级选择之后作为输出ICB的命令通道(CommandChannel)。每个周期如果握手成功，则仲裁发送一个交易(Transaction)，同时将“仲裁信息”压入FIFO中。如前述，压入FIFO中的第一次握手成功顺序也与仲裁出的顺序相同。
由于输出ICB通过反馈通道(Response Channel)返回的结果一定是按顺序返回的(ICB协议规定)，因此无需担心其顺序性。但是返回的结果需要判别，并分发给对应的输入ICB总线，此时可以从FIFO中按顺序弹出之前被压入的“仲裁信息”作为分发的依据。因此该FIFO的深度决定了该模块能够支持的多个滞外交易(Multiple OutstandingTransactions)的个数，同时由于FIFO先入先出的顺序性，能够保证各个不同的输入ICB严格按照发出的顺序接收到相应的返回结果。
有一种极端情况，那就是当FIFO为空时，意味着没有滞外交易(OutstandingTransactions)，并且当前仲裁的ICB交易(Transaction)可以被从设备在同一个周期内立即返回结果。那么该交易的仲裁信息无需被压入FIFO，而是将其旁路使用该仲裁信息，直接用于反馈通道(Response Channel)分发的选通信号。
拓扑结构为多主多从时，如图12和图13所示：通过使用“一主多从”和“多主一从”模块的有效组合，便可以组装成为不同形式的“多主多从”模块。
第一种简单的“多主多从”模块如图12所示。通过将“多主一从”和“一主多从”模块,直接对接，便可达到多主多从的效果。但是其缺陷是所有的主ICB总线均需要通过中间一条公用的ICB总线，吞吐率受限。
第二种稍微复杂的“多主多从”模块如图13所示。通过使用多个“一主多从”和“多主一从”模块交织组装成为“多主多从”的交叉开关(Crossbar)结构。该结构使得每个主接口和从接口之间均有专用的通道，但是其缺陷是面积开销很大，并且设计不当容易造成死锁。
ICB总线与AXI总线一样，采用分离的地址和数据阶段；采用地址区间寻址，支持任意的主从数目，譬如一主一从、一主多从、多主一从、多主多从等拓扑结构；支持地址非对齐的数据访问，使用字节掩码(Write Mask)来控制部分写操作；支持多个滞外交易(MultipleOutstanding Transaction)；易于添加流水线级数以获得高频的时序。
ICB总线与AHB总线一样，每个读或者写操作都会在地址通道上产生地址，而非像AXI中只产生起始地址；不支持乱序返回乱序完成，反馈通道必须按顺序返回结果。
以上所述的仅是本发明所公开的一种ICB总线系统及协议的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (10)
1.一种ICB总线系统，其特征在于，所述系统包括：主接口和从接口，所述主接口与从接口之间设置有命令通道和返回通道；
所述主接口，用于发送读写请求信号、接收读写接受信号、接收读写反馈请求信号、发送读写反馈接受信号、接收读反馈的数据、发送读写地址和写操作的数据；
所述从接口，用于接收读写请求信号、发送读写接受信号、发送读写反馈请求信号、接收读写反馈接受信号、发送读反馈的数据、接收读写地址和写操作的数据；
所述命令通道，用于传输读写请求信号、读写接受信号、读写地址和写操作的数据；
所述返回通道，用于传输读写反馈请求信号、读写反馈接受信号和读反馈的数据；
在主设备向从设备发出第一次握手请求时，命令通道上既传输读写请求信号进行握手请求，也发送读写地址和写操作的数据，主设备接收到从设备由命令通道发回读写接收信号作为第一次握手信息，发送任务结束；
从设备从返回通道发回读写反馈请求信号请求第二次握手时，针对读命令也同时携带有读反馈的数据，主设备确认后从返回通道发回读写反馈接收信号作为第二次握手确认信息，反馈过程完成。
2.根据权利要求1所述的ICB总线系统，其特征在于，所述主设备与从设备之间进行写操作时，主设备通过命令通道向从设备发送读写请求信号的同时，会将写地址、写操作指示、写操作字节掩码和写数据同时发送给从设备；主设备在收到从设备在命令通道返回的写接受信号之前，主设备在命令通道上发送的请求信号、写地址、写操作指示、写操作字节掩码和写数据都会保持不变，当主设备接收到从设备发回的写接受信号后完成第一次握手；
所述从设备向主设备发送写反馈请求信号请求第二次写操作握手的同时，会将写反馈请求信号发送给主设备，从设备在收到主设备在返回通道返回的写反馈接受信号之前，从设备在返回通道上发送的写反馈请求信号会保持不变，当从设备接收到主设备发回的写反馈接受信号后完成写操作。
3.根据权利要求1所述的ICB总线系统，其特征在于，所述主设备与从设备之间进行读操作时，主设备通过命令通道向从设备发送读写请求信号的同时，会将读地址和读操作指示通过命令通道发送给从设备，主设备在收到从设备在命令通道返回的读接受信号之前，主设备在命令通道上发送的请求信号、读地址和读操作指示都会保持不变，当主设备接收到从设备发回的读接受信号后完成第一次握手；
所述从设备向主设备发送读反馈请求信号请求第二次读操作握手的同时，会将读反馈请求信号和读数据同时发送给主设备，从设备在收到主设备在返回通道返回的读反馈接受信号之前，从设备在返回通道上发送的读反馈请求信号和读数据都会保持不变，当从设备接收到主设备发回的读反馈接受信号后完成读操作。
4.根据权利要求1所述的ICB总线系统，其特征在于，所述从设备向主设备发出的读写接受信号，既可以立即在同一时钟内返回，也可以隔几个时钟返回；所述主设备向从设备发出的读写反馈接受信号，既可以立即在同一时钟内返回，也可以隔几个时钟返回。
5.根据权利要求1所述的ICB总线系统，其特征在于，在命令通道，所述主设备向从设备发送一个或者多个命令的读写请求时，如果从设备没有返回某一命令的读写接受信号，则当前没有完成握手的命令任务持续挂起，不继续发送下一命令；在返回通道所述从设备向主设备发送一个或者多个命令的读写反馈请求时，如果主设备没有返回读写反馈接受信号，则当前没有完成握手返回的反馈也持续挂起，不再发送下一命令的反馈。
6.根据权利要求1所述的ICB总线系统，其特征在于，所述主接口与从接口的数目关系包括：一主一从、一主多从、多主一从和多主多从四种拓扑关系。
7.根据权利要求6所述的ICB总线系统，其特征在于，所述拓扑关系为一主多从时，ICB总线可以通过一个分发模块实现一个主设备到多个从设备的连接，分发信息压入FIFO的顺序与主设备在命令通道的发送顺序保持一致，所述主设备接受信息的顺序与FIFO发送的顺序相同。
8.根据权利要求6所述的ICB总线系统，其特征在于，所述拓扑关系为多主一从时，ICB总线可以通过一个选择模块实现多个主设备到一个从设备的连接，该选择模块对同时发送给从设备的多个命令的发送顺序进行仲裁，并将仲裁结果的顺序输入FIFO模块，分发模块根据FIFO模块中获得的顺序，使各个不同的输入ICB命令按照发出的顺序接收到相应的返回结果。
9.根据权利要求6所述的ICB总线系统，其特征在于，所述多主多从模块通过将多主一从和一主多从模块进行逐一交织对接，达到多主多从的效果。
10.根据权利要求6所述的ICB总线系统，其特征在于，所述多主多从模块通过使用多个一主多从和多主一从模块逐一交织对接组装成为多主多从的交叉开关结构，该结构使得每个主接口和从接口之间均有专用的通道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810741624.7A CN109032973B (zh) | 2018-07-09 | 2018-07-09 | Icb总线系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810741624.7A CN109032973B (zh) | 2018-07-09 | 2018-07-09 | Icb总线系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109032973A CN109032973A (zh) | 2018-12-18 |
| CN109032973B true CN109032973B (zh) | 2020-10-16 |
Family
ID=64641477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810741624.7A Active CN109032973B (zh) | 2018-07-09 | 2018-07-09 | Icb总线系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109032973B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111079922B (zh) * | 2019-12-17 | 2023-04-18 | 深圳鲲云信息科技有限公司 | 基于axi-apb的神经网络交互系统、方法、服务器及存储介质 |
| CN111666242B (zh) * | 2020-06-09 | 2022-04-01 | 湖南泽天智航电子技术有限公司 | 一种基于飞腾平台lpc总线的多路通信系统 |
| CN111984562B (zh) * | 2020-09-07 | 2022-05-10 | 苏州盛科通信股份有限公司 | 寄存器突发访问控制的方法、电子设备及存储介质 |
| CN114416621B (zh) * | 2021-12-29 | 2023-08-15 | 苏州雄立科技有限公司 | 一种基于axi协议的总线通信方法及装置 |
| CN116150058B (zh) * | 2023-04-17 | 2023-06-23 | 合肥芯荣微电子有限公司 | 一种基于axi总线的并发传输模块和方法 |
| CN116662233B (zh) * | 2023-05-24 | 2024-02-23 | 珠海妙存科技有限公司 | Ahb接口设备写传输方法、装置、电子设备及可读存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819560B (zh) * | 2009-02-27 | 2012-05-30 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
| CN103034609B (zh) * | 2012-12-15 | 2015-08-12 | 南京航空航天大学 | 一种四通道FlexRay总线通信模块 |
| US9430434B2 (en) * | 2013-09-20 | 2016-08-30 | Qualcomm Incorporated | System and method for conserving memory power using dynamic memory I/O resizing |
| CN104615568A (zh) * | 2014-12-09 | 2015-05-13 | 中国航空工业集团公司第六三一研究所 | 一种GJB289总线接口SoC体系结构 |
| US10931329B2 (en) * | 2016-12-29 | 2021-02-23 | Intel Corporation | High speed interconnect with channel extension |
| CN108121679B (zh) * | 2017-08-07 | 2021-01-01 | 鸿秦（北京）科技有限公司 | 一种嵌入式SoC系统总线及其协议转换桥接装置 |
-
2018
- 2018-07-09 CN CN201810741624.7A patent/CN109032973B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109032973A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109032973B (zh) | Icb总线系统 | |
| US6108738A (en) | Multi-master PCI bus system within a single integrated circuit | |
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| US7761632B2 (en) | Serialization of data for communication with slave in multi-chip bus implementation | |
| US7743186B2 (en) | Serialization of data for communication with different-protocol slave in multi-chip bus implementation | |
| US20020147875A1 (en) | Response and data phases in a highly pipelined bus architecture | |
| US7814250B2 (en) | Serialization of data for multi-chip bus implementation | |
| US5469435A (en) | Bus deadlock avoidance during master split-transactions | |
| US5345562A (en) | Data bus arbitration for split transaction computer bus | |
| JP2005235197A (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
| CN1570907B (zh) | 多处理器系统 | |
| US7769933B2 (en) | Serialization of data for communication with master in multi-chip bus implementation | |
| US5951667A (en) | Method and apparatus for connecting expansion buses to a peripheral component interconnect bus | |
| CN114265872A (zh) | 一种用于总线的互联装置 | |
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| WO2023103297A1 (zh) | 一种优化ahb总线数据传输性能的系统、方法及服务器 | |
| JP2002149591A (ja) | プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置 | |
| US7302508B2 (en) | Apparatus and method for high speed data transfer | |
| Plosila et al. | Implementation of a self-timed segmented bus | |
| CN101777035A (zh) | 一种amba ahb总线实现方法及装置 | |
| EP3173895A1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
| Hitanshu | Optimized design of ahb multiple master slave memory controller using VHDL | |
| JP2001125694A (ja) | ブリッジ装置 | |
| JPH08180027A (ja) | 調停回路 | |
| CN113821470A (zh) | 总线设备、嵌入式系统和片上系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190327 Address after: 430000 Room 120, Zhongchuang Building, No. 2 Darui Road, Guandong Industrial Park, Donghu New Technology Development Zone, Wuhan City, Hubei Province Applicant after: Xinlai Technology (Wuhan) Co., Ltd. Address before: Room 402, Room 67, Lane 4, 1467, Caobao Road, Minhang District, Shanghai, 201100 Applicant before: Hu Zhenbo |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |