CN116150058B - 一种基于axi总线的并发传输模块和方法 - Google Patents

一种基于axi总线的并发传输模块和方法 Download PDF

Info

Publication number
CN116150058B
CN116150058B CN202310404597.5A CN202310404597A CN116150058B CN 116150058 B CN116150058 B CN 116150058B CN 202310404597 A CN202310404597 A CN 202310404597A CN 116150058 B CN116150058 B CN 116150058B
Authority
CN
China
Prior art keywords
data
addresses
independent sub
address
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310404597.5A
Other languages
English (en)
Other versions
CN116150058A (zh
Inventor
王翔
胡永华
侯宁
周帅
张吉纯
陈迎春
倪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmotion Microelectronics Co ltd
Original Assignee
Chipmotion Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmotion Microelectronics Co ltd filed Critical Chipmotion Microelectronics Co ltd
Priority to CN202310404597.5A priority Critical patent/CN116150058B/zh
Publication of CN116150058A publication Critical patent/CN116150058A/zh
Application granted granted Critical
Publication of CN116150058B publication Critical patent/CN116150058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种基于AXI总线的并发传输模块和方法，包括：查找表单元，通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；分析单元，用于根据数据掩码分析出多条数据传输请求中的有效数据传输请求。通过在原有AXI总线上与AXI 主设备对接的AXI节点中设置并发传输功能，让AXI主设备具备同时对多个从设备进行自定义读写以及数据位宽分配的能力，提高了总线传输的效率。

Description

一种基于AXI总线的并发传输模块和方法
技术领域
本发明涉及数字集成电路设计技术领域，尤其涉及一种基于AXI总线的并发传输模块和方法。
背景技术
高级可扩展接口（AXI）协议是为了满足高性能系统设计而定义的一套独立通道协议，AXI协议主要应用在片内系统互联设计中，可实现不同设备（主设备和从设备）之间通过标准的互联总线进行交互，以满足超高性能和复杂的片上系统设计的需求。但是，随着片上系统的规模不断增大，片上系统所处理的数据量不断增加，AXI总线上主/从设备对数据通信提出了更高的性能要求。如ARM系列处理器作为典型的AXI主设备，DDR控制器作为典型的AXI从设备，其总线接口位宽都增加到了128bit甚至更高。总线数据位宽的增加带来了更高的吞吐率上限，但对总线带宽的利用率提出了更高要求，这是因为应用中并不是所有的数据类型都能够以128bit的粒度操作。此外，处理器等AXI主设备也需要通过AXI总线与某些总线数据位宽不足128bit的外设进行数据传输（这些典型的设备包括：慢速IO相关从设备，一般都是以小于128bit的字甚至字节的数据位宽与总线交互；某些计算密集型设备，如非对称加解密加速模块，这些设备一般以字的数据位宽与总线交互），则此时总线位宽的利用率仅有25%甚至更低。AXI协议中将这种类型的访问定义为窄位宽数据传输，这种类型的访问对总线传输带宽造成了浪费。
同时，随着片上系统所需处理的应用越来越复杂，AXI主设备通常需要与更多的从设备进行交互，包括但不限于向多个从设备的不同寄存器空间或存储空间发送配置信息或数据，以及从多个从设备的不同寄存器或存储空间获取所需的状态信息或数据。这些从设备会挂载在总线上不同的节点，AXI主设备需要依次发起总线请求并获取来自从设备的数据。应用程序越复杂，所包含的上述操作越频繁，这对总线的传输效率造成了浪费。虽然现有技术中，已经有基于AXI协议进行广播传输的方式来提高并行性，但一般仅应用于对具备类似功能的几个从设备进行同时配置，灵活性和应用场景都具有局限性。
发明内容
为解决背景技术中存在的技术问题，本发明提出一种基于AXI总线的并发传输模块和方法。
本发明提出的一种基于AXI总线的并发传输模块，包括：
查找表单元，通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个所述逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；所述查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；
分析单元，用于根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
分配单元，用于将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，还用于将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，还用于接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备；
分发单元，用于将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收；
响应单元，用于将多个从设备的写响应或读响应发送给主设备。
优选地，所述多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
优选地，所述数据传输请求具体为写请求，所述查找表具体为写查找表，所述逻辑地址具体为写地址，所述数据掩码具体为写掩码。
优选地，所述数据传输请求具体为读请求，所述查找表具体为读查找表，所述逻辑地址具体为读地址，所述数据掩码具体为读掩码。
优选地，所述分配单元还用于将数据掩码中的第一类型数据掩码以及第一类型数据掩码所对应的移位对齐后的传输位宽数据分配给对应的分发单元，所述第一类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
优选地，所述分配单元还用于根据数据掩码中的第二类型数据掩码，将来自分发单元的第二类型数据掩码所对应的移位对齐后的传输数据汇总，所述第二类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
本发明提出的一种基于AXI总线的并发传输方法，包括如下步骤：
S1、通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个所述逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；所述查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；
S2、根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
S3、将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备；
S4、将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收；
S5、将多个从设备的写响应或读响应发送给主设备。
优选地，所述多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
本发明中，所提出的基于AXI总线的并发传输方法，通过在原有AXI总线上与AXI主设备对接的AXI节点中设置并发传输功能，从而让AXI 主设备具备同时对多个从设备进行自定义读写以及数据位宽分配的能力，提高了总线传输的效率，同时，通过对总线数据位宽的合理分配，提高了总线的传输带宽的利用效率。
附图说明
图1为本发明提出的一种基于AXI总线的并发传输方法的并发传输工作流程结构示意图；
图2为本发明提出的一种基于AXI总线的并发传输模块的AXI互联总线的架构图；
图3为本发明提出的一种基于AXI总线的并发传输模块的并发写/读操作序列的示意图；
图4为本发明提出的一种基于AXI总线的并发传输模块的并发写操作结构示意图；
图5为本发明提出的一种基于AXI总线的并发传输模块的并发读操作的结构示意图；
图6为本发明提出的一种基于AXI总线的并发传输方法的并发写操作的工作流程结构示意图；
图7为本发明提出的一种基于AXI总线的并发传输方法的并发读操作的工作流程结构示意图；
图8为本发明提出的一种基于AXI总线的并发传输方法的写数据移位示意图；
图9为本发明提出的一种基于AXI总线的并发传输方法的读数据移位示意图。
实施方式
参照图2-5，本发明实施例1提出一种基于AXI总线的并发传输模块，包括：
查找表单元，通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；
分析单元，用于根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
分配单元，用于将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，还用于将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，还用于接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备；
分发单元，用于将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收；
响应单元，用于将多个从设备的写响应或读响应发送给主设备。
基于AXI总线的并发传输模块对应附图2中AXI SAMD （AXI Single AddressMulti Destination），基于AXI总线的并发传输模块可以替换原有AXI总线上与AXI 主设备对接的AXI节点AXI ASIB（AXI Slave Interface Block），从而让AXI 主设备具备同时对多个从设备进行自定义读写以及数据位宽分配的能力。
多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
分配单元还用于将数据掩码中的第一类型数据掩码以及第一类型数据掩码所对应的移位对齐后的传输位宽数据分配给对应的分发单元，第一类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
需要进一步说明的是，第一类型数据掩码为非对齐部分的有效独立子地址所对应的数据掩码，且数据掩码对应为写掩码。
如果独立子地址均是对齐地址，如分配给从设备0的数据掩码表示其有4byte的数据，则其非对齐部分地址部分则是地址的低2bit，如果2bit为0，那么只需要按照数据掩码对应的字节地址进行移位即可，这里移位的操作是可以根据不同的数据掩码来将主设备发过来的大位宽数据如128bit中，所需要的32bit通过移位获取到，并分配给相应的从设备。
分配单元还用于根据数据掩码中的第二类型数据掩码，将来自分发单元的第二类型数据掩码所对应的移位对齐后的传输数据汇总，第二类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
需要进一步说明的是，第二类型数据掩码为非对齐部分的有效独立子地址所对应的数据掩码，且数据掩码对应为读掩码。
参照图1、图6和图9，本发明实施例2提出一种基于AXI总线的并发传输方法，包括如下步骤：
S1、通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个所述逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系。
需要进一步说明的是，在并发操作之前，将多个逻辑地址、多个数据掩码以及多个独立子地址配置到查找表中，该查找表能够使用逻辑地址为索引，查找数据掩码以及独立子地址。
需要进一步说明的是，这些可并发传输的请求具有如下特征：首先是有一定的并行性，如需要在相同或相近节点对多个从设备进行批量的传输请求。
特别的，假设总线数据位宽为128bit。
特别的，针对一次并发操作中的传输数据，可以根据查找表，按照Byte（字节）为粒度，为不同从设备分配数据掩码，如数据掩码为0x000F则表示当前设备的传输数据来自于128bit数据中的低4个Byte，如果数据掩码为全0，则表示该从设备不参与本次并发传输，将128bit的总线数据位宽按应用需求分配给本次并发操作不同目的多个从设备，同时，针对一次并发操作中的逻辑地址，可以按照本次并发操作的目的从设备的个数，分配相应的独立子地址。
S2、根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
S3、将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备。
需要进一步说明的是，主设备发出的某一次逻辑地址，该逻辑地址经过查找表后，首先根据数据掩码是否为全0判断当前的并发传输请求是否有效，若数据掩码为全0，则当前的并发传输请求无效，然后将有效的传输请求对应的多个有效的独立子地址分配给分发单元，分发单元具有缓存功能，只有在分发单元的缓存有剩余时，主设备才能完成本次逻辑地址的传输。
S4、将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收。
需要进一步说明的是，接收主设备会继续发出与逻辑地址对应的128bit传输数据，并根据从设备与有效的独立子地址之间的对应关系以及有效的独立子地址与分发单元之间的对应关系，将多条传输数据根据多个有效的独立子地址对应缓存到多个分发单元中，只有在分发单元的缓存有剩余时，主设备才能完成本次的数据传输。
S5、将多个从设备的写响应或读响应发送给主设备。
按照AXI协议规定，在各从设备处理完传输请求后，会返回传输响应，各从设备的传输响应均会经过总线返回，并写入相应的响应单元，该单元具有缓存功能。每个响应单元中收到传输响应后，会与之对应的数据掩码进行传输响应有效性对照，当对应数据掩码为非0时，该响应缓存中的响应为有效传输响应，若所有传输响应缓存均为有效响应，则本次并发传输响应完成，之后将所有的传输响应合并后，反馈给AXI主设备，若响应单元缓存中包含非法响应，则本次最终传输响应则为非法响应，并将非法响应反馈给AXI主设备。
分发单元具体包括：地址分发单元、数据掩码分发单元、数据分发单元。
地址分发单元用于接收对齐的有效的独立子地址以及缓存对齐的有效的独立子地址对应的有效的传输数据，地址分发单元具体为读地址分发单元（对应附图4中的AWD）和写地址分发单元（对应附图5中的ARD）。
数据掩码分发单元用于接收并缓存非对齐的独立子地址以及非对齐的独立子地址对应的数据掩码，数据掩码分发单元具体为写掩码分发单元（对应附图4中的WMD)和读掩码分发单元。
数据分发单元用于接收并缓存因地址非对齐移位后的传输数据和数据掩码，数据分发单元具体为写数据分发单元和读数据分发单元。
将有效的传输数据中对齐的有效的传输数据部分根据多个有效的独立子地址对应缓存到地址分发单元。
将非对齐的传输数据部分从数据掩码分发单元缓存中获取到与之对应的数据掩码和非对齐地址，根据数据掩码和非对齐地址的相对差异，对传输数据和数据掩码进行移位，目的是从128bit传输数据中通过移位得到当前从设备用到的传输数据部分，并将移位后的传输数据和数据掩码分配到与之对应的数据分发单元。
多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
数据传输请求具体为写请求，查找表具体为写查找表，逻辑地址具体为写地址，数据掩码具体为写掩码。
如图4、图6和图8所示，在本实施例中，假设有4个从设备，其次，在对这4个从设备执行写操作过程中，仅需使用完整128bit总线位宽的部分字节，或是共用完整总线位宽的一部分。
在并发写操作之前，将写地址、写掩码以及独立子地址配置到写查找表中，该查找表能够使用写地址为索引，查找写掩码以及独立子地址。在上述基础上，写操作的具体流程如下：
主设备发出的某一次写地址，该地址经过写查找表后，首先根据写掩码是否为全0判断当前的并发写请求是否有效，若写掩码为全0，则当前的并发写请求无效，将对齐的有效的独立子地址分配到与之对应的写地址分发单元，将非对齐的独立子地址部分以及非对齐的独立子地址部分对应的多个写掩码和多个独立子地址分配给对应的写掩码分发单元，只有在写掩码分发单元（对应附图中的WMD）、写地址分发单元（对应附图中的AWD）缓存均有剩余时，主设备才能完成本次写地址的发送。
按照AXI协议要求，主设备会继续发出与写地址对应的128bit写数据，从写掩码分发单元缓存中获取到与之对应的写掩码和非对齐地址，根据写掩码和非对齐地址的相对差异，对写数据和写掩码进行移位，目的是从128bit写数据中通过移位得到当前从设备用到的写数据部分，并将移位后的写数据和写掩码分配到与之对应的写数据分发单元，只有在写数据分发单元的缓存有剩余时，主设备才能完成本次写数据的发送。
在主设备的写地址和对应写数据分配到相应的分发单元后，各分发单元按照AXI协议，独立且并行的与下游总线逻辑完成传输，各从设备会收到并行发送过来的写请求。
数据传输请求具体为读请求，查找表具体为读查找表，逻辑地址具体为读地址，数据掩码具体为读掩码。
如图5、图7和图9所示，在本实施例中，假设有4个从设备，其次，在对这4个从设备执行读操作过程中，仅需使用完整128bit总线位宽的部分字节，或是共用完整总线位宽的一部分。
在并发读操作之前，将读地址、读掩码以及独立子地址配置到读查找表中，该查找表能够使用读地址为索引，查找读掩码以及独立子地址。在上述基础上，读操作的具体流程如下：
主设备发出并发读序列中的某一次读地址，该地址经过读查找表后，首先根据读掩码是否为全0判断当前的并发读请求是否有效，若读掩码为全0，则当前的并发读请求无效，将对齐的有效的独立子地址分配到与之对应的读地址分发单元，将非对齐的独立子地址部分以及非对齐的独立子地址部分对应的多个读掩码和多个独立子地址分配给对应的读掩码分发单元，只有在读掩码分发单元、读地址分发单元缓存均有剩余时，主设备才能完成本次读地址的发送。
按照AXI协议规定，在各从设备处理完读请求后，会返回读数据和读响应。各从设备的读数据均会经总线返回到AXI_SAMD模块，读数据从读掩码分发单元缓存中获取到与之对应的读掩码和非对齐地址，对于每个队列，根据读掩码和非对齐地址的相对差异，对读数据进行移位，目的是将当前队列中的有效数据移动到最终128bit读数据中相应的位置，并将移位后的读数据分配到与之对应队列的读数据分发单元。
在主设备的读地址和对应读数据分配到相应的分发单元后，各分发单元按照AXI协议，独立且并行的与下游总线逻辑完成传输，各从设备会收到并行发送过来的读请求。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种基于AXI总线的并发传输模块，其特征在于，包括：
查找表单元，通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；所述查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；
分析单元，用于根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
分配单元，用于将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，还用于将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，还用于接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备；
分发单元，用于将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收；
响应单元，用于将多个从设备的写响应或读响应发送给主设备。
2.如权利要求1所述的基于AXI总线的并发传输模块，其特征在于，所述多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
3.根据权利要求1所述的基于AXI总线的并发传输模块，其特征在于，所述数据传输请求具体为写请求，所述查找表具体为写查找表，所述逻辑地址具体为写地址，所述数据掩码具体为写掩码。
4.根据权利要求1所述的基于AXI总线的并发传输模块，其特征在于，所述数据传输请求具体为读请求，所述查找表具体为读查找表，所述逻辑地址具体为读地址，所述数据掩码具体为读掩码。
5.根据权利要求1所述的基于AXI总线的并发传输模块，其特征在于，所述分配单元还用于将数据掩码中的第一类型数据掩码以及第一类型数据掩码所对应的移位对齐后的传输位宽数据分配给对应的分发单元，所述第一类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
6.根据权利要求1所述的基于AXI总线的并发传输模块，其特征在于，所述分配单元还用于根据数据掩码中的第二类型数据掩码，将来自分发单元的第二类型数据掩码所对应的移位对齐后的传输数据汇总，所述第二类型数据掩码与有效独立子地址中具有非对齐部分的有效独立子地址对应。
7.一种基于AXI总线的并发传输方法，其特征在于，包括如下步骤：
S1、通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码，多个所述逻辑地址来自于主设备发送的多条可并发的数据传输请求中；根据查找表，为不同从设备分配数据掩码；所述查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系；
S2、根据数据掩码分析出多条数据传输请求中的有效数据传输请求；
S3、将多个有效独立子地址对应分配给多个分发单元，多个有效独立子地址对应多个有效数据传输请求，将来自主设备的写数据根据多个有效独立子地址对应分配到多个分发单元中进行缓存，接收并汇总多条来自分发单元的读数据，分发单元的读数据来自多个从设备；
S4、将多条写数据按照AXI协议向与多个有效的独立子地址对应的多个从设备并发发送，将多条读数据按照AXI协议从多个有效的独立子地址对应的从设备并发接收；
S5、将多个从设备的写响应或读响应发送给主设备。
8.如权利要求7所述的基于AXI总线的并发传输方法，其特征在于，所述多条可并发的数据传输请求与预先配置在查找表中的可并发的多个数据传输操作对应。
CN202310404597.5A 2023-04-17 2023-04-17 一种基于axi总线的并发传输模块和方法 Active CN116150058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310404597.5A CN116150058B (zh) 2023-04-17 2023-04-17 一种基于axi总线的并发传输模块和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310404597.5A CN116150058B (zh) 2023-04-17 2023-04-17 一种基于axi总线的并发传输模块和方法

Publications (2)

Publication Number Publication Date
CN116150058A CN116150058A (zh) 2023-05-23
CN116150058B true CN116150058B (zh) 2023-06-23

Family

ID=86360318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310404597.5A Active CN116150058B (zh) 2023-04-17 2023-04-17 一种基于axi总线的并发传输模块和方法

Country Status (1)

Country Link
CN (1) CN116150058B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210520A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd メモリアクセス機構
CN101206635A (zh) * 2006-12-22 2008-06-25 美国博通公司 处理器中执行掩码存储操作的方法和集成电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161965A (ja) * 1996-11-29 1998-06-19 Toshiba Corp アドレス割り当て装置、及びアドレス割り当て方法
TW476029B (en) * 1999-07-12 2002-02-11 Matsushita Electric Ind Co Ltd Data processing apparatus
JP2014035549A (ja) * 2012-08-07 2014-02-24 Ricoh Co Ltd バス制御装置、画像処理装置及びバス制御方法
US9990317B2 (en) * 2015-11-24 2018-06-05 Qualcomm Incorporated Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write
CN105912492B (zh) * 2016-04-01 2019-05-14 西北工业大学 Axi互联总线的扩展方法
CN107844451B (zh) * 2017-10-23 2020-11-20 复旦大学 一种级联板间流水线的“蝶式”传输方法
CN109032973B (zh) * 2018-07-09 2020-10-16 芯来科技(武汉)有限公司 Icb总线系统
CN113448495A (zh) * 2020-03-27 2021-09-28 华为技术有限公司 一种扩展双倍速率内存位宽的装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210520A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd メモリアクセス機構
CN101206635A (zh) * 2006-12-22 2008-06-25 美国博通公司 处理器中执行掩码存储操作的方法和集成电路

Also Published As

Publication number Publication date
CN116150058A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
EP1896965B1 (en) Dma descriptor queue read and cache write pointer arrangement
KR101077900B1 (ko) 네트워크 효율성을 고려한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치
KR100675850B1 (ko) ＡＸＩ 프로토콜을 적용한 ＮｏＣ 시스템
JP4768386B2 (ja) 外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置
US7702827B2 (en) System and method for a credit based flow device that utilizes PCI express packets having modified headers wherein ID fields includes non-ID data
KR100290942B1 (ko) 유니버설 시리얼 버스 디바이스 내부로 및 외부로 데이터를 송신 및 수신하기 위한 장치 및 방법
US7240141B2 (en) Programmable inter-virtual channel and intra-virtual channel instructions issuing rules for an I/O bus of a system-on-a-chip processor
US20160283422A1 (en) Network interface controller with direct connection to host memory
US10887252B2 (en) Efficient scatter-gather over an uplink
CA2558360A1 (en) Pvdm (packet voice data module) generic bus protocol
JP4368795B2 (ja) プロセッサ間で通信を行うための改良プロセッサ間通信システム
US8165620B2 (en) Radio communication apparatus with a bus dedicated to data transmission
US5901328A (en) System for transferring data between main computer multiport memory and external device in parallel system utilizing memory protection scheme and changing memory protection area
US7409486B2 (en) Storage system, and storage control method
CN116150058B (zh) 一种基于axi总线的并发传输模块和方法
CN116644010A (zh) 一种数据处理方法、装置、设备及介质
KR101197294B1 (ko) ＱｏＳ 및 전송 효율 개선을 위한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법
WO2022228485A1 (zh) 一种数据传输方法、数据处理方法及相关产品
US7107381B2 (en) Flexible data transfer to and from external device of system-on-chip
CN111190840A (zh) 基于现场可编程门阵列控制的多方中央处理器通信架构
US20030041176A1 (en) Data transfer algorithm that does not require high latency read operations
US8069273B2 (en) Processing module
CN112148653A (zh) 数据传输装置、数据处理系统、数据处理方法和介质
KR100480951B1 (ko) 하나의 물리채널을 다수 개의 가상채널로 확장한 다중접속통신장치
JPH01291343A (ja) メモリ管理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant