CN109308283B - 一种SoC片上系统及其外设总线切换方法 - Google Patents
一种SoC片上系统及其外设总线切换方法 Download PDFInfo
- Publication number
- CN109308283B CN109308283B CN201811013046.1A CN201811013046A CN109308283B CN 109308283 B CN109308283 B CN 109308283B CN 201811013046 A CN201811013046 A CN 201811013046A CN 109308283 B CN109308283 B CN 109308283B
- Authority
- CN
- China
- Prior art keywords
- dsp
- chip
- data
- risc processor
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供一种SoC片上系统及其外设总线切换方法,包括,AHB总线,APB总线,DSP EMIF接口,DSP地址译码逻辑,数据交互单元,EMIF‑AHB/APB总线桥电路,AHB从机,APB从机,总线切换控制器;所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF‑AHB/APB总线桥电路。本发明实现了芯片与片外RISC处理器的直接通讯,提高数据通讯效率。相比于通过数据交互RAM访问控制片上外设,具有较高的访问效率。同时,片上处理器核和片外的DSP形成片上外设的双主机机制,使得系统具有了更高的可靠性。
Description
技术领域
本发明属于数字集成电路设计领域,涉及SoC+DSP双核系统中DSP对SoC片上外设的访问,具体为一种SoC片上系统及其外设总线切换方法。
背景技术
片上系统具有小型化、低功耗、接口丰富的特点,近年来逐渐成为计算机系统控制核心,然而由于其多以RISC处理器为核心,运算能力有限;在计算机系统中,为了实现高效的运算能力,常使用DSP+SoC的双核系统。SoC负责系统外设的控制访问,DSP负责进行系统所需的复杂运算。在这样的系统中,需要SoC与DSP进行数据通信,常用的方法是在片上集成两者都能够访问的RAM区或者异步FIFO进行数据通信。然而,当DSP需要访问片上外设时需要DSP将外设访问请求传递给SoC内的RISC处理器,由RISC处理器去访问外设,并将控制结果返回给DSP。在这种方式下,一方面外设数据需要经过两次数据搬运,实时性差;另一方面,数据搬运过程中SoC与DSP均被占用,导致执行效率受到影响。
发明内容
针对现有技术中存在的问题,本发明提供一种SoC片上系统,DSP能够直接访问片上系统的外设,使得DSP和片上RISC处理器均能够访问片上系统的外设,还提供片上系统外设的总线切换方法,实现DSP和片上RISC处理器分时访问控制片上外设。
本发明是通过以下技术方案来实现:
一种SoC片上系统,包括,
连接SoC片上系统中RISC处理器的AHB总线,
通过AHB-APB桥与AHB总线桥接的APB总线,
用于连接DSP的DSP EMIF接口,
用于根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作或片内资源访问操作的DSP地址译码逻辑,
与DSP地址译码逻辑交互连接用于RISC处理器与DSP之间的数据交互的数据交互单元,
与DSP地址译码逻辑交互连接用于EMIF时序到AHB/APB时序转换的EMIF-AHB/APB总线桥电路,
通过双向选择器分别连接EMIF-AHB/APB总线桥电路和AHB总线的AHB从机,
通过双向选择器分别连接EMIF-AHB/APB总线桥电路和APB总线的APB从机,
通过双向选择器控制从机与EMIF-AHB/APB总线桥电路和对应总线的连接关系的总线切换控制器;
所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。
优选的,所述的数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互。
优选的,所述的数据单元包括SRAM A、SRAM B、标识寄存器A组和B组、以及AHB访问控制单元和DSP访问控制单元;
所述SRAM A和SRAM B均为双端口RAM,两块SRAM的大小一致,在片上RISC处理器端和DSP端的编址均相同,用于存储片上RISC处理器和外部DSP之间传输的数据;
所述的标识寄存器A组和B组均能被片上RISC处理器和外部DSP访问,两组寄存器的大小一致,在片上RISC处理器端和DSP端的编址均相同;
所述AHB访问控制单元连接AHB总线用于解析AHB总线操作,对SRAM A只能执行写操作、对SRAM B只能执行读操作;
所述DSP访问控制单元连接DSP EMIF端口用于解析DSP EMIF端口时序,对SRAM A只能执行读操作、对SRAM B只能执行写操作。
优选的,所述RISC处理器采用SPARC V8处理器。
一种基于上述任意一项所述SoC片上系统的外设总线切换方法,其特征在于,所述总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位,两个控制位分别由片上RISC处理器和DSP进行控制;
当片上RISC处理器需要访问某一从机时,首先查询相应的状态位,若被访问从机处于空闲状态则写控制位获取被访问从机的控制权,若被访问从机处于忙状态则读取控制位;
若控制位表示此时从机的控制权属于片上RISC处理器,片上RISC处理器可以对从机执行相应操作;
若控制位表示此时从机的控制权属于外部DSP,片上RISC处理器不能访问该从机,片上RISC处理器需要等待DSP释放从机的控制权,即等待从机处于空闲状态;
片上RISC处理器获得从机控制权后,片上RISC处理器对被访问从机进行访问控制,访问结束后用户写控制位表示此时释放被访问从机的控制权;
当外部DSP需要访问某一从机时,从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。
优选的,片上RISC处理器向DSP进行通信时,
当片上RISC处理器有数据需要传递给DSP时,片上RISC处理器需要根据双方约定的规则查询标识寄存器组,判断数据是否可以写入;若数据不可写入则继续查询,若数据可以写入则片上RISC处理器将数据写入SRAM A,数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器,告知外部DSP,片上RISC处理器已经有效数据写入SRAM A;
当DSP需要片上RISC处理器传递来的数据进行数据运算时,DSP查询标识寄存器判断此时SRAM A内是否有有效数据;若SRAM A内无有效数据则DSP继续查询,若SRAM A内已经被片上RISC处理器写入了有效数据,DSP将SRAM A内的数据读出,读出完毕后根据双方约定的规则写标识寄存器,告知片上RISC处理器,SRAM A内数据已经被DSP读取。
优选的,DSP向片上RISC处理器进行通信时,
当DSP有数据需要传递给片上RISC处理器时,DSP需要根据双方约定的规则查询标识寄存器组,判断数据是否可以写入;若数据不可写入则继续查询,若数据可以写入则DSP将数据写入SRAM B,数据写入完毕后DSP根据双方约定的规则写标识寄存器,告知片上RISC处理器,外部DSP已经将有效数据写入SRAM B;
当片上RISC处理器需要DSP传递来的数据进行数据运算时,片上RISC处理器查询标识寄存器判断此时SRAM B内是否有有效数据;若SRAM B内无有效数据则片上RISC处理器继续查询,若SRAM B内已经被DSP写入了有效数据,片上RISC处理器将SRAM B内的数据读出,读出完毕后根据双方约定的规则写标识寄存器,告知外部DSP,SRAM B内数据已经被片上RISC处理器读取。
与现有技术相比,本发明具有以下有益的技术效果:
本发明通过设置在AHB总线和DSP EMIF接口之间的数据交互单元,实现了芯片与片外RISC处理器的直接通讯,提高数据通讯效率。DSP通过EMIF接口对SoC片上外设的直接访问机制,相比于通过数据交互RAM访问控制片上外设,具有较高的访问效率。同时,片上处理器核和片外的DSP形成片上外设的双主机机制,使得系统具有了更高的可靠性。
进一步的,数据交互单元采用双端口RAM缓冲区结构,使得SoC和DSP之间的高效数据交互提供了有效途径。
本发明提出的总线切换机制,有效的处理了DSP和SoC RISC处理器对片上外设的访问冲突,使得DSP和SoC RISC处理器能够同时访问不同的外设,增加了系统运算的并行性。
附图说明
图1为本发明提出的片上系统结构框图;
图2为是本发明所述数据交互单元的结构图;
图3a为本发明实例中所述片上RISC处理器向DSP传递数据时RISC处理器的写数据流程框图;
图3b为本发明实例中所述片上RISC处理器向DSP传递数据时DSP的读数据流程框图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明一种SoC片上系统,用于片外DSP对SoC片上外设的访问,同时提供了一种DSP和片上RISC处理器能够分时访问控制片上外设的片内总线切换方法,可实现外部DSP对SoC片上资源的直接访问,从而实现了DSP与片上RISC处理器通过双端口RAM进行数据交互的机制。提高DSP+SoC计算机系统中的处理效率,本发明提出的SoC片上系统,使DSP可以通过EMIF访问SoC片内资源且能够与片上RISC处理器进行数据交互。为实现DSP对片内外设的控制,应用申请号为201710300299.6的中国专利《一种EMIF接口与AHB/APB时序桥接电路及其控制方法》中公开的桥接电路实现了EMIF接口时序到AHB/APB时序的转换。通过本发明公开的片内总线切换方法,使得DSP和片上RISC处理器均需要访问片上外设。
本发明所述的SoC片上系统,如图1所示。该电路具有两个主要功能:一是片上RISC处理器与片外DSP可以通过数据交互控制单元实现两者之间的数据交互,二是片外DSP通过总线切换控制器实现了外部DSP对片上资源的访问控制。
其中,DSP地址译码逻辑根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作还是片内资源访问操作;数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互;EMIF-AHB/APB总线桥电路实现了EMIF时序到AHB/APB时序的转换;总线切换控制器控制从机与EMIF-AHB/APB总线桥电路或者AHB/APB总线的连接关系。本优选实例上RISC处理器采用SPARC V8处理器。
所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。
数据交互单元的结构如图2所示。为实现双向数据的同时传输,在数据单元内部集成有SRAM A和SRAM B两块双端口SRAM,两块SRAM的大小一致,两块SRAM在片上RISC处理器端编址相同,在DSP端的编址也相同,用于存储片上RISC处理器和外部DSP之间传输的数据。其中,片上RISC处理器对SRAM A只能执行写操作、对SRAM B只能执行读操作,外部DSP通过EMIF接口对SRAM A只能执行读操作、对SRAM B只能执行写操作。
标识寄存器A组和B组是片上RISC处理器和外部DSP均能够访问的寄存器,两组寄存器的大小一致,在片上RISC处理器端编址相同,在DSP端的编址也相同;用户可以通过这些寄存器实现DSP与片上RISC处理器之间的简单通信,运用标识寄存器形成如图3a和图3b所示的数据交互流程。AHB访问控制单元解析AHB总线操作,实现对SRAM A的写操作和对SRAM B的读操作。DSP访问控制单元解析DSP的EMIF端口时序,实现对SRAM A的读操作和对SRAM B的写操作。
以片上RISC处理器向DSP传递数据为例。
当片上RISC处理器有数据需要传递给DSP时,如图3a所示,片上RISC处理器需要根据双方约定的规则查询标识寄存器组,判断数据是否可以写入;若数据不可写入则继续查询,若数据可以写入则片上RISC处理器将数据写入SRAM A,数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器,告知外部DSP片上RISC处理器已经有效数据写入SRAM A。
当DSP需要片上RISC处理器传递来的数据进行数据运算时,如图3b所示,DSP查询标识寄存器判断此时SRAM A内是否有有效数据。若SRAM A内无有效数据则DSP继续查询,若SRAM A内已经被片上RISC处理器写入了有效数据,DSP将SRAM A内的数据读出,读出完毕后根据双方约定的规则写标识寄存器,告知片上RISC处理器SRAM A内数据已经被DSP读取。DSP向片上RISC处理器传递数据的流程与片上RISC处理器向DSP传递数据的方式一致,但数据存入SRAM B。
所述总线切换控制器实现了片上从机的控制总线切换,总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位,两个控制位分别由片上RISC处理器和DSP进行控制。
本发明一种SoC片上系统的外设总线切换方法,当片上RISC处理器需要访问某一从机时,首先查询相应的状态位,若从机处于空闲状态则写控制位获取从机的控制权,若从机处于忙状态则读取控制位。若控制位为1则表示此时从机的控制权属于片上RISC处理器,片上RISC处理器可以对从机执行相应操作;若控制位为0则表示此时从机的控制权属于外部DSP,片上RISC处理器不能访问该从机,片上RISC处理器需要等待DSP释放从机的控制权,即等待从机处于空闲状态。
片上RISC处理器获得从机控制权后,片上RISC处理器可以对从机进行访问控制,访问结束后用户需要将控制位写0以释放从机的控制权。当外部DSP需要访问某一从机时,从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。总线控制器实现了从机控制权的锁定功能,即当片上RISC处理器或外部DSP中的一方获得总线控制权后,另一方写控制位不能够获得从机控制权,直到从机的控制权被释放。
本发明所述片上系统结构已应用于某SoC+DSP双核系统中,该系统结构的应用大大提高了SoC+DSP双核系统的运行速度,实现了DSP对SoC片上外设的控制访问,取得了良好的效果。
Claims (7)
1.一种SoC片上系统,其特征在于,包括,
连接SoC片上系统中RISC处理器的AHB总线,
通过AHB-APB桥与AHB总线桥接的APB总线,
用于连接DSP的DSP EMIF接口,
用于根据DSP EMIF接口访问地址判断当前操作为数据交互操作、总线切换操作或片内资源访问操作的DSP地址译码逻辑,
与DSP地址译码逻辑交互连接用于RISC处理器与DSP之间的数据交互的数据交互单元,
与DSP地址译码逻辑交互连接用于EMIF时序到AHB/APB时序转换的EMIF-AHB/APB总线桥电路,
通过双向选择器分别连接EMIF-AHB/APB总线桥电路和AHB总线的AHB从机,
通过双向选择器分别连接EMIF-AHB/APB总线桥电路和APB总线的APB从机,
通过双向选择器控制从机与EMIF-AHB/APB总线桥电路和对应总线的连接关系的总线切换控制器;
所述DSP地址译码逻辑通过EMIF接口的访问地址将DSP对片内的访问分别传递给总线切换控制器、数据交互单元和EMIF-AHB/APB总线桥电路。
2.根据权利要求1所述的一种SoC片上系统,其特征在于,所述的数据交互单元通过双端口RAM实现片上RISC处理器与DSP之间的数据交互。
3.根据权利要求1所述的一种SoC片上系统,其特征在于,所述的数据交互单元包括SRAM A、SRAM B、标识寄存器A组和B组、以及AHB访问控制单元和DSP访问控制单元;
所述SRAM A和SRAM B均为双端口RAM,两块SRAM的大小一致,在片上RISC处理器端和DSP端的编址均相同,用于存储片上RISC处理器和外部DSP之间传输的数据;
所述的标识寄存器A组和B组均能被片上RISC处理器和外部DSP访问,两组寄存器的大小一致,在片上RISC处理器端和DSP端的编址均相同;
所述AHB访问控制单元连接AHB总线用于解析AHB总线操作,对SRAM A只能执行写操作、对SRAM B只能执行读操作;
所述DSP访问控制单元连接DSP EMIF端口用于解析DSP EMIF端口时序,对SRAM A只能执行读操作、对SRAM B只能执行写操作。
4.根据权利要求1所述的一种SoC片上系统,其特征在于,所述RISC处理器采用SPARCV8处理器。
5.一种基于权利要求1-4任意一项所述SoC片上系统的外设总线切换方法,其特征在于,所述总线切换控制器为每个AHB/APB从机设置两位控制位和一个状态位,两个控制位分别由片上RISC处理器和DSP进行控制;
当片上RISC处理器需要访问某一从机时,首先查询相应的状态位,若被访问从机处于空闲状态则写控制位获取被访问从机的控制权,若被访问从机处于忙状态则读取控制位;
若控制位表示此时从机的控制权属于片上RISC处理器,片上RISC处理器可以对从机执行相应操作;
若控制位表示此时从机的控制权属于外部DSP,片上RISC处理器不能访问该从机,片上RISC处理器需要等待DSP释放从机的控制权,即等待从机处于空闲状态;
片上RISC处理器获得从机控制权后,片上RISC处理器对被访问从机进行访问控制,访问结束后用户写控制位表示此时释放被访问从机的控制权;
当外部DSP需要访问某一从机时,从机控制权获取流程与片上RISC处理器获取从机控制权的操作流程相同。
6.根据权利要求5所述的一种SoC片上系统的外设总线切换方法,其特征在于,片上RISC处理器向DSP进行通信时,
当片上RISC处理器有数据需要传递给DSP时,片上RISC处理器需要根据双方约定的规则查询标识寄存器组,判断数据是否可以写入;若数据不可写入则继续查询,若数据可以写入则片上RISC处理器将数据写入SRAMA,数据写入完毕后片上RISC处理器根据双方约定的规则写标识寄存器,告知外部DSP,片上RISC处理器已经有效数据写入SRAM A;
当DSP需要片上RISC处理器传递来的数据进行数据运算时,DSP查询标识寄存器判断此时SRAM A内是否有有效数据;若SRAM A内无有效数据则DSP继续查询,若SRAM A内已经被片上RISC处理器写入了有效数据,DSP将SRAM A内的数据读出,读出完毕后根据双方约定的规则写标识寄存器,告知片上RISC处理器,SRAM A内数据已经被DSP读取。
7.根据权利要求5所述的一种SoC片上系统的外设总线切换方法,其特征在于,DSP向片上RISC处理器进行通信时,
当DSP有数据需要传递给片上RISC处理器时,DSP需要根据双方约定的规则查询标识寄存器组,判断数据是否可以写入;若数据不可写入则继续查询,若数据可以写入则DSP将数据写入SRAM B,数据写入完毕后DSP根据双方约定的规则写标识寄存器,告知片上RISC处理器,外部DSP已经将有效数据写入SRAM B;
当片上RISC处理器需要DSP传递来的数据进行数据运算时,片上RISC处理器查询标识寄存器判断此时SRAM B内是否有有效数据;若SRAM B内无有效数据则片上RISC处理器继续查询,若SRAM B内已经被DSP写入了有效数据,片上RISC处理器将SRAM B内的数据读出,读出完毕后根据双方约定的规则写标识寄存器,告知外部DSP,SRAM B内数据已经被片上RISC处理器读取。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811013046.1A CN109308283B (zh) | 2018-08-31 | 2018-08-31 | 一种SoC片上系统及其外设总线切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811013046.1A CN109308283B (zh) | 2018-08-31 | 2018-08-31 | 一种SoC片上系统及其外设总线切换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109308283A CN109308283A (zh) | 2019-02-05 |
CN109308283B true CN109308283B (zh) | 2022-11-22 |
Family
ID=65224254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811013046.1A Active CN109308283B (zh) | 2018-08-31 | 2018-08-31 | 一种SoC片上系统及其外设总线切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109308283B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109783933B (zh) * | 2019-01-14 | 2020-07-28 | 浙江大学 | 一种ahb总线访问片上sram的桥接方法 |
CN110276214B (zh) * | 2019-06-12 | 2021-10-12 | 浙江大学 | 一种基于从机访问保护的双核可信soc架构及方法 |
CN110737618B (zh) * | 2019-10-23 | 2021-03-16 | 盛科网络(苏州)有限公司 | 内嵌处理器进行快速数据通信的方法、装置及存储介质 |
CN111679599B (zh) * | 2020-05-22 | 2022-01-25 | 中国航空工业集团公司西安航空计算技术研究所 | 一种cpu与dsp数据高可靠交换方法 |
CN112035398B (zh) * | 2020-08-25 | 2023-10-24 | 青岛信芯微电子科技股份有限公司 | 一种系统级芯片SoC及适用于SoC的数据处理方法 |
CN113434460B (zh) * | 2021-08-26 | 2022-01-11 | 长沙海格北斗信息技术有限公司 | SoC架构中的多总线拓扑系统及总线互连方法 |
CN114281754B (zh) * | 2021-12-29 | 2023-06-20 | 杭州万高科技股份有限公司 | 一种双核异构SoC芯片 |
CN116049047B (zh) * | 2022-12-30 | 2024-04-12 | 成都电科星拓科技有限公司 | 一种eeprom访问方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2282166A1 (en) * | 1998-09-11 | 2000-03-11 | Tundra Semiconductor Corporation | Method and apparatus for bridging a digital signal processor to a pci bus |
CN103198043A (zh) * | 2013-01-24 | 2013-07-10 | 杭州中科微电子有限公司 | 一种改进的AHB to APB总线桥及其控制方法 |
CN103995797A (zh) * | 2014-05-30 | 2014-08-20 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
CN105045704A (zh) * | 2015-06-24 | 2015-11-11 | 哈尔滨工业大学 | 一种利用pci主模式实现板卡间数据交互的方法 |
CN105391933A (zh) * | 2014-08-21 | 2016-03-09 | 三星电子株式会社 | 图像处理片上系统和处理图像数据的方法 |
CN107085560A (zh) * | 2017-04-28 | 2017-08-22 | 西安微电子技术研究所 | 一种emif接口与ahb/apb时序桥接电路及其控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180062807A (ko) * | 2016-12-01 | 2018-06-11 | 삼성전자주식회사 | 시스템 인터커넥트 및 이를 포함하는 시스템 온 칩 |
-
2018
- 2018-08-31 CN CN201811013046.1A patent/CN109308283B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2282166A1 (en) * | 1998-09-11 | 2000-03-11 | Tundra Semiconductor Corporation | Method and apparatus for bridging a digital signal processor to a pci bus |
CN103198043A (zh) * | 2013-01-24 | 2013-07-10 | 杭州中科微电子有限公司 | 一种改进的AHB to APB总线桥及其控制方法 |
CN103995797A (zh) * | 2014-05-30 | 2014-08-20 | 国家电网公司 | 一种fft协处理器与主处理器通信方法 |
CN105391933A (zh) * | 2014-08-21 | 2016-03-09 | 三星电子株式会社 | 图像处理片上系统和处理图像数据的方法 |
CN105045704A (zh) * | 2015-06-24 | 2015-11-11 | 哈尔滨工业大学 | 一种利用pci主模式实现板卡间数据交互的方法 |
CN107085560A (zh) * | 2017-04-28 | 2017-08-22 | 西安微电子技术研究所 | 一种emif接口与ahb/apb时序桥接电路及其控制方法 |
Non-Patent Citations (5)
Title |
---|
GEM-SOC: A RISC/DSP dual-core platform for portable media applications;Ye Yang等;《IEEE Xplore》;20070402;第1-3页 * |
HiBRID-SoC: a system-on-chip architecture with two multimedia DSPs and a RISC core;L. Friebe等;《IEEE Xplore》;20031103;第85-88页 * |
一种异构双核系统芯片平台设计与实现;黄凯等;《江南大学学报(自然科学版)》;20090228;第8卷(第1期);第24-28页 * |
基于DSP的PCI接口设计与实现;张亮等;《计算机技术与发展》;20130422;第23卷(第08期);全文 * |
异构众核处理器的设计与实现;刘智龙;《中国优秀硕士学位论文全文数据库 信息科技辑》;20180415;第2018年卷(第4期);第I137-99页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109308283A (zh) | 2019-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109308283B (zh) | 一种SoC片上系统及其外设总线切换方法 | |
CN110647480B (zh) | 数据处理方法、远程直接访存网卡和设备 | |
CN112965924B (zh) | 一种AHB-to-AXI桥接器及激进式处理方法 | |
CN108647368B (zh) | 基于fpga的动态部分重构系统及方法 | |
US8725919B1 (en) | Device configuration for multiprocessor systems | |
CN105068951A (zh) | 一种具有非等时传输结构的片上系统总线 | |
US20120054380A1 (en) | Opportunistic improvement of mmio request handling based on target reporting of space requirements | |
CN106959929B (zh) | 一种多端口访问的存储器及其工作方法 | |
US20100017544A1 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
CN113691397B (zh) | 工业控制数据传输用低延时5g无线透明传输方法 | |
CN100377137C (zh) | 一种C*Core微处理器应用AMBA总线的设计方法 | |
CN115827524A (zh) | 一种数据传输方法以及装置 | |
CN100504824C (zh) | 用于处理读取请求的方法、设备和系统 | |
CN100517283C (zh) | 先进高性能系统总线连接装置及先进高性能系统总线装置 | |
CN109992539B (zh) | 双主机协同工作装置 | |
CN116166581A (zh) | 用于pcie总线的队列式dma控制器电路及数据传输方法 | |
CN110765046A (zh) | 一种动态可重构高速串行总线的dma传输装置与方法 | |
CN100349142C (zh) | 一种用于虚拟共享存储系统的远程取页方法及网络接口卡 | |
CN111190840A (zh) | 基于现场可编程门阵列控制的多方中央处理器通信架构 | |
CN115328832A (zh) | 一种基于pcie dma的数据调度系统与方法 | |
CN204496486U (zh) | 扩展功能单元及计算设备扩展系统 | |
US7000148B2 (en) | Program-controlled unit | |
CN107807888B (zh) | 一种用于soc架构的数据预取系统及其方法 | |
CN112711925A (zh) | 虚拟化emif总线dsp软件设计方法 | |
CN116745754A (zh) | 一种访问远端资源的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |