CN100517283C - 先进高性能系统总线连接装置及先进高性能系统总线装置 - Google Patents
先进高性能系统总线连接装置及先进高性能系统总线装置 Download PDFInfo
- Publication number
- CN100517283C CN100517283C CNB2007100891580A CN200710089158A CN100517283C CN 100517283 C CN100517283 C CN 100517283C CN B2007100891580 A CNB2007100891580 A CN B2007100891580A CN 200710089158 A CN200710089158 A CN 200710089158A CN 100517283 C CN100517283 C CN 100517283C
- Authority
- CN
- China
- Prior art keywords
- ahb
- control module
- device control
- system bus
- main device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种先进高性能系统总线连接装置及先进高性能系统总线，其中该先进高性能系统总线连接装置包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，其中：所述AHB主器件控制模块包括至少2组前后设置的第一寄存器，每组第一寄存器用于接收并锁存输入信号；所述AHB从器件控制模块包括至少一组第二寄存器，第二寄存器用于锁存输入及输出信号；所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器实现交互。本发明通过采用流水线方式(寄存器实现)，使得系统总线频率得以提升的同时，提高了数据写操作的处理效率。
Description
技术领域
本发明涉及一种AMBA(先进微控制器总线架构)协议的AHB(先进高性能系统总线)，特别是一种先进高性能系统总线连接装置及先进高性能系统总线装置。
背景技术
在复杂的计算机系统中，多个处理器和各种外围设备可以用于在集成芯片之间或在集成芯片和外部设备之间交换数据。一些计算机系统使用各种、独立的总线来传送数据。
标准AMBA接口可以包括两个主总线，即先进高性能系统总线AHB和先进外围总线APB。在由ARM公司研发的AMBA总线规格中，定义了如先进高性能系统总线、先进系统总线、先进外围总线等不同拓扑的总线。其中，先进高性能系统总线AHB为广泛用于需要高性能的嵌入微处理器系统的总线拓扑。
如图1所示，为ARM公司提出的AHB连接装置的结构示意图，图1所示的这种AHB连接装置虽然效率很高，但是由于AHB主器件(Master)与AHB从器件(Slave)之间的信号直接传输，造成AHB主器件(Master)与AHB从器件(Slave)的时序(timing)关系具有关联性，影响了总线频率，实现的总线频率不高。
发明内容
本发明的目的是提供一种先进高性能系统总线连接装置及先进高性能系统总线装置，提高先进高性能系统总线频率。
为了实现上述目的，本发明提供了一种先进高性能系统总线连接装置，包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，所述AHB请求仲裁模块用于记录每个AHB主器件控制模块发出的命令，并按配置要求进行仲裁后将仲裁结果发送给AHB从器件控制模块，所述AHB从器件控制模块根据仲裁结果与相应的AHB主器件控制模块对接，其中：
所述AHB主器件控制模块包括至少2组第一寄存器，每组第一寄存器用于接收并锁存AHB主器件发送的命令；
所述AHB从器件控制模块包括至少一组第二寄存器，第二寄存器用于锁存输入及输出信号；
所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器的信号实现数据的交互。
上述的先进高性能系统总线连接装置，其中，所述第一寄存器为2组或3组。
上述的先进高性能系统总线连接装置，其中，所述AHB请求仲裁器模块会按照配置进行仲裁，或按照请求的时间发生顺序进行仲裁。
上述的先进高性能系统总线连接装置，其中，所述AHB主器件控制模块在所述第一寄存器被写满时控制下拉主器件返回传送就绪信号。
上述的先进高性能系统总线连接装置，其中，所述AHB主器件控制模块还用于将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
上述的先进高性能系统总线连接装置，其中，所述AHB主器件控制模块在突发类型信号为单一模式SINGLE时将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
为了更好的实现上述目的，本发明还提供了一种先进高性能系统总线装置，包括先进高性能系统总线连接装置，所述先进高性能系统总线连接装置包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，所述AHB请求仲裁模块用于记录每个AHB主器件控制模块发出的命令，并按配置要求进行仲裁后将仲裁结果发送给AHB从器件控制模块，所述AHB从器件控制模块根据仲裁结果与相应的AHB主器件控制模块对接，其中：
所述AHB主器件控制模块包括至少2组第一寄存器，每组第一寄存器用于接收并锁存AHB主器件发送的命令；
所述AHB从器件控制模块包括至少一组第二寄存器，第二寄存器用于锁存输入及输出信号；
所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器的信号实现数据的交互。
上述的先进高性能系统总线装置，其中，所述第一寄存器为2组或3组。
上述的先进高性能系统总线装置，其中，所述AHB请求仲裁器模块会按照配置进行仲裁，或按照请求的时间发生顺序进行仲裁。
上述的先进高性能系统总线装置，其中，所述AHB主器件控制模块在所述第一寄存器被写满时控制下拉主器件返回传送就绪信号。
上述的先进高性能系统总线装置，其中，所述AHB主器件控制模块还用于将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
上述的先进高性能系统总线装置，其中，所述AHB主器件控制模块在突发类型信号为单一模式SINGLE时将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
本发明具有以下的有益效果：
通过采用流水线方式(寄存器实现)，切断AHB主器件的所有信号与AHB从器件的直接联系，使得两边的时序(timing)关系相对独立，系统总线频率得以提升；
由于采用流水线方式，在AHB主器件控制模块还没有与AHB从器件控制模块对接的时候，所有AHB主器件都可以开始写数据的操作，甚至可以完成整个数据操作，有效提高了处理效率。
附图说明
图1为ARM公司提出的AHB连接装置的结构示意图；
图2为本发明的先进高性能系统总线连接装置的结构示意图；
图3为本发明的第一实施例的AHB主器件控制模块和从器件控制模块的结构示意图；
图4为二级流水线时的信号处理时序示意图；
图5为三级流水线时的信号处理时序示意图；
图6为Hburst＝SINGLE时不使能写缓冲控制的信号操作时序示意图；
图7为所有类型不使能写缓冲控制的信号操作时序示意图。
具体实施方式
为了更好的理解本发明，在此先对本发明中所涉及到的信号进行说明。
写数据HWDATA，要存储在由主器件指定的从器件中的数据；
读数据HRDATA，从由主器件指定的从器件中读出的数据；
系统时钟HCLK，系统时钟；
总线占用许可信号HMASTER，把总线占用许可授予其中的一个主器件；
地址总线信号HADDR，代表由主器件指定的从器件的存储位置的地址；
传送类型信号HTRANS，代表要被传送的数据的类型；
传送方向信号HWRITE，当数据被写入从器件时具有第二逻辑状态，而当数据巧从从器件读出时具有第一逻辑状态；
传送大小信号HSIZE，正被传送的数据的大小；
突发类型信号HBURST，当前被传送的信号是突发信号；
保护控制信号HPROT，代表如操作代码的取出或数据存取等附加信息；
传送就绪信号HREADY，当完成了数据的传送时具有第二逻辑状态，而当数据正在被传送时具有第一逻辑状态；
传送响应信号HRESP，代表数据传送状态上的附加信息，可分类为OK、错误、重试和分裂等。
主器件返回传送就绪信号hready_resp，主器件根据hready信号以及当时主器件忙闲状态，返回传送就绪信号，从器件必须以这个信号为数据操作的依据。
本发明的先进高性能系统总线连接装置及先进高性能系统总线装置，采用流水线方式(寄存器锁存)，切断AHB主器件的所有信号与AHB从器件的直接联系，其中信号包括上面提到的信号，使得两边的时序(timing)关系相对独立，系统总线频率得以提升。
如图2所示，本发明的先进高性能系统总线连接装置包括互相连接的多个AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，其中：
AHB主器件控制模块，用于以流水线方式(利用寄存器)接收并锁存AHB主器件发过来的命令，并与AHB请求仲裁模块交互、与AHB从器件控制模块对接后通过信号实现数据的交互，在写操作时把写数据存在FIFO中，在读操作时，把数据从FIFO内取出；
AHB请求仲裁模块，用于记录每个AHB主器件控制模块发出的申请，并按配置要求进行仲裁后将仲裁结果发送给AHB从器件控制模块；
AHB从器件控制模块，根据仲裁结果与相应的AHB主器件控制模块对接，通过信号实现数据的交互，并使用寄存器锁存输出信号，在写操作时把写数据从FIFO中读出，在读操作时，把数据写入FIFO中。
由于AHB主器件控制与AHB从器件控制之间没有直接的时序关系，AHB主器件控制部分的操作是根据其看到的FIFO及流水线的状态而定。
AHB请求仲裁器模块运作在两种模式下：
无时间一致性的配置模式，用户可以配置每个AHB主器件控制模块的优先权，AHB请求仲裁器模块会按照配置进行仲裁；
时间一致性的配置模式，AHB请求仲裁器模块记录每个请求的时间发生顺序，并按照时间顺序进行仲裁。
AHB从器件控制模块输出的hready信号就是从AHB从器件输入的hready_resp，但是从器件hready_resp与主器件的hready没有组合逻辑上的直接相连，因此能处理速度高。
下面进一步以不同的例子对本发明进行进一步详细的说明。
<第一实施例>
在本发明的第一实施例中，为两级流水线。
如图3所示，为本发明的第一实施例的AHB主器件控制模块和从器件控制模块的结构示意图，其中：
AHB主器件控制模块包括前后设置的两组寄存器，用于以流水线方式(利用寄存器)接收并锁存AHB主器件发过来的命令，并在两级流水都满了的时候，会控制下拉hready_resp(这也会反映在hready上)，如图4所示，其中图4中假定AHB从器件是一个响应慢的外设，并且假定在AHB主器件看到的AHB信号带前缀m0_，在AHB从器件看到的信号无前缀。
上述的设计可以在AHB主器件控制模块还没有与AHB从器件控制模块对接的时候，所有AHB主器件都可以开始写数据的操作，甚至可以完成整个数据操作。
<第二实施例>
在本发明的第二实施例中，为三级流水线。
AHB主器件控制模块包括前后设置的三组寄存器，用于以流水线方式(利用寄存器)接收并锁存AHB主器件发过来的命令，并在两级流水都满了的时候，会控制下拉hready_resp(这也会反映在hready上)，如图5所示，其中图4中假定AHB从器件是一个响应慢的外设，并且假定在AHB主器件看到的AHB信号带前缀m0_，在AHB从器件看到的信号无前缀。
因为是三级流水线，故AHB从器件的总线操作要比二级流水线的晚一个时钟周期。
上述的设计可以在AHB主器件控制模块还没有与AHB从器件控制模块对接的时候，所有AHB主器件都可以开始写数据的操作，甚至可以完成整个数据操作。
第二实施例相对于第一实施例而言，对于每个AHB主器件来说，三级流水能允许完成更多的连续写操作，可以使得在AHB主器件的写操作效率更高。
<第三实施例>
因此，本发明在图1所示的AHB连接装置上加上流水线(穿越寄存器)，使得整个流水线式的AHB连接装置速度与效率都得到了提高，但在增加流水线之后，流水线式AHB连接装置也带来了新的问题：由于流水线式的AHB连接装置对数据也是流水线操作的，即数据在此矩阵上是有缓冲效应的，这个缓冲效应对于非纯内存系统而言，处理不当会产生一些问题，下面对该问题进行举例说明。
如果在一个外设系统(AHB从器件，或先进外围总线APB器件)中，如果外设发起一个DMA(直接存储器访问)写操作申请，DMA从其它区域获得数据，然后写入到这个外设系统中，而这个写入操作经过流水线式的AHB连接装置，这个AHB连接装置是有缓冲效应，于是AHB连接装置认为此时仍有数据空间可用，故把传送就绪信号HREADY置高，表示接受数据，此时就会出现下述情况：
可能AHB连接装置仍在处理其它的数据，没有办法处理刚接受的数据；
而DMA认为数据已经写入外设中(因为HREADY已经置高)，故DMA(非AHB总线信号)发出清除申请信号。
上述现象就导致一个问题，即：对于外设来说，它并没有收到这个写数据，而DMA却认为数据已经写入到外设中，这将导致后继的操作错误，是系统所不能接受的。
为了避免因流水线的缓冲效应带来的错误影响，本发明的第三实施例中通过设置写缓冲使能控制来解决该问题。
设置一写缓冲使能控制模块，控制写缓冲使能的开启和关闭。
在写缓冲不使能的情况下，本发明的第三实施例中，AHB主器件控制模块会事先把hready下拉，只有在数据操作真正完成之后，才把hready上拉。
在本发明的第三实施例中，写缓冲使能控制的实现包括有两种方式：
直接支持每个AHB主器件发过来的hport的控制(协议上hport有缓冲的控制)；
然而由于绝大部分的AHB主器件都没有做hport上的关于缓冲的控制，因此另外一种方式为：为每个AHB主器件分别设置写缓冲使能控制，而每个AHB主器件控制模块写缓冲使能控制分为全使能和窗口使能。
同时，本发明的第三实施例中，可以支持以下的情况：
只支持hburst＝SINGLE时写缓冲使能控制，因为事实上的这一类操作，可以视为I/O操作，而大部分AHB主器件都以hburst＝SINGLE作为I/O操作，其操作时序示意图如图6所示；
支持全部类型的写缓冲使能控制，虽然AHB协议都定义了各种操作的长度，但是协议是允许中途结束操作，因此需要实时监控htrans的信号变化，这种实现方式的时序如图7所示。
最后应该说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (12)
1.一种先进高性能系统总线连接装置，包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，所述AHB请求仲裁模块用于记录每个AHB主器件控制模块发出的命令，并按配置要求进行仲裁后将仲裁结果发送给AHB从器件控制模块，所述AHB从器件控制模块根据仲裁结果与相应的AHB主器件控制模块对接，其特征在于：
所述AHB主器件控制模块包括至少2组前后设置的第一寄存器，每组第一寄存器用于接收并锁存AHB主器件发送的命令；
所述AHB从器件控制模块包括至少一组第二寄存器，第二寄存器用于锁存输入及输出信号；
所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器的信号实现数据的交互。
2.根据权利要求1所述的先进高性能系统总线连接装置，其特征在于，所述第一寄存器为2组或3组。
3.根据权利要求1所述的先进高性能系统总线连接装置，其特征在于，所述AHB请求仲裁器模块会按照配置进行仲裁，或按照请求的时间发生顺序进行仲裁。
4.根据权利要求1所述的先进高性能系统总线连接装置，其特征在于，所述AHB主器件控制模块在所述第一寄存器被写满时控制下拉主器件返回传送就绪信号。
5.根据权利要求1所述的先进高性能系统总线连接装置，其特征在于，所述AHB主器件控制模块还用于将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
6.根据权利要求5所述的先进高性能系统总线连接装置，其特征在于，所述AHB主器件控制模块在突发类型信号为单一模式SINGLE时将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
7.一种先进高性能系统总线装置，包括先进高性能系统总线连接装置，所述先进高性能系统总线连接装置包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块，所述AHB请求仲裁模块用于记录每个AHB主器件控制模块发出的命令，并按配置要求进行仲裁后将仲裁结果发送给AHB从器件控制模块，所述AHB从器件控制模块根据仲裁结果与相应的AHB主器件控制模块对接，其特征在于：
所述AHB主器件控制模块包括至少2组前后设置的第一寄存器，每组第一寄存器用于接收并锁存AHB主器件发送的命令；
所述AHB从器件控制模块包括至少一组第二寄存器，第二寄存器用于锁存输入及输出信号；
所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器的信号实现数据的交互。
8.根据权利要求7所述的先进高性能系统总线装置，其特征在于，所述第一寄存器为2组或3组。
9.根据权利要求7所述的先进高性能系统总线装置，其特征在于，所述AHB请求仲裁器模块会按照配置进行仲裁，或按照请求的时间发生顺序进行仲裁。
10.根据权利要求7所述的先进高性能系统总线装置，其特征在于，所述AHB主器件控制模块在所述第一寄存器被写满时控制下拉主器件返回传送就绪信号。
11.根据权利要求7所述的先进高性能系统总线装置，其特征在于，所述AHB主器件控制模块还用于将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
12.根据权利要求11所述的先进高性能系统总线装置，其特征在于，所述AHB主器件控制模块在突发类型信号为单一模式SINGLE时将传送就绪信号下拉，在数据操作真正完成之后将传送就绪信号上拉。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100891580A CN100517283C (zh) | 2007-03-20 | 2007-03-20 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100891580A CN100517283C (zh) | 2007-03-20 | 2007-03-20 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101021821A CN101021821A (zh) | 2007-08-22 |
| CN100517283C true CN100517283C (zh) | 2009-07-22 |
Family
ID=38709594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100891580A Active CN100517283C (zh) | 2007-03-20 | 2007-03-20 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517283C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854541B (zh) * | 2009-04-03 | 2012-04-18 | 广达电脑股份有限公司 | 视频压缩电路及其方法 |
| CN102710890B (zh) * | 2012-04-06 | 2014-11-05 | 东莞中山大学研究院 | 双ahb总线的视频处理片上系统 |
| CN105403769B (zh) * | 2015-09-30 | 2018-05-11 | 中国农业大学 | 一种基于fft短时傅里叶分析的电路结构及其控制方法 |
| CN107423249A (zh) * | 2017-02-28 | 2017-12-01 | 广东工业大学 | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 |
| CN112612500A (zh) * | 2020-12-30 | 2021-04-06 | 锐捷网络股份有限公司 | 一种升级bmc的方法、装置、电子设备及存储介质 |
| CN113590200B (zh) * | 2021-08-03 | 2024-01-30 | 北京中科芯蕊科技有限公司 | 一种基于sr锁存器的异步微流水线控制器 |
-
2007
- 2007-03-20 CN CNB2007100891580A patent/CN100517283C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101021821A (zh) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7475182B2 (en) | System-on-a-chip mixed bus architecture | |
| KR970000842B1 (ko) | 정보 처리 시스템 및 컴퓨터 시스템 | |
| US6587905B1 (en) | Dynamic data bus allocation | |
| US7506077B2 (en) | Unified controller having host and device functionality | |
| US9164938B2 (en) | Method to integrate ARM ecosystem IPs into PCI-based interconnect | |
| CN100517283C (zh) | 先进高性能系统总线连接装置及先进高性能系统总线装置 | |
| US8041867B2 (en) | Method and apparatus for enhancing data rate of advanced micro-controller bus architecture | |
| US6633944B1 (en) | AHB segmentation bridge between busses having different native data widths | |
| CN111061663B (zh) | 一种数据传输方法、装置及相关组件 | |
| CN102169470B (zh) | 一种ahb总线到bvci总线的转换桥 | |
| CN112965924A (zh) | 一种AHB-to-AXI桥接器及激进式处理方法 | |
| JP4729208B2 (ja) | データ転送システム | |
| US20240126708A1 (en) | Seamlessly Integrated Microcontroller Chip | |
| CN109840233B (zh) | 基于fpga的60x总线桥接系统、方法及介质 | |
| CN102750254B (zh) | 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥 | |
| US7689758B2 (en) | Dual bus matrix architecture for micro-controllers | |
| CN101344875B (zh) | 一种片上集成系统SoC的APB总线桥 | |
| CN100461145C (zh) | 一种异步ahb互连矩阵接口装置 | |
| CN101777035A (zh) | 一种amba ahb总线实现方法及装置 | |
| CN101196859B (zh) | 直接访问存储装置及直接访问存储操作方法 | |
| JP2004503871A (ja) | 直接メモリアクセス・コントローラおよび方法 | |
| RU158939U1 (ru) | Контроллер периферийных интерфейсов (кпи-2) | |
| CN219202329U (zh) | 一种低功耗边缘端高速通信接口 | |
| CN116132383B (zh) | 信息传输装置、系统及方法 | |
| CN116186793B (zh) | 一种基于risc-v的安全芯片架构及其工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151105 Address after: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee after: ZTE Corp. Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department Patentee before: ZTE Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221130 Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong Patentee before: ZTE Corp. Patentee before: SANECHIPS TECHNOLOGY Co.,Ltd. |