CN113590200B - 一种基于sr锁存器的异步微流水线控制器 - Google Patents
一种基于sr锁存器的异步微流水线控制器 Download PDFInfo
- Publication number
- CN113590200B CN113590200B CN202110887918.2A CN202110887918A CN113590200B CN 113590200 B CN113590200 B CN 113590200B CN 202110887918 A CN202110887918 A CN 202110887918A CN 113590200 B CN113590200 B CN 113590200B
- Authority
- CN
- China
- Prior art keywords
- module
- input end
- output end
- stage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
- G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
Abstract
本发明公开一种基于SR锁存器的异步微流水线控制器，包括：M级控制模块和M‑1个汇合模块，各级控制模块包括握手单元和数据寄存器；握手单元的第一输入端与数据寄存器的使能端连接；相邻的两个握手单元通过汇合模块连接；相邻的两个数据寄存器连接，第i+1级握手单元的第二输入端与第i+1个汇合模块的第一输出端连接，第i+1级握手单元的第一输出端与第i个汇合模块的第二输入端连接，第i+1级握手单元的第二输出端与第i+1个汇合模块的第一输入端连接。本发明每级控制模块内部仅仅设置一个数据寄存器就能实现控制器自身的状态转换，不仅简化了流水线控制电路的整体结构，同时也加快了异步流水线的响应速度。
Description
技术领域
本发明涉及流水线控制技术领域，特别是涉及一种基于SR锁存器的异步微流水线控制器。
背景技术
异步微流水线每级控制器间一般通过握手信号实现对数据通路的控制，目前已有的Click单元，电路结构略复杂，内部需要翻转两级寄存器来实现控制器自身的状态转换，从而增加控制器的响应时间，也增大了芯片控制电路的复杂度和面积开销。
发明内容
本发明的目的是提供一种基于SR锁存器的异步微流水线控制器，以简化控制器结构，加快异步流水的响应速度。
为实现上述目的，本发明提供了一种基于SR锁存器的异步微流水线控制器，所述控制器包括：
M级控制模块和M-1个汇合模块，其中，M为大于等于2的正整数；
各级所述控制模块包括握手单元和数据寄存器，所述握手单元的第一输入端与所述数据寄存器的使能端连接；相邻的两个所述握手单元通过所述汇合模块连接；
第i级所述数据寄存器的输入端与第i-1级所述数据寄存器的输出端连接，第i级所述数据寄存器的输出端与第i+1级所述数据寄存器的输入端连接，第i+1级所述握手单元的第一输入端分别与第i个所述汇合模块的第二输出端和i+1级所述数据寄存器的使能端连接，第i+1级所述握手单元的第二输入端与第i+1个所述汇合模块的第一输出端连接，第i+1级所述握手单元的第一输出端与第i个所述汇合模块的第二输入端连接，第i+1级所述握手单元的第二输出端与第i+1个所述汇合模块的第一输入端连接，其中，i为大于0且小于M-1的正整数；
第一级所述数据寄存器的输入端用于输入流水线数据，第M级所述数据寄存器的输出端用于输出处理后的流水线数据；第一级所述握手单元的第一输入端输入给定的填充信号，第一级所述握手单元的第一输出端悬空；第M级所述握手单元的第二输入端输入给定的排空信号，第M级所述握手单元的第二输出端悬空；各所述握手单元的第二输入端用于输入低电平有效复位信号；
第i个所述汇合模块用于根据第i级所述握手单元输出的填充信号和第i+1级所述握手单元输出的空信号生成填充信号和排空信号，第i级所述握手单元根据第i-1个所述汇合模块生成的填充信号和第i个所述汇合模块生成的排空信号生成空信号和填充信号。
可选地，所述握手单元包括：
SR锁存器、与模块、或模块和反向模块；
当所述SR锁存器包括第一或非门和第二或非门时，所述数据寄存器的使能端分别与所述与模块的第一输入端和上一个汇合模块的第二输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一或非门的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的第二输入端与下一个汇合模块的第一输出端连接，所述或模块的输出端与所述第二或非门的第二输入端连接，所述第二或非门的第一输入端与所述第一或非门的输出端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第一或非门的输出端与上一个所述汇合模块的第二输入端连接，所述第二或非门的输出端与下一个所述汇合模块的第一输入端连接；
或当所述SR锁存器包括第一与非门和第二与非门时，所述数据寄存器的使能端分别与所述或模块的第二输入端和上一个汇合模块的第二输出端连接，所述与模块的第一输入端与下一个汇合模块的第一输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一与非门的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的输出端与所述第二与非门的第二输入端连接，所述第二与非门的第一输入端与所述第一与非门的输出端连接，所述第一与非门的第二输入端与所述第二与非门的输出端连接，所述第二与非门的输出端与上一个所述汇合模块的第二输入端连接，所述第一与非门的输出端与下一个所述汇合模块的第一输入端连接。
可选地，所述与模块为与门。
可选地，所述或模块为或门。
可选地，所述反向模块为反向器。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明基于数据寄存器设计了一套异步微流水线控制器，内部仅仅设置一个数据寄存器就能实现控制器自身的状态转换，相对于click单元，不仅简化了流水线控制电路的整体结构，同时也加快了异步流水线的响应速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明基于SR锁存器的异步微流水线控制器结构图；
图2为本发明控制模块结构图一；
图3为本发明控制模块结构图二；
符号说明：
1、控制模块，11、数据寄存器，12、与门、13、反向器，14、或门，15、第一或非门，16、第二或非门，17、SR锁存器，18、第一与非门，19、第二与非门，2、汇合模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种基于SR锁存器的异步微流水线控制器，以简化控制器结构，加快异步流水的响应速度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明公开一种基于SR锁存器的异步微流水线控制器，所述控制器包括：M级控制模块1和M-1个汇合模块2，其中，M为大于等于2的正整数；各级所述控制模块1包括握手单元和数据寄存器11，所述握手单元的第一输入端与所述数据寄存器11的使能端连接；相邻的两个所述握手单元通过所述汇合模块2连接。
如图1所示，第i级所述数据寄存器11的输入端与第i-1级所述数据寄存器11的输出端连接，第i级所述数据寄存器11的输出端与第i+1级所述数据寄存器11的输入端连接，第i+1级所述握手单元的第一输入端分别与第i个所述汇合模块2的第二输出端和i+1级所述数据寄存器11的使能端连接，第i+1级所述握手单元的第二输入端与第i+1个所述汇合模块2的第一输出端连接，第i+1级所述握手单元的第一输出端与第i个所述汇合模块2的第二输入端连接，第i+1级所述握手单元的第二输出端与第i+1个所述汇合模块2的第一输入端连接，其中，i为大于0且小于M-1的正整数。
第一级所述数据寄存器11的输入端用于输入流水线数据，第M级所述数据寄存器11的输出端用于输出处理后的流水线数据；第一级所述握手单元的第一输入端输入给定的填充信号fill，第一级所述握手单元的第二输入端输入低电平有效复位信号rn，第一级所述握手单元的第一输出端悬空；第M级所述握手单元的第二输入端输入给定的排空信号drain，第M级所述握手单元的第二输出端悬空；各所述握手单元的第二输入端用于输入低电平有效复位信号rn；第i个所述汇合模块2用于根据第i级所述握手单元输出的满信号full和第i+1级所述握手单元输出的空信号empty生成填充信号fill和排空信号drain，第i级所述握手单元根据第i-1个所述汇合模块2生成的填充信号fill和第i个所述汇合模块2生成的排空信号drain生成空信号empty和满信号full。
作为一种可选的实时方式，本发明所述握手单元包括：SR锁存器17、与模块、或模块和反向模块；当所述SR锁存器17包括第一或非门15和第二或非门16时，所述数据寄存器11的使能端分别与所述与模块的第三输入端和上一个汇合模块2的第二输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一或非门15的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的第二输入端与下一个汇合模块2的第一输出端连接，所述或模块的输出端与所述第二或非门16的第二输入端连接，所述第二或非门16的第一输入端与所述第一或非门15的输出端连接，所述第一或非门15的第二输入端与所述第二或非门16的输出端连接，所述第一或非门15的输出端与上一个所述汇合模块2的第二输入端连接，所述第二或非门16的输出端与下一个所述汇合模块2的第一输入端连接。
所述与模块用于将上一个汇合模块2发送的填充信号fill和低电平有效复位信号rn进行与操作，获得设定信号；所述反向模块用于将低电平有效复位信号rn进行取反操作，获得取反信号；所述或模块用于将取反信号和下一个汇合模块2输出的排空信号drain进行或操作，获得二级复位信号；所述SR锁存器17用于根据所述设定信号和所述二级复位信号生成满信号full和空信号empty，第一或非门15用于将设定信号和满信号full进行或非操作，获得空信号empty；所述第二或非门16用于将空信号empty和二级复位信号进行或非操作，获得满信号full。
具体的，如图2所示，本发明将所述与模块设置为与门12，所述或模块设置为或门14，所述反向模块设置为反向器13，当SR锁存器17包括所述第一或非门15和所述第二或非门16时，结合图2进行以下详细论述：
所述数据寄存器11的使能端分别与所述与门12的第一输入端和上一个汇合模块2的第二输出端连接，所述与门12的第二输入端与所述反向器13的输入端连接，所述与门12的输出端与所述第一或非门15的第一输入端连接，所述反向器13的输出端与所述或门14的第一输入端连接，所述或门14的第二输入端与下一个汇合模块2的第一输出端连接，所述或门14的输出端与所述第二或非门16的第二输入端连接，所述第二或非门16的第一输入端与所述第一或非门15的输出端连接，所述第一或非门15的第二输入端与所述第二或非门16的输出端连接，所述第一或非门15的输出端与上一个所述汇合模块2的第二输入端连接，所述第二或非门16的输出端与下一个所述汇合模块2的第一输入端连接。本实施例中，full表示其所控制的数据寄存器11内的数据输出有效(即高电平有效)，empty表示数据寄存器11内数据输出无效。对于每一级流水线控制信号，要求full信号和empty信号不能同时为高电平来满足数据寄存器11的正常工作条件。
或当所述SR锁存器17包括第一与非门18和第二与非门19时，所述数据寄存器11的使能端分别与所述或模块的第二输入端和上一个汇合模块2的第二输出端连接，所述与模块的第一输入端与下一个汇合模块2的第一输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一与非门18的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的输出端与所述第二与非门19的第二输入端连接，所述第二与非门19的第一输入端与所述第一与非门18的输出端连接，所述第一与非门18的第二输入端与所述第二与非门19的输出端连接，所述第二与非门19的输出端与上一个所述汇合模块2的第二输入端连接，所述第一与非门18的输出端与下一个所述汇合模块2的第一输入端连接。
所述与模块用于将下一个汇合模块2发送的排空信号drain和低电平有效复位信号rn进行与操作，获得设定信号；所述反向模块用于将低电平有效复位信号rn进行取反操作，获得取反信号；或模块用于将取反信号和上一个汇合模块2输出的填充信号fill进行或操作，获得二级复位信号；第一与非门18用于将设定信号和空信号empty进行与非操作，获得满信号full；第二与非门19用于将满信号full和二级复位信号进行与非操作，获得空信号empty。
具体的，如图3所示，本发明将所述与模块设置为与门12，所述或模块设置为或门14，所述反向模块设置为反向器13，当SR锁存器17包括所述第一与非门18和所述第二与非门19时，结合图3进行以下详细论述：
所述数据寄存器11的使能端分别与所述或门14的第二输入端和上一个汇合模块2的第二输出端连接，所述与门12的第一输入端与下一个汇合模块2的第一输出端连接，所述与门12的第二输入端与所述反向器13的输入端连接，所述与门12的输出端与所述第一与非门18的第一输入端连接，所述反向器13的输出端与所述或门14的第一输入端连接，所述或门14的输出端与所述第二与非门19的第二输入端连接，所述第二与非门19的第一输入端与所述第一与非门18的输出端连接，所述第一与非门18的第二输入端与所述第二与非门19的输出端连接，所述第一与非门18的输出端与下一个所述汇合模块2的第一输入端连接，所述第二或非门16的输出端与上一个所述汇合模块2的第二输入端连接。本实施例中，填充信号fill和排空信号drain均为下降沿有效，空信号empty和full均为低电平有效，数据寄存器FF为下降沿触发，其他与或上述相同，在此不再一一赘述。
本发明基于SR锁存器的异步流水线控制器包括M级控制模块1和M-1个汇合模块2，每级控制模块1有两个输入信号分别为填充信号fill和排空信号drain，有两个输出信号分别为满信号full和空信号empty，通过设置两个输入信号和两个输出信号达到对流水线的数据通路的控制。基于数据寄存器11的异步流水线控制器由数据寄存器11和复位电路组成，来自上一级的填充信号fill和下一级流水线的排空信号drain通过复位和数据寄存器11使其产生对前一级空信号empty和后一级流水线的满信号full。本发明各级控制模块1内部仅仅设置一个数据寄存器就能实现控制器自身的状态转换，相对于click单元，不仅简化了流水线控制电路的整体结构，同时也加快了异步流水线的响应速度。
本说明书中各级实施例采用递进的方式描述，每级实施例重点说明的都是与其他实施例的不同之处，各级实施例之间相同相似部分互相参见即可。
本文中应用了具体级例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (4)
1.一种基于SR锁存器的异步微流水线控制器，其特征在于，所述控制器包括：
M级控制模块和M-1个汇合模块，其中，M为大于等于2的正整数；
各级所述控制模块包括握手单元和数据寄存器，所述握手单元的第一输入端与所述数据寄存器的使能端连接；相邻的两个所述握手单元通过所述汇合模块连接；
第i级所述数据寄存器的输入端与第i-1级所述数据寄存器的输出端连接，第i级所述数据寄存器的输出端与第i+1级所述数据寄存器的输入端连接，第i+1级所述握手单元的第一输入端分别与第i个所述汇合模块的第二输出端和i+1级所述数据寄存器的使能端连接，第i+1级所述握手单元的第二输入端与第i+1个所述汇合模块的第一输出端连接，第i+1级所述握手单元的第一输出端与第i个所述汇合模块的第二输入端连接，第i+1级所述握手单元的第二输出端与第i+1个所述汇合模块的第一输入端连接，其中，i为大于0且小于M-1的正整数；
第一级所述数据寄存器的输入端用于输入流水线数据，第M级所述数据寄存器的输出端用于输出处理后的流水线数据；第一级所述握手单元的第一输入端输入给定的填充信号，第一级所述握手单元的第一输出端悬空；第M级所述握手单元的第二输入端输入给定的排空信号，第M级所述握手单元的第二输出端悬空；各所述握手单元的第二输入端用于输入低电平有效复位信号；
第i个所述汇合模块用于根据第i级所述握手单元输出的满信号和第i+1级所述握手单元输出的空信号生成填充信号和排空信号，第i级所述握手单元根据第i-1个所述汇合模块生成的填充信号和第i个所述汇合模块生成的排空信号生成空信号和满信号；
所述握手单元包括：
SR锁存器、与模块、或模块和反向模块；
当所述SR锁存器包括第一或非门和第二或非门时，所述数据寄存器的使能端分别与所述与模块的第一输入端和上一个汇合模块的第二输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一或非门的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的第二输入端与下一个汇合模块的第一输出端连接，所述或模块的输出端与所述第二或非门的第二输入端连接，所述第二或非门的第一输入端与所述第一或非门的输出端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第一或非门的输出端与上一个所述汇合模块的第二输入端连接，所述第二或非门的输出端与下一个所述汇合模块的第一输入端连接；
或当所述SR锁存器包括第一与非门和第二与非门时，所述数据寄存器的使能端分别与所述或模块的第二输入端和上一个汇合模块的第二输出端连接，所述与模块的第一输入端与下一个汇合模块的第一输出端连接，所述与模块的第二输入端与所述反向模块的输入端连接，所述与模块的输出端与所述第一与非门的第一输入端连接，所述反向模块的输出端与所述或模块的第一输入端连接，所述或模块的输出端与所述第二与非门的第二输入端连接，所述第二与非门的第一输入端与所述第一与非门的输出端连接，所述第一与非门的第二输入端与所述第二与非门的输出端连接，所述第二与非门的输出端与上一个所述汇合模块的第二输入端连接，所述第一与非门的输出端与下一个所述汇合模块的第一输入端连接。
2.根据权利要求1所述的基于SR锁存器的异步微流水线控制器，其特征在于，所述与模块为与门。
3.根据权利要求1所述的基于SR锁存器的异步微流水线控制器，其特征在于，所述或模块为或门。
4.根据权利要求1所述的基于SR锁存器的异步微流水线控制器，其特征在于，所述反向模块为反向器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110887918.2A CN113590200B (zh) | 2021-08-03 | 2021-08-03 | 一种基于sr锁存器的异步微流水线控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110887918.2A CN113590200B (zh) | 2021-08-03 | 2021-08-03 | 一种基于sr锁存器的异步微流水线控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113590200A CN113590200A (zh) | 2021-11-02 |
| CN113590200B true CN113590200B (zh) | 2024-01-30 |
Family
ID=78254585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110887918.2A Active CN113590200B (zh) | 2021-08-03 | 2021-08-03 | 一种基于sr锁存器的异步微流水线控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113590200B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435794A (en) * | 1987-07-30 | 1989-02-06 | Nec Corp | Semiconductor memory |
| CN1771663A (zh) * | 2003-03-27 | 2006-05-10 | 国际商业机器公司 | 锁存动态逻辑结构 |
| CN101021821A (zh) * | 2007-03-20 | 2007-08-22 | 中兴通讯股份有限公司 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
| CN103218029A (zh) * | 2013-04-09 | 2013-07-24 | 电子科技大学 | 一种超低功耗处理器流水线结构 |
| CN103345911A (zh) * | 2013-06-26 | 2013-10-09 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105975246A (zh) * | 2015-03-12 | 2016-09-28 | 阿尔特拉公司 | 无需同步器的自填充多时钟fifo |
| CN111311505A (zh) * | 2020-01-19 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种同步握手电路以及图像滤波器 |
| CN212515801U (zh) * | 2020-07-16 | 2021-02-09 | 深圳比特微电子科技有限公司 | 时钟树、哈希引擎、计算芯片、算力板和加密货币挖矿机 |
| CN112667292A (zh) * | 2021-01-26 | 2021-04-16 | 北京中科芯蕊科技有限公司 | 一种异步微流水线控制器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358775B2 (en) * | 2005-01-14 | 2008-04-15 | Via Technologies, Inc. | Inverting dynamic register with data-dependent hold time reduction mechanism |
| US10120816B2 (en) * | 2016-07-20 | 2018-11-06 | Sandisk Technologies Llc | Bad column management with data shuffle in pipeline |
-
2021
- 2021-08-03 CN CN202110887918.2A patent/CN113590200B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435794A (en) * | 1987-07-30 | 1989-02-06 | Nec Corp | Semiconductor memory |
| CN1771663A (zh) * | 2003-03-27 | 2006-05-10 | 国际商业机器公司 | 锁存动态逻辑结构 |
| CN101021821A (zh) * | 2007-03-20 | 2007-08-22 | 中兴通讯股份有限公司 | 先进高性能系统总线连接装置及先进高性能系统总线装置 |
| CN103218029A (zh) * | 2013-04-09 | 2013-07-24 | 电子科技大学 | 一种超低功耗处理器流水线结构 |
| CN103345911A (zh) * | 2013-06-26 | 2013-10-09 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105975246A (zh) * | 2015-03-12 | 2016-09-28 | 阿尔特拉公司 | 无需同步器的自填充多时钟fifo |
| CN111311505A (zh) * | 2020-01-19 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种同步握手电路以及图像滤波器 |
| CN212515801U (zh) * | 2020-07-16 | 2021-02-09 | 深圳比特微电子科技有限公司 | 时钟树、哈希引擎、计算芯片、算力板和加密货币挖矿机 |
| CN112667292A (zh) * | 2021-01-26 | 2021-04-16 | 北京中科芯蕊科技有限公司 | 一种异步微流水线控制器 |
Non-Patent Citations (1)
| Title |
|---|
| 姬强.基于时钟门控技术对内存控制模块的RTL级功耗优化.中国优秀硕士学位论文全文数据库 信息科技辑.2018,I135-402. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113590200A (zh) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Seizovic | Pipeline synchronization | |
| CN112667292B (zh) | 一种异步微流水线控制器 | |
| US5327019A (en) | Double edge single data flip-flop circuitry | |
| CN110909661A (zh) | 指纹识别显示面板及指纹识别显示装置 | |
| KR20030077205A (ko) | ｔＤＱＳＳ 윈도우를 개선할 수 있는 데이터 입력방법 및데이터 입력버퍼 | |
| JPH11167791A (ja) | 高速非同期パイプライン制御回路及び高速非同期向流パイプライン制御回路並びに、これに用いられるコンピュータメモリ | |
| JP2001332961A (ja) | クロック切替回路 | |
| CN113489482B (zh) | 基于Mousetrap的异步微流水线数据流控制器 | |
| CN113590200B (zh) | 一种基于sr锁存器的异步微流水线控制器 | |
| US4992973A (en) | Data transmission apparatus with loopback topology | |
| US7429884B2 (en) | Pulse-signaling circuits for networks on chip | |
| CN113485671B (zh) | 一种click控制器以及异步微流水线数据流控制器 | |
| US6707317B2 (en) | Method and apparatus for asynchronously controlling domino logic gates | |
| US20020078328A1 (en) | Pulse-controlled micropipeline architecture | |
| KR19990055984A (ko) | 직렬 데이터의 전송속도 변환 장치 | |
| US7436861B2 (en) | Asynchronous control circuit with symmetric forward and reverse latencies | |
| RU2718220C1 (ru) | Формирователь парафазного сигнала с единичным спейсером | |
| CN116866447B (zh) | 四相捆绑与两相双轨协议间的转换装置、芯片及电子设备 | |
| CN113114187B (zh) | 异步脉冲传递阻塞单元及其控制方法、超导单磁通量子电路 | |
| CN110390964B (zh) | 管道锁存器、使用管道锁存器的半导体装置和半导体系统 | |
| JPH0424737B2 (zh) | ||
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| JP2583501B2 (ja) | デ−タ伝送回路 | |
| US7154984B2 (en) | FIFO-register and digital signal processor comprising a FIFO-register | |
| WO2011061099A1 (en) | Reset/load and signal distribution network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |