CN113489482B - 基于Mousetrap的异步微流水线数据流控制器 - Google Patents

基于Mousetrap的异步微流水线数据流控制器 Download PDF

Info

Publication number
CN113489482B
CN113489482B CN202110761212.1A CN202110761212A CN113489482B CN 113489482 B CN113489482 B CN 113489482B CN 202110761212 A CN202110761212 A CN 202110761212A CN 113489482 B CN113489482 B CN 113489482B
Authority
CN
China
Prior art keywords
latch
gate
input end
output end
mousetrap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110761212.1A
Other languages
English (en)
Other versions
CN113489482A (zh
Inventor
袁甲
胡晓宇
于增辉
凌康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Xinrui Technology Co ltd
Original Assignee
Beijing Zhongke Xinrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Xinrui Technology Co ltd filed Critical Beijing Zhongke Xinrui Technology Co ltd
Priority to CN202110761212.1A priority Critical patent/CN113489482B/zh
Publication of CN113489482A publication Critical patent/CN113489482A/zh
Application granted granted Critical
Publication of CN113489482B publication Critical patent/CN113489482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Position Input By Displaying (AREA)

Abstract

本发明涉及一种基于Mousetrap的异步微流水线数据流控制器。本发明通过锁存器的数据输入和输出端连接上一级mousetrap异步流水线控制器的应答输入和请求输出，通过另一个锁存器的数据输入和输出端连接下一级mousetrap异步流水线控制器的应答输出和请求输入。异步流水线数据流控制器(DFC)通过与门输入连接的缓冲器来匹配流水线所控制的数据通路上对应的组合电路延迟。异步流水线数据流控制器的与门使得当流水线前一级状态为full且后一级状态为empty的情况下才会拉高前一级流水线的drain控制信号级后一级的fill信号使得数据通路上的数据进入流水线的下一级。在不需要引入MullerC单元的情况下实现流水线的分支合流。降低了电路复杂度，且提高了控制器的兼容性。

Description

基于Mousetrap的异步微流水线数据流控制器
技术领域
本发明涉及通讯技术领域，特别是涉及一种基于Mousetrap的异步微流水线数据流控制器。
背景技术
Mousetrap异步流水线控制器握手信号为二项信号，由电平的上升下降沿为事件触发流水线的状态变化。使用Mousetrap异步流水线控制器组成分支或合流结构的数据流控制器时需要引入MullerC单元，从而增加了电路复杂度。而且MullerC单元并非常用数字电路基本设计单元，遂增加了电路设计的复杂程度，且无法与其他异步微流水线控制器兼容。
发明内容
本发明的目的是提供一种基于Mousetrap的异步微流水线数据流控制器，降低电路复杂度，提高控制器的兼容性。
为实现上述目的，本发明提供了如下方案：
一种基于Mousetrap的异步微流水线数据流控制器，包括：第一锁存器、第一异或门、缓冲器、与门、反向器、第二异或门、第二锁存器、第一Mousetrap异步流水线控制器以及第二Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述缓冲器的输入端连接；
所述缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述反向器的输出端连接；所述与门的输出端与所述第一锁存器和所述第二锁存器的使能输入端连接；
所述反向器的输入端与所述第二异或门的输出端连接；所述反向器的输出端与所述与门的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端以及所述第二锁存器的数据输出端连接；
所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端连接；所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端连接。
可选的，所述Mousetrap异步流水线控制器包括：锁存器以及同或门；
所述锁存器的使能输入端与所述同或门的输出端连接。
一种基于Mousetrap的异步微流水线数据流控制器，包括：第一锁存器、第一异或门、缓冲器、与门、第一反向器、第二反向器、第二异或门、第三异或门、第二锁存器、第三第二锁存器、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述缓冲器的输入端连接；
所述缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述第一反向器的输出端以及所述第二反向器的输出端连接；所述与门的输出端与所述第一锁存器和所述第二锁存器、所述第三锁存器的使能输入端连接；
所述第一反向器的输入端与所述第二异或门的输出端连接；所述第一反向器的输出端与所述与门的输入端连接；
所述第二反向器的输入端与所述第三异或门的输出端连接；所述第二反向器的输出端与所述与门的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端以及所述第二锁存器的数据输出端连接；
所述第三异或门的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端以及所述第三锁存器的数据输出端连接；
所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端连接；所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端连接；
所述第三锁存器的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端连接；所述第三锁存器的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端连接。
一种基于Mousetrap的异步微流水线数据流控制器，包括：第一锁存器、第二锁存器、第一异或门、第二异或门、第一缓冲器、第二缓冲器、与门、反向器、第三异或门、第三锁存器、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第二应答输入端连接；所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述第一缓冲器的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第二应答输入端以及所述第二Mousetrap异步流水线控制器的第二请求输出端连接；所述第二异或门的输出端与所述第二缓冲器的输入端连接；
所述第一缓冲器的输出端与所述与门的输入端连接；
所述第二缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述反向器的输出端连接；所述与门的输出端与所述第一锁存器、第二锁存器以及所述第三锁存器的使能输入端连接；
所述反向器的输入端与所述三异或门的输出端连接；所述反向器的输出端与所述与门的输入端连接；
所述第三异或门的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端以及所述第三锁存器的数据输出端连接；
所述第三锁存器的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端连接；所述第三锁存器的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端连接。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器，通过锁存器的数据输入和输出端连接上一级mousetrap异步流水线控制器的应答输入和请求输出，通过另一个锁存器的数据输入和输出端连接下一级mousetrap异步流水线控制器的应答输出和请求输入。异步流水线数据流控制器(DFC)通过与门输入连接的缓冲器来匹配流水线所控制的数据通路上对应的组合电路延迟。异步流水线数据流控制器的与门使得当流水线前一级状态为full且后一级状态为empty的情况下才会拉高前一级流水线的drain控制信号级后一级的fill信号使得数据通路上的数据进入流水线的下一级。在不需要引入MullerC单元的情况下实现流水线的分支合流。降低了电路复杂度，且提高了控制器的兼容性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的FIFO结构结构示意图；
图2为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的分支结构示意图；
图3为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的合流结构示意图；
图4为Mousetrap异步流水线控制器结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种基于Mousetrap的异步微流水线数据流控制器，降低电路复杂度，提高控制器的兼容性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的FIFO结构结构示意图，如图1所示，本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，包括：第一锁存器Latch_L、第一异或门xor_L、缓冲器buf、与门and、反向器inv、第二异或门xor_R、第二锁存器Latch_R、第一Mousetrap异步流水线控制器以及第二Mousetrap异步流水线控制器。
所述第一锁存器Latch_L的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R连接；所述第一锁存器Latch_L的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接。
所述第一异或门xor_L的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R以及所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接；所述第一异或门xor_L的输出端与所述缓冲器buf的输入端连接。
所述缓冲器buf的输出端与所述与门and的输入端连接。
所述与门and的输入端还与所述反向器inv的输出端连接；所述与门and的输出端与所述第一锁存器Latch_L和所述第二锁存器Latch_R的使能输入端连接。
所述反向器inv的输入端与所述第二异或门xor_R的输出端连接；所述反向器inv的输出端与所述与门and的输入端连接。
所述第二异或门xor_R的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端Ack_L以及所述第二锁存器Latch_R的数据输出端连接。
所述第二锁存器Latch_R的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端Ack_L连接；所述第二锁存器Latch_R的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端Req_L连接。
图4为Mousetrap异步流水线控制器结构示意图，如图4所示，所述Mousetrap异步流水线控制器包括：锁存器以及同或门。
所述锁存器的使能输入端与所述同或门的输出端连接。
图2为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的分支结构示意图，如图2所示，本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器，包括：第一锁存器Latch_L、第一异或门xor_L、缓冲器buf、与门and、第一反向器inv1、第二反向器inv2、第二异或门xor_R1、第三异或门xor_R2、第二锁存器Latch_R1、第三锁存器Latch_R2、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器.
所述第一锁存器Latch_L的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R连接；所述第一锁存器Latch_L的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接；
所述第一异或门xor_L的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R以及所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接；所述第一异或门xor_L的输出端与所述缓冲器buf的输入端连接；
所述缓冲器buf的输出端与所述与门and的输入端连接；
所述与门and的输入端还与所述第一反向器inv的输出端以及所述第二反向器inv的输出端连接；所述与门and的输出端与所述第一锁存器Latch_L和所述第二锁存器Latch_R1、所述第三锁存器Latch_R2的使能输入端连接；
所述第一反向器inv1的输入端与所述第二异或门xor_R1的输出端连接；所述第一反向器inv1的输出端与所述与门and的输入端连接；
所述第二反向器inv2的输入端与所述第三异或门xor_R2的输出端连接；所述第二反向器inv2的输出端与所述与门and的输入端连接；
所述第二异或门xor_R1的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端Ack_L以及所述第二锁存器Latch_R1的数据输出端连接；
所述第三异或门xor_R2的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端Ack_L以及所述第三锁存器Latch_R2的数据输出端连接；
所述第二锁存器Latch_R的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端Ack_L连接；所述第二锁存器Latch_R的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端Req_L连接；
所述第三锁存器Latch_R2的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端Ack_L连接；所述第三锁存器Latch_R2的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端Req_L连接。
图3为本发明所提供的一种基于Mousetrap的异步微流水线数据流控制器的合流结构示意图一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，包括：第一锁存器Latch_L1、第二锁存器Latch_L2、第一异或门xor_L1、第二异或门xor_L2、第一缓冲器buf1、第二缓冲器buf2、与门and、反向器inv、第三异或门xor_R、第三锁存器Latch_R、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器；
所述第一锁存器Latch_L1的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R连接；所述第一锁存器Latch_L1的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接；
所述第二锁存器Latch_L2的数据输出端与所述第二Mousetrap异步流水线控制器的第二应答输入端Ack_R连接；所述第二锁存器Latch_L2的数据输入端与所述第二Mousetrap异步流水线控制器的第二请求输出端Req_R连接；
所述第一异或门xor_L1的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端Ack_R以及所述第一Mousetrap异步流水线控制器的第二请求输出端Req_R连接；所述第一异或门xor_L1的输出端与所述第一缓冲器buf1的输入端连接；
所述第二异或门xor_L2的输入端与所述第二Mousetrap异步流水线控制器的第二应答输入端Ack_R以及所述第二Mousetrap异步流水线控制器的第二请求输出端Req_R连接；所述第二异或门xor_L2的输出端与所述第二缓冲器buf2的输入端连接；
所述第一缓冲器buf1的输出端与所述与门and的输入端连接；
所述第二缓冲器buf2的输出端与所述与门and的输入端连接；
所述与门and的输入端还与所述反向器inv的输出端连接；所述与门and的输出端与所述第一锁存器Latch_L1、第二锁存器Latch_L2以及所述第三锁存器Latch_R的使能输入端连接；
所述反向器inv的输入端与所述三异或门xor_R的输出端连接；所述反向器inv的输出端与所述与门and的输入端连接；
所述第三异或门xor_R的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端以及所述第三锁存器的数据输出端连接；
所述第三锁存器Latch_R的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端连接；所述第三锁存器的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端Req_L连接。
本发明公开了一种应用于Mousetrap流水线控制器的数据流控制器，实现Mousetrap流水线控制信号对于四项信号的转化，在不需要引入MullerC单元的情况下,实现FIFO、数据分支和数据合流。
当实现直线型异步流水线结构时，异步流水线数据流控制器(DFC)的通过左锁存器Latch_L的数据输入和输出端连接上一级mousetrap控制器的右应答输入和请求输出，通过右锁存器Latch_R的数据输入和输出端连接下一级mousetrap控制器的左应答输出和请求输入。异步流水线数据流控制器(DFC)通过与门输入连接的缓冲器buf来匹配流水线所控制的数据通路上对应的组合电路延迟。异步流水线数据流控制器(DFC)的与门and使得当流水线前一级状态为full且后一级状态为empty的情况下才会拉高前一级流水线的drain控制信号级后一级的fill信号使得数据通路上的数据进入流水线的下一级。上述过程对于分支和合流结构同理。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，包括：第一锁存器、第一异或门、缓冲器、与门、反向器、第二异或门、第二锁存器、第一Mousetrap异步流水线控制器以及第二Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述缓冲器的输入端连接；
所述缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述反向器的输出端连接；所述与门的输出端与所述第一锁存器和所述第二锁存器的使能输入端连接；
所述反向器的输入端与所述第二异或门的输出端连接；所述反向器的输出端与所述与门的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端以及所述第二锁存器的数据输出端连接；
所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端连接；所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端连接。
2.根据权利要求1所述的一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，所述Mousetrap异步流水线控制器包括：锁存器以及同或门；
所述锁存器的使能输入端与所述同或门的输出端连接。
3.一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，包括：第一锁存器、第一异或门、缓冲器、与门、第一反向器、第二反向器、第二异或门、第三异或门、第二锁存器、第三锁存器、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述缓冲器的输入端连接；
所述缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述第一反向器的输出端以及所述第二反向器的输出端连接；所述与门的输出端与所述第一锁存器和所述第二锁存器、所述第三锁存器的使能输入端连接；
所述第一反向器的输入端与所述第二异或门的输出端连接；所述第一反向器的输出端与所述与门的输入端连接；
所述第二反向器的输入端与所述第三异或门的输出端连接；所述第二反向器的输出端与所述与门的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端以及所述第二锁存器的数据输出端连接；
所述第三异或门的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端以及所述第三锁存器的数据输出端连接；
所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第一应答输入端连接；所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第一请求输入端连接；
所述第三锁存器的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端连接；所述第三锁存器的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端连接。
4.一种基于Mousetrap的异步微流水线数据流控制器，其特征在于，包括：第一锁存器、第二锁存器、第一异或门、第二异或门、第一缓冲器、第二缓冲器、与门、反向器、第三异或门、第三锁存器、第一Mousetrap异步流水线控制器、第二Mousetrap异步流水线控制器以及第三Mousetrap异步流水线控制器；
所述第一锁存器的数据输出端与所述第一Mousetrap异步流水线控制器的第二应答输入端连接；所述第一锁存器的数据输入端与所述第一Mousetrap异步流水线控制器的第二请求输出端连接；
所述第二锁存器的数据输出端与所述第二Mousetrap异步流水线控制器的第二应答输入端连接；所述第二锁存器的数据输入端与所述第二Mousetrap异步流水线控制器的第二请求输出端连接；
所述第一异或门的输入端与所述第一Mousetrap异步流水线控制器的第二应答输入端以及所述第一Mousetrap异步流水线控制器的第二请求输出端连接；所述第一异或门的输出端与所述第一缓冲器的输入端连接；
所述第二异或门的输入端与所述第二Mousetrap异步流水线控制器的第二应答输入端以及所述第二Mousetrap异步流水线控制器的第二请求输出端连接；所述第二异或门的输出端与所述第二缓冲器的输入端连接；
所述第一缓冲器的输出端与所述与门的输入端连接；
所述第二缓冲器的输出端与所述与门的输入端连接；
所述与门的输入端还与所述反向器的输出端连接；所述与门的输出端与所述第一锁存器、第二锁存器以及所述第三锁存器的使能输入端连接；
所述反向器的输入端与所述三异或门的输出端连接；所述反向器的输出端与所述与门的输入端连接；
所述第三异或门的输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端以及所述第三锁存器的数据输出端连接；
所述第三锁存器的数据输入端与所述第三Mousetrap异步流水线控制器的第一应答输入端连接；所述第三锁存器的数据输出端与所述第三Mousetrap异步流水线控制器的第一请求输入端连接。
CN202110761212.1A 2021-07-06 2021-07-06 基于Mousetrap的异步微流水线数据流控制器 Active CN113489482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110761212.1A CN113489482B (zh) 2021-07-06 2021-07-06 基于Mousetrap的异步微流水线数据流控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110761212.1A CN113489482B (zh) 2021-07-06 2021-07-06 基于Mousetrap的异步微流水线数据流控制器

Publications (2)

Publication Number Publication Date
CN113489482A CN113489482A (zh) 2021-10-08
CN113489482B true CN113489482B (zh) 2023-10-20

Family

ID=77941119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110761212.1A Active CN113489482B (zh) 2021-07-06 2021-07-06 基于Mousetrap的异步微流水线数据流控制器

Country Status (1)

Country Link
CN (1) CN113489482B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113485671B (zh) * 2021-07-06 2024-01-30 北京中科芯蕊科技有限公司 一种click控制器以及异步微流水线数据流控制器
CN115419578A (zh) * 2022-08-30 2022-12-02 杭州士腾科技有限公司 一种多水泵通讯系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471668A (zh) * 2000-10-23 2004-01-28 ŦԼ�и��ױ��Ǵ�ѧ�йܻ� 具有锁存控制器的异步管线
CN1836206A (zh) * 2003-01-24 2006-09-20 皇家飞利浦电子股份有限公司 流水线同步设备
CN1902580A (zh) * 2004-01-13 2007-01-24 皇家飞利浦电子股份有限公司 具有fifo流水线的电子电路
CN106059545A (zh) * 2016-06-16 2016-10-26 电子科技大学 一种用于低功耗流水线的时序控制电路
CN111985174A (zh) * 2020-09-03 2020-11-24 中科院微电子研究所南京智能技术研究院 一种rt锁存器及锁存方法
CN112667292A (zh) * 2021-01-26 2021-04-16 北京中科芯蕊科技有限公司 一种异步微流水线控制器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738795B1 (en) * 2000-05-30 2004-05-18 Hewlett-Packard Development Company, L.P. Self-timed transmission system and method for processing multiple data sets
CA2366397A1 (en) * 2001-12-31 2003-06-30 Tropic Networks Inc. An interface for data transfer between integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471668A (zh) * 2000-10-23 2004-01-28 ŦԼ�и��ױ��Ǵ�ѧ�йܻ� 具有锁存控制器的异步管线
CN1836206A (zh) * 2003-01-24 2006-09-20 皇家飞利浦电子股份有限公司 流水线同步设备
CN1902580A (zh) * 2004-01-13 2007-01-24 皇家飞利浦电子股份有限公司 具有fifo流水线的电子电路
CN106059545A (zh) * 2016-06-16 2016-10-26 电子科技大学 一种用于低功耗流水线的时序控制电路
CN111985174A (zh) * 2020-09-03 2020-11-24 中科院微电子研究所南京智能技术研究院 一种rt锁存器及锁存方法
CN112667292A (zh) * 2021-01-26 2021-04-16 北京中科芯蕊科技有限公司 一种异步微流水线控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A direct digital frequency synthesizer with high-speed current-steering DAC;Jinshan Yu等;J.Semiconductor(第10期);108-113 *
异步流水线架构Mousetrap的教学实践;李贞妮;金硕巍;王爱侠;李晶皎;;电气电子教学学报(第01期);256-259 *

Also Published As

Publication number Publication date
CN113489482A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN113489482B (zh) 基于Mousetrap的异步微流水线数据流控制器
KR940003082B1 (ko) 다기능 스캔 플립플롭
CN112667292B (zh) 一种异步微流水线控制器
US5124572A (en) VLSI clocking system using both overlapping and non-overlapping clocks
CN111147045B (zh) 一种超导电路的清零方法及系统
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
EP2791753B1 (en) Multi-supply sequential logic unit
CN108694146B (zh) 一种异步/同步接口电路
RU2475952C1 (ru) Формирователь парафазного сигнала с низким активным уровнем входа управления
US6690221B1 (en) Method and apparatus to delay signal latching
CN113485671B (zh) 一种click控制器以及异步微流水线数据流控制器
CN105306022A (zh) 一种用于异步电路四相位握手协议的非对称延时装置
US5940601A (en) Control circuit and method for a first-in first-out data pipeline
CN113590200B (zh) 一种基于sr锁存器的异步微流水线控制器
CN112491394B (zh) 触发器
CN113114187B (zh) 异步脉冲传递阻塞单元及其控制方法、超导单磁通量子电路
CN113407467B (zh) 一种基于Mousetrap的同步异步转换接口及装置
WO1997018629A1 (en) Logic circuits
WO2024066522A1 (zh) 电路结构和处理器
US7436861B2 (en) Asynchronous control circuit with symmetric forward and reverse latencies
Hlavicka Essential hazard correction without the use of delay elements
CN106849935A (zh) 一种时钟缓冲器驱动电路及可编程逻辑器件
US20120223740A1 (en) Reset/load and signal distribution network
JPH0426509B2 (zh)
JP2583501B2 (ja) デ−タ伝送回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant