CN111311505A - 一种同步握手电路以及图像滤波器 - Google Patents

一种同步握手电路以及图像滤波器 Download PDF

Info

Publication number
CN111311505A
CN111311505A CN202010057658.1A CN202010057658A CN111311505A CN 111311505 A CN111311505 A CN 111311505A CN 202010057658 A CN202010057658 A CN 202010057658A CN 111311505 A CN111311505 A CN 111311505A
Authority
CN
China
Prior art keywords
gate
register
control unit
output
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010057658.1A
Other languages
English (en)
Other versions
CN111311505B (zh
Inventor
王洪良
张德闪
牟奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010057658.1A priority Critical patent/CN111311505B/zh
Publication of CN111311505A publication Critical patent/CN111311505A/zh
Application granted granted Critical
Publication of CN111311505B publication Critical patent/CN111311505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/70—Denoising; Smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种同步握手电路，同步握手电路包括多个控制单元；每一个控制单元均包括或门、第一寄存器、第一与门、第二寄存器、第二与门以及非门；其中，第一寄存器的输入端与或门的输出端连接；第一与门的第一输入端与第一寄存器的输出端连接，输出端与第二寄存器的输入端连接；第二寄存器的输出端均与或门的第二输入端、非门的输入端连接；非门的输出端与第二与门的第二输入端连接。本发明还公开一种图像滤波器。本发明提出的方案可以实现流水线每一级都是单独控制，不会因为其他级的情况而导致全部流水停止工作，提高了计算传输效率，减少数据停留的整体时间。

Description

一种同步握手电路以及图像滤波器
技术领域
本发明涉及滤波器领域，具体涉及一种同步握手电路以及图像滤波器。
背景技术
目前，在数字IC领域图像处理算法几乎都是选用FIR滤波器，该类型的滤波器没有反馈信号。传统的硬件语言编程思路是将ready/need握手信号作为判决条件，从而实现对输入数据计算的逐拍控制。对于FIR滤波器这种没有反馈的设计，利用传统的硬件语言编程思路可以实现，但是出现增加滤波器阶数这样的改动时，工程师需要花费较多时间进行升级。但是面对IIR滤波器这种具有反馈信号的设计需求时，就会变得特别复杂，维护成本也会直线上升。
现有技术中，采用状态机将控制与计算分离，实现对输入数据计算的逐拍控制，但是状态机的实现方式则是整体控制流水线，后级压住，整个流水线会全部停止工作，这样会出现由于其他级的情况而导致全部流水停止工作。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种同步握手电路，所述同步握手电路包括多个控制单元；
每一个所述控制单元均包括或门、第一寄存器、第一与门、第二寄存器、第二与门以及非门；其中，所述第一寄存器的输入端与所述或门的输出端连接；所述第一与门的第一输入端与所述第一寄存器的输出端连接，输出端与所述第二寄存器的输入端连接；所述第二寄存器的输出端均与所述或门的第二输入端、所述非门的输入端连接；所述非门的输出端与所述第二与门的第二输入端连接；
其中，第一个所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均配置为接收第一握手信号，其余所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均与前一个所述控制单元的所述第一寄存器的输出端连接；最后一个所述控制单元的所述第一与门的第二输入端接收第二握手信号，其余所述控制单元的第一与门的第二输入端与后一个所述控制单元的第二寄存器的输出端连接。
在一些实施例中，所述第一个控制单元的第二寄存器配置为输出第三握手信号。
在一些实施例中，所述最后一个控制单元的第一寄存器配置为输出第四握手信号。
在一些实施例中，所述每一个控制单元的所述第二与门配置为根据时钟信号输出流水使能信号。
在一些实施例中，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元，Ai表示或门的第一输入端接收的信号，Fi表示第二寄存器输出的信号。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种图像滤波器，包括：
同步握手电路；
计算单元，所述计算单元根据所述同步握手电路的输出进行计算；
其中，所述同步握手电路包括多个控制单元；
每一个所述控制单元均包括或门、第一寄存器、第一与门、第二寄存器、第二与门以及非门；其中，所述第一寄存器的输入端与所述或门的输出端连接；所述第一与门的第一输入端与所述第一寄存器的输出端连接，输出端与所述第二寄存器的输入端连接；所述第二寄存器的输出端均与所述或门的第二输入端、所述非门的输入端连接；所述非门的输出端与所述第二与门的第二输入端连接；
其中，第一个所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均配置为接收第一握手信号，其余所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均与前一个所述控制单元的所述第一寄存器的输出端连接；最后一个所述控制单元的所述第一与门的第二输入端接收第二握手信号，其余所述控制单元的第一与门的第二输入端与后一个所述控制单元的第二寄存器的输出端连接。
在一些实施例中，所述第一个控制单元的第二寄存器配置为输出第三握手信号。
在一些实施例中，所述最后一个控制单元的第一寄存器配置为输出第四握手信号。
在一些实施例中，所述每一个控制单元的所述第二与门配置为根据时钟信号输出流水使能信号。
在一些实施例中，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元，Ai表示或门的第一输入端接收的信号，Fi表示第二寄存器输出的信号。
本发明具有以下有益技术效果之一：本发明提出的方案可以实现流水线每一级都是单独控制，不会因为其他级的情况而导致全部流水停止工作，提高了计算传输效率，减少数据停留的整体时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的同步握手电路的结构示意图；
图2为本发明的实施例提供的时钟信号的示意图；
图3为本发明的实施例提供的图像滤波器的结构示意图；
图4为本发明的实施例提供的计算模块的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
需要说明的是，在本发明的实施例中，非门：输出等于输入的取反，若是输入为A，输出为B，则，B＝～A。例如，当输入为0时，输出为1。输入为1时，输出为0。或门：输出等于输入相或，如果输入为A、B，输出为C，则C＝A|B。也即只要当A跟B中其中一个为1时，C即为1。只有当A、B全部为0时，C才为0。与门：输出等于输入相与，如果输入为A、B，输出为C，则C＝A&B。也即当A跟B中其中一个为0时，C即为0。只有当A、B全部为1时，C才为1。寄存器是时序逻辑，具有记忆功能，可以存储1bit数据。输出与输入以及时钟有关。当时钟上升沿到来时，寄存器的输出就会变成此时的输入。如图2所示，如果时钟上升沿用CP表示，输入为D，输出为Q，则Q<＝D(<＝表示这种时序关系)。
根据本发明的一个方面，本发明的实施例提出一种同步握手电路，如图1所示，所述同步握手电路100包括多个控制单元110；每一个所述控制单元110均包括或门1、第一寄存器2、第一与门3、第二寄存器4、第二与门6以及非门5；其中，所述第一寄存器2的输入端与所述或门1的输出端连接；所述第一与门3的第一输入端31与所述第一寄存器2的输出端连接，输出端与所述第二寄存器4的输入端连接；所述第二寄存器4的输出端均与所述或门1的第二输入端12、所述非门5的输入端连接；所述非门5的输出端与所述第二与门6的第二输入端62连接；
其中，第一个所述控制单元110的所述或门1的第一输入端11和所述第二与门6的第一输入端61均配置为接收第一握手信号，其余所述控制单元110的所述或门1的第一输入端11和所述第二与门6的第一输入端61均与前一个所述控制单元110的所述第一寄存器2的输出端连接；最后一个所述控制单元110的所述第一与门3的第二输入端32接收第二握手信号，其余所述控制单元110的第一与门3的第二输入端32与后一个所述控制单元110的第二寄存器4的输出端连接。
本发明提出的方案可以实现流水线每一级都是单独控制，不会因为其他级的情况而导致全部流水停止工作，提高了计算传输效率，减少数据停留的整体时间。
如图1所示，第一握手信号可以是in_ready信号，第二握手信号可以是out_need信号。
在一些实施例中，所述第一个控制单元110的第二寄存器4配置为输出第三握手信号。
如图1所示，第三握手信号可以是in_need信号。
在一些实施例中，所述最后一个控制单元110的第一寄存器输出第四握手信号。
如图1所示，第三握手信号可以是out_need信号。
需要说明的是，ready信号代表上级模块告诉下级模块数据已准备好，高有效；need信号代表下级模块告诉上级模块可以接收数据，高有效。当ready与need均为高时，就完成了一次数据传递，即握手。in_ready/in_need是与上级模块交互数据用的控制信号，而右侧的out_ready/out_nend是与下级模块交互数据用的控制信号。
在一些实施例中，所述每一个控制单元110的所述第二与门6配置为根据时钟信号输出流水使能信号。
如图1所示，每一个虚线框图均代表一个控制单元110，如果计算模块需要n级流水(n拍)，那么同步握手电路100只要实例化n个控制单元110，也即控制单元110的数量与计算模块的拍数相同。
其中，ppen是pipeline enable的简写，流水线使能的意思。该信号是一个总线(bus)型的控制信号，代码中一般写ppen[n-1:0]。通过本发明提出的同步握手电路100，可以得到ppen[n-1:0]，计算模块的每一级计算均由ppen中的其中1bit单独控制，计算与ppen的对应关系是：第i级计算的使能就是ppen[i]，即只有当ppen[i]为高时，第i级才可以计算，否则保持之前的计算结果。因此通过这种方式控制数据流的计算，可以实现对数据的逐级单独控制，第i级是否进行计算仅仅由第i级的情况决定，而不受其他级(比如第i+i，或者第i-1)的影响。
在一些实施例中，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元110，Ai表示或门1的第一输入端11接收的信号，Fi表示第二寄存器4输出的信号。
如图1所示，每一个ppen与握手信号之间的关系可以是：
ppen[0]＝in_ready&(～in_need)
ppen[i]＝Ai&(～Fi)
ppen[n-1]＝An&(～Fn-1)
out_ready<＝(An-1|Fn-1)
此外，图中其他信号之间的关系(以第i个单元为例)为：
Ai＝Ci-1
Bi＝Ai|Fi
Ci<＝Bi
Di＝Fi+1
Ei＝Ci&Di
需要说明的是，由于ppen[i]＝Ai&(～Fi)，所以ppen[i]只有当Ai为1，且Fi为0时，才为1。这个公式的理论意义是：只有当第i级输入数据有效，并且后级没有反压的情况下，第i级才可以进行计算。以第i级为例，其余同理。另外，在图像数据的每一行计算中，ppen[i]为1次数均等于图像宽度，如果计算模块需要用到水平坐标位置，只需要根据ppen[i]计数即可。如果用不到水平坐标信息，则无需通过该信号计数。这里的ppen[i]指任何一级ppen，根据需求选择使用。
本发明提出的同步握手电路100相对于状态机实现有以下几个好处：
1、流水线每一级都是单独控制，不会因为其他级的情况而导致全部流水停止工作，提高了计算传输效率，减少数据在该模块停留的整体时间。状态机的实现方式则是整体控制流水线，后级压住，整个流水线会全部停止工作。
2、相对于状态机的实现方式，同步握手电路100是通过分析握手信号原理得到的门级电路，硬件语言代码量会大大减少，实现更简单。
3、ppen信号里面的每一位bit信号分别控制对应级的数据计算，方便定位问题。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种图像滤波器，如图3所示，包括：
计算单元，所述计算单元根据所述同步握手电路100的输出进行计算；
其中，所述同步握手电路100包括多个控制单元110；
如图1所示，每一个所述控制单元110均包括或门1、第一寄存器2、第一与门3、第二寄存器4、第二与门6以及非门5；其中，所述第一寄存器2的输入端与所述或门1的输出端连接；所述第一与门3的第一输入端31与所述第一寄存器2的输出端连接，输出端与所述第二寄存器4的输入端连接；所述第二寄存器4的输出端均与所述或门1的第二输入端12、所述非门5的输入端连接；所述非门5的输出端与所述第二与门6的第二输入端62连接；
其中，第一个所述控制单元110的所述或门1的第一输入端11和所述第二与门6的第一输入端61均配置为接收第一握手信号，其余所述控制单元110的所述或门1的第一输入端11和所述第二与门6的第一输入端61均与前一个所述控制单元110的所述第一寄存器2的输出端连接；最后一个所述控制单元110的所述第一与门3的第二输入端32接收第二握手信号，其余所述控制单元110的第一与门3的第二输入端32与后一个所述控制单元110的第二寄存器4的输出端连接。
在一些实施例中，所述第一个控制单元110的第二寄存器4配置为输出第三握手信号。
在一些实施例中，所述最后一个控制单元110的第一寄存器配置为输出第四握手信号。
在一些实施例中，所述每一个控制单元110的所述第二与门6配置为根据时钟信号输出流水使能信号。
在一些实施例中，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元110，Ai表示或门1的第一输入端11接收的信号，Fi表示第二寄存器4输出的信号。
在一些实施例中，计算模块主要是乘法与加法，系数与数据分别相乘然后累加，累加之后的数据根据需求截位。其需要滤波器系数以及数据。Filter_para就是滤波器系数(filter parameter)，下面以5介滤波器为例说明计算模块的计算过程。
如图4所示，水平累窗模块需要的拍数是：(阶数+1)/2也就是(5+1)/2＝3。这里阶数一般为奇数，如果阶数是偶数，比如6，(6+1)/2＝3.5，那就是向上取整，即为4。计算模块乘法需要一拍，累加需要(阶数+1)/2＝3拍，截位需要一拍。所以这个模块一共需要3(累窗)+1(乘法)+3(累加)+1(截位)＝8拍。
其中，i_data是逐行输入该模块的数字图像数据，一般为8bit或者10bit。o_data是IIR滤波处理之后的数据。
每行的输入数据用ID0 ID1 ID2 ID3 ID4 ID5 ID6 ID7。。。。。ID1080表示。每行的输出数据(经过滤波器处理之后的)用OD0 OD1 OD2 OD3 OD4 OD5 OD6 OD7。。。。。OD1080表示。
当累窗模块输入ID0 ID1 ID2后才开始输出，同时输出ID0 ID0 ID0 ID1 ID2有2个ID0是边界复制，利用这5个数据以及滤波器参数可以算出OD0。
此时OD0是滤波输出的数据，同时反馈到累窗模块
当累窗模块输入ID3后，同时输出OD0 OD0 ID1 ID2 ID3有1个OD0是边界复制，利用这5个数据以及滤波器参数可以算出OD1。
同理，当累窗模块输入ID4后，同时输出OD0 OD1 ID2 ID3 ID4无需复制，利用这5个数据以及滤波器参数可以算出OD2。
当累窗模块输入ID5后，同时输出OD1 OD2 ID3 ID4 ID5无需复制，利用这5个数据以及滤波器参数可以算出OD3。
以此类推，处理完一行，然后再类推，处理完整帧图像数据。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种同步握手电路，其特征在于，所述同步握手电路包括多个控制单元；
每一个所述控制单元均包括或门、第一寄存器、第一与门、第二寄存器、第二与门以及非门；其中，所述第一寄存器的输入端与所述或门的输出端连接；所述第一与门的第一输入端与所述第一寄存器的输出端连接，输出端与所述第二寄存器的输入端连接；所述第二寄存器的输出端均与所述或门的第二输入端、所述非门的输入端连接；所述非门的输出端与所述第二与门的第二输入端连接；
其中，第一个所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均配置为接收第一握手信号，其余所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均与前一个所述控制单元的所述第一寄存器的输出端连接；最后一个所述控制单元的所述第一与门的第二输入端接收第二握手信号，其余所述控制单元的第一与门的第二输入端与后一个所述控制单元的第二寄存器的输出端连接。
2.如权利要求1所述的同步握手电路，其特征在于，所述第一个控制单元的第二寄存器配置为输出第三握手信号。
3.如权利要求1所述的同步握手电路，其特征在于，所述最后一个控制单元的第一寄存器配置为输出第四握手信号。
4.如权利要求1所述的同步握手电路，其特征在于，所述每一个控制单元的所述第二与门配置为根据时钟信号输出流水使能信号。
5.如权利要求4所述的同步握手电路，其特征在于，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元，Ai表示或门的第一输入端接收的信号，Fi表示第二寄存器输出的信号。
6.一种图像滤波器，其特征在于，包括：
同步握手电路；
计算单元，所述计算单元根据所述同步握手电路的输出进行计算；
其中，所述同步握手电路包括多个控制单元；
其中，所述同步握手电路包括多个控制单元；每一个所述控制单元均包括或门、第一寄存器、第一与门、第二寄存器、第二与门以及非门；其中，所述第一寄存器的输入端与所述或门的输出端连接；所述第一与门的第一输入端与所述第一寄存器的输出端连接，输出端与所述第二寄存器的输入端连接；所述第二寄存器的输出端均与所述或门的第二输入端、所述非门的输入端连接；所述非门的输出端与所述第二与门的第二输入端连接；
其中，第一个所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均配置为接收第一握手信号，其余所述控制单元的所述或门的第一输入端和所述第二与门的第一输入端均与前一个所述控制单元的所述第一寄存器的输出端连接；最后一个所述控制单元的所述第一与门的第二输入端接收第二握手信号，其余所述控制单元的第一与门的第二输入端与后一个所述控制单元的第二寄存器的输出端连接。
7.如权利要求6所述的图像滤波器，其特征在于，所述第一个控制单元的第二寄存器配置为输出第三握手信号。
8.如权利要求6所述的图像滤波器，其特征在于，所述最后一个控制单元的第一寄存器配置为输出第四握手信号。
9.如权利要求6所述的图像滤波器，其特征在于，所述每一个控制单元的所述第二与门配置为根据时钟信号输出流水使能信号。
10.如权利要求9所述的图像滤波器，其特征在于，所述流水使能信号为：
ppen[i]＝Ai&(～Fi)
其中，ppen[i]为流水使能信号，i表示控制单元，Ai表示或门的第一输入端接收的信号，Fi表示第二寄存器输出的信号。
CN202010057658.1A 2020-01-19 2020-01-19 一种同步握手电路以及图像滤波器 Active CN111311505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010057658.1A CN111311505B (zh) 2020-01-19 2020-01-19 一种同步握手电路以及图像滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010057658.1A CN111311505B (zh) 2020-01-19 2020-01-19 一种同步握手电路以及图像滤波器

Publications (2)

Publication Number Publication Date
CN111311505A true CN111311505A (zh) 2020-06-19
CN111311505B CN111311505B (zh) 2022-06-21

Family

ID=71148865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010057658.1A Active CN111311505B (zh) 2020-01-19 2020-01-19 一种同步握手电路以及图像滤波器

Country Status (1)

Country Link
CN (1) CN111311505B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113590200A (zh) * 2021-08-03 2021-11-02 北京中科芯蕊科技有限公司 一种基于sr锁存器的异步微流水线控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916053A (ja) * 1982-07-16 1984-01-27 Nec Corp パイプライン演算装置
CN104424367A (zh) * 2013-08-22 2015-03-18 京微雅格（北京）科技有限公司 一种优化寄存器控制信号的工艺映射方法及集成电路
CN106168897A (zh) * 2015-05-20 2016-11-30 阿尔特拉公司 用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916053A (ja) * 1982-07-16 1984-01-27 Nec Corp パイプライン演算装置
CN104424367A (zh) * 2013-08-22 2015-03-18 京微雅格（北京）科技有限公司 一种优化寄存器控制信号的工艺映射方法及集成电路
CN106168897A (zh) * 2015-05-20 2016-11-30 阿尔特拉公司 用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113590200A (zh) * 2021-08-03 2021-11-02 北京中科芯蕊科技有限公司 一种基于sr锁存器的异步微流水线控制器
CN113590200B (zh) * 2021-08-03 2024-01-30 北京中科芯蕊科技有限公司 一种基于sr锁存器的异步微流水线控制器

Also Published As

Publication number Publication date
CN111311505B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US7979730B2 (en) Method and device for synchronizing cycle time of a plurality of TTCAN buses based on determined global time deviations and a corresponding bus system
US4851995A (en) Programmable variable-cycle clock circuit for skew-tolerant array processor architecture
CN102324927B (zh) 波特率发生器
CN105471433A (zh) 采样率转换器、模拟—数字转换器及转换数据流的方法
CN111311505B (zh) 一种同步握手电路以及图像滤波器
CN105116830B (zh) 一种plc控制系统以及plc扩展总线实现方法
CN104821802A (zh) 时钟生成方法及时钟生成电路
CN107908129A (zh) Dsp与fpga/cpld多维互联的控制方法
CN106980587B (zh) 一种通用输入输出时序处理器及时序输入输出控制方法
CN105045743A (zh) 一种具备优先级调度的多协议转换方法
CN103684698A (zh) 数据信号的处理方法和装置
JP2017135506A (ja) スキュー調整回路、半導体装置およびスキューキャリブレーション方法
EP1733309A1 (en) Integrated circuit and method for transaction retraction
CN101498952A (zh) 一种CPU、一种SoC芯片及一种同步时钟的方法
JPH11266140A (ja) ディジタルフィルタを実現するプログラム可能な回路
JP4342100B2 (ja) パケット処理装置
CN104348446A (zh) 一种实现fir滤波的方法和滤波装置
CN104834629A (zh) 总线型的中央处理器
CN210405365U (zh) 多协议聚合传输装置及系统
CN104572559B (zh) 一种Multibus总线到ISA总线的读写操作转换电路
CN206270718U (zh) 参数调整装置及系统
CN113986810B (zh) 一种提高i2c通信性能的系统及方法
KR101454802B1 (ko) 비동기식 파이프라인 시스템, 스테이지 및 데이터 전송 방법
CN102208973B (zh) 一种数据流传输的方法和装置
JP2006060507A (ja) スキュー調整回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant