JP2006060507A - スキュー調整回路 - Google Patents
スキュー調整回路 Download PDFInfo
- Publication number
- JP2006060507A JP2006060507A JP2004239928A JP2004239928A JP2006060507A JP 2006060507 A JP2006060507 A JP 2006060507A JP 2004239928 A JP2004239928 A JP 2004239928A JP 2004239928 A JP2004239928 A JP 2004239928A JP 2006060507 A JP2006060507 A JP 2006060507A
- Authority
- JP
- Japan
- Prior art keywords
- lane
- buffer
- output
- data selection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 バッファ群はレーン数Mから1減じた値にレーン当りのバッファ段数Nを乗じ、その値に1を加えた個数だけのバッファFF0〜FF12は、レーンデータを一時的に格納する。シンボル検出回路4はレーン上の特定のシンボルを検出してシンボル検出情報を生成する。位相差検出回路5はシンボル検出情報を元にレーン間の位相差を算出して位相差情報を生成する。シフト量算出回路6は位相差情報を元に各レーンのバッファ段数を算出してシフト情報を生成する。(M×N)個の入力データ選択回路MPX1〜MPX12はシフト情報に基づいて前後2つのバッファを縦続接続または当該レーンデータを選択してレーン対応にシフトレジスタを構成する。レーン対応の出力データ選択回路MPXO0〜MPX3はシフト情報に基づいてシフトレジスタの最終段のバッファ出力を選択する。
【選択図】 図2
Description
2 出力データ選択回路群(MPXO)
3 バッファ群(FF)
4 シンボル検出回路(DETECT)
5 位相差算出回路(PHASE)
6 シフト量算出回路(SHIFT)
Claims (3)
- 複数のレーンを持つシリアルデータインターフェイス回路におけるレーン上のレーンデータ間のスキュー差を調整するスキュー調整回路において、
レーン数Mから1減じた値にレーン当りのバッファ段数Nを乗じ、その値に1を加えた個数だけのバッファから成り、レーンデータを一時的に格納するバッファ群と、
レーン上の特定のシンボルを検出してシンボル検出情報を生成するシンボル検出回路と、
前記シンボル検出情報を元にレーン間の位相差を算出して位相差情報を生成する位相差検出回路と、
前記位相差情報を元に各レーンのバッファ段数を算出してシフト情報を生成するシフト量算出回路と、
前記シフト情報に基づいて前後2つのバッファを縦続接続または当該レーンデータを選択してレーン対応にシフトレジスタを構成する(M×N)個の入力データ選択回路と、
前記シフト情報に基づいて前記シフトレジスタの最終段のバッファ出力を選択する前記レーン対応の出力データ選択回路とを備え、
各レーンについて最も遅いレーンとの位相差により前記シフトレジスタの構成を変更可能としたことを特徴とするスキュー調整回路。 - 第1レーンと第1バッファと第1出力選択回路とは縦続接続され、
第2レーン〜第MレーンはN個の連続する入力データ選択回路に順次に並列接続され、
第1レーン対応の出力データ選択回路には第1バッファ〜第Nバッファの出力が並列接続され、
第2レーン〜第(M−1)レーンの出力選択回路には(2N−1)個の連続するバッファの出力が並列接続され、
第Mレーン対応の出力データ選択回路には最後尾に到る連続するN個のバッファの出力が並列接続されたことを特徴とする請求項1に記載のスキュー調整回路。 - M=4、N=4であって、
第2レーンデータは第1入力データ選択回路〜第4入力データ選択回路に入力し、
第3レーンデータは第5入力データ選択回路〜第8入力データ選択回路に入力し、
第4レーンデータは第9入力データ選択回路〜第12入力データ選択回路に入力し、
第1レーン対応の出力データ選択回路には第1バッファ〜第4バッファの出力が並列接続され、
第2レーン対応の出力データ選択回路には第2バッファ〜第8バッファの出力が並列接続され、
第3レーン対応の出力データ選択回路には第6バッファ〜第12バッファの出力が並列接続され、
第4レーン対応の出力データ選択回路には第10バッファ〜第13バッファの出力が並列接続されることを特徴とする請求項2に記載のスキュー調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239928A JP4330146B2 (ja) | 2004-08-19 | 2004-08-19 | スキュー調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239928A JP4330146B2 (ja) | 2004-08-19 | 2004-08-19 | スキュー調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060507A true JP2006060507A (ja) | 2006-03-02 |
JP4330146B2 JP4330146B2 (ja) | 2009-09-16 |
Family
ID=36107625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239928A Expired - Fee Related JP4330146B2 (ja) | 2004-08-19 | 2004-08-19 | スキュー調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4330146B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
JP2008172657A (ja) * | 2007-01-15 | 2008-07-24 | Kawasaki Microelectronics Kk | 受信装置 |
JP2013161354A (ja) * | 2012-02-07 | 2013-08-19 | Hitachi Ltd | データ照合装置、照合方法及びそれを用いた安全保安システム |
US9654114B2 (en) | 2014-10-06 | 2017-05-16 | Socionext Inc. | Transmission circuit, integrated circuit, and parallel-to-serial conversion method |
-
2004
- 2004-08-19 JP JP2004239928A patent/JP4330146B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202281A (ja) * | 2005-01-10 | 2006-08-03 | Samsung Electronics Co Ltd | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
JP2008172657A (ja) * | 2007-01-15 | 2008-07-24 | Kawasaki Microelectronics Kk | 受信装置 |
JP2013161354A (ja) * | 2012-02-07 | 2013-08-19 | Hitachi Ltd | データ照合装置、照合方法及びそれを用いた安全保安システム |
US9654114B2 (en) | 2014-10-06 | 2017-05-16 | Socionext Inc. | Transmission circuit, integrated circuit, and parallel-to-serial conversion method |
Also Published As
Publication number | Publication date |
---|---|
JP4330146B2 (ja) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5577932B2 (ja) | 送信回路および通信システム | |
Ferretti et al. | Single-track asynchronous pipeline templates using 1-of-N encoding | |
US8234424B2 (en) | Efficient strip-down and re-alignment of ingressing physical layer/data layer packets in an aggregated PCI-express port having eight lanes | |
JP2013536628A (ja) | フレキシブルチャネル結合を有するスケーラブル相互接続モジュール | |
US7852685B2 (en) | Semiconductor memory device | |
JP4330146B2 (ja) | スキュー調整回路 | |
JP2009094891A (ja) | 半導体集積回路装置及びパターン検出方法 | |
US9928035B2 (en) | Multiply-and-accumulate unit in carry-save adder format and application in a feedback loop equalizer | |
CN111741235B (zh) | 基于fpga的多路视频切换方法 | |
US7752420B2 (en) | Configuration layout number controlled adjustable delaying of connection path changes among processors in array to reduce transition glitches | |
US6698001B2 (en) | Method for generating register transfer level code | |
US7463083B2 (en) | Noise reduction in digital systems when the noise is caused by simultaneously clocking data registers | |
US9954698B1 (en) | Efficient resource sharing in a data stream processing device | |
KR20040076977A (ko) | 클럭 트리 합성 장치 및 방법 | |
US8850256B2 (en) | Communication circuit and communication method | |
US6941418B1 (en) | Integrated circuit and method outputting data | |
Romoth et al. | Optimizing inter-FPGA communication by automatic channel adaptation | |
JP5444627B2 (ja) | シリアルデータ処理回路 | |
US8150949B2 (en) | Computing apparatus | |
CN101860359A (zh) | 时钟产生系统和时钟分频模块 | |
Howard et al. | Investigation and comparison of bus alternatives for asynchronous circuits | |
JPH056335A (ja) | 装置間インタフエース方式 | |
EP1308862A1 (en) | Optimization of the design of a synchronous digital circuit | |
US20130251007A1 (en) | Phase Alignment Between Phase-Skewed Clock Domains | |
JP2011004181A (ja) | パケット多重回路およびパケット多重方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |