JP2013161354A - データ照合装置、照合方法及びそれを用いた安全保安システム - Google Patents

データ照合装置、照合方法及びそれを用いた安全保安システム Download PDF

Info

Publication number
JP2013161354A
JP2013161354A JP2012024235A JP2012024235A JP2013161354A JP 2013161354 A JP2013161354 A JP 2013161354A JP 2012024235 A JP2012024235 A JP 2012024235A JP 2012024235 A JP2012024235 A JP 2012024235A JP 2013161354 A JP2013161354 A JP 2013161354A
Authority
JP
Japan
Prior art keywords
data
synchronization
signal
cpus
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012024235A
Other languages
English (en)
Other versions
JP2013161354A5 (ja
JP5925507B2 (ja
Inventor
Keiichi Katsuta
敬一 勝田
Keiji Maekawa
景示 前川
Naoki Shibata
直樹 柴田
Kenji Imamoto
健二 今本
Nobuyasu Kanekawa
信康 金川
Tei Watabe
渡部  悌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012024235A priority Critical patent/JP5925507B2/ja
Priority to CN201310043788.XA priority patent/CN103257647B/zh
Priority to EP13154229.2A priority patent/EP2626787B1/en
Priority to BR102013003024-4A priority patent/BR102013003024B1/pt
Publication of JP2013161354A publication Critical patent/JP2013161354A/ja
Publication of JP2013161354A5 publication Critical patent/JP2013161354A5/ja
Application granted granted Critical
Publication of JP5925507B2 publication Critical patent/JP5925507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】2個のCPUからの出力データの同期がずれた場合にも照合回路はデータを正確に照合する。
【解決手段】複数のデータ元A,Bから送出されるデータ1a,1bに基づいて同期信号3を生成する同期信号生成回路10と、同期信号3に基づいて同期調整信号5を生成する同期ずれ検知回路20と、同期調整信号5に基づいて照合タイミングを調整してデータ1a,1bを照合する同期調整照合回路30とを有し、2つのデータ元A,Bから送出される同期の取れていない可能性のあるデータ1a,1bを照合する。
【選択図】図1

Description

本発明は、データ照合装置、照合方法及びそれを用いた安全保安システムに関し、列車制御システム(ATP、ATC)や連動装置システムなどの鉄道信号システムに適用可能なデータ照合装置、照合方法及び安全保安システムに関する。
本技術分野の背景技術として、特開平5−120047(特許文献1)がある。この公報には、「コンピュータを用いた制御システムにおいて、高い信頼性と安全性を確保するための1つの方式として完全クロック同期形2重系システムがある」と記載されている。
特開平5−120047号公報
特許文献1には、高い安全性を要するコンピュータを用いた制御システムにおいて、2個のCPUと、それらから出力されるデータの一致・不一致を照合するフェールセーフな照合回路を用いてCPUのフォルトを検知する仕組みが記載されている。しかし、特許文献1の完全クロック同期形2重系回路は、2個のCPUから送出されるデータの同期がずれた場合にはデータを正確に照合することができない。
つまり、このような回路では、2個のCPUから出力されるデータの同期が完全には取れていない可能性のある場合、例えば、2個のCPUが独立したクロックで動作する場合やそもそも異型のCPUであるような場合、正確にCPUのフォルトを検知することが難しい。
そこで、本発明は、少なくとも2つのCPUから送出されるデータの同期ずれを検知し、照合タイミングを調整して前記データを照合することのできるデータ照合装置、照合方法及びそれを用いた安全保安システムを提供することを目的とする。
上記課題を解決するために、本発明のデータ照合装置は、複数のデータ元から送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整してデータを照合する同期調整照合回路とを有し、前記2つのデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とする。
また、本発明の安全保安システムは、複数のCPUとデータ照合装置とからなり、前記2つのCPUでは同じデータ処理を実行し、前記データ照合装置には前記CPUから送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整してデータを照合する同期調整照合回路とを実装し、前記2つのCPUから送出される同期の取れていない可能性のあるデータを照合することを特徴とする。
また、本発明のデータ照合方法は、複数のデータ元から送出されるデータに基づいて同期信号を生成し、前記同期信号に基づいて同期調整信号を生成し、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合し、前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とする。
本発明によれば、複数のデータ元から出力されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合することのできるデータ照合装置、照合方法及びそれを用いた安全保安システムを提供することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
図1は、本発明の実施例1のデータ照合装置の構成図の例である。 図2は、本発明の実施例2の安全保安システムの構成図の例である。 図3は、本発明の実施例3の装置内の故障の潜在化を防ぐことのできる安全保安システムの構成例である。 図4は、本発明の実施例3の装置内の故障の潜在化を防ぐことのできる安全保安システムにおける直交関数と照合結果信号の例を示す図である。
以下、本発明の実施の形態について図面を用いて説明する。
本実施例では、複数のデータ元から送出されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合することのできるデータ照合装置の例を説明する。
図1は、本発明の実施例1のデータ照合装置の構成図の例である。本実施例のデータ照合装置は、同期信号生成回路10、同期ずれ検知回路20、同期調整照合回路30から構成され、2つのデータ元から送出される同期の取れていない可能性のあるデータを照合する場合を想定する。
同期信号生成回路10は、データ元ごとに用意される同期トリガー検出部11と同期信号生成部12とから構成される。
同期トリガー検出部11は、各データ元から入力されるデータ1a、データ1bの中から、ある特定のビット列が入力された場合に、これを検知して同期信号生成部12へデータ元からある特定のビット列が入力されたことを伝達する。
特定のビットは、データ元から送出されるデータの伝送プロトコルに適したものであればどのようなものでもよく、例えば、調歩同期方式で使われるスタートビットや、イーサネット(登録商標)で使われるプリアンブルなどが考えられる。なお、トリガーを検出するためには十分周期の短いクロック信号が必要であるが、これについては、外部から入力される構成でもよいし、内部にクロックを持つ構成でもよい。
同期信号生成部12は、同期トリガー検出部11からデータ元からある特定のビット列が入力されたことを伝達された場合に同期信号3を生成し、この同期信号3を同期ずれ検知回路20へ伝達する。同期信号3は、同期ずれを観測できる信号であればどのようなものでもよく、例えば、M系列信号などが考えられる。
さらに、同期信号生成回路10は、同期信号3を比較するためや、照合タイミングを調整するために十分周期の短いクロック信号4を生成し、同期ずれ検知回路20、同期調整照合回路30に提供する。
同期ずれ検知回路20は、データ元ごとに用意される同期信号用シフトレジスタ21と、それらの同期信号3を比較する同期ずれ検知部22とから構成される。
同期信号用シフトレジスタ21は、データ元ごとに同期信号生成回路10から入力される同期信号3を格納する。
同期ずれ検知部22は、同期信号用シフトレジスタ21に格納された同期信号3を、その固有の性質に基づいて比較することでそれぞれのデータ元から送出されるデータ1a、データ1bの同期ずれを検知する。例えば、同期信号3が、周期が7である1001110のようなM系列信号の場合、同時に3ビットを比較することで同期ずれを検知することができる。一方が100の時、他方が001の場合は1ビット、011の場合は2ビット、111の場合は3ビットだけ同期がずれていると検知できる。
なお、周期が7である同期信号3では、7ビット以上のずれを検知することができない。従って、同期ずれを検知するデータ1a、データ1bの両者間で想定されうるビットずれを予め検討し、これに対して十分に長い周期の同期信号3を使用することが望ましい。また、同期信号用シフトレジスタ21についても、使用する同期信号3の性質を踏まえて、ビットずれを検知するのに十分に長い段数を備えることが望ましい。
このように検知したビットずれを同期調整信号5として同期調整照合回路30に伝達する。同期調整信号5は、ずれているビット数を識別できる信号であればどのようなものでもよく、例えば、ずれているビット数の分だけずらしたマルチプレクサ32の選択制御信号などが考えられる。
同期調整照合回路30は、データ元ごとに用意される照合用シフトレジスタ31とマルチプレクサ32と、各データ元からのデータ1a、データ1bを照合する排他的論理和回路33とから構成される。
照合用シフトレジスタ31は、データ元から入力されるデータ1a、データ1bを格納する。なお、4段のシフトレジスタでは4ビット以上のずれを調整することができない。従って、両者間で想定されうるビットずれを予め検討し、これに対して十分に長い段数の照合用シフトレジスタ31を備えることが望ましい。
マルチプレクサ32は、同期ずれ検知回路20から入力される同期調整信号5に基づいて、照合用シフトレジスタ31に格納されているデータを選択して出力し、排他的論理和回路33がそれらのデータ1a、データ1bを照合してデータ照合結果2を出力する。
このように、本発明のデータ照合装置によって、複数のデータ元から送出されるデータ1a、データ1bが完全には同期していない場合であっても、そのデータ1a、データ1bの同期ずれを検知し、照合タイミングを調整してデータ1a、データ1bを照合することが可能になる。
本実施例では、安全保安システムの複数のCPUに同じデータ処理を実行させ、そのCPUから送出されるデータの同期ずれを同期照合回路で検知し、照合タイミングを調整してデータを照合することのできる安全保安システムの例を説明する。
図2は、安全保安システムの2つのCPUとデータ照合装置で構成される本発明の安全保安システムの構成図の例である。本実施例の安全保安システムは、安全保安システムのCPU40、CPU41、データ照合装置42から構成される。なお、データ照合装置42は、実施例1で説明したデータ照合装置と同様の構成で、同期信号生成回路10、同期ずれ検知回路20、及び同期調整照合回路30から構成される。
この安全保安システムでは、まずCPU40とCPU41で、安全保安システムの同じデータ処理を実行させる。その処理結果として出力されるそれぞれのデータ1c、データ1dを、データ照合装置42の同期信号生成回路10と同期調整照合回路30に入力する。以後、実施例1と同様の動作で、CPU40とCPU41から出力される同期の取れていない可能性のあるデータ1cとデータ1dをデータ照合装置42で照合する。
この安全保安システムでは、CPUにフォルト(障害、問題)が発生してデータ処理に誤りが発生した場合など、データ照合の結果が不一致と判定された場合には、割込み処理によるCPUの停止、電源の切断処理、あるいは、外部インタフェースの遮断処理などを実施することによりシステムの安全性を確保することができる。
さらに、本実施例の安全保安システムでは、CPU40とCPU41を異なるクロックで動作させる構成にすることが可能で、その場合、同一クロックで動作させる場合よりも高い安全性が確保できる。
具体的には、CPU40とCPU41を同一クロックで動作させた場合、クロックにフォルトが発生し両方のCPUの処理が遅くなっても、出力データの同期が必ずしもずれるわけではないので、データを照合してもそのフォルトを検知できない可能性が残る。
これに対し、CPU40とCPU41を異なるクロックで動作させる場合、どちらか一方のクロックにフォルトが発生した時には、データ1cとデータ1dが想定の許容範囲以上にずれて、データ照合の結果が不一致と判定されるため、このフォルトを検知することができる。なお、両方のクロックが正常な時には、データ1cとデータ1dのビットずれは想定の許容範囲内に収まり、データ照合の結果は一致と判定される。
また、本実施例の安全保安システムは、異型のCPUでCPU40とCPU41を構成にすることが可能で、その場合、同一CPUで構成される場合よりも高い安全性が確保できる。
具体的には、同一CPUで構成される場合、CPUに系統的なフォルトが内在していた時に、両CPUとも同じように誤った処理を行って誤ったデータを出力するため、データ1cとデータ1dを照合してもそのフォルトを検知できない。これに対し、異型のCPUで構成される場合、両方のCPUに同じように誤った処理を行って誤ったデータを出力するようなフォルトが存在することは考えにくく、その可能性は極めて低い。
従って、系統的なフォルトによって一方のCPUが誤ったデータを出力した場合には、その出力データは他方のCPUからの出力データとは極めて高い確率で異なることが期待でき、この時、データ照合の結果は不一致と判定され、このフォルトを検知することができる。
このように、本発明の安全保安システムによって、複数のCPUに同じデータ処理を実行させ、それらのCPUから出力される同期の取れていない可能性のあるデータを、照合タイミングを調整してデータを照合することが可能になる。
さらに、本発明の安全保安システムを構成する2つのCPUを異なるクロックで動作させ、あるいは、異型のCPUで構成する場合には、1つのクロックで2つの同型CPUを動作させる構成の従来の安全保安システムに比べて高い安全性を確保することができる。
本実施例では、複数のCPUからの送出されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合するだけでなく、装置内の故障の潜在化を防ぐことのできるデータ照合装置を用いた安全保安システムの例を説明する。
本実施例の安全保安システムは、実施例2の安全保安システムの同期調整照合回路30のマルチプレクサ32と排他的論理和回路33との間に、直交波形生成回路34、直交波形生成回路35と排他的論理和回路36、排他的論理和回路37を追加することで、複数のCPUから送出されるデータ1c、データ1dが一致している場合に、信号のレベルが一定間隔で変化する固有の信号を出力することができ、データ照合装置42内の半導体素子の故障や配線の絶縁不良による混触などによってデータ照合結果2が長期にわたって「一致」を意味するように固定されるような故障が潜在化することを防ぐことのできる安全保安システムの例である。
図3は、本実施例の安全保安システムの同期調整照合回路30の構成図の例である。なお、前段の同期信号生成回路10、同期ずれ検知回路20の構成や動作は実施例1と同様である。
まず、直交波形生成回路34、直交波形生成回路35で、それぞれ相関を持たない直交波形を発生させる。次に、排他的論理和回路36、排他的論理和回路37でマルチプレクサ32が選択して出力した各データに発生させた直交波形を重畳させる。最後に、直交波形が重畳された各データを排他的論理和回路33で照合する。この結果、複数のデータ元から送出されたデータ1c、データ1dが一致している場合には、信号のレベルが一定間隔で変化する固有のデータ照合結果2が出力される。直交波形は、どのようなものでもよく、例えば、直交性質を持つ、三角関数、Walsh−Hadamal関数、M系列、Waveletなどの直交関数から生成することが考えられる。図4に、直交波形とデータ照合結果2の例を示す。
このように、本発明の安全保安システムによって、複数のCPUに同じデータ処理を実行させ、それらのCPUから出力される同期の取れていない可能性のあるデータを、照合タイミングを調整してデータを照合するだけでなく、「一致」を意味する状態で固定されるような故障が潜在化することを防ぐことが可能になる。
本実施例では、同期照合回路42の回路論理を、ハードウエア記述言語を用いて記述し、この論理をFPGA(Field Programmable Gate Array)に実装する。
半導体分野の技術革新は、鉄道などの分野で使用される安全保安システムの製品寿命に比べて速いため、安全保安システムに使われる電子回路は、電子部品の改廃に対応していかなければならない。もし、回路の中核となる部品が入手できなくなれば、新しい部品を使って再設計しなければならない。さらに、集積度の高い半導体では、完全互換部品が存在しない場合もあり、そのような場合には再設計するために非常に高いコストを要する。
これに対し、FPGAは、ハードウエア記述言語を用いて任意の論理回路を実装できる集積回路であり、一度、回路論理をハードウエア記述言語で記述しておけば、同じ回路論理を様々な種類のFPGAに実装することができる。
従って、本実施例の安全保安システムは、半導体技術の進化による電子部品の改廃に合わせて再設計する必要はなく、一度ハードウエア記述言語で記述した同期照合回路42の回路論理を、将来に渡ってその時に入手可能なFPGAに実装することで実現することができ、長期間低コストで製品ラインナップを維持できる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
例えば、データ元やクロックの一部または全部を、本発明のデータ照合装置や安全保安システムに含める構成も可能であるし、本発明の同期信号発生回路、同期ずれ検知回路、同期調整照合回路を個別のチップに実装する構成や、上記の構成要素の一部または全部を同一のチップに実装する構成も可能である。
1a データ
1b データ
1c データ
1d データ
2 データ照合結果
3 同期信号
4 クロック信号
5 同期調整信号
10 同期信号発生回路
11 同期トリガー検出部
12 同期信号生成部
20 同期ずれ検知回路
21 同期信号用シフトレジスタ
22 同期ずれ検知部
30 同期調整照合回路
31 照合用シフトレジスタ
32 マルチプレクサ
33 排他的論理和回路
34、35 直交波形生成回路
36、37 排他的論理和回路
40 CPU
41 CPU
42 データ照合装置
A データ元
B データ元

Claims (18)

  1. 複数のデータ元から送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合する同期調整照合回路とを有し、前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とするデータ照合装置。
  2. 請求項1に記載のデータ照合装置において、前記同期信号生成回路は、前記複数のデータ元からある特定のビット列が入力されたことを検知する前記複数のデータ元に対応する複数の同期トリガー検出部と、前記特定のビット列を検知したことをトリガーとして前記同期信号を生成する前記複数のデータ元に対応する複数の同期信号生成部とを有することを特徴とするデータ照合装置。
  3. 請求項1に記載のデータ照合装置において、前記同期ずれ検知回路は、前記同期信号生成回路から入力される前記同期信号を格納する前記複数のデータ元に対応する複数の同期信号用シフトレジスタと、格納された前記同期信号を該同期信号固有の性質に基づいて比較することで同期ずれを検知し前記同期調整信号を生成する同期ずれ検知部とを有することを特徴とするデータ照合装置。
  4. 請求項1に記載のデータ照合装置において、前記同期調整照合回路は、前記複数のデータ元から送出される前記データを格納する前記複数のデータ元に対応する複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択するマルチプレクサと、前記データを照合する排他的論理和回路とを有することを特徴とするデータ照合装置。
  5. 請求項4に記載のデータ照合装置において、前記同期調整照合回路は、前記複数のデータ元に対応する複数の直交波形生成回路と複数の排他的論理和回路とを有し、前記複数のデータ元から送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とするデータ照合装置。
  6. 複数のCPUとデータ照合装置とからなり、前記複数のCPUでは同じデータ処理を実行し、前記データ照合装置には前記複数のCPUから送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合する同期調整照合回路とを実装し、前記複数のCPUから送出される同期の取れていない可能性のあるデータを照合することを特徴とする安全保安システム。
  7. 請求項6に記載の安全保安システムにおいて、前記複数のCPUを異なるクロックで動作させ、前記複数のCPUから送出される前記データを前記データ照合装置に実装された同期調整照合回路で照合することによって、前記クロックのいずれかに障害が発生した場合に該障害を検出できることを特徴とする安全保安システム。
  8. 請求項6に記載の安全保安システムにおいて、前記複数のCPUは2つの異型のCPUであり、前記2つのCPUから送出される前記データを前記同期照合回路に実装された同期調整照合回路で照合することによって、どちらか一方のCPUに障害が内在している場合にも該障害を検出できることを特徴とする安全保安システム。
  9. 請求項6に記載の安全保安システムにおいて、前記同期信号生成回路は、前記複数のCPUからある特定のビット列が入力されたことを検知する前記複数のCPUに対応する複数の同期トリガー検出部と、前記特定のビット列を検知したことをトリガーとして前記同期信号を生成する前記複数のCPUに対応する複数の同期信号生成部とを有することを特徴とする安全保安システム。
  10. 請求項6に記載の安全保安システムにおいて、前記同期ずれ検知回路は、前記同期信号生成回路から入力される前記同期信号を格納する前記複数のCPUに対応する複数の同期信号用シフトレジスタと、格納された前記同期信号を該同期信号固有の性質に基づいて比較することで同期ずれを検知し前記同期調整信号を生成する同期ずれ検知部とを有することを特徴とする安全保安システム。
  11. 請求項6に記載の安全保安システムにおいて、前記同期調整照合回路は、前記CPUから送出される前記データを格納する前記複数のCPUに対応する複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択する前記複数のCPUに対応する複数のマルチプレクサと、前記データを照合する排他的論理和回路とを有することを特徴とする安全保安システム。
  12. 請求項11に記載の安全保安システムにおいて、前記同期調整照合回路は、前記データ元に対応する複数の直交波形生成回路と複数の排他的論理和回路とを有し、前記複数のCPUから送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とする安全保安システム。
  13. 請求項6に記載の安全保安システムにおいて、前記データ照合装置はFPGAに実装されることを特徴とする安全保安システム。
  14. 複数のデータ元から送出されるデータに基づいて同期信号を生成し、
    前記同期信号に基づいて同期調整信号を生成し、
    前記同期調整信号に基づいて照合タイミングを調整して前記データを照合し、
    前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とするデータ照合方法。
  15. 請求項14に記載のデータ照合方法において、
    前記データ元からある特定のビット列が入力されたことを検知し、
    前記特定のビット列を検知したことをトリガーとして前記同期信号を生成することを特徴とするデータ照合方法。
  16. 請求項14に記載のデータ照合方法において、
    前記同期信号を格納し、
    格納された前記同期信号を該同期信号の固有の性質に基づいて比較することで同期ずれを検知し前記同期調整信号を生成することを特徴とするデータ照合方法。
  17. 請求項14に記載のデータ照合方法において、
    前記データ元から送出される前記データを格納し、
    前記同期調整信号に基づいて出力するデータを選択し、
    前記データを照合することを特徴とするデータ照合方法。
  18. 請求項17に記載のデータ照合方法において、
    前記データ元から送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とするデータ照合方法。
JP2012024235A 2012-02-07 2012-02-07 データ照合装置、照合方法及びそれを用いた安全保安システム Expired - Fee Related JP5925507B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012024235A JP5925507B2 (ja) 2012-02-07 2012-02-07 データ照合装置、照合方法及びそれを用いた安全保安システム
CN201310043788.XA CN103257647B (zh) 2012-02-07 2013-02-04 数据对照装置、对照方法以及利用其的安全保安系统
EP13154229.2A EP2626787B1 (en) 2012-02-07 2013-02-06 Data comparison apparatus, data comparison method and safety system using the same
BR102013003024-4A BR102013003024B1 (pt) 2012-02-07 2013-02-07 aparelho de comparação de dados, sistema de segurança e método de comparação de dados

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024235A JP5925507B2 (ja) 2012-02-07 2012-02-07 データ照合装置、照合方法及びそれを用いた安全保安システム

Publications (3)

Publication Number Publication Date
JP2013161354A true JP2013161354A (ja) 2013-08-19
JP2013161354A5 JP2013161354A5 (ja) 2014-09-18
JP5925507B2 JP5925507B2 (ja) 2016-05-25

Family

ID=47740816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024235A Expired - Fee Related JP5925507B2 (ja) 2012-02-07 2012-02-07 データ照合装置、照合方法及びそれを用いた安全保安システム

Country Status (4)

Country Link
EP (1) EP2626787B1 (ja)
JP (1) JP5925507B2 (ja)
CN (1) CN103257647B (ja)
BR (1) BR102013003024B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017073254A1 (ja) * 2015-10-29 2017-05-04 株式会社京三製作所 適応データ出力装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6280359B2 (ja) * 2013-12-17 2018-02-14 株式会社東芝 プログラマブルコントローラ
CN107943629A (zh) * 2017-11-20 2018-04-20 英业达科技有限公司 计算机装置及其控制方法
CN108712242B (zh) * 2018-04-26 2020-10-30 烽火通信科技股份有限公司 分组设备内提升信令处理能力的系统及方法
CN110175091B (zh) * 2018-12-11 2023-06-23 中国航空工业集团公司西安航空计算技术研究所 一种Lockstep架构下的节点间信号同步方法、装置及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297588A (ja) * 1995-04-25 1996-11-12 Fujitsu Ltd 二重照合装置
JPH09288150A (ja) * 1996-04-24 1997-11-04 Hitachi Ltd 誤り検出方法,論理回路およびフォールトトレラントシステム
JP2002207607A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp フェールセーフコンピュータシステム
JP2006060507A (ja) * 2004-08-19 2006-03-02 Nec Engineering Ltd スキュー調整回路
JP2009094891A (ja) * 2007-10-10 2009-04-30 Toshiba Corp 半導体集積回路装置及びパターン検出方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696019A (en) * 1984-09-19 1987-09-22 United Technologies Corporation Multi-channel clock synchronizer
JP2561181B2 (ja) 1991-05-13 1996-12-04 財団法人鉄道総合技術研究所 クロック同期形2重系回路
EP0653708B1 (en) * 1993-10-15 2000-08-16 Hitachi, Ltd. Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it
JP2001197052A (ja) * 2000-01-13 2001-07-19 Nec Corp フレーム同期検出回路
DE102004038590A1 (de) * 2004-08-06 2006-03-16 Robert Bosch Gmbh Verfahren zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Zweirechnersystems sowie entsprechende Verzögerungseinheit
US8058916B2 (en) * 2010-04-15 2011-11-15 Xilinx, Inc. Lockstep synchronization and maintenance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297588A (ja) * 1995-04-25 1996-11-12 Fujitsu Ltd 二重照合装置
JPH09288150A (ja) * 1996-04-24 1997-11-04 Hitachi Ltd 誤り検出方法,論理回路およびフォールトトレラントシステム
JP2002207607A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp フェールセーフコンピュータシステム
JP2006060507A (ja) * 2004-08-19 2006-03-02 Nec Engineering Ltd スキュー調整回路
JP2009094891A (ja) * 2007-10-10 2009-04-30 Toshiba Corp 半導体集積回路装置及びパターン検出方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017073254A1 (ja) * 2015-10-29 2017-05-04 株式会社京三製作所 適応データ出力装置
JP2017081449A (ja) * 2015-10-29 2017-05-18 株式会社京三製作所 適応データ出力装置

Also Published As

Publication number Publication date
BR102013003024B1 (pt) 2020-12-08
CN103257647A (zh) 2013-08-21
BR102013003024A2 (pt) 2015-06-23
CN103257647B (zh) 2015-09-02
JP5925507B2 (ja) 2016-05-25
EP2626787B1 (en) 2014-09-03
EP2626787A1 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5925507B2 (ja) データ照合装置、照合方法及びそれを用いた安全保安システム
US7617409B2 (en) System for checking clock-signal correspondence
US11080158B2 (en) Microcontroller and method for modifying a transmission signal
US20100115322A1 (en) Synchronous operation of a system with asynchronous clock domains
US10248156B2 (en) Data processing device
US9594715B2 (en) Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections
EP3084648B1 (en) Storage element with monitoring circuit and corresponding method
JP2013161354A5 (ja)
US10401419B2 (en) Failure detection circuit, failure detection system and failure detection method
US9251379B2 (en) Clock signal synchronization and disturbance detector
US11138054B2 (en) Clock fractional divider module, image and/or video processing module, and apparatus
EP3761508A2 (en) Immediate fail detect clock domain crossing synchronizer
Azidehak et al. Resilient two dimensional redundancy based fault-tolerant controller array for modular multi-level converters
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock
US10444281B2 (en) Microcontroller and method for testing a microcontroller
US8335277B2 (en) Method and apparatus for checking asynchronous transmission of control signals
CN110175091B (zh) 一种Lockstep架构下的节点间信号同步方法、装置及电路
JP6109090B2 (ja) シリアル通信装置
JP5604799B2 (ja) フォールトトレラントコンピュータ
KR20200030981A (ko) 고장 감내 동작을 제공하기 위한 인터페이스 회로 및 그것을 포함하는 고장 감내 시스템
US8270557B2 (en) Integrated circuit and method for driving the same
JP6047349B2 (ja) 論理回路及び該論理回路を用いた制御装置
JP2018142816A (ja) PUF(Physically Unclonable Function)コード生成装置およびPUFコード認証システム
JPH04306917A (ja) クロック分配装置
Weigong et al. A novel time synchronization method for dynamic reconfigurable bus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees