JP2002207607A - フェールセーフコンピュータシステム - Google Patents
フェールセーフコンピュータシステムInfo
- Publication number
- JP2002207607A JP2002207607A JP2001004033A JP2001004033A JP2002207607A JP 2002207607 A JP2002207607 A JP 2002207607A JP 2001004033 A JP2001004033 A JP 2001004033A JP 2001004033 A JP2001004033 A JP 2001004033A JP 2002207607 A JP2002207607 A JP 2002207607A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- computer system
- result
- same
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 ハードウエアの同期に制約を受けずに故障を
監視することができ、その結果、高速な演算処理を行う
ことができるフェールセーフコンピュータシステムを得
る。 【解決手段】 ＲＯＭ／ＲＡＭ１に記憶されたプログラ
ムに基づいて演算処理し、その処理結果、処理番号およ
び世代番号をメモリ１１に書き込むＣＰＵ１２と、ＲＯ
Ｍ／ＲＡＭ２に記憶されたプログラムに基づいて演算処
理し、その処理結果、処理番号および世代番号をメモリ
１１に書き込むＣＰＵ１２とを備え、ＣＰＵ１２，１３
は、メモリ１１に同一の処理番号および世代番号を有す
る２つの処理結果が記憶された場合に、それら２つの処
理結果を読み出して比較照合するようにした。
監視することができ、その結果、高速な演算処理を行う
ことができるフェールセーフコンピュータシステムを得
る。 【解決手段】 ＲＯＭ／ＲＡＭ１に記憶されたプログラ
ムに基づいて演算処理し、その処理結果、処理番号およ
び世代番号をメモリ１１に書き込むＣＰＵ１２と、ＲＯ
Ｍ／ＲＡＭ２に記憶されたプログラムに基づいて演算処
理し、その処理結果、処理番号および世代番号をメモリ
１１に書き込むＣＰＵ１２とを備え、ＣＰＵ１２，１３
は、メモリ１１に同一の処理番号および世代番号を有す
る２つの処理結果が記憶された場合に、それら２つの処
理結果を読み出して比較照合するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、対をなす２つの
ＣＰＵを有し、並行して演算処理すると共に、それらの
処理結果を相互に比較することにより、信頼性の高い処
理結果を得るようにしたフェールセーフコンピュータシ
ステムに関するものである。
ＣＰＵを有し、並行して演算処理すると共に、それらの
処理結果を相互に比較することにより、信頼性の高い処
理結果を得るようにしたフェールセーフコンピュータシ
ステムに関するものである。
【０００２】
【従来の技術】図５は従来のフェールセーフコンピュー
タシステムを示す構成図であり、図において、１はプロ
グラムおよびデータを記憶したＲＯＭ／ＲＡＭ、２はＲ
ＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶
したＲＯＭ／ＲＡＭ、３，４はアドレスおよびデータ等
のバスである。５はＲＯＭ／ＲＡＭ１に記憶されたプロ
グラムに基づいて演算処理し、その処理結果をＲＯＭ／
ＲＡＭ１に書き込むＣＰＵ、６はＲＯＭ／ＲＡＭ２に記
憶されたプログラムに基づいて演算処理し、その処理結
果をＲＯＭ／ＲＡＭ２に書き込むＣＰＵ、７はＣＰＵ５
およびＣＰＵ６の２つの処理結果を比較照合する比較回
路である。
タシステムを示す構成図であり、図において、１はプロ
グラムおよびデータを記憶したＲＯＭ／ＲＡＭ、２はＲ
ＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶
したＲＯＭ／ＲＡＭ、３，４はアドレスおよびデータ等
のバスである。５はＲＯＭ／ＲＡＭ１に記憶されたプロ
グラムに基づいて演算処理し、その処理結果をＲＯＭ／
ＲＡＭ１に書き込むＣＰＵ、６はＲＯＭ／ＲＡＭ２に記
憶されたプログラムに基づいて演算処理し、その処理結
果をＲＯＭ／ＲＡＭ２に書き込むＣＰＵ、７はＣＰＵ５
およびＣＰＵ６の２つの処理結果を比較照合する比較回
路である。
【０００３】次に動作について説明する。図５は２つの
ＣＰＵ５，６を動作クロックレベルでバス同期させて動
作させ、各ＣＰＵ５，６のマシンサイクルでそれぞれの
ＣＰＵ５，６のバス入出力をハード的な比較回路７で常
時比較し、故障の監視を行うフェールセーフコンピュー
タシステムである。このようなコンピュータシステムに
おいて、ＣＰＵ５とＣＰＵ６は、動作クロックレベルで
完全に同期して演算処理を行っており、マシンサイクル
におけるバスデータを各サイクル毎に比較回路７で比較
照合することによって、健全性の診断を行っており、照
合結果が一致しなかった場合は、コンピュータシステム
を停止させることで安全性を実現している。なお、従来
の技術に近似した文献としては、特開平５−１８９３２
５号公報に示されたフェールセーフコンピュータシステ
ムがあり、その文献には、２つのＣＰＵをバス同期させ
て照合回路により比較照合するものについて開示してい
る。
ＣＰＵ５，６を動作クロックレベルでバス同期させて動
作させ、各ＣＰＵ５，６のマシンサイクルでそれぞれの
ＣＰＵ５，６のバス入出力をハード的な比較回路７で常
時比較し、故障の監視を行うフェールセーフコンピュー
タシステムである。このようなコンピュータシステムに
おいて、ＣＰＵ５とＣＰＵ６は、動作クロックレベルで
完全に同期して演算処理を行っており、マシンサイクル
におけるバスデータを各サイクル毎に比較回路７で比較
照合することによって、健全性の診断を行っており、照
合結果が一致しなかった場合は、コンピュータシステム
を停止させることで安全性を実現している。なお、従来
の技術に近似した文献としては、特開平５−１８９３２
５号公報に示されたフェールセーフコンピュータシステ
ムがあり、その文献には、２つのＣＰＵをバス同期させ
て照合回路により比較照合するものについて開示してい
る。
【０００４】
【発明が解決しようとする課題】従来のフェールセーフ
コンピュータシステムは以上のように構成されているの
で、２つのＣＰＵ５，６を完全に動作クロックに同期さ
せて動作させた上で、その動作クロックに同期して比較
回路７を動作させる必要があった。このため、高速な演
算処理を実現するために、高速なＣＰＵ５，６を用い
て、バス３，４のビット数を多くしたり、動作クロック
の周波数を高くしようとすると、動作クロックやバス
３，４のデータの乱れによって、２つのＣＰＵ５，６と
比較回路７の同期をとることが困難となり、正常または
故障の監視が不能になり、その結果、高速な演算処理を
行うことができないなどの課題があった。
コンピュータシステムは以上のように構成されているの
で、２つのＣＰＵ５，６を完全に動作クロックに同期さ
せて動作させた上で、その動作クロックに同期して比較
回路７を動作させる必要があった。このため、高速な演
算処理を実現するために、高速なＣＰＵ５，６を用い
て、バス３，４のビット数を多くしたり、動作クロック
の周波数を高くしようとすると、動作クロックやバス
３，４のデータの乱れによって、２つのＣＰＵ５，６と
比較回路７の同期をとることが困難となり、正常または
故障の監視が不能になり、その結果、高速な演算処理を
行うことができないなどの課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、ハードウエアの同期に制約を受け
ずに故障を監視することができ、その結果、高速な演算
処理を行うことができるフェールセーフコンピュータシ
ステムを得ることを目的とする。
めになされたもので、ハードウエアの同期に制約を受け
ずに故障を監視することができ、その結果、高速な演算
処理を行うことができるフェールセーフコンピュータシ
ステムを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るフェール
セーフコンピュータシステムは、第１の記憶手段に記憶
された処理内容に基づいて演算処理し、その処理結果を
第１の記憶手段に書き込むと共に、その処理結果および
その処理内容に応じた照合識別子を第３の記憶手段に書
き込む第１の中央処理装置と、第２の記憶手段に記憶さ
れた処理内容に基づいて演算処理し、その処理結果を第
２の記憶手段に書き込むと共に、その処理結果およびそ
の処理内容に応じた照合識別子を第３の記憶手段に書き
込む第２の中央処理装置とを備え、第１および第２の中
央処理装置は、第３の記憶手段に同一照合識別子を有す
る２つの処理結果が記憶された場合に、それら２つの処
理結果を読み出して比較照合するものである。
セーフコンピュータシステムは、第１の記憶手段に記憶
された処理内容に基づいて演算処理し、その処理結果を
第１の記憶手段に書き込むと共に、その処理結果および
その処理内容に応じた照合識別子を第３の記憶手段に書
き込む第１の中央処理装置と、第２の記憶手段に記憶さ
れた処理内容に基づいて演算処理し、その処理結果を第
２の記憶手段に書き込むと共に、その処理結果およびそ
の処理内容に応じた照合識別子を第３の記憶手段に書き
込む第２の中央処理装置とを備え、第１および第２の中
央処理装置は、第３の記憶手段に同一照合識別子を有す
る２つの処理結果が記憶された場合に、それら２つの処
理結果を読み出して比較照合するものである。
【０００７】この発明に係るフェールセーフコンピュー
タシステムは、第１および第２の中央処理装置が、互い
に異なる周波数の動作クロックに同期して動作するよう
にしたものである。
タシステムは、第１および第２の中央処理装置が、互い
に異なる周波数の動作クロックに同期して動作するよう
にしたものである。
【０００８】この発明に係るフェールセーフコンピュー
タシステムは、第１および第２の中央処理装置が、互い
に異なる機種から構成され、第１および第２の記憶手段
は、互いに同一の処理内容を異なる処理命令で記憶する
ようにしたものである。
タシステムは、第１および第２の中央処理装置が、互い
に異なる機種から構成され、第１および第２の記憶手段
は、互いに同一の処理内容を異なる処理命令で記憶する
ようにしたものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるフ
ェールセーフコンピュータシステムを示す構成図であ
り、図において、１はプログラムおよびデータを記憶し
たＲＯＭ／ＲＡＭ（第１の記憶手段）、２はＲＯＭ／Ｒ
ＡＭ１と同一のプログラムおよびデータを記憶したＲＯ
Ｍ／ＲＡＭ（第２の記憶手段）、３，４はアドレスおよ
びデータ等のバスである。１１は処理結果を記憶するメ
モリ（第３の記憶手段）、１２はＲＯＭ／ＲＡＭ１に記
憶されたプログラムに基づいて演算処理し、その処理結
果をＲＯＭ／ＲＡＭ１に書き込むと共に、その処理結果
およびその処理内容に応じた処理番号および世代番号を
メモリ１１に書き込むＣＰＵ（第１の中央処理装置）、
１３はＲＯＭ／ＲＡＭ２のプログラムに基づいて演算処
理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むと共
に、その処理結果およびその処理内容に応じた処理番号
および世代番号をメモリ１１に書き込むＣＰＵ（第２の
中央処理装置）である。また、ＣＰＵ１２，１３は、メ
モリ１１に同一の処理番号および世代番号を有する２つ
の処理結果が記憶された場合に、それら２つの処理結果
を読み出して比較照合して、正常または故障を監視する
ものである。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるフ
ェールセーフコンピュータシステムを示す構成図であ
り、図において、１はプログラムおよびデータを記憶し
たＲＯＭ／ＲＡＭ（第１の記憶手段）、２はＲＯＭ／Ｒ
ＡＭ１と同一のプログラムおよびデータを記憶したＲＯ
Ｍ／ＲＡＭ（第２の記憶手段）、３，４はアドレスおよ
びデータ等のバスである。１１は処理結果を記憶するメ
モリ（第３の記憶手段）、１２はＲＯＭ／ＲＡＭ１に記
憶されたプログラムに基づいて演算処理し、その処理結
果をＲＯＭ／ＲＡＭ１に書き込むと共に、その処理結果
およびその処理内容に応じた処理番号および世代番号を
メモリ１１に書き込むＣＰＵ（第１の中央処理装置）、
１３はＲＯＭ／ＲＡＭ２のプログラムに基づいて演算処
理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むと共
に、その処理結果およびその処理内容に応じた処理番号
および世代番号をメモリ１１に書き込むＣＰＵ（第２の
中央処理装置）である。また、ＣＰＵ１２，１３は、メ
モリ１１に同一の処理番号および世代番号を有する２つ
の処理結果が記憶された場合に、それら２つの処理結果
を読み出して比較照合して、正常または故障を監視する
ものである。
【００１０】次に動作について説明する。図２は２つの
ＣＰＵで実行される処理内容を示すフローチャート、図
３はメモリに書き込まれるデータを示す概念図、図４は
２つのＣＰＵで実行される照合処理の詳細を示すフロー
チャートであり、これら図２から図４と上記図１を参照
しながら説明する。図１において、ＣＰＵ１２は、ＲＯ
Ｍ／ＲＡＭ１に記憶されたプログラムを所定の単位でバ
ス３を通じて読み出し、その読み出したプログラムに基
づいて演算処理し、その処理結果をバス３を通じてＲＯ
Ｍ／ＲＡＭ１に書き込むと共に、メモリ１１に書き込む
（ステップＳＴ１）。また、ＣＰＵ１３もＣＰＵ１２と
並行して演算処理しており、ＲＯＭ／ＲＡＭ２に記憶さ
れたプログラムを所定の単位でバス４を通じて読み出
し、その読み出したプログラムに基づいて演算処理し、
その処理結果をバス４を通じてＲＯＭ／ＲＡＭ２に書き
込むと共に、メモリ１１に書き込む（ステップＳＴ
１）。その後、ＣＰＵ１２，１３はともに、メモリ１１
からそれら２つの処理結果を読み出して照合処理する
（ステップＳＴ２）。ここでＣＰＵ１２，１３は伴に、
２つの処理結果が同一であり正常であると判定した場合
には、次の演算処理を行い（ステップＳＴ３）、また、
少なくともどちらか一方のＣＰＵ１２，１３が２つの処
理結果に不一致があり故障であると判定した場合には、
プログラム処理を停止する（ステップＳＴＺ）。以下、
ステップＳＴ３からステップＳＴＮ＋１まで、プログラ
ムを所定の単位で演算処理し、その処理結果の一致また
は不一致を判定して、正常であると判定した場合には、
ステップＳＴ１に戻り、同様の演算処理を繰返すことに
よって、コンピュータシステムの機能を実現することが
できる。
ＣＰＵで実行される処理内容を示すフローチャート、図
３はメモリに書き込まれるデータを示す概念図、図４は
２つのＣＰＵで実行される照合処理の詳細を示すフロー
チャートであり、これら図２から図４と上記図１を参照
しながら説明する。図１において、ＣＰＵ１２は、ＲＯ
Ｍ／ＲＡＭ１に記憶されたプログラムを所定の単位でバ
ス３を通じて読み出し、その読み出したプログラムに基
づいて演算処理し、その処理結果をバス３を通じてＲＯ
Ｍ／ＲＡＭ１に書き込むと共に、メモリ１１に書き込む
（ステップＳＴ１）。また、ＣＰＵ１３もＣＰＵ１２と
並行して演算処理しており、ＲＯＭ／ＲＡＭ２に記憶さ
れたプログラムを所定の単位でバス４を通じて読み出
し、その読み出したプログラムに基づいて演算処理し、
その処理結果をバス４を通じてＲＯＭ／ＲＡＭ２に書き
込むと共に、メモリ１１に書き込む（ステップＳＴ
１）。その後、ＣＰＵ１２，１３はともに、メモリ１１
からそれら２つの処理結果を読み出して照合処理する
（ステップＳＴ２）。ここでＣＰＵ１２，１３は伴に、
２つの処理結果が同一であり正常であると判定した場合
には、次の演算処理を行い（ステップＳＴ３）、また、
少なくともどちらか一方のＣＰＵ１２，１３が２つの処
理結果に不一致があり故障であると判定した場合には、
プログラム処理を停止する（ステップＳＴＺ）。以下、
ステップＳＴ３からステップＳＴＮ＋１まで、プログラ
ムを所定の単位で演算処理し、その処理結果の一致また
は不一致を判定して、正常であると判定した場合には、
ステップＳＴ１に戻り、同様の演算処理を繰返すことに
よって、コンピュータシステムの機能を実現することが
できる。
【００１１】図３はこの時にメモリ１１に書き込まれる
処理番号、世代番号、および処理結果のデータの概念を
示したものである。図３において、上側はＣＰＵ１２の
演算処理（ステップＳＴ１）によって書き込まれた処理
番号、世代番号、および処理結果のブロック、下側はＣ
ＰＵ１３の演算処理（ステップＳＴ１）によって書き込
まれた処理番号、世代番号、および処理結果のブロック
である。このように、ＣＰＵ１２，１３は、プログラム
を所定の単位で演算処理する毎に、メモリ１１にブロッ
ク毎に処理番号、世代番号、および処理結果を書き込
む。ここで、処理番号とは、プログラムの所定の単位毎
に付された固有番号である。また、世代番号とは、図２
に示したフローチャートにおけるステップＳＴ１からス
テップＳＴＮ＋１までの一連の繰り返し回数に相当する
ものであり、繰り返し回数が増加する毎に世代番号が増
加するものである。さらに、処理結果とは、ＣＰＵ１
２，１３により、プログラムを所定の単位で演算処理し
た場合における結果のデータである。
処理番号、世代番号、および処理結果のデータの概念を
示したものである。図３において、上側はＣＰＵ１２の
演算処理（ステップＳＴ１）によって書き込まれた処理
番号、世代番号、および処理結果のブロック、下側はＣ
ＰＵ１３の演算処理（ステップＳＴ１）によって書き込
まれた処理番号、世代番号、および処理結果のブロック
である。このように、ＣＰＵ１２，１３は、プログラム
を所定の単位で演算処理する毎に、メモリ１１にブロッ
ク毎に処理番号、世代番号、および処理結果を書き込
む。ここで、処理番号とは、プログラムの所定の単位毎
に付された固有番号である。また、世代番号とは、図２
に示したフローチャートにおけるステップＳＴ１からス
テップＳＴＮ＋１までの一連の繰り返し回数に相当する
ものであり、繰り返し回数が増加する毎に世代番号が増
加するものである。さらに、処理結果とは、ＣＰＵ１
２，１３により、プログラムを所定の単位で演算処理し
た場合における結果のデータである。
【００１２】図４は２つのＣＰＵ１２，１３によるメモ
リ１１への処理番号、世代番号、および処理結果の書き
込み処理、およびそれら処理番号、世代番号、および処
理結果の照合処理の詳細を示したものである。図におい
て、ＣＰＵ１２は、処理結果と共にその処理番号をメモ
リ１１に図３のように書き込む（ステップＳＴ１１）。
次に、ＣＰＵ１２は、１つ増加させた世代番号をメモリ
１１に図３のように書き込む（ステップＳＴ１２）。次
に、ＣＰＵ１２は、自らが書込んだ世代番号とＣＰＵ１
３が書込んだ世代番号とをメモリ１１から読み出し（ス
テップＳＴ２１）、比較を行う（ステップＳＴ２２）。
ここで、比較が一致した場合、次のステップＳＴ２３に
進み、比較が不一致である場合には、ステップＳＴ１２
に戻る。同様に、ＣＰＵ１３は、処理結果と共にその処
理番号をメモリ１１に図３のように書き込み（ステップ
ＳＴ１１）、１つ増加させた世代番号をメモリ１１に図
３のように書き込む（ステップＳＴ１２）。次に、ＣＰ
Ｕ１３は、自らが書込んだ世代番号とＣＰＵ１２が書込
んだ世代番号とをメモリ１１から読み出し（ステップＳ
Ｔ２１）、比較を行う（ステップＳＴ２２）。比較が一
致した場合、次のステップＳＴ２３に進み、比較が不一
致である場合には、ステップＳＴ１２に戻る。この結
果、ステップＳＴ２２において、ＣＰＵ１２とＣＰＵ１
３の演算処理の待ち合わせが行われる。次に、ＣＰＵ１
２，１３は、両者が書き込んだ処理番号をメモリ１１か
ら読み出し（ステップＳＴ２３）、比較を行う（ステッ
プＳＴ２４）。比較が一致した場合、ステップＳＴ２５
へ進む。不一致である場合には、ステップＳＴＺへ進
み、プログラム処理を停止する。最後に、ＣＰＵ１２，
１３は、両者が書き込んだ処理結果をメモリ１１から読
み出し（ステップＳＴ２５）、比較を行う（ステップＳ
Ｔ２６）。比較が一致した場合、比較処理が終了する。
不一致である場合には、ステップＳＴＺへ進み、プログ
ラム処理を停止する。
リ１１への処理番号、世代番号、および処理結果の書き
込み処理、およびそれら処理番号、世代番号、および処
理結果の照合処理の詳細を示したものである。図におい
て、ＣＰＵ１２は、処理結果と共にその処理番号をメモ
リ１１に図３のように書き込む（ステップＳＴ１１）。
次に、ＣＰＵ１２は、１つ増加させた世代番号をメモリ
１１に図３のように書き込む（ステップＳＴ１２）。次
に、ＣＰＵ１２は、自らが書込んだ世代番号とＣＰＵ１
３が書込んだ世代番号とをメモリ１１から読み出し（ス
テップＳＴ２１）、比較を行う（ステップＳＴ２２）。
ここで、比較が一致した場合、次のステップＳＴ２３に
進み、比較が不一致である場合には、ステップＳＴ１２
に戻る。同様に、ＣＰＵ１３は、処理結果と共にその処
理番号をメモリ１１に図３のように書き込み（ステップ
ＳＴ１１）、１つ増加させた世代番号をメモリ１１に図
３のように書き込む（ステップＳＴ１２）。次に、ＣＰ
Ｕ１３は、自らが書込んだ世代番号とＣＰＵ１２が書込
んだ世代番号とをメモリ１１から読み出し（ステップＳ
Ｔ２１）、比較を行う（ステップＳＴ２２）。比較が一
致した場合、次のステップＳＴ２３に進み、比較が不一
致である場合には、ステップＳＴ１２に戻る。この結
果、ステップＳＴ２２において、ＣＰＵ１２とＣＰＵ１
３の演算処理の待ち合わせが行われる。次に、ＣＰＵ１
２，１３は、両者が書き込んだ処理番号をメモリ１１か
ら読み出し（ステップＳＴ２３）、比較を行う（ステッ
プＳＴ２４）。比較が一致した場合、ステップＳＴ２５
へ進む。不一致である場合には、ステップＳＴＺへ進
み、プログラム処理を停止する。最後に、ＣＰＵ１２，
１３は、両者が書き込んだ処理結果をメモリ１１から読
み出し（ステップＳＴ２５）、比較を行う（ステップＳ
Ｔ２６）。比較が一致した場合、比較処理が終了する。
不一致である場合には、ステップＳＴＺへ進み、プログ
ラム処理を停止する。
【００１３】なお、図４に示したフローチャートにおい
て、ステップＳＴ２２で不一致であった場合には、ステ
ップＳＴ２１に戻るようにしても良く、同様な効果が得
られる。
て、ステップＳＴ２２で不一致であった場合には、ステ
ップＳＴ２１に戻るようにしても良く、同様な効果が得
られる。
【００１４】また、演算処理に付せられた固有番号を処
理番号としてメモリ１１に書き込むようにしたが、予め
演算処理毎に固有の世代番号を設けることによって、図
４のフローチャートにおけるステップＳＴ２３、ステッ
プＳＴ２４の処理を省略するようにしても良い。
理番号としてメモリ１１に書き込むようにしたが、予め
演算処理毎に固有の世代番号を設けることによって、図
４のフローチャートにおけるステップＳＴ２３、ステッ
プＳＴ２４の処理を省略するようにしても良い。
【００１５】さらに、図４に示したフローチャートにお
いて、ステップＳＴ２２からステップＳＴ１２へ戻る回
数に上限値を設け、その上限値を超えた場合にはプログ
ラム処理を停止するようにしても良く、これによって、
ＣＰＵ１２またはＣＰＵ１３の過度な待ち時間や演算処
理の遅れを検出することもできる。
いて、ステップＳＴ２２からステップＳＴ１２へ戻る回
数に上限値を設け、その上限値を超えた場合にはプログ
ラム処理を停止するようにしても良く、これによって、
ＣＰＵ１２またはＣＰＵ１３の過度な待ち時間や演算処
理の遅れを検出することもできる。
【００１６】さらに、ＣＰＵ１２，１３を互いに異なる
周波数の動作クロックに同期して動作させ、ＣＰＵ１
２，１３の演算処理の進み具合を異なるようにしても良
い。これによって、ＣＰＵ１２，１３が同一の動作クロ
ックに同期して動作する場合には、同一の演算処理の時
点でノイズが加わり、同じ演算誤りをして、誤った２つ
の処理結果の比較照合において正常と判定してしまうこ
とも考えられるが、ＣＰＵ１２，１３が互いに異なる周
波数の動作クロックに同期して動作するので、演算処理
の進み具合が異なり、同時に同一のノイズが加わって
も、同じ演算誤りをすることなく、その演算誤りを比較
照合において故障と判定することができ、フェールセー
フコンピュータシステムの信頼性を高めることができ
る。
周波数の動作クロックに同期して動作させ、ＣＰＵ１
２，１３の演算処理の進み具合を異なるようにしても良
い。これによって、ＣＰＵ１２，１３が同一の動作クロ
ックに同期して動作する場合には、同一の演算処理の時
点でノイズが加わり、同じ演算誤りをして、誤った２つ
の処理結果の比較照合において正常と判定してしまうこ
とも考えられるが、ＣＰＵ１２，１３が互いに異なる周
波数の動作クロックに同期して動作するので、演算処理
の進み具合が異なり、同時に同一のノイズが加わって
も、同じ演算誤りをすることなく、その演算誤りを比較
照合において故障と判定することができ、フェールセー
フコンピュータシステムの信頼性を高めることができ
る。
【００１７】さらに、ＣＰＵ１２，１３に互いに異なる
機種を用い、ＲＯＭ／ＲＡＭ１，２に互いに同一の処理
内容を異なるＣＰＵ命令処理（処理命令）で記憶させ、
それらＣＰＵ命令処理でＣＰＵ１２，１３を実行させる
ようにしても良い。これによって、ＣＰＵ１２，１３が
同一のＣＰＵ命令処理で動作する場合には、同時に同一
のノイズが加わり、同じ演算誤りをして、誤った２つの
処理結果の比較照合において正常と判定してしまうこと
も考えられるが、ＣＰＵ１２，１３が互いに異なるＣＰ
Ｕ命令処理で動作するので、同時に同一のノイズが加わ
っても、同じ演算誤りをすることなく、その演算誤りを
比較照合において故障と判定することができ、フェール
セーフコンピュータシステムの信頼性を高めることがで
きる。
機種を用い、ＲＯＭ／ＲＡＭ１，２に互いに同一の処理
内容を異なるＣＰＵ命令処理（処理命令）で記憶させ、
それらＣＰＵ命令処理でＣＰＵ１２，１３を実行させる
ようにしても良い。これによって、ＣＰＵ１２，１３が
同一のＣＰＵ命令処理で動作する場合には、同時に同一
のノイズが加わり、同じ演算誤りをして、誤った２つの
処理結果の比較照合において正常と判定してしまうこと
も考えられるが、ＣＰＵ１２，１３が互いに異なるＣＰ
Ｕ命令処理で動作するので、同時に同一のノイズが加わ
っても、同じ演算誤りをすることなく、その演算誤りを
比較照合において故障と判定することができ、フェール
セーフコンピュータシステムの信頼性を高めることがで
きる。
【００１８】さらに、プログラムをオペレーティングシ
ステムの基で動作させ、時分割で複数のプログラムを動
作させ、それぞれのプログラムにおいて図２に示した演
算処理を行うようにしても良い。これによって、図２の
フローチャートにおいて、分岐処理等を含むより複雑な
演算処理をＣＰＵ１２，１３に行わせると共に、ＣＰＵ
１２，１３の演算処理の結果を正しく比較することがで
きる。
ステムの基で動作させ、時分割で複数のプログラムを動
作させ、それぞれのプログラムにおいて図２に示した演
算処理を行うようにしても良い。これによって、図２の
フローチャートにおいて、分岐処理等を含むより複雑な
演算処理をＣＰＵ１２，１３に行わせると共に、ＣＰＵ
１２，１３の演算処理の結果を正しく比較することがで
きる。
【００１９】以上のように、この実施の形態１によれ
ば、ＣＰＵ１２，１３からの処理結果がメモリ１１に記
憶されるまで待ってから、それらＣＰＵ１２，１３の双
方において２つの処理結果を比較照合することができ、
高速に動作するＣＰＵ１２，１３を用いた場合でも、そ
れらハードウエアの同期に制約を受けずに故障を監視す
ることができ、その結果、高速な演算処理を行うことが
できる。
ば、ＣＰＵ１２，１３からの処理結果がメモリ１１に記
憶されるまで待ってから、それらＣＰＵ１２，１３の双
方において２つの処理結果を比較照合することができ、
高速に動作するＣＰＵ１２，１３を用いた場合でも、そ
れらハードウエアの同期に制約を受けずに故障を監視す
ることができ、その結果、高速な演算処理を行うことが
できる。
【００２０】
【発明の効果】以上のように、この発明によれば、第１
の記憶手段に記憶された処理内容に基づいて演算処理
し、その処理結果を第１の記憶手段に書き込むと共に、
その処理結果およびその処理内容に応じた照合識別子を
第３の記憶手段に書き込む第１の中央処理装置と、第２
の記憶手段に記憶された処理内容に基づいて演算処理
し、その処理結果を第２の記憶手段に書き込むと共に、
その処理結果およびその処理内容に応じた照合識別子を
第３の記憶手段に書き込む第２の中央処理装置とを備
え、第１および第２の中央処理装置は、第３の記憶手段
に同一照合識別子を有する２つの処理結果が記憶された
場合に、それら２つの処理結果を読み出して比較照合す
るように構成したので、第１および第２の中央処理装置
からの処理結果が第３の記憶手段に記憶されるまで待っ
てから、それら第１および第２の中央処理装置の双方に
おいて２つの処理結果を比較照合することができ、高速
に動作する第１および第２の中央処理装置を用いた場合
でも、それらハードウエアの同期に制約を受けずに故障
を監視することができ、その結果、高速な演算処理を行
うことができる効果がある。
の記憶手段に記憶された処理内容に基づいて演算処理
し、その処理結果を第１の記憶手段に書き込むと共に、
その処理結果およびその処理内容に応じた照合識別子を
第３の記憶手段に書き込む第１の中央処理装置と、第２
の記憶手段に記憶された処理内容に基づいて演算処理
し、その処理結果を第２の記憶手段に書き込むと共に、
その処理結果およびその処理内容に応じた照合識別子を
第３の記憶手段に書き込む第２の中央処理装置とを備
え、第１および第２の中央処理装置は、第３の記憶手段
に同一照合識別子を有する２つの処理結果が記憶された
場合に、それら２つの処理結果を読み出して比較照合す
るように構成したので、第１および第２の中央処理装置
からの処理結果が第３の記憶手段に記憶されるまで待っ
てから、それら第１および第２の中央処理装置の双方に
おいて２つの処理結果を比較照合することができ、高速
に動作する第１および第２の中央処理装置を用いた場合
でも、それらハードウエアの同期に制約を受けずに故障
を監視することができ、その結果、高速な演算処理を行
うことができる効果がある。
【００２１】また、この発明によれば、第１および第２
の中央処理装置が、互いに異なる周波数の動作クロック
に同期して動作するように構成したので、第１および第
２の中央処理装置が同一の動作クロックに同期して動作
する場合には、同時に同一のノイズが加わり、同じ演算
誤りをして、誤った２つの処理結果の比較照合において
正常と判定してしまうことも考えられるが、第１および
第２の中央処理装置が互いに異なる周波数の動作クロッ
クに同期して動作するので、同時に同一のノイズが加わ
っても、同じ演算誤りをすることなく、その演算誤りを
比較照合において故障と判定することができ、フェール
セーフコンピュータシステムの信頼性を高めることがで
きる効果がある。
の中央処理装置が、互いに異なる周波数の動作クロック
に同期して動作するように構成したので、第１および第
２の中央処理装置が同一の動作クロックに同期して動作
する場合には、同時に同一のノイズが加わり、同じ演算
誤りをして、誤った２つの処理結果の比較照合において
正常と判定してしまうことも考えられるが、第１および
第２の中央処理装置が互いに異なる周波数の動作クロッ
クに同期して動作するので、同時に同一のノイズが加わ
っても、同じ演算誤りをすることなく、その演算誤りを
比較照合において故障と判定することができ、フェール
セーフコンピュータシステムの信頼性を高めることがで
きる効果がある。
【００２２】さらに、この発明によれば、第１および第
２の中央処理装置が、互いに異なる機種から構成され、
第１および第２の記憶手段は、互いに同一の処理内容を
異なる処理命令で記憶するように構成したので、第１お
よび第２の中央処理装置が同一の処理命令で動作する場
合には、同時に同一のノイズが加わり、同じ演算誤りを
して、誤った２つの処理結果の比較照合において正常と
判定してしまうことも考えられるが、第１および第２の
中央処理装置が互いに異なる処理命令で動作するので、
同時に同一のノイズが加わっても、同じ演算誤りをする
ことなく、その演算誤りを比較照合において故障と判定
することができ、フェールセーフコンピュータシステム
の信頼性を高めることができる効果がある。
２の中央処理装置が、互いに異なる機種から構成され、
第１および第２の記憶手段は、互いに同一の処理内容を
異なる処理命令で記憶するように構成したので、第１お
よび第２の中央処理装置が同一の処理命令で動作する場
合には、同時に同一のノイズが加わり、同じ演算誤りを
して、誤った２つの処理結果の比較照合において正常と
判定してしまうことも考えられるが、第１および第２の
中央処理装置が互いに異なる処理命令で動作するので、
同時に同一のノイズが加わっても、同じ演算誤りをする
ことなく、その演算誤りを比較照合において故障と判定
することができ、フェールセーフコンピュータシステム
の信頼性を高めることができる効果がある。
【図１】 この発明の実施の形態１によるフェールセー
フコンピュータシステムを示す構成図である。
フコンピュータシステムを示す構成図である。
【図２】 ２つのＣＰＵで実行される処理内容を示すフ
ローチャートである。
ローチャートである。
【図３】 メモリに書き込まれるデータを示す概念図で
ある。
ある。
【図４】 ２つのＣＰＵで実行される照合処理の詳細を
示すフローチャートである。
示すフローチャートである。
【図５】 従来のフェールセーフコンピュータシステム
を示す構成図である。
を示す構成図である。
１ ＲＯＭ／ＲＡＭ（第１の記憶手段）、２ ＲＯＭ／
ＲＡＭ（第２の記憶手段）、３，４ バス、１１ メモ
リ（第３の記憶手段）、１２ ＣＰＵ（第１の中央処理
装置）、１３ ＣＰＵ（第２の中央処理装置）。
ＲＡＭ（第２の記憶手段）、３，４ バス、１１ メモ
リ（第３の記憶手段）、１２ ＣＰＵ（第１の中央処理
装置）、１３ ＣＰＵ（第２の中央処理装置）。
Claims (3)
- 【請求項１】 処理内容を記憶した第１の記憶手段と、
上記第１の記憶手段と同一の処理内容を記憶した第２の
記憶手段と、処理結果を記憶する第３の記憶手段と、上
記第１の記憶手段に記憶された処理内容に基づいて演算
処理し、その処理結果をその第１の記憶手段に書き込む
と共に、その処理結果およびその処理内容に応じた照合
識別子を上記第３の記憶手段に書き込む第１の中央処理
装置と、上記第２の記憶手段に記憶された処理内容に基
づいて演算処理し、その処理結果をその第２の記憶手段
に書き込むと共に、その処理結果およびその処理内容に
応じた照合識別子を上記第３の記憶手段に書き込む第２
の中央処理装置とを備え、上記第１および第２の中央処
理装置は、上記第３の記憶手段に同一照合識別子を有す
る２つの処理結果が記憶された場合に、それら２つの処
理結果を読み出して比較照合することを特徴とするフェ
ールセーフコンピュータシステム。 - 【請求項２】 第１および第２の中央処理装置は、互い
に異なる周波数の動作クロックに同期して動作すること
を特徴とする請求項１記載のフェールセーフコンピュー
タシステム。 - 【請求項３】 第１および第２の中央処理装置は、互い
に異なる機種から構成され、第１および第２の記憶手段
は、互いに同一の処理内容を異なる処理命令で記憶した
ことを特徴とする請求項１記載のフェールセーフコンピ
ュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004033A JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004033A JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002207607A true JP2002207607A (ja) | 2002-07-26 |
| JP4137387B2 JP4137387B2 (ja) | 2008-08-20 |
Family
ID=18872275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004033A Expired - Fee Related JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4137387B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043230A (ja) * | 2010-08-19 | 2012-03-01 | Toshiba Corp | 冗長化制御システム、及びその演算データの伝送方法 |
| JP2013161354A (ja) * | 2012-02-07 | 2013-08-19 | Hitachi Ltd | データ照合装置、照合方法及びそれを用いた安全保安システム |
-
2001
- 2001-01-11 JP JP2001004033A patent/JP4137387B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043230A (ja) * | 2010-08-19 | 2012-03-01 | Toshiba Corp | 冗長化制御システム、及びその演算データの伝送方法 |
| CN102375409A (zh) * | 2010-08-19 | 2012-03-14 | 株式会社东芝 | 冗余化控制系统及其运算数据的传送方法 |
| JP2013161354A (ja) * | 2012-02-07 | 2013-08-19 | Hitachi Ltd | データ照合装置、照合方法及びそれを用いた安全保安システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4137387B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130119452A (ko) | 오류 허용 아키텍쳐를 갖는 마이크로프로세서 시스템 | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| AU2017313189B2 (en) | Method and apparatus for redundant data processing | |
| JPH07129426A (ja) | 障害処理方式 | |
| JP2007508626A (ja) | プロセッサユニットの少なくとも２つの駆動モード間での切替方法および装置 | |
| JP2010262432A (ja) | 安全制御装置 | |
| JP3821806B2 (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
| JP2002207607A (ja) | フェールセーフコンピュータシステム | |
| JP2011123756A (ja) | 安全制御装置、及びその安全制御プログラム | |
| JP2004234144A (ja) | プロセッサの動作比較装置および動作比較方法 | |
| CA2435001A1 (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
| JP3423732B2 (ja) | 情報処理装置及び情報処理装置における障害処理方法 | |
| EP3367242B1 (en) | Method of error detection in a microcontroller unit | |
| CN112424753B (zh) | 多核系统 | |
| JPH086800A (ja) | データ処理装置及びマイクロプロセッサ | |
| JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
| JPH06324900A (ja) | 計算機 | |
| JP2988518B2 (ja) | マルチプロセッサ制御方式 | |
| JP2002229811A (ja) | 論理分割システムの制御方法 | |
| JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
| JP3308813B2 (ja) | プログラマブルコントローラ | |
| JPH03129531A (ja) | 制御装置 | |
| JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
| JP4894391B2 (ja) | 制御装置 | |
| EP4427134A1 (en) | Data processing apparatus and method implementing a software lockstep |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |