JP4137387B2 - フェールセーフコンピュータシステム - Google Patents
フェールセーフコンピュータシステム Download PDFInfo
- Publication number
- JP4137387B2 JP4137387B2 JP2001004033A JP2001004033A JP4137387B2 JP 4137387 B2 JP4137387 B2 JP 4137387B2 JP 2001004033 A JP2001004033 A JP 2001004033A JP 2001004033 A JP2001004033 A JP 2001004033A JP 4137387 B2 JP4137387 B2 JP 4137387B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- storage means
- computer system
- fail
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、対をなす２つのＣＰＵを有し、並行して演算処理すると共に、それらの処理結果を相互に比較することにより、信頼性の高い処理結果を得るようにしたフェールセーフコンピュータシステムに関するものである。
【０００２】
【従来の技術】
図５は従来のフェールセーフコンピュータシステムを示す構成図であり、図において、１はプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ、２はＲＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ、３，４はアドレスおよびデータ等のバスである。
５はＲＯＭ／ＲＡＭ１に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ１に書き込むＣＰＵ、６はＲＯＭ／ＲＡＭ２に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むＣＰＵ、７はＣＰＵ５およびＣＰＵ６の２つの処理結果を比較照合する比較回路である。
【０００３】
次に動作について説明する。
図５は２つのＣＰＵ５，６を動作クロックレベルでバス同期させて動作させ、各ＣＰＵ５，６のマシンサイクルでそれぞれのＣＰＵ５，６のバス入出力をハード的な比較回路７で常時比較し、故障の監視を行うフェールセーフコンピュータシステムである。
このようなコンピュータシステムにおいて、ＣＰＵ５とＣＰＵ６は、動作クロックレベルで完全に同期して演算処理を行っており、マシンサイクルにおけるバスデータを各サイクル毎に比較回路７で比較照合することによって、健全性の診断を行っており、照合結果が一致しなかった場合は、コンピュータシステムを停止させることで安全性を実現している。
なお、従来の技術に近似した文献としては、特開平５−１８９３２５号公報に示されたフェールセーフコンピュータシステムがあり、その文献には、２つのＣＰＵをバス同期させて照合回路により比較照合するものについて開示している。
【０００４】
【発明が解決しようとする課題】
従来のフェールセーフコンピュータシステムは以上のように構成されているので、２つのＣＰＵ５，６を完全に動作クロックに同期させて動作させた上で、その動作クロックに同期して比較回路７を動作させる必要があった。
このため、高速な演算処理を実現するために、高速なＣＰＵ５，６を用いて、バス３，４のビット数を多くしたり、動作クロックの周波数を高くしようとすると、動作クロックやバス３，４のデータの乱れによって、２つのＣＰＵ５，６と比較回路７の同期をとることが困難となり、正常または故障の監視が不能になり、その結果、高速な演算処理を行うことができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、ハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができるフェールセーフコンピュータシステムを得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るフェールセーフコンピュータシステムは、第１の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を第１の記憶手段に書き込むと共に、その処理結果およびプログラムの所定の単位毎に付された処理番号と上記プログラムの繰り返し回数である世代番号を第３の記憶手段に書き込む第１の中央処理装置と、第２の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を第２の記憶手段に書き込むと共に、その処理結果および処理番号と世代番号を第３の記憶手段に書き込む第２の中央処理装置とを備え、第１および第２の中央処理装置は、第３の記憶手段に同一の処理番号と世代番号とを有する２つの処理結果が記憶されるまで待ち合わせを行った後に、それら２つの処理結果を読み出して比較照合するものである。
【０００７】
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置が、互いに異なる周波数の動作クロックに同期して動作するようにしたものである。
【０００８】
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置が、互いに異なる機種から構成され、第１および第２の記憶手段は、互いに同一の処理内容を異なる処理命令で記憶するようにしたものである。
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置は、処理番号と世代番号とが同一になるまでの待ち合わせにおいて、待ち合わせ処理回数に上限値を設け、上記待ち合わせ処理回数が上記上限値を超えた場合にプログラムを停止するものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるフェールセーフコンピュータシステムを示す構成図であり、図において、１はプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ（第１の記憶手段）、２はＲＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ（第２の記憶手段）、３，４はアドレスおよびデータ等のバスである。
１１は処理結果を記憶するメモリ（第３の記憶手段）、１２はＲＯＭ／ＲＡＭ１に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ１に書き込むと共に、その処理結果およびその処理内容に応じた処理番号および世代番号をメモリ１１に書き込むＣＰＵ（第１の中央処理装置）、１３はＲＯＭ／ＲＡＭ２のプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むと共に、その処理結果およびその処理内容に応じた処理番号および世代番号をメモリ１１に書き込むＣＰＵ（第２の中央処理装置）である。
また、ＣＰＵ１２，１３は、メモリ１１に同一の処理番号および世代番号を有する２つの処理結果が記憶された場合に、それら２つの処理結果を読み出して比較照合して、正常または故障を監視するものである。
【００１０】
次に動作について説明する。
図２は２つのＣＰＵで実行される処理内容を示すフローチャート、図３はメモリに書き込まれるデータを示す概念図、図４は２つのＣＰＵで実行される照合処理の詳細を示すフローチャートであり、これら図２から図４と上記図１を参照しながら説明する。
図１において、ＣＰＵ１２は、ＲＯＭ／ＲＡＭ１に記憶されたプログラムを所定の単位でバス３を通じて読み出し、その読み出したプログラムに基づいて演算処理し、その処理結果をバス３を通じてＲＯＭ／ＲＡＭ１に書き込むと共に、メモリ１１に書き込む（ステップＳＴ１）。また、ＣＰＵ１３もＣＰＵ１２と並行して演算処理しており、ＲＯＭ／ＲＡＭ２に記憶されたプログラムを所定の単位でバス４を通じて読み出し、その読み出したプログラムに基づいて演算処理し、その処理結果をバス４を通じてＲＯＭ／ＲＡＭ２に書き込むと共に、メモリ１１に書き込む（ステップＳＴ１）。
その後、ＣＰＵ１２，１３はともに、メモリ１１からそれら２つの処理結果を読み出して照合処理する（ステップＳＴ２）。ここでＣＰＵ１２，１３は伴に、２つの処理結果が同一であり正常であると判定した場合には、次の演算処理を行い（ステップＳＴ３）、また、少なくともどちらか一方のＣＰＵ１２，１３が２つの処理結果に不一致があり故障であると判定した場合には、プログラム処理を停止する（ステップＳＴＺ）。
以下、ステップＳＴ３からステップＳＴＮ＋１まで、プログラムを所定の単位で演算処理し、その処理結果の一致または不一致を判定して、正常であると判定した場合には、ステップＳＴ１に戻り、同様の演算処理を繰返すことによって、コンピュータシステムの機能を実現することができる。
【００１１】
図３はこの時にメモリ１１に書き込まれる処理番号、世代番号、および処理結果のデータの概念を示したものである。図３において、上側はＣＰＵ１２の演算処理（ステップＳＴ１）によって書き込まれた処理番号、世代番号、および処理結果のブロック、下側はＣＰＵ１３の演算処理（ステップＳＴ１）によって書き込まれた処理番号、世代番号、および処理結果のブロックである。このように、ＣＰＵ１２，１３は、プログラムを所定の単位で演算処理する毎に、メモリ１１にブロック毎に処理番号、世代番号、および処理結果を書き込む。
ここで、処理番号とは、プログラムの所定の単位毎に付された固有番号である。また、世代番号とは、図２に示したフローチャートにおけるステップＳＴ１からステップＳＴＮ＋１までの一連の繰り返し回数に相当するものであり、繰り返し回数が増加する毎に世代番号が増加するものである。さらに、処理結果とは、ＣＰＵ１２，１３により、プログラムを所定の単位で演算処理した場合における結果のデータである。
【００１２】
図４は２つのＣＰＵ１２，１３によるメモリ１１への処理番号、世代番号、および処理結果の書き込み処理、およびそれら処理番号、世代番号、および処理結果の照合処理の詳細を示したものである。
図において、ＣＰＵ１２は、処理結果と共にその処理番号をメモリ１１に図３のように書き込む（ステップＳＴ１１）。次に、ＣＰＵ１２は、１つ増加させた世代番号をメモリ１１に図３のように書き込む（ステップＳＴ１２）。次に、ＣＰＵ１２は、自らが書込んだ世代番号とＣＰＵ１３が書込んだ世代番号とをメモリ１１から読み出し（ステップＳＴ２１）、比較を行う（ステップＳＴ２２）。ここで、比較が一致した場合、次のステップＳＴ２３に進み、比較が不一致である場合には、ステップＳＴ１２に戻る。
同様に、ＣＰＵ１３は、処理結果と共にその処理番号をメモリ１１に図３のように書き込み（ステップＳＴ１１）、１つ増加させた世代番号をメモリ１１に図３のように書き込む（ステップＳＴ１２）。次に、ＣＰＵ１３は、自らが書込んだ世代番号とＣＰＵ１２が書込んだ世代番号とをメモリ１１から読み出し（ステップＳＴ２１）、比較を行う（ステップＳＴ２２）。比較が一致した場合、次のステップＳＴ２３に進み、比較が不一致である場合には、ステップＳＴ１２に戻る。
この結果、ステップＳＴ２２において、ＣＰＵ１２とＣＰＵ１３の演算処理の待ち合わせが行われる。
次に、ＣＰＵ１２，１３は、両者が書き込んだ処理番号をメモリ１１から読み出し（ステップＳＴ２３）、比較を行う（ステップＳＴ２４）。比較が一致した場合、ステップＳＴ２５へ進む。不一致である場合には、ステップＳＴＺへ進み、プログラム処理を停止する。
最後に、ＣＰＵ１２，１３は、両者が書き込んだ処理結果をメモリ１１から読み出し（ステップＳＴ２５）、比較を行う（ステップＳＴ２６）。比較が一致した場合、比較処理が終了する。不一致である場合には、ステップＳＴＺへ進み、プログラム処理を停止する。
【００１３】
なお、図４に示したフローチャートにおいて、ステップＳＴ２２で不一致であった場合には、ステップＳＴ２１に戻るようにしても良く、同様な効果が得られる。
【００１４】
また、演算処理に付せられた固有番号を処理番号としてメモリ１１に書き込むようにしたが、予め演算処理毎に固有の世代番号を設けることによって、図４のフローチャートにおけるステップＳＴ２３、ステップＳＴ２４の処理を省略するようにしても良い。
【００１５】
さらに、図４に示したフローチャートにおいて、ステップＳＴ２２からステップＳＴ１２へ戻る回数に上限値を設け、その上限値を超えた場合にはプログラム処理を停止するようにしても良く、これによって、ＣＰＵ１２またはＣＰＵ１３の過度な待ち時間や演算処理の遅れを検出することもできる。
【００１６】
さらに、ＣＰＵ１２，１３を互いに異なる周波数の動作クロックに同期して動作させ、ＣＰＵ１２，１３の演算処理の進み具合を異なるようにしても良い。
これによって、ＣＰＵ１２，１３が同一の動作クロックに同期して動作する場合には、同一の演算処理の時点でノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、ＣＰＵ１２，１３が互いに異なる周波数の動作クロックに同期して動作するので、演算処理の進み具合が異なり、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる。
【００１７】
さらに、ＣＰＵ１２，１３に互いに異なる機種を用い、ＲＯＭ／ＲＡＭ１，２に互いに同一の処理内容を異なるＣＰＵ命令処理（処理命令）で記憶させ、それらＣＰＵ命令処理でＣＰＵ１２，１３を実行させるようにしても良い。
これによって、ＣＰＵ１２，１３が同一のＣＰＵ命令処理で動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、ＣＰＵ１２，１３が互いに異なるＣＰＵ命令処理で動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる。
【００１８】
さらに、プログラムをオペレーティングシステムの基で動作させ、時分割で複数のプログラムを動作させ、それぞれのプログラムにおいて図２に示した演算処理を行うようにしても良い。
これによって、図２のフローチャートにおいて、分岐処理等を含むより複雑な演算処理をＣＰＵ１２，１３に行わせると共に、ＣＰＵ１２，１３の演算処理の結果を正しく比較することができる。
【００１９】
以上のように、この実施の形態１によれば、ＣＰＵ１２，１３からの処理結果がメモリ１１に記憶されるまで待ってから、それらＣＰＵ１２，１３の双方において２つの処理結果を比較照合することができ、高速に動作するＣＰＵ１２，１３を用いた場合でも、それらハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができる。
【００２０】
【発明の効果】
以上のように、この発明によれば、第１の記憶手段に記憶された処理内容に基づいて演算処理し、その処理結果を第１の記憶手段に書き込むと共に、その処理結果およびその処理内容に応じた照合識別子を第３の記憶手段に書き込む第１の中央処理装置と、第２の記憶手段に記憶された処理内容に基づいて演算処理し、その処理結果を第２の記憶手段に書き込むと共に、その処理結果およびその処理内容に応じた照合識別子を第３の記憶手段に書き込む第２の中央処理装置とを備え、第１および第２の中央処理装置は、第３の記憶手段に同一照合識別子を有する２つの処理結果が記憶された場合に、それら２つの処理結果を読み出して比較照合するように構成したので、第１および第２の中央処理装置からの処理結果が第３の記憶手段に記憶されるまで待ってから、それら第１および第２の中央処理装置の双方において２つの処理結果を比較照合することができ、高速に動作する第１および第２の中央処理装置を用いた場合でも、それらハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができる効果がある。
【００２１】
また、この発明によれば、第１および第２の中央処理装置が、互いに異なる周波数の動作クロックに同期して動作するように構成したので、第１および第２の中央処理装置が同一の動作クロックに同期して動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、第１および第２の中央処理装置が互いに異なる周波数の動作クロックに同期して動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる効果がある。
【００２２】
さらに、この発明によれば、第１および第２の中央処理装置が、互いに異なる機種から構成され、第１および第２の記憶手段は、互いに同一の処理内容を異なる処理命令で記憶するように構成したので、第１および第２の中央処理装置が同一の処理命令で動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、第１および第２の中央処理装置が互いに異なる処理命令で動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるフェールセーフコンピュータシステムを示す構成図である。
【図２】 ２つのＣＰＵで実行される処理内容を示すフローチャートである。
【図３】 メモリに書き込まれるデータを示す概念図である。
【図４】 ２つのＣＰＵで実行される照合処理の詳細を示すフローチャートである。
【図５】 従来のフェールセーフコンピュータシステムを示す構成図である。
【符号の説明】
１ ＲＯＭ／ＲＡＭ（第１の記憶手段）、２ ＲＯＭ／ＲＡＭ（第２の記憶手段）、３，４ バス、１１ メモリ（第３の記憶手段）、１２ ＣＰＵ（第１の中央処理装置）、１３ ＣＰＵ（第２の中央処理装置）。
【発明の属する技術分野】
この発明は、対をなす２つのＣＰＵを有し、並行して演算処理すると共に、それらの処理結果を相互に比較することにより、信頼性の高い処理結果を得るようにしたフェールセーフコンピュータシステムに関するものである。
【０００２】
【従来の技術】
図５は従来のフェールセーフコンピュータシステムを示す構成図であり、図において、１はプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ、２はＲＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ、３，４はアドレスおよびデータ等のバスである。
５はＲＯＭ／ＲＡＭ１に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ１に書き込むＣＰＵ、６はＲＯＭ／ＲＡＭ２に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むＣＰＵ、７はＣＰＵ５およびＣＰＵ６の２つの処理結果を比較照合する比較回路である。
【０００３】
次に動作について説明する。
図５は２つのＣＰＵ５，６を動作クロックレベルでバス同期させて動作させ、各ＣＰＵ５，６のマシンサイクルでそれぞれのＣＰＵ５，６のバス入出力をハード的な比較回路７で常時比較し、故障の監視を行うフェールセーフコンピュータシステムである。
このようなコンピュータシステムにおいて、ＣＰＵ５とＣＰＵ６は、動作クロックレベルで完全に同期して演算処理を行っており、マシンサイクルにおけるバスデータを各サイクル毎に比較回路７で比較照合することによって、健全性の診断を行っており、照合結果が一致しなかった場合は、コンピュータシステムを停止させることで安全性を実現している。
なお、従来の技術に近似した文献としては、特開平５−１８９３２５号公報に示されたフェールセーフコンピュータシステムがあり、その文献には、２つのＣＰＵをバス同期させて照合回路により比較照合するものについて開示している。
【０００４】
【発明が解決しようとする課題】
従来のフェールセーフコンピュータシステムは以上のように構成されているので、２つのＣＰＵ５，６を完全に動作クロックに同期させて動作させた上で、その動作クロックに同期して比較回路７を動作させる必要があった。
このため、高速な演算処理を実現するために、高速なＣＰＵ５，６を用いて、バス３，４のビット数を多くしたり、動作クロックの周波数を高くしようとすると、動作クロックやバス３，４のデータの乱れによって、２つのＣＰＵ５，６と比較回路７の同期をとることが困難となり、正常または故障の監視が不能になり、その結果、高速な演算処理を行うことができないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、ハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができるフェールセーフコンピュータシステムを得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るフェールセーフコンピュータシステムは、第１の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を第１の記憶手段に書き込むと共に、その処理結果およびプログラムの所定の単位毎に付された処理番号と上記プログラムの繰り返し回数である世代番号を第３の記憶手段に書き込む第１の中央処理装置と、第２の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を第２の記憶手段に書き込むと共に、その処理結果および処理番号と世代番号を第３の記憶手段に書き込む第２の中央処理装置とを備え、第１および第２の中央処理装置は、第３の記憶手段に同一の処理番号と世代番号とを有する２つの処理結果が記憶されるまで待ち合わせを行った後に、それら２つの処理結果を読み出して比較照合するものである。
【０００７】
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置が、互いに異なる周波数の動作クロックに同期して動作するようにしたものである。
【０００８】
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置が、互いに異なる機種から構成され、第１および第２の記憶手段は、互いに同一の処理内容を異なる処理命令で記憶するようにしたものである。
この発明に係るフェールセーフコンピュータシステムは、第１および第２の中央処理装置は、処理番号と世代番号とが同一になるまでの待ち合わせにおいて、待ち合わせ処理回数に上限値を設け、上記待ち合わせ処理回数が上記上限値を超えた場合にプログラムを停止するものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるフェールセーフコンピュータシステムを示す構成図であり、図において、１はプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ（第１の記憶手段）、２はＲＯＭ／ＲＡＭ１と同一のプログラムおよびデータを記憶したＲＯＭ／ＲＡＭ（第２の記憶手段）、３，４はアドレスおよびデータ等のバスである。
１１は処理結果を記憶するメモリ（第３の記憶手段）、１２はＲＯＭ／ＲＡＭ１に記憶されたプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ１に書き込むと共に、その処理結果およびその処理内容に応じた処理番号および世代番号をメモリ１１に書き込むＣＰＵ（第１の中央処理装置）、１３はＲＯＭ／ＲＡＭ２のプログラムに基づいて演算処理し、その処理結果をＲＯＭ／ＲＡＭ２に書き込むと共に、その処理結果およびその処理内容に応じた処理番号および世代番号をメモリ１１に書き込むＣＰＵ（第２の中央処理装置）である。
また、ＣＰＵ１２，１３は、メモリ１１に同一の処理番号および世代番号を有する２つの処理結果が記憶された場合に、それら２つの処理結果を読み出して比較照合して、正常または故障を監視するものである。
【００１０】
次に動作について説明する。
図２は２つのＣＰＵで実行される処理内容を示すフローチャート、図３はメモリに書き込まれるデータを示す概念図、図４は２つのＣＰＵで実行される照合処理の詳細を示すフローチャートであり、これら図２から図４と上記図１を参照しながら説明する。
図１において、ＣＰＵ１２は、ＲＯＭ／ＲＡＭ１に記憶されたプログラムを所定の単位でバス３を通じて読み出し、その読み出したプログラムに基づいて演算処理し、その処理結果をバス３を通じてＲＯＭ／ＲＡＭ１に書き込むと共に、メモリ１１に書き込む（ステップＳＴ１）。また、ＣＰＵ１３もＣＰＵ１２と並行して演算処理しており、ＲＯＭ／ＲＡＭ２に記憶されたプログラムを所定の単位でバス４を通じて読み出し、その読み出したプログラムに基づいて演算処理し、その処理結果をバス４を通じてＲＯＭ／ＲＡＭ２に書き込むと共に、メモリ１１に書き込む（ステップＳＴ１）。
その後、ＣＰＵ１２，１３はともに、メモリ１１からそれら２つの処理結果を読み出して照合処理する（ステップＳＴ２）。ここでＣＰＵ１２，１３は伴に、２つの処理結果が同一であり正常であると判定した場合には、次の演算処理を行い（ステップＳＴ３）、また、少なくともどちらか一方のＣＰＵ１２，１３が２つの処理結果に不一致があり故障であると判定した場合には、プログラム処理を停止する（ステップＳＴＺ）。
以下、ステップＳＴ３からステップＳＴＮ＋１まで、プログラムを所定の単位で演算処理し、その処理結果の一致または不一致を判定して、正常であると判定した場合には、ステップＳＴ１に戻り、同様の演算処理を繰返すことによって、コンピュータシステムの機能を実現することができる。
【００１１】
図３はこの時にメモリ１１に書き込まれる処理番号、世代番号、および処理結果のデータの概念を示したものである。図３において、上側はＣＰＵ１２の演算処理（ステップＳＴ１）によって書き込まれた処理番号、世代番号、および処理結果のブロック、下側はＣＰＵ１３の演算処理（ステップＳＴ１）によって書き込まれた処理番号、世代番号、および処理結果のブロックである。このように、ＣＰＵ１２，１３は、プログラムを所定の単位で演算処理する毎に、メモリ１１にブロック毎に処理番号、世代番号、および処理結果を書き込む。
ここで、処理番号とは、プログラムの所定の単位毎に付された固有番号である。また、世代番号とは、図２に示したフローチャートにおけるステップＳＴ１からステップＳＴＮ＋１までの一連の繰り返し回数に相当するものであり、繰り返し回数が増加する毎に世代番号が増加するものである。さらに、処理結果とは、ＣＰＵ１２，１３により、プログラムを所定の単位で演算処理した場合における結果のデータである。
【００１２】
図４は２つのＣＰＵ１２，１３によるメモリ１１への処理番号、世代番号、および処理結果の書き込み処理、およびそれら処理番号、世代番号、および処理結果の照合処理の詳細を示したものである。
図において、ＣＰＵ１２は、処理結果と共にその処理番号をメモリ１１に図３のように書き込む（ステップＳＴ１１）。次に、ＣＰＵ１２は、１つ増加させた世代番号をメモリ１１に図３のように書き込む（ステップＳＴ１２）。次に、ＣＰＵ１２は、自らが書込んだ世代番号とＣＰＵ１３が書込んだ世代番号とをメモリ１１から読み出し（ステップＳＴ２１）、比較を行う（ステップＳＴ２２）。ここで、比較が一致した場合、次のステップＳＴ２３に進み、比較が不一致である場合には、ステップＳＴ１２に戻る。
同様に、ＣＰＵ１３は、処理結果と共にその処理番号をメモリ１１に図３のように書き込み（ステップＳＴ１１）、１つ増加させた世代番号をメモリ１１に図３のように書き込む（ステップＳＴ１２）。次に、ＣＰＵ１３は、自らが書込んだ世代番号とＣＰＵ１２が書込んだ世代番号とをメモリ１１から読み出し（ステップＳＴ２１）、比較を行う（ステップＳＴ２２）。比較が一致した場合、次のステップＳＴ２３に進み、比較が不一致である場合には、ステップＳＴ１２に戻る。
この結果、ステップＳＴ２２において、ＣＰＵ１２とＣＰＵ１３の演算処理の待ち合わせが行われる。
次に、ＣＰＵ１２，１３は、両者が書き込んだ処理番号をメモリ１１から読み出し（ステップＳＴ２３）、比較を行う（ステップＳＴ２４）。比較が一致した場合、ステップＳＴ２５へ進む。不一致である場合には、ステップＳＴＺへ進み、プログラム処理を停止する。
最後に、ＣＰＵ１２，１３は、両者が書き込んだ処理結果をメモリ１１から読み出し（ステップＳＴ２５）、比較を行う（ステップＳＴ２６）。比較が一致した場合、比較処理が終了する。不一致である場合には、ステップＳＴＺへ進み、プログラム処理を停止する。
【００１３】
なお、図４に示したフローチャートにおいて、ステップＳＴ２２で不一致であった場合には、ステップＳＴ２１に戻るようにしても良く、同様な効果が得られる。
【００１４】
また、演算処理に付せられた固有番号を処理番号としてメモリ１１に書き込むようにしたが、予め演算処理毎に固有の世代番号を設けることによって、図４のフローチャートにおけるステップＳＴ２３、ステップＳＴ２４の処理を省略するようにしても良い。
【００１５】
さらに、図４に示したフローチャートにおいて、ステップＳＴ２２からステップＳＴ１２へ戻る回数に上限値を設け、その上限値を超えた場合にはプログラム処理を停止するようにしても良く、これによって、ＣＰＵ１２またはＣＰＵ１３の過度な待ち時間や演算処理の遅れを検出することもできる。
【００１６】
さらに、ＣＰＵ１２，１３を互いに異なる周波数の動作クロックに同期して動作させ、ＣＰＵ１２，１３の演算処理の進み具合を異なるようにしても良い。
これによって、ＣＰＵ１２，１３が同一の動作クロックに同期して動作する場合には、同一の演算処理の時点でノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、ＣＰＵ１２，１３が互いに異なる周波数の動作クロックに同期して動作するので、演算処理の進み具合が異なり、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる。
【００１７】
さらに、ＣＰＵ１２，１３に互いに異なる機種を用い、ＲＯＭ／ＲＡＭ１，２に互いに同一の処理内容を異なるＣＰＵ命令処理（処理命令）で記憶させ、それらＣＰＵ命令処理でＣＰＵ１２，１３を実行させるようにしても良い。
これによって、ＣＰＵ１２，１３が同一のＣＰＵ命令処理で動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、ＣＰＵ１２，１３が互いに異なるＣＰＵ命令処理で動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる。
【００１８】
さらに、プログラムをオペレーティングシステムの基で動作させ、時分割で複数のプログラムを動作させ、それぞれのプログラムにおいて図２に示した演算処理を行うようにしても良い。
これによって、図２のフローチャートにおいて、分岐処理等を含むより複雑な演算処理をＣＰＵ１２，１３に行わせると共に、ＣＰＵ１２，１３の演算処理の結果を正しく比較することができる。
【００１９】
以上のように、この実施の形態１によれば、ＣＰＵ１２，１３からの処理結果がメモリ１１に記憶されるまで待ってから、それらＣＰＵ１２，１３の双方において２つの処理結果を比較照合することができ、高速に動作するＣＰＵ１２，１３を用いた場合でも、それらハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができる。
【００２０】
【発明の効果】
以上のように、この発明によれば、第１の記憶手段に記憶された処理内容に基づいて演算処理し、その処理結果を第１の記憶手段に書き込むと共に、その処理結果およびその処理内容に応じた照合識別子を第３の記憶手段に書き込む第１の中央処理装置と、第２の記憶手段に記憶された処理内容に基づいて演算処理し、その処理結果を第２の記憶手段に書き込むと共に、その処理結果およびその処理内容に応じた照合識別子を第３の記憶手段に書き込む第２の中央処理装置とを備え、第１および第２の中央処理装置は、第３の記憶手段に同一照合識別子を有する２つの処理結果が記憶された場合に、それら２つの処理結果を読み出して比較照合するように構成したので、第１および第２の中央処理装置からの処理結果が第３の記憶手段に記憶されるまで待ってから、それら第１および第２の中央処理装置の双方において２つの処理結果を比較照合することができ、高速に動作する第１および第２の中央処理装置を用いた場合でも、それらハードウエアの同期に制約を受けずに故障を監視することができ、その結果、高速な演算処理を行うことができる効果がある。
【００２１】
また、この発明によれば、第１および第２の中央処理装置が、互いに異なる周波数の動作クロックに同期して動作するように構成したので、第１および第２の中央処理装置が同一の動作クロックに同期して動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、第１および第２の中央処理装置が互いに異なる周波数の動作クロックに同期して動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる効果がある。
【００２２】
さらに、この発明によれば、第１および第２の中央処理装置が、互いに異なる機種から構成され、第１および第２の記憶手段は、互いに同一の処理内容を異なる処理命令で記憶するように構成したので、第１および第２の中央処理装置が同一の処理命令で動作する場合には、同時に同一のノイズが加わり、同じ演算誤りをして、誤った２つの処理結果の比較照合において正常と判定してしまうことも考えられるが、第１および第２の中央処理装置が互いに異なる処理命令で動作するので、同時に同一のノイズが加わっても、同じ演算誤りをすることなく、その演算誤りを比較照合において故障と判定することができ、フェールセーフコンピュータシステムの信頼性を高めることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるフェールセーフコンピュータシステムを示す構成図である。
【図２】 ２つのＣＰＵで実行される処理内容を示すフローチャートである。
【図３】 メモリに書き込まれるデータを示す概念図である。
【図４】 ２つのＣＰＵで実行される照合処理の詳細を示すフローチャートである。
【図５】 従来のフェールセーフコンピュータシステムを示す構成図である。
【符号の説明】
１ ＲＯＭ／ＲＡＭ（第１の記憶手段）、２ ＲＯＭ／ＲＡＭ（第２の記憶手段）、３，４ バス、１１ メモリ（第３の記憶手段）、１２ ＣＰＵ（第１の中央処理装置）、１３ ＣＰＵ（第２の中央処理装置）。
Claims (4)
- 処理内容を記憶した第１の記憶手段と、
上記第１の記憶手段と同一の処理内容を記憶した第２の記憶手段と、
処理結果を記憶する第３の記憶手段と、
上記第１の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を上記第１の記憶手段に書き込むと共に、その処理結果および上記プログラムの所定の単位毎に付された処理番号と上記プログラムの繰り返し回数である世代番号を上記第３の記憶手段に書き込む第１の中央処理装置と、
上記第２の記憶手段に記憶されたプログラムを所定の単位で演算処理し、その処理結果を上記第２の記憶手段に書き込むと共に、その処理結果および上記処理番号と上記世代番号を上記第３の記憶手段に書き込む第２の中央処理装置とを備え、
上記第１および上記第２の中央処理装置は、上記第３の記憶手段に同一の処理番号と世代番号とを有する２つの処理結果が記憶されるまで待ち合わせを行った後に、それら２つの処理結果を読み出して比較照合することを特徴とするフェールセーフコンピュータシステム。 - 第１および第２の中央処理装置は、互いに異なる周波数の動作クロックに同期して動作することを特徴とする請求項１記載のフェールセーフコンピュータシステム。
- 第１および第２の中央処理装置は、互いに異なる機種から構成され、第１および第２の記憶手段は、互いに同一の処理内容を異なる処理命令で記憶したことを特徴とする請求項１記載のフェールセーフコンピュータシステム。
- 第１および第２の中央処理装置は、処理番号と世代番号とが同一になるまでの待ち合わせにおいて、待ち合わせ処理回数に上限値を設け、上記待ち合わせ処理回数が上記上限値を超えた場合にプログラムを停止することを特徴とする請求項１記載のフェールセーフコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004033A JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004033A JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002207607A JP2002207607A (ja) | 2002-07-26 |
| JP4137387B2 true JP4137387B2 (ja) | 2008-08-20 |
Family
ID=18872275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004033A Expired - Fee Related JP4137387B2 (ja) | 2001-01-11 | 2001-01-11 | フェールセーフコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4137387B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5684514B2 (ja) * | 2010-08-19 | 2015-03-11 | 株式会社東芝 | 冗長化制御システム、及びその演算データの伝送方法 |
| JP5925507B2 (ja) * | 2012-02-07 | 2016-05-25 | 株式会社日立製作所 | データ照合装置、照合方法及びそれを用いた安全保安システム |
-
2001
- 2001-01-11 JP JP2001004033A patent/JP4137387B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002207607A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9052887B2 (en) | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode | |
| JP2007508626A (ja) | プロセッサユニットの少なくとも２つの駆動モード間での切替方法および装置 | |
| KR20130119452A (ko) | 오류 허용 아키텍쳐를 갖는 마이크로프로세서 시스템 | |
| AU2017313189B2 (en) | Method and apparatus for redundant data processing | |
| JP4443569B2 (ja) | プロセッサユニットにおけるオペランド処理方法および装置 | |
| KR20110050720A (ko) | 비트 포이즈닝 장치, 방법, 시스템 및 제품 | |
| JP4137387B2 (ja) | フェールセーフコンピュータシステム | |
| US7191359B2 (en) | Fail-safe controller | |
| JP2009505179A (ja) | 少なくとも２つの実行ユニットを有する計算機システムにおいてレジスタのマーキングによってスタート状態を定める方法および装置 | |
| EP3367242B1 (en) | Method of error detection in a microcontroller unit | |
| JP3746957B2 (ja) | 論理分割システムの制御方法 | |
| JP4952317B2 (ja) | 退避データ判別方法、退避データ判別プログラムおよび退避データ判別装置 | |
| JP3423732B2 (ja) | 情報処理装置及び情報処理装置における障害処理方法 | |
| JP2988518B2 (ja) | マルチプロセッサ制御方式 | |
| JP2013109532A (ja) | 診断修復装置、診断修復方法、及び診断修復プログラム | |
| JPS6230105Y2 (ja) | ||
| JP2609456B2 (ja) | マルチプロセッサ方式のプログラマブル制御装置 | |
| JPH03129531A (ja) | 制御装置 | |
| WO2023110069A1 (en) | Data processing apparatus and method implementing a software lockstep | |
| JPS61846A (ja) | メモリ内容の正常性試験方法 | |
| JP2514023B2 (ja) | プログラマブル制御装置の制御方法 | |
| JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
| JPH0778731B2 (ja) | 情報処理装置 | |
| JPH08137714A (ja) | マルチタスクプログラムのデバッグ方法およびデバッグシステム | |
| JP2010140173A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |