JP5684514B2 - 冗長化制御システム、及びその演算データの伝送方法 - Google Patents
冗長化制御システム、及びその演算データの伝送方法 Download PDFInfo
- Publication number
- JP5684514B2 JP5684514B2 JP2010184440A JP2010184440A JP5684514B2 JP 5684514 B2 JP5684514 B2 JP 5684514B2 JP 2010184440 A JP2010184440 A JP 2010184440A JP 2010184440 A JP2010184440 A JP 2010184440A JP 5684514 B2 JP5684514 B2 JP 5684514B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- generation
- calculation
- processing device
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24187—Redundant processors run identical programs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
Description
を備える制御装置と、前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、受信した前記演算データと、予め設定される前記第1の生成アルゴリズム/前記第2の生成アルゴリズムとから、夫々、第3の生成データ/第4の生成データを生成し、受信した前記第1の生成データと前記第3の生成データとを、また、受信した前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りの有無と、前記第1の処理装置または前記第2の処理装置の故障の有無とを判定する第3の処理装置と、を備える受信装置とを備え、受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする。
前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、さらに、前記第2の演算データに対して、予め設定される第2の署名アルゴリズムを使用して第2の署名データを生成するステップと前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するとともに、前記第2の生成データを前記第1の処理装置に送るステップと、記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、その演算データと、前記第1の生成データと前記第2の生成データと、前記第1の署名データ/前記第2の署名データとを含む伝送データを送信するステップと、前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、前記第1の生成データと前記第3の生成データとを、また、前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと、さらに、前記演算データから予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、夫々第3の署名データ及び第4の署名データを生成するステップと、前記第1の署名データと前記第3の署名データとを、また、前記第2の署名データと前記第4の署名データとを独立に比較照合して、受信した演算データが予め設定された処理装置のものであるか否かの認証判定を行うステップと、を備え、受信した演算データの誤り判定と、演算データを生成した装置の認証判定とを行うようにした。
1 制御装置
2 受信装置
3 伝送路
11 第1の処理装置
12 第2の処理装置
13 第1の伝送装置
21 第3の処理装置
23 第2の伝送装置
111 第1のデータ伝送管理部
112 第1のデータ交換部
113 第1の生成データ作成部
114 第1の演算データ作成部
115 第1の署名データ作成部
121 第2のデータ伝送管理部
122 第2のデータ交換部
123 第2の生成データ作成部
124 第2の演算データ作成部
125 第2の署名データ作成部
Claims (8)
- 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、
前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、
前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した前記演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、
前記演算データと前記第1の生成データ/第2の生成データ含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置と
を備える制御装置と、
前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、
受信した前記演算データと、予め設定される前記第1の生成アルゴリズム/前記第2の生成アルゴリズムとから、夫々、第3の生成データ/第4の生成データを生成し、受信した前記第1の生成データと前記第3の生成データとを、また、受信した前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りの有無と、前記第1の処理装置または前記第2の処理装置の故障の有無とを判定する第3の処理装置と、
を備える受信装置と
を備え、
受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする冗長化制御システム。 - 前記冗長化処理装置は、前記第1の処理装置は、前記第1の伝送装置から前記制御データを受信し、前記第1の演算データと前記第2演算データとを相互に交換して、相互の比較照合結果の一致を確認して、一致した前記演算データを含む伝送データを前記第1の伝送装置に返信する第1の伝送データ管理部と、
前記第1の伝送データ管理部から前記制御データを受信し、予め設定される演算プログラムを実行して前記第1の演算データを作成して返信する第1の演算データ作成部と、
前記第1の演算データを受信し、前記第1の演算データの返信時の誤り検出用の前記第1の生成データを予め設定される前記第1の生成アルゴリズを使用して生成して返信する前記第1の生成データ作成部と、
前記制御データと前記第1の演算データとを前記第1の伝送データ管理部から受信して、前記第1の演算データを前記第2処理装置に送信し、前記第2の処理装置から送られた前記第2の演算データと前記比較照合結果とを含む前記伝送データを前記第1の伝送データ管理部に送る第1のデータ交換部と、
前記を備え、
前記第2の処理装置は、前記第1の処理装置から前記制御データと前記第1の演算データとを受信し、前記第1の演算データと前記第2の演算データとの比較照合結果を含む前記伝送データを前記第1のデータ交換部に送る第2のデータ交換部と、
前記第2のデータ交換部から前記制御データを受信し、前記伝送データを作成して前記第1の処理装置に前記第1のデータ交換部を介して返信する第2の伝送データ管理部と、
前記第2の伝送データ管理部から前記制御データを受信し、予め設定される前記演算プログラムを実行して前記第2の演算データを作成して返信する第2の演算データ作成部と、
前記第2の伝送データ管理部から前記第2の演算データを受信し、前記第2の演算データの返信時の誤り検出用の前記第2の生成データを予め設定される前記第2の生成アルゴリズを使用して生成して返信する第2の生成データ作成部と、
を備える請求項1に記載の冗長化制御システム。 - 前記冗長化処理装置は、前記第1の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、
前記第2の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、
前記第1の処理装置は、さらに、前記第1の署名データ/第2の署名データを含む前記伝送データを前記第1の伝送装置に返信し、
さらに、第1の伝送装置は、前記演算データと前記第1の生成データ/第2の生成データと前記第1の署名データ/第2の署名データとを含む前記伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送り、
前記第3の処理装置は、さらに、予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、受信した夫々の前記第1の署名データと前記第2の署名データに対して、復号化処理を行い、受信した前記第1の署名データが前記第1の処理装置で、また、受信した前記第2の署名データが前記第2の処理装置で生成されたことを認証判定するようにした請求項1に記載の冗長化制御システム。 - 前記冗長化処理装置は、前記第1の処理装置は、前記第1の伝送装置から前記制御データを受信し、当該制御データと前記第1の演算データとを前記第1のデータ交換部に送るとともに、前記第1の演算データと前記第2演算データとを相互に交換して、相互の比較照合結果の一致を確認して、一致した演算データを含む前記伝送データを作成して前記第1の伝送装置に返信する第1の伝送データ管理部と、
前記第1の伝送データ管理部から前記制御データを受信し、予め設定される演算プログラムを実行して前記第1の演算データを作成して返信する第1の演算データ作成部と、
前記第1の演算データを受信し、前記第1の演算データの伝送時の誤り検出用の前記第1の生成データを予め設定される前記第1の生成アルゴリズを使用して生成して返信する前記第1の生成データ作成部と、
前記第1の演算データを前記第2処理装置に送信し、前記第2の処理装置から送られた前記第2の演算データと前記比較照合結果とを含む前記伝送データを前記第1の伝送データ管理部に送る第1のデータ交換部と、
さらに、前記第1の伝送データ管理部から送られた前記制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、前記第1の伝送データ管理部に送る第1の署名データ作成部と、
を備え、
前記第2の処理装置は、前記第1の処理装置から前記制御データと前記第1の演算データとを受信し、前記第1の演算データと前記第2の演算データとの比較照合結果を含む前記伝送データを前記第1のデータ交換部に送る第2のデータ交換部と、
前記第2のデータ交換部から前記制御データを受信し、前記伝送データを作成して前記第1の処理装置に前記第1のデータ交換部を介して返信する第2の伝送データ管理部と、
前記第2の伝送データ管理部から前記制御データを受信し、予め設定される前記演算プログラムを実行して前記第2の演算データを作成して返信する第2の演算データ作成部と、
前記伝送データ管理部から前記第2の演算データを受信し、前記第2の演算データの返信時の誤り検出用の前記第2の生成データを予め設定される前記第2の生成アルゴリズを使用して生成して返信する第2の生成データ作成部と、
さらに、前記第2の伝送データ管理部から送られた前記制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、前記第2の伝送データ管理部に送る第2の署名データ作成部と、
を備えた請求項3に記載の冗長化制御システム。 - 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、
前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、
前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した場合、前記第1の演算データ/第2の演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、
前記第1の演算データ/第2の演算データと、前記第1の生成データ/第2の生成データと含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置と
を備える制御装置と、
前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、
受信した前記第1の演算データと予め設定される前記第1の生成アルゴリズムとから夫々第5の生成データを生成し、また、前記第2の演算データと予め設定される前記第2の生成アルゴリズムとから第6の生成データを生成し、前記第1の生成データと前記第5の生成データとを、前記第2の生成データと前記第6の生成データとを比較照合して、受信した前記第1の演算データと前記第2の演算データの誤りの有無と、
受診した第1の演算データと第2の演算データとの比較照合による故障の有無とを検出する第3の処理装置と、
を備える受信装置と
を備え、
受信した第1の演算データ/第2の演算データの夫々の誤りの有無と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにしたことを特徴とする冗長化制御システム。 - 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置とこの演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、
記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、一致した前記演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、
前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、
前記第1の生成データと前記第3の生成データとを、また、前記第1の生成データと前記第3の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと
を備え、
受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする冗長化制御システムの演算データの伝送方法。 - 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
さらに、前記第1の演算データに対して、予め設定される第1の署名アルゴリズムを使用して第1の署名データを生成するステップと、
前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
さらに、前記第2の演算データに対して、予め設定される第2の署名アルゴリズムを使用して第2の署名データを生成するステップと
前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するとともに、前記第2の生成データを前記第1の処理装置に送るステップと、
記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、その演算データと、前記第1の生成データと前記第2の生成データと、前記第1の署名データ/前記第2の署名データとを含む伝送データを送信するステップと、
前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、
前記第1の生成データと前記第3の生成データとを、また、前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと、
さらに、前記演算データから予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、夫々第3の署名データ及び第4の署名データを生成するステップと、
前記第1の署名データと前記第3の署名データとを、また、前記第2の署名データと前記第4の署名データとを独立に比較照合して、受信した演算データが予め設定された処理装置のものであるか否かの認証判定を行うステップと、
を備え、
受信した演算データの誤り判定と、演算データを生成した装置の認証判定とを行うようにした冗長化制御システムの演算データの伝送方法。 - 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数とし、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、
記第1の処理装置において、比較照合結果から一致したことを確認した第1の演算データと第2の演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、
前記受信装置では、前記伝送データを受信して、前記第1の演算データと予め設定された前記第1の生成アルゴリズムとから第5の生成データを生成するステップと、
前記伝送データを受信して、前記第2の演算データと予め設定された前記第2の生成アルゴリズムとから第6の生成データを生成するステップと、
前記第1の生成データと前記第5の生成データとを、また、前記第2の生成データと前記第6の生成データとを比較照合して受信した前記第1の演算データと前記第2の演算データの誤り検出と、受信した前記第1の演算データと前記第2の演算データの比較照合とを行うステップと、
を備え、
受信した第1の演算データ/第2の演算データの夫々の誤りの有無の検出と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにした冗長化制御システムの演算データの伝送方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184440A JP5684514B2 (ja) | 2010-08-19 | 2010-08-19 | 冗長化制御システム、及びその演算データの伝送方法 |
US13/206,898 US8762788B2 (en) | 2010-08-19 | 2011-08-10 | Redundancy control system and method of transmitting computational data thereof for detection of transmission errors and failure diagnosis |
CN201110230946.3A CN102375409B (zh) | 2010-08-19 | 2011-08-12 | 冗余化控制系统及其运算数据的传送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184440A JP5684514B2 (ja) | 2010-08-19 | 2010-08-19 | 冗長化制御システム、及びその演算データの伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043230A JP2012043230A (ja) | 2012-03-01 |
JP5684514B2 true JP5684514B2 (ja) | 2015-03-11 |
Family
ID=45595021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184440A Active JP5684514B2 (ja) | 2010-08-19 | 2010-08-19 | 冗長化制御システム、及びその演算データの伝送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8762788B2 (ja) |
JP (1) | JP5684514B2 (ja) |
CN (1) | CN102375409B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150105872A1 (en) * | 2012-05-25 | 2015-04-16 | Hitachi, Ltd. | Reliability calculation device and method |
DE102012212304A1 (de) * | 2012-07-13 | 2014-01-16 | Siemens Aktiengesellschaft | Anordnung mit einem Mikroprozessorsystem |
JP6017344B2 (ja) * | 2013-02-26 | 2016-10-26 | 株式会社日立製作所 | 制御装置、制御システム及びデータ生成方法 |
US9740178B2 (en) * | 2013-03-14 | 2017-08-22 | GM Global Technology Operations LLC | Primary controller designation in fault tolerant systems |
WO2017056688A1 (ja) * | 2015-09-29 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 監視システム及び車両用制御装置 |
CN110278099A (zh) * | 2018-03-14 | 2019-09-24 | 比亚迪股份有限公司 | 报文测试方法、装置和计算机设备 |
CN110176988B (zh) * | 2019-04-25 | 2022-04-08 | 中国人民解放军战略支援部队信息工程大学 | 保证冗余执行体加密行为一致的装置及方法 |
US11424621B2 (en) | 2020-01-28 | 2022-08-23 | Qualcomm Incorporated | Configurable redundant systems for safety critical applications |
JP7419157B2 (ja) * | 2020-05-13 | 2024-01-22 | 株式会社日立製作所 | プログラム生成装置、並列演算デバイス、及び、並列演算デバイスに並列演算を実行させるためのコンピュータプログラム |
US11860745B2 (en) * | 2022-04-05 | 2024-01-02 | Dell Products L.P. | Redundant edge hardware |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0468616A (ja) * | 1990-07-04 | 1992-03-04 | Toshiba Corp | Crc計算装置 |
JPH04137387A (ja) | 1990-09-27 | 1992-05-12 | Matsushita Electric Ind Co Ltd | 誘導加熱調理器 |
JPH05165733A (ja) * | 1991-12-13 | 1993-07-02 | Nec Corp | 非運用系メモリ更新方式 |
US5551047A (en) * | 1993-01-28 | 1996-08-27 | The Regents Of The Univeristy Of California | Method for distributed redundant execution of program modules |
JPH06242979A (ja) * | 1993-02-16 | 1994-09-02 | Yokogawa Electric Corp | 二重化コンピュータ装置 |
EP0653708B1 (en) * | 1993-10-15 | 2000-08-16 | Hitachi, Ltd. | Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it |
JPH07129427A (ja) * | 1993-11-01 | 1995-05-19 | Fujitsu Ltd | Eccコードによるデータの比較チェック方法 |
JP3390824B2 (ja) * | 1997-03-19 | 2003-03-31 | 株式会社日立製作所 | 多重化制御装置及びその障害回復方法 |
JP2002032269A (ja) * | 2000-07-14 | 2002-01-31 | Nippon Telegr & Teleph Corp <Ntt> | 通信エラー回復方法及びその装置 |
US6772368B2 (en) * | 2000-12-11 | 2004-08-03 | International Business Machines Corporation | Multiprocessor with pair-wise high reliability mode, and method therefore |
JP4137387B2 (ja) * | 2001-01-11 | 2008-08-20 | 三菱電機株式会社 | フェールセーフコンピュータシステム |
US7017073B2 (en) * | 2001-02-28 | 2006-03-21 | International Business Machines Corporation | Method and apparatus for fault-tolerance via dual thread crosschecking |
US7346780B2 (en) * | 2002-04-03 | 2008-03-18 | Microsoft Corporation | Integrity ordainment and ascertainment of computer-executable instructions |
JP2005258983A (ja) * | 2004-03-15 | 2005-09-22 | Hitachi Ltd | 複数のクラスタシステムを有するコンピュータシステム、および、コンピュータシステムの制御方法 |
US7451325B2 (en) * | 2004-08-02 | 2008-11-11 | At&T Intellectual Property I, L.P. | Methods, systems and computer program products for detecting tampering of electronic equipment by varying a verification process |
JP4782406B2 (ja) * | 2004-11-16 | 2011-09-28 | 横河電機株式会社 | 2重化システム |
JP2006203564A (ja) * | 2005-01-20 | 2006-08-03 | Nara Institute Of Science & Technology | マイクロプロセッサ、ノード端末、コンピュータシステム及びプログラム実行証明方法 |
WO2006085595A1 (ja) * | 2005-02-10 | 2006-08-17 | Matsushita Electric Industrial Co., Ltd. | プログラム変換装置及びプログラム実行装置 |
US8117461B2 (en) * | 2006-09-13 | 2012-02-14 | Igt | Method of randomly and dynamically checking configuration integrity of a gaming system |
JP2008102686A (ja) * | 2006-10-18 | 2008-05-01 | Yokogawa Electric Corp | フィールド制御装置 |
JP2008282178A (ja) * | 2007-05-09 | 2008-11-20 | Toshiba Corp | 産業用コントローラ |
EP2153328B1 (en) * | 2007-05-25 | 2011-08-10 | Freescale Semiconductor, Inc. | Data processing system, data processing method, and apparatus |
US7739570B2 (en) * | 2007-07-18 | 2010-06-15 | International Business Machines Corporation | System and method for increasing error checking performance by calculating CRC calculations after multiple test patterns for processor design verification and validation |
US8201067B2 (en) * | 2008-02-25 | 2012-06-12 | International Business Machines Corporation | Processor error checking for instruction data |
JP5414292B2 (ja) * | 2009-01-29 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 不良解析装置と方法及びプログラム |
-
2010
- 2010-08-19 JP JP2010184440A patent/JP5684514B2/ja active Active
-
2011
- 2011-08-10 US US13/206,898 patent/US8762788B2/en active Active
- 2011-08-12 CN CN201110230946.3A patent/CN102375409B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20120047406A1 (en) | 2012-02-23 |
CN102375409A (zh) | 2012-03-14 |
US8762788B2 (en) | 2014-06-24 |
CN102375409B (zh) | 2014-05-07 |
JP2012043230A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684514B2 (ja) | 冗長化制御システム、及びその演算データの伝送方法 | |
US8423835B2 (en) | System and method providing fault detection capability | |
WO2017026359A1 (ja) | 通信装置 | |
JP5316411B2 (ja) | 送信装置と受信装置 | |
US10404717B2 (en) | Method and device for the protection of data integrity through an embedded system having a main processor core and a security hardware module | |
EP3220576B1 (en) | Information processing device and message authentication method | |
US11816235B2 (en) | Semiconductor device and control method | |
KR20160010521A (ko) | 기기 진위 판정 시스템 및 기기 진위 판정 방법 | |
CA2952045C (en) | System, method, and apparatus for generating vital messages on an on-board system of a vehicle | |
EP2400682B1 (en) | Method and device for a checksum modification and identifying a checksum modification | |
US10063370B2 (en) | Method and device for checking an identifier | |
CN107077115A (zh) | 操作安全控制方法及具有该安全控制的自动化网络 | |
KR102147750B1 (ko) | 컴퓨터, 상기 컴퓨터를 포함하는 통신 유닛, 상기 유닛을 포함하는 철도 관리 시스템, 및 컴퓨터 내에서 데이터 신뢰도를 개선하는 방법 | |
CN103163859B (zh) | 结合云计算的与安全相关的控制装置 | |
EP2680148B1 (en) | Information processing system, output control device, and data generating device | |
CN101876816A (zh) | 操作面向安全的工业自动化组件的方法和操作设备 | |
US10438002B2 (en) | Field-bus data transmission | |
US11290881B2 (en) | Method for functionally secure connection identification | |
JP2020145670A (ja) | 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 | |
EP4160991A1 (en) | Communication method and apparatus based on dual channel and rssp-i, and electronic device and storage medium | |
US20200092098A1 (en) | Cryptographic diversity | |
JP5322433B2 (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
JP5906145B2 (ja) | 伝送装置、伝送システム、及びその自己診断方法 | |
CN107409076B (zh) | 监视网络部件的方法以及具有网络部件和监视装置的设备 | |
JP6059652B2 (ja) | 信号保安用制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5684514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |