JP5684514B2 - 冗長化制御システム、及びその演算データの伝送方法 - Google Patents

冗長化制御システム、及びその演算データの伝送方法 Download PDF

Info

Publication number
JP5684514B2
JP5684514B2 JP2010184440A JP2010184440A JP5684514B2 JP 5684514 B2 JP5684514 B2 JP 5684514B2 JP 2010184440 A JP2010184440 A JP 2010184440A JP 2010184440 A JP2010184440 A JP 2010184440A JP 5684514 B2 JP5684514 B2 JP 5684514B2
Authority
JP
Japan
Prior art keywords
data
generation
calculation
processing device
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010184440A
Other languages
English (en)
Other versions
JP2012043230A (ja
Inventor
中谷 博司
博司 中谷
直哉 大西
直哉 大西
誠 登古
誠 登古
基彦 岡部
基彦 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010184440A priority Critical patent/JP5684514B2/ja
Priority to US13/206,898 priority patent/US8762788B2/en
Priority to CN201110230946.3A priority patent/CN102375409B/zh
Publication of JP2012043230A publication Critical patent/JP2012043230A/ja
Application granted granted Critical
Publication of JP5684514B2 publication Critical patent/JP5684514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24187Redundant processors run identical programs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は、冗長化制御システムと、その演算データの伝送方法に関する。
プラントやフィールド機器などを監視、制御するための制御装置を使用して、制御装置内の演算データの処理装置を冗長化した冗長化制御システムにおいては、制御装置自身の故障を人間の手を介さずに検出出来る仕組みを備えた装置が要求されている。
この制御装置の構成要素である伝送装置は、冗長化制御システムを構成する装置間の接続インターフェースである。制御装置が、自身の故障を検出出来ない場合、誤ったデータが正しいデータと誤認識されて伝送装置から送信されることになる。
伝送装置の故障や外来ノイズ等に基づく伝送データの誤りを検出する仕組みとしては、伝送データ全体のCRC(Cyclic Redundancy Check)値を正確に生成して付加した誤り検出用のCRC値計算装置を備え、受信側の装置で伝送データのエラーを検出する方法がある(例えば、特許文献1参照。)。
また、送信側となる制御装置内で生成される演算データの正しさを確認する為の仕組みとして、冗長化処理装置の二重化された処理装置が生成する演算データについて、処理装置間の演算データの比較照合をハードウェアの同期に制約を受けずに行い、夫々の処理系の演算データが処理装置間で完全に一致した場合に伝送された演算データを正確なものと判断し、高速な演算処理を可能としたフェールセーフコンピュータシステムが開示されている(例えば、特許文献2参照。
特開平4−68616号公報 特許第4137387号公報
しかしながら、特許文献1に開示されたCRC計算装置による伝送データの誤り検出の仕組みでは、二重系の場合の冗長化処理装置の一方の系の処理装置が故障しても、演算データを生成する何れかの処理装置が健全ならば、処理装置から伝送装置に転送された演算データとCRC符号化データの関係は正しいものとなる。
この場合、受信側では、送信側の伝送装置からの伝送データの伝送中の伝送誤りは検出可能であるが、受信側では、冗長化処理装置の2つの系の処理装置が共に正しく動作している事を確認出来ない為、送信側の処理装置から伝送装置に転送される演算データが、冗長化処理装置の2つの系の処理装置間で正しく比較照合された結果伝送されたものであるか、比較照合で検証されないまま片方の系の処理装置のみで演算されたデータがそのまま伝送されたものであるかを判別できない。
この為、もし処理装置の片方の系が故障し、且つ、比較照合部が故障して、それを処理装置が自身が認識していない場合でも、演算データとCRC符号化データの関係は正しいため、受信側では、処理装置から伝送装置に転送された演算データが、冗長化処理装置による両処理系の一致確認による検証を経ているのかいないのかを判別できないという問題があった。
本発明は上述した問題を解決するためになされたもので、冗長化処理装置から伝送装置を介して伝送される演算データについて、受信側で伝送時の伝送誤り検出を行うとともに、受信側で冗長化処理装置の各処理系の符号化データを確認する手段を設けることで、冗長化処理装置で生成された冗長系毎の演算データの誤りと、冗長系毎の故障診断とを可能とした冗長化制御システム、及びその演算データの伝送方法を提供することを目的とする。
上記目的を達成するために、本発明による請求項1に係わる冗長化制御システムは、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した前記演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、前記演算データと前記第1の生成データ/第2の生成データ含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置と
を備える制御装置と、前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、受信した前記演算データと、予め設定される前記第1の生成アルゴリズム/前記第2の生成アルゴリズムとから、夫々、第3の生成データ/第4の生成データを生成し、受信した前記第1の生成データと前記第3の生成データとを、また、受信した前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りの有無と、前記第1の処理装置または前記第2の処理装置の故障の有無とを判定する第3の処理装置と、を備える受信装置とを備え、受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする。
上記目的を達成するために、本発明による請求項3に係わる冗長化制御システムは、請求項1において、前記冗長化処理装置は、前記第1の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、前記第2の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、前記第1の処理装置は、さらに、前記第1の署名データ/第2の署名データを含む前記伝送データを前記第1の伝送装置に返信し、さらに、第1の伝送装置は、前記演算データと前記第1の生成データ/第2の生成データと前記第1の署名データ/第2の署名データとを含む前記伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送り、前記第3の処理装置は、さらに、予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、受信した夫々の前記第1の署名データと前記第2の署名データに対して、復号化処理を行い、受信した前記第1の署名データが前記第1の処理装置で、また、受信した前記第2の署名データが前記第2の処理装置で生成されたことを認証判定するようにしたことを特徴とする。
上記目的を達成するために、本発明による請求項5に係わる冗長化制御システムは、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した場合、前記第1の演算データ/第2の演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、前記第1の演算データ/第2の演算データと、前記第1の生成データ/第2の生成データと含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置とを備える制御装置と、前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、受信した前記第1の演算データと予め設定される前記第1の生成アルゴリズムとから夫々第5の生成データを生成し、また、前記第2の演算データと予め設定される前記第2の生成アルゴリズムとから第6の生成データを生成し、前記第1の生成データと前記第5の生成データとを、前記第2の生成データと前記第6の生成データとを比較照合して、受信した前記第1の演算データと前記第2の演算データの誤りの有無と、受診した第1の演算データと第2の演算データとの比較照合による故障の有無とを検出する第3の処理装置と、を備える受信装置とを備え、受信した第1の演算データ/第2の演算データの夫々の誤りの有無と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにしたことを特徴とする。
上記目的を達成するために、本発明による請求項6に係わる冗長化制御システムの演算データの伝送方法は、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置とこの演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、一致した前記演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、前記第1の生成データと前記第3の生成データとを、また、前記第1の生成データと前記第3の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップとを備え、受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする。
上記目的を達成するために、本発明による請求項7に係わる冗長化制御システムの演算データの伝送方法は、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、さらに、前記第1の演算データに対して、予め設定される第1の署名アルゴリズムを使用して第1の署名データを生成するステップと、
前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、さらに、前記第2の演算データに対して、予め設定される第2の署名アルゴリズムを使用して第2の署名データを生成するステップと前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するとともに、前記第2の生成データを前記第1の処理装置に送るステップと、記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、その演算データと、前記第1の生成データと前記第2の生成データと、前記第1の署名データ/前記第2の署名データとを含む伝送データを送信するステップと、前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、前記第1の生成データと前記第3の生成データとを、また、前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと、さらに、前記演算データから予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、夫々第3の署名データ及び第4の署名データを生成するステップと、前記第1の署名データと前記第3の署名データとを、また、前記第2の署名データと前記第4の署名データとを独立に比較照合して、受信した演算データが予め設定された処理装置のものであるか否かの認証判定を行うステップと、を備え、受信した演算データの誤り判定と、演算データを生成した装置の認証判定とを行うようにした。
上記目的を達成するために、本発明による請求項8に係わる冗長化制御システムの演算データの伝送方法は、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数とし、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、記第1の処理装置において、比較照合結果から一致したことを確認した第1の演算データと第2の演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、前記受信装置では、前記伝送データを受信して、前記第1の演算データと予め設定された前記第1の生成アルゴリズムとから第5の生成データを生成するステップと、前記伝送データを受信して、前記第2の演算データと予め設定された前記第2の生成アルゴリズムとから第6の生成データを生成するステップと、前記第1の生成データと前記第5の生成データとを、また、前記第2の生成データと前記第6の生成データとを比較照合して受信した前記第1の演算データと前記第2の演算データの誤り検出と、受信した前記第1の演算データと前記第2の演算データの比較照合とを行うステップと、を備え、受信した第1の演算データ/第2の演算データの夫々の誤りの有無の検出と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにした。
本発明によれば、冗長化処理装置から伝送装置を介して伝送される演算データについて、受信側で伝送時の伝送誤り検出を行うとともに、冗長化処理装置で生成された冗長系毎の演算データの誤りと、冗長系毎の故障診断とを可能とした冗長化制御システム、及びその演算データの伝送方法を提供することが出来る。
本発明の冗長化制御システムの構成図。 本発明の実施例1の冗長化制御システムの動作説明図。 本発明の実施例1の冗長化制御システムの動作説明図。 本発明の実施例1の冗長化制御システムの動作を説明するフロー図。 本発明の実施例2の冗長化制御システムの動作説明図。 本発明の実施例2の冗長化制御システムの動作を説明するフロー図。 本発明の実施例3の冗長化制御システムの動作説明図。 本発明の実施例4の冗長化制御システムの動作説明図。 本発明の実施例4の冗長化制御システムの動作を説明するフロー図。
以下、図面を参照して、本実施例について説明する。
以下、図1乃至図4を参照して実施例1を説明する。先ず、図1を参照して、本実施の冗長化制御システム100の構成について説明する。冗長化制御システム100は、制御データを受診して演算データを生成する制御装置1と、制御データを送信して、制御装置1からの演算データを受診する受信装置2と、これらを接続する伝送路3とを備える。
尚、冗長化制御システム100は、伝送路3をネットワークで構成し、複数の受信装置2、複数の制御装置1を備える構成としても良く、制御データと演算データは、同じ構成の制御装置の間で送受信される場合もある。ここでは、一対の制御装置1と受信装置2との間の伝送の場合について説明する。
また、冗長化制御システム100の構成は、同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置11の第1の演算データと第2の処理装置12の第2の演算データとを比較照合して、一致を確認した演算データを返信する比較冗長型の冗長化処理装置14を備える制御装置1と、制御装置1に伝送路3を介して制御データを制御装置1に送信し、演算データを制御装置1から受診して、受診した演算データの誤りの有無を判定する受信装置2とを備える。
次に、図2を参照して各部の構成について説明する。図2に記載の各データの末尾に付した数値1、2は、夫々第1、第2を簡略化したもので、例えば、「演算データ2」の記したものは、第2の演算データを示す(以下、その他の図面においても同様に記す)。
制御装置1は、受診した制御データに基づいて第1の演算データを生成し、この第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成する第1の処理装置11と、受診した制御データに基づいて第2の演算データを生成し、この第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成する第2の処理装置12とを有する冗長化処理装置14とを備える。
この第1の処理装置11は、第1の演算データと第2の演算データとを比較照合して、一致を確認した演算データと、第1の生成データ/第2の生成データとを出力する。
さらに、演算データと第1の生成データ/第2の生成データを含む伝送データを冗長化処理装置14から受信して制御データの送信元に送る第1の伝送装置13とを備える。
さらに、受信装置2は、制御データを第1の伝送装置13に送信し、伝送データを第1の伝送装置13から受信する第2の伝送装置23と、受信した演算データと、予め設定される第1の生成アルゴリズム/第2の生成アルゴリズムとから、夫々、第3の生成データ/第4の生成データを生成し、第1の生成データと第3の生成データとを、また、第2の生成データと第4の生成データとを比較照合して、受信した演算データの誤りの有無と、第1の処理装置または第2の処理装置の故障とを判定する第3の処理装置21とを備える。
次に、第1の処理装置11と第2の処理装置とを有する冗長化処理装置14の詳細について説明する。
先ず、第1の処理装置11は、第1の伝送装置13から制御データを受信し、当該制御データと第1の演算データとを後述する第1のデータ交換部112に送るとともに、第1の演算データと第2演算データとを相互に交換して、相互の比較照合結果の一致を確認して、一致した演算データを含む伝送データを第1の伝送装置13に返信する第1の伝送データ管理部111と、第1の伝送データ管理部111から制御データを受信し、予め設定される演算プログラムを実行して第1の演算データを作成して返信する第1の演算データ作成部114と、自処理装置11で求める第1の演算データを受信し、第1の演算データの返信時の誤り検出用の第1の生成データを予め設定される第1の生成アルゴリズムを使用して生成して返信する前記第1の生成データ作成部113と、第1の演算データを後述する第2処理装置12に送信し、第2の処理装置12から送られた第2の演算データと比較照合結果とを含む伝送データを第1の伝送データ管理部111に送る第1のデータ交換部112とを備える。
また、第2の処理装置12は、第1の処理装置11から制御データと第1の演算データとを受信し、第1の演算データと第2の演算データとの比較照合結果を含む伝送データを第1のデータ交換部112に送る第2のデータ交換部122と、第2のデータ交換部122から制御データを受信し、伝送データを作成して第1の処理装置11に第1のデータ交換部112を介して返信する第2の伝送データ管理部121と、第2の伝送データ管理部121から制御データを受信し、予め設定され、第1の処理装置11に設定されるものと同じ演算プログラムを実行して前記第2の演算データを作成して返信する第2の演算データ作成部124と、第2の伝送データ管理部121から第2の演算データを受信し、第2の演算データの返信時の誤り検出用の第2の生成データを予め設定される第2の生成アルゴリズを使用して生成して返信する第2の生成データ作成部123とを備える。
尚、この第1の処理装置11及び第2の処理装置12は、制御データを受診して演算データを求め返信するものであれば良く、伝送路3を介しての送受信、演算データを求める演算CPU、及び、演算プログラムやデータを記憶するメモリ等を備える演算装置で構成することが出来る。
また、第1の生成データを生成する第1の生成アルゴリズムと、第2の生成データを生成する第2の生成アルゴリズムとは、例えば、巡回冗長検査(Cyclic Redundancy Check)などの関数を使用したもので、夫々の関数は異なるものを使用し、第1の生成データと第2の生成データとは異なる値としておく。
このように構成しておくことで、受信装置2では、受信した演算データの誤りの有無を送信元の第1の生成アルゴリズムと第2のアルゴリズムとで求め、夫々第3の生成データ/第4の生成データとし、受診した第1の生成データ/第2の生成データと、生成した第3の生成データ/第4の生成データとを個別に比較照合して、誤りの有無と、その誤りが2つの処理装置の系統のいずれの系統に起因するかを判定できるようにしておく。
次に、このように構成された本実施例1の動作について、図3の処理フロー図と、図4を参照して説明する。
先ず、制御装置1は、図4の破線矢印で示すように、例えば、制御データの入力出力端となる受信装置2から伝送路3と第1の受信装置13とを介して受信し、同じ制御データを第1の伝送データ管理部111と、伝送データ管理部121とに記憶する。
具体的には、第2の処理装置12に送られる制御データは、第1の伝送データ管理部111、データ交換部112、及びデータ交換部122を経由して伝送データ管理部121に記憶される。
次に、図3を参照して、送信された制御データに応答する演算データの処理動作を説明する。
第1の伝送データ管理部111と伝送データ管理部121とに記憶された、同じ、制御データは、演算データ作成部114と演算データ作成部124とで、予め記憶される同じ演算プログラムを用いて、夫々、第1の演算データ/第2の演算データを生成する(s1、s3)。
次に、第1の生成データ作成部113は、第1の演算データから、特定のアルゴリズムに基づく演算処理(例えば、CRC符号化計算)により、第1の生成データ(例えば、第1の演算データのCRC符号化データ)を算出する(s2)。
同様に、第2の生成データ作成部123は、第2の演算データから、特定のアルゴリズムに基づく演算処理(例えば、CRC符号化計算)により、第2の生成データ(例えば、第2の演算データのCRC符号化データ)を算出する(s2)。
次に、次に、冗長化処理装置14では、第1の演算データと第2の演算データの演算結果の正しさを確認するため、第1の処理装置11と処理第2の処理装置12の間で第1の演算データと第2の演算データの交換を行う。
そこで、第1の演算データはデータ交換部112からデータ交換部122に転送され、また、第2の演算データはデータ交換部122からデータ交換部112に転送される。
そして、第1の伝送データ管理部111では、第1の処理装置11で生成された第1の演算データと、第2の処理装置12から転送されてきた第2の演算データの比較照合を行う。ここで、第1の処理装置11と第2の処理装置12の処理が正しく実行されていれば、第1の演算データと第2の演算データは必ず一致している筈である。
また、同様に、伝送データ管理部121では、第2の処理装置12で生成された第2の演算データと、第1の処理装置11から転送されてきた第1の演算データのデータ比較照合を行う。
そして、それぞれの装置での比較照合結果は、データ交換部112とデータ交換部122を介して交換される(s5)。
次に、そして、第1の演算データと第2の演算データの一致を確認した予め設定された第1の処理装置11では、受信装置2に送出するための伝送データを作成し、第1の伝送装置13を介して受信装置2に送信する(s6)。この伝送データは、第1の演算データと第2の演算データとが一致した演算データと、第1の生成データと、第2の処理装置12から転送されてきた第2の生成データが含まれる。
次に、伝送データを受信した受信装置2では、第3の処理装置21において、伝送データに内蔵された第1の生成データ、第2の生成データを用いて、受信した演算データが正しく転送されてきたか否かの検算処理を行う。
そこで、第3の処理装置21には、第1の生成データ作成部と第2の生成データ作成部123に内蔵された第1の生成アルゴリズムと第2の生成アルゴリズムとを予め記憶して置く。
先ず、第3の処理装置21では、伝送データ中に、演算データ、第1の生成データ、及び第2の生成データが内蔵されているか否かを確認する。
仮に、第2の生成データが空の状態(例えば、全ビットが0)で送信されて来たとすると、受信装置2は、第1のデータ交換部112のどこかに異常が発生して、第2の生成データの第1の処理装置への転送が失敗したか、もしくは、第2の処理装置12に異常が発生して、そもそも第2の生成データが作成されなかったかなど、制御装置1内での異常発生を検知する事が出来る。
次に、第3の処理装置21では、第1の生成データ作成部113と同一の生成アルゴリズムを用いて、受信した伝送データ中の演算データから、新たに第3の生成データを作成する(s7)。
次に、第1の生成データと第3の生成データの比較称号処理を行う。一致した場合、演算データ、第1の生成データが正しく受信装置2に伝送され、かつ、第1の生成データの第1の処理装置11における生成処理が正常に動作したと判断する事が出来る。不一致の場合、演算データが伝送路3や、第1の伝送装置13、第2の伝送装置23のいずれかで誤ったデータに変化したか、制御装置1、または受信装置2における第1/第2の生成アルゴリズムに異常が発生したという事になり、第1の処理装置の処理系統の誤りを検出する事が出来る(s8)。
次に、第3の処理装置21では、第1の処理装置の系統と同様に、第2の処理系等について第2の生成データ作成部123と同一の第2の生成アルゴリズムを用いて、受信した伝送データ中の演算データから、新たに第4の生成データを作成する(s7)。
そして、第2の生成データと第4の生成データの比較照合処理を行う。一致の場合、演算データ、第2の生成データが正しく受信装置2に伝送され、かつ、第2の生成データの第2の処理装置における処理が正常に動作したと判断する事が出来る。
不一致の場合、演算データが伝送路3、第1の伝送装置13、及び第2の伝送装置23のいずれかで誤ったデータに変化したか、制御装置1または受信装置2における第1/第2の生成アルゴリズムに異常が発生したという事になり、これらの誤りを検出する事が出来る。
このように構成された本実施例の冗長化制御システム100によれば、冗長化処理装置14において作成される伝送データの中に、第1の処理装置11と第2の処理装置12とで作成された第1の演算データと第2の演算データとを比較照合して、一致した演算データと、第1の処理装置11のみで作成された第1の生成データと第2の処理装置12のみで作成された第2の生成データを含む伝送データを送信し、受信装置2では、これらの生成データを用いた演算データの伝送誤りのチェックと、第1/第2の生成データの欠落、または誤り検出による冗長化処理装置14の第1の処理装置、第2の処理装置の処理系統毎の故障、または両系の故障を検出する事が出来る。
即ち、従来の伝送誤り検出の仕組みは、伝送経路で発生する伝送誤りには、伝送データに対して生成データを生成し、受信装置でこれを検出する方式であったため、生成データを求める前の演算データの値自体が誤っていた場合、誤った演算データに対して生成データが求められる。
したがって、受信装置では伝送経路で正しく伝送された事のみが確認され、演算データの値自体が誤っていた事は検出できなかった。
これに対し、本実施例1の冗長化制御システムでは、第1の処理装置11と第2の処理装置12で求めた演算データの比較照合を行い、演算データの一致を確認した後、第1の処理装置11で生成される第1の生成データと、第2の処理装置で生成される第2の生成データを共に伝送データとして受信装置に送る仕組みを有する。
したがって、受信側装置では、演算データの伝送路中での誤り検出だけでなく、第1の処理装置11、第2の処理装置12の故障の有無を、その処理系等毎に受信装置2で検出する事が可能となる。
これにより、伝送路での誤り検出だけでなく、第1/第2の処理装置で演算された演算データの誤りと、その処理系等の故障とを検出する事が出来る。
次に、図5及び図6を参照して、実施例2の冗長化制御システムについて説明する。実施例2の各部について図1に示す各部と同一部分は同一符号で示しその説明を省略する。
図5及び図6に示すように、実施例2が、実施例1と異なる点は、第1の処理装置11と第2の処理装置12とに、夫々の演算データを生成した処理装置であることを保証する第1の署名データ生成部115と第2の署名データ生成部125とを備え、受信装置2で生成された演算データが正しい装置から送信されたものであることを第3の処理装置23で認証判定するようにしたことにある。
即ち、第1の処理装置11は、さらに、演算データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理を行って第1の署名データを作成し、第2の処理装置12は、さらに、制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理を行って第2の署名データを作成する。
そして、第1の処理装置11は、さらに、第1の署名データ/第2の署名データを含む伝送データを第1の伝送装置13に返信し、第1の伝送装置13は、演算データとの生成データ/第2の生成データと前記第1の署名データ/第2の署名データとを含む伝送データを冗長化処理装置14から受信して制御データの送信元である受信装置2に送る。
第3の処理装置21は、さらに、予め設定される送信元と同じ第1の署名アルゴリズムと第2の署名アルゴリズムに基づき、受信した夫々の第1の署名データと第2の署名データに対して、複合化処理を行い、受信した第1の署名データが第1の処理装置11で、また、受信した第2の署名データが第2の処理装置12で生成されたものである認証判定を行う。
次に、実施例2の冗長化処理装置の詳細構成について、同じく図5を参照して説明する。第1の処理装置11は、さらに、第1の伝送データ管理部111から送られた演算データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく第1の署名データを作成し、前記第1の伝送データ管理部に送る第1の署名データ作成部115を備える。
第2の処理装置12は、さらに、第2の伝送データ管理部121から送られた制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく第2の署名データを作成し、前記第2の伝送データ管理部に送る第2の署名データ作成部を備える。
次に、このように構成された実施例2の動作について、図6を参照して説明する。図6に示す実施例2の処理ステップについて、図3に示す実施例1の処理ステップと同じ処理のものは、対応付けして()内に実施例1の符号で示す。
第1の処理装置11において、制御データに基づいて第1の演算データを生成し、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成する(s11、s12)。そして、実施例2では、さらに、前記第1の演算データに対して、予め設定される第1の署名アルゴリズムを使用して第1の署名データを生成する(s13)。
同様に、第2の処理装置12において、制御データに基づいて第2の演算データを生成し、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成する(s14、s15)。さらに、前記第2の演算データに対して、予め設定される第2の署名アルゴリズムを使用して第2の署名データを生成する(s16)。
そして、伝送データ管理部111では、第1の処理装置11と第2の処理装置12とにおいて、相互に第1の演算データと第2の演算データとを比較照合し(s17)、照合結果を相互に交換し、その一致を確認する。そして、一致した演算データと、第1の生成データと第2の生成データと、さらに、第1の署名データ/前記第2の署名データとを含む伝送データを送信する(s18)。
次に、受信装置2では、伝送データを受信して、演算データと予め設定された第1の生成アルゴリズムと第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成し、第1の生成データと第3の生成データとを、また、第2の生成データと第4の生成データとを比較照合して、受信した演算データの誤りを検出する(s19、s20)。
さらに、予め設定される送信元と同じ第1の署名アルゴリズムと第2の署名アルゴリズムに基づき、受信した夫々の前記第1の署名データと第2の署名データに対して、複合化処理を行い、受信した前記第1の署名データが第1の処理装置11で、また、受信した第2の署名データが第2の処理装置12で生成されたものであることを認証判定する(s21)。
以上のように構成された実施例2に拠れば、制御装置1の第1の処理装置11と第2の処理装置12とに、夫々第1の署名データ作成部115と第2の署名データ作成部125とを備える事により、夫々の第1の署名データと第2の署名データとが、正しく、夫々第1の処理装置11と第2の処理装置処理12とで作成された事を受信装置2で認識することが出来る。
また、受信データが第1の処理装置と第2の処理装置とにより生成された事が認証可能となるので、ネットワークを構成する伝送路3から別の装置により生成された伝送データとの区別や、ネットワークを介して侵入する偽伝送データを識別することが出来る。
次に、図7を参照して、実施例3の冗長化制御システムについて説明する。実施例3の各部について図5に示す各部と同一部分は同一符号で示しその説明を省略する。
図7に示すように、実施例3が、実施例2と異なる点は、実施例2では第1の処理装置11と第2の処理装置12とで異なる生成アルゴリズムを使用して異なる第1の生成データと第2の生成データを生成したが、実施例3では2つの処理装置では同じ生成アルゴリズムで同じ値の生成データを生成し、伝送する生成データ量を削減するようにしたことにある。
実施例3の冗長化処理装置14は、詳細には、第1の処理装置11は、第1の伝送装置13から制御データを受信し、当該制御データと第1の演算データとを第1のデータ交換部112に送るとともに、第1の演算データと第2演算データとを、さらに、第1の生成データと第2の生成データとを相互に交換し、相互の比較照合結果の一致を確認して、夫々一致した演算データ及び生成データとし、これらを含む伝送データを作成して返信する第1の伝送データ管理部111と、第1の伝送データ管理部111から制御データを受信し、予め設定される演算プログラムを実行して第1の演算データを作成して返信する第1の演算データ作成部114と、第1の演算データを受信し、第1の演算データの返信時の誤り検出用の第1の生成データを予め設定される生成アルゴリズを使用して生成して返信する第1の生成データ作成部113と、第1の演算データを前記第2処理装置12に送信し、第2の処理装置から送られた第2の演算データと比較照合結果とを含む伝送データを第1の伝送データ管理部111に送る第1のデータ交換部112と、第1の伝送データ管理部111から送られた制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、第1の伝送データ管理部111に送る第1の署名データ作成部115と、を備える。
また、第2の処理装置12は、第1の処理装置11から制御データと第1の演算データとを受信し、第1の演算データと第2の演算データ及び第1の生成データと第2の生成データとの比較照合結果を含む伝送データを第1のデータ交換部112に送る第2のデータ交換部122と、第2のデータ交換部122から制御データを受信し、伝送データを作成して第1の処理装置11に返信する第2の伝送データ管理部121と、第2の伝送データ管理部121から制御データを受信し、予め設定される第1の処理装置11と同じ演算プログラムを実行して第2の演算データを作成して返信する第2の演算データ作成部124と、第2の伝送データ管理部121から第2の演算データを受信し、第2の演算データの返信時の誤り検出用の第2の生成データを予め設定される同じ生成アルゴリズを使用して生成して返信する第2の生成データ作成部123と、第2の伝送データ管理部121から送られた制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、第2の伝送データ管理部121に送る第2の署名データ作成部125と、を備える。
さらに、第2のデータ交換部122は、第2の署名データを第2の伝送データ管理部121から受信して第1のデータ交換部121に送信し、第1の伝送データ管理部112は、第1の演算データと第2の演算データとを比較照合して一致した演算データと、第1の生成データ/第2の生成データとを比較して一致した生成データと、さらに、第1の署名データ/第2の署名データとを出力する。
次に、このように構成された実施例3の冗長化制御システム100動作について説明する。受信装置2では、第1の処理装置11と第2の処理装置で相互に比較照合された演算データと生成データと、第1の署名データと第2の署名データとを含む伝送データを冗長化処理装置14から受信する。
受信装置2の第3の処理装置23では、受信した演算データと、予め設定される第1/第2の処理装置11、12に備える同じ生成アルゴリズムとから、第5の生成データを生成し、受信した生成データと第5の生成データとを比較し、制御装置1から送信された演算データの誤りの有無を検出する。
さらに、予め設定される第1の署名アルゴリズムと第2の署名アルゴリズムに基づき、受信した夫々の第1の署名データと第2の署名データに対して、複合化処理を行い、受信した第1の署名データが第1の処理装置で、また、受信した第2の署名データが第2の処理装置で生成されたものである認証判定を行う。
以上のように構成された実施例3に拠れば、制御装置1の第1の生成データと第2の生成データとの比較照合を冗長化処理装置14内で行い、伝送データとしては比較照された生成データのみを転送し、第1の処理装置11と第2の処理装置の故障の有無判定は、第1の署名データと第2の署名データの認証判定で行うようにしている。
したがって、実施例2と同様の効果を実現するのに半分のデータ量の生成データとし、伝送路3でのデータ量を削減することが出来る。
次に、図8及び図9を参照して、実施例4の冗長化制御システムについて説明する。実施例4の各部について図1に示す各部と同一部分は同一符号で示しその説明を省略する。
図8及び図9に示すように、実施例4が、実施例1と異なる点は、実施例1では、伝送データ管理部111は、第1の演算データと第2の演算データを比較照合し、一致した1つの演算データを伝送データとして生成するようにしたが、実施例4では、比較照合の後、伝送データは、第1の演算データと第2の演算データをそのまま伝送データとして生成し、受信装置2に送信するようにしたことにある。
従って、この場合の動作は、図9に示すように、第1の演算データ、第2の演算データ、第1の生成データ、第2の生成データで構成される伝送データが生成される(s36)。
そして、受信装置2では、この伝送データを受信して、第1の演算データと送信元と同じ予め設定された第1の生成アルゴリズムとから第5の生成データを生成し、また、第2の演算データと予め設定された送信元と同じ第2の生成アルゴリズムとから第6の生成データを生成する(s37)。
そして、第1の生成データと第5の生成データとを、また、第2の生成データと第6の生成データとを比較照合して、受信した第1の演算データと第2の演算データの誤りを検出するとともに、受信した第1演算データと第2の演算データとの比較照合を行い、送信元の故障の有無を判定する。
したがって、演算データの比較照合を制御装置と受信装置の2箇所で行うことが可能で、また、第1の演算データと第2の演算データの夫々の誤りの有無の検出が可能な、受信装置で演算データの診断が可能な冗長化された信頼性の高い冗長化制御システムを得ることが出来る。
本発明のいくつかの実施例を説明したが、これらの実施例は、例として提示したものであり、発明の範囲を限定することを意図していない。これら新規な実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で,種々の省略、置き換え、変更を行うことが出来る。これらの実施例やその変形は、発明の要旨に含まれるとともに、特許請求の範囲に記載された発明と均等の範囲に含まれる。
100 冗長化制御システム
1 制御装置
2 受信装置
3 伝送路
11 第1の処理装置
12 第2の処理装置
13 第1の伝送装置
21 第3の処理装置
23 第2の伝送装置
111 第1のデータ伝送管理部
112 第1のデータ交換部
113 第1の生成データ作成部
114 第1の演算データ作成部
115 第1の署名データ作成部
121 第2のデータ伝送管理部
122 第2のデータ交換部
123 第2の生成データ作成部
124 第2の演算データ作成部
125 第2の署名データ作成部

Claims (8)

  1. 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、
    前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、
    前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
    さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した前記演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、
    前記演算データと前記第1の生成データ/第2の生成データ含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置と
    を備える制御装置と、
    前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、
    受信した前記演算データと、予め設定される前記第1の生成アルゴリズム/前記第2の生成アルゴリズムとから、夫々、第3の生成データ/第4の生成データを生成し、受信した前記第1の生成データと前記第3の生成データとを、また、受信した前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りの有無と、前記第1の処理装置または前記第2の処理装置の故障の有無とを判定する第3の処理装置と、
    を備える受信装置と
    を備え、
    受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする冗長化制御システム。
  2. 前記冗長化処理装置は、前記第1の処理装置は、前記第1の伝送装置から前記制御データを受信し、前記第1の演算データと前記第2演算データとを相互に交換して、相互の比較照合結果の一致を確認して、一致した前記演算データを含む伝送データを前記第1の伝送装置に返信する第1の伝送データ管理部と、
    前記第1の伝送データ管理部から前記制御データを受信し、予め設定される演算プログラムを実行して前記第1の演算データを作成して返信する第1の演算データ作成部と、
    前記第1の演算データを受信し、前記第1の演算データの返信時の誤り検出用の前記第1の生成データを予め設定される前記第1の生成アルゴリズを使用して生成して返信する前記第1の生成データ作成部と、
    前記制御データと前記第1の演算データとを前記第1の伝送データ管理部から受信して、前記第1の演算データを前記第2処理装置に送信し、前記第2の処理装置から送られた前記第2の演算データと前記比較照合結果とを含む前記伝送データを前記第1の伝送データ管理部に送る第1のデータ交換部と、
    前記を備え、
    前記第2の処理装置は、前記第1の処理装置から前記制御データと前記第1の演算データとを受信し、前記第1の演算データと前記第2の演算データとの比較照合結果を含む前記伝送データを前記第1のデータ交換部に送る第2のデータ交換部と、
    前記第2のデータ交換部から前記制御データを受信し、前記伝送データを作成して前記第1の処理装置に前記第1のデータ交換部を介して返信する第2の伝送データ管理部と、
    前記第2の伝送データ管理部から前記制御データを受信し、予め設定される前記演算プログラムを実行して前記第2の演算データを作成して返信する第2の演算データ作成部と、
    前記第2の伝送データ管理部から前記第2の演算データを受信し、前記第2の演算データの返信時の誤り検出用の前記第2の生成データを予め設定される前記第2の生成アルゴリズを使用して生成して返信する第2の生成データ作成部と、
    を備える請求項1に記載の冗長化制御システム。
  3. 前記冗長化処理装置は、前記第1の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、
    前記第2の処理装置は、さらに、前記制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、
    前記第1の処理装置は、さらに、前記第1の署名データ/第2の署名データを含む前記伝送データを前記第1の伝送装置に返信し、
    さらに、第1の伝送装置は、前記演算データと前記第1の生成データ/第2の生成データと前記第1の署名データ/第2の署名データとを含む前記伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送り、
    前記第3の処理装置は、さらに、予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、受信した夫々の前記第1の署名データと前記第2の署名データに対して、復号化処理を行い、受信した前記第1の署名データが前記第1の処理装置で、また、受信した前記第2の署名データが前記第2の処理装置で生成されたことを認証判定するようにした請求項1に記載の冗長化制御システム。
  4. 前記冗長化処理装置は、前記第1の処理装置は、前記第1の伝送装置から前記制御データを受信し、当該制御データと前記第1の演算データとを前記第1のデータ交換部に送るとともに、前記第1の演算データと前記第2演算データとを相互に交換して、相互の比較照合結果の一致を確認して、一致した演算データを含む前記伝送データを作成して前記第1の伝送装置に返信する第1の伝送データ管理部と、
    前記第1の伝送データ管理部から前記制御データを受信し、予め設定される演算プログラムを実行して前記第1の演算データを作成して返信する第1の演算データ作成部と、
    前記第1の演算データを受信し、前記第1の演算データの伝送時の誤り検出用の前記第1の生成データを予め設定される前記第1の生成アルゴリズを使用して生成して返信する前記第1の生成データ作成部と、
    前記第1の演算データを前記第2処理装置に送信し、前記第2の処理装置から送られた前記第2の演算データと前記比較照合結果とを含む前記伝送データを前記第1の伝送データ管理部に送る第1のデータ交換部と、
    さらに、前記第1の伝送データ管理部から送られた前記制御データに対して、予め設定される共通鍵暗号である第1の署名アルゴリズムに基づく暗号化処理によって第1の署名データを作成し、前記第1の伝送データ管理部に送る第1の署名データ作成部と、
    を備え、
    前記第2の処理装置は、前記第1の処理装置から前記制御データと前記第1の演算データとを受信し、前記第1の演算データと前記第2の演算データとの比較照合結果を含む前記伝送データを前記第1のデータ交換部に送る第2のデータ交換部と、
    前記第2のデータ交換部から前記制御データを受信し、前記伝送データを作成して前記第1の処理装置に前記第1のデータ交換部を介して返信する第2の伝送データ管理部と、
    前記第2の伝送データ管理部から前記制御データを受信し、予め設定される前記演算プログラムを実行して前記第2の演算データを作成して返信する第2の演算データ作成部と、
    前記伝送データ管理部から前記第2の演算データを受信し、前記第2の演算データの返信時の誤り検出用の前記第2の生成データを予め設定される前記第2の生成アルゴリズを使用して生成して返信する第2の生成データ作成部と、
    さらに、前記第2の伝送データ管理部から送られた前記制御データに対して、予め設定される共通鍵暗号である第2の署名アルゴリズムに基づく暗号化処理によって第2の署名データを作成し、前記第2の伝送データ管理部に送る第2の署名データ作成部と、
    を備えた請求項3に記載の冗長化制御システム。
  5. 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する比較冗長型の冗長化処理装置を備える冗長化制御システムであって、
    前記第1の処理装置は、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成し、前記第2の処理装置は、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成し、
    前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
    さらに、前記第1の処理装置は、前記第1の演算データと前記第2の演算データとを比較照合して、一致した場合、前記第1の演算データ/第2の演算データと前記第1の生成データ/第2の生成データとを出力する冗長化処理装置と、
    前記第1の演算データ/第2の演算データと、前記第1の生成データ/第2の生成データと含む伝送データを前記冗長化処理装置から受信して前記制御データの送信元に送る第1の伝送装置と
    を備える制御装置と、
    前記制御データを前記第1の伝送装置に送信し、前記伝送データを前記第1の伝送装置から受信する第2の伝送装置と、
    受信した前記第1の演算データと予め設定される前記第1の生成アルゴリズムとから夫々第5の生成データを生成し、また、前記第2の演算データと予め設定される前記第2の生成アルゴリズムとから第6の生成データを生成し、前記第1の生成データと前記第5の生成データとを、前記第2の生成データと前記第6の生成データとを比較照合して、受信した前記第1の演算データと前記第2の演算データの誤りの有無と、
    受診した第1の演算データと第2の演算データとの比較照合による故障の有無とを検出する第3の処理装置と、
    を備える受信装置と
    を備え、
    受信した第1の演算データ/第2の演算データの夫々の誤りの有無と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにしたことを特徴とする冗長化制御システム。
  6. 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置とこの演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
    前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
    前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
    前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
    前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、
    記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、一致した前記演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、
    前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、
    前記第1の生成データと前記第3の生成データとを、また、前記第1の生成データと前記第3の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと
    を備え、
    受信した演算データの誤りの有無を、演算データを生成した処理装置毎の生成アルゴリズムを使用して判定するようにしたことを特徴とする冗長化制御システムの演算データの伝送方法。
  7. 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
    前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
    前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数として、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
    さらに、前記第1の演算データに対して、予め設定される第1の署名アルゴリズムを使用して第1の署名データを生成するステップと、
    前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
    さらに、前記第2の演算データに対して、予め設定される第2の署名アルゴリズムを使用して第2の署名データを生成するステップと
    前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するとともに、前記第2の生成データを前記第1の処理装置に送るステップと、
    記第1の処理装置において、前記第1の演算データと前記第2の演算データとを比較照合結果の一致を確認し、その演算データと、前記第1の生成データと前記第2の生成データと、前記第1の署名データ/前記第2の署名データとを含む伝送データを送信するステップと、
    前記受信装置では、前記伝送データを受信して、前記演算データと予め設定された前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとから第3の生成データと第4の生成データとを生成するステップと、
    前記第1の生成データと前記第3の生成データとを、また、前記第2の生成データと前記第4の生成データとを比較照合して、受信した前記演算データの誤りを検出するステップと、
    さらに、前記演算データから予め設定される前記第1の署名アルゴリズムと前記第2の署名アルゴリズムに基づき、夫々第3の署名データ及び第4の署名データを生成するステップと、
    前記第1の署名データと前記第3の署名データとを、また、前記第2の署名データと前記第4の署名データとを独立に比較照合して、受信した演算データが予め設定された処理装置のものであるか否かの認証判定を行うステップと、
    を備え、
    受信した演算データの誤り判定と、演算データを生成した装置の認証判定とを行うようにした冗長化制御システムの演算データの伝送方法。
  8. 同じ制御データを受信して、同じ演算処理を並列に実行する第1の処理装置の第1の演算データと第2の処理装置の第2の演算データとを比較照合して、一致した演算データを返信する制御装置と、この演算データを受信する受信装置とを備える冗長化制御システムの演算データの伝送方法であって、
    前記制御装置は、前記第1の処理装置において、前記制御データに基づいて前記第1の演算データを生成し、前記第1の演算データに対して、予め設定される返信時の誤り検出用の第1の生成アルゴリズムを使用して第1の生成データを生成するステップと、
    前記第2の処理装置において、前記制御データに基づいて前記第2の演算データを生成し、前記第2の演算データに対して、予め設定される返信時の誤り検出用の第2の生成アルゴリズムを使用して第2の生成データを生成するステップと、
    前記第1の生成アルゴリズムと前記第2の生成アルゴリズムとは異なる関数とし、前記第1の生成データと前記第2の生成データとが異なる値となるように設定し、
    前記第1の処理装置と前記第2の処理装置とにおいて、相互に第1の演算データと前記第2の演算データとを比較照合し、照合結果を相互に交換するステップと、
    記第1の処理装置において、比較照合結果から一致したことを確認した第1の演算データと第2の演算データと、前記第1の生成データと前記第2の生成データとを含む伝送データを送信するステップと、
    前記受信装置では、前記伝送データを受信して、前記第1の演算データと予め設定された前記第1の生成アルゴリズムとから第5の生成データを生成するステップと、
    前記伝送データを受信して、前記第2の演算データと予め設定された前記第2の生成アルゴリズムとから第6の生成データを生成するステップと、
    前記第1の生成データと前記第5の生成データとを、また、前記第2の生成データと前記第6の生成データとを比較照合して受信した前記第1の演算データと前記第2の演算データの誤り検出と、受信した前記第1の演算データと前記第2の演算データの比較照合とを行うステップと、
    を備え、
    受信した第1の演算データ/第2の演算データの夫々の誤りの有無の検出と、第1の演算データと第2の演算データの比較照合とを送信側と受信側とで並列に判定するようにした冗長化制御システムの演算データの伝送方法。
JP2010184440A 2010-08-19 2010-08-19 冗長化制御システム、及びその演算データの伝送方法 Active JP5684514B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010184440A JP5684514B2 (ja) 2010-08-19 2010-08-19 冗長化制御システム、及びその演算データの伝送方法
US13/206,898 US8762788B2 (en) 2010-08-19 2011-08-10 Redundancy control system and method of transmitting computational data thereof for detection of transmission errors and failure diagnosis
CN201110230946.3A CN102375409B (zh) 2010-08-19 2011-08-12 冗余化控制系统及其运算数据的传送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184440A JP5684514B2 (ja) 2010-08-19 2010-08-19 冗長化制御システム、及びその演算データの伝送方法

Publications (2)

Publication Number Publication Date
JP2012043230A JP2012043230A (ja) 2012-03-01
JP5684514B2 true JP5684514B2 (ja) 2015-03-11

Family

ID=45595021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184440A Active JP5684514B2 (ja) 2010-08-19 2010-08-19 冗長化制御システム、及びその演算データの伝送方法

Country Status (3)

Country Link
US (1) US8762788B2 (ja)
JP (1) JP5684514B2 (ja)
CN (1) CN102375409B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150105872A1 (en) * 2012-05-25 2015-04-16 Hitachi, Ltd. Reliability calculation device and method
DE102012212304A1 (de) * 2012-07-13 2014-01-16 Siemens Aktiengesellschaft Anordnung mit einem Mikroprozessorsystem
JP6017344B2 (ja) * 2013-02-26 2016-10-26 株式会社日立製作所 制御装置、制御システム及びデータ生成方法
US9740178B2 (en) * 2013-03-14 2017-08-22 GM Global Technology Operations LLC Primary controller designation in fault tolerant systems
WO2017056688A1 (ja) * 2015-09-29 2017-04-06 日立オートモティブシステムズ株式会社 監視システム及び車両用制御装置
CN110278099A (zh) * 2018-03-14 2019-09-24 比亚迪股份有限公司 报文测试方法、装置和计算机设备
CN110176988B (zh) * 2019-04-25 2022-04-08 中国人民解放军战略支援部队信息工程大学 保证冗余执行体加密行为一致的装置及方法
US11424621B2 (en) 2020-01-28 2022-08-23 Qualcomm Incorporated Configurable redundant systems for safety critical applications
JP7419157B2 (ja) * 2020-05-13 2024-01-22 株式会社日立製作所 プログラム生成装置、並列演算デバイス、及び、並列演算デバイスに並列演算を実行させるためのコンピュータプログラム
US11860745B2 (en) * 2022-04-05 2024-01-02 Dell Products L.P. Redundant edge hardware

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468616A (ja) * 1990-07-04 1992-03-04 Toshiba Corp Crc計算装置
JPH04137387A (ja) 1990-09-27 1992-05-12 Matsushita Electric Ind Co Ltd 誘導加熱調理器
JPH05165733A (ja) * 1991-12-13 1993-07-02 Nec Corp 非運用系メモリ更新方式
US5551047A (en) * 1993-01-28 1996-08-27 The Regents Of The Univeristy Of California Method for distributed redundant execution of program modules
JPH06242979A (ja) * 1993-02-16 1994-09-02 Yokogawa Electric Corp 二重化コンピュータ装置
EP0653708B1 (en) * 1993-10-15 2000-08-16 Hitachi, Ltd. Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it
JPH07129427A (ja) * 1993-11-01 1995-05-19 Fujitsu Ltd Eccコードによるデータの比較チェック方法
JP3390824B2 (ja) * 1997-03-19 2003-03-31 株式会社日立製作所 多重化制御装置及びその障害回復方法
JP2002032269A (ja) * 2000-07-14 2002-01-31 Nippon Telegr & Teleph Corp <Ntt> 通信エラー回復方法及びその装置
US6772368B2 (en) * 2000-12-11 2004-08-03 International Business Machines Corporation Multiprocessor with pair-wise high reliability mode, and method therefore
JP4137387B2 (ja) * 2001-01-11 2008-08-20 三菱電機株式会社 フェールセーフコンピュータシステム
US7017073B2 (en) * 2001-02-28 2006-03-21 International Business Machines Corporation Method and apparatus for fault-tolerance via dual thread crosschecking
US7346780B2 (en) * 2002-04-03 2008-03-18 Microsoft Corporation Integrity ordainment and ascertainment of computer-executable instructions
JP2005258983A (ja) * 2004-03-15 2005-09-22 Hitachi Ltd 複数のクラスタシステムを有するコンピュータシステム、および、コンピュータシステムの制御方法
US7451325B2 (en) * 2004-08-02 2008-11-11 At&T Intellectual Property I, L.P. Methods, systems and computer program products for detecting tampering of electronic equipment by varying a verification process
JP4782406B2 (ja) * 2004-11-16 2011-09-28 横河電機株式会社 2重化システム
JP2006203564A (ja) * 2005-01-20 2006-08-03 Nara Institute Of Science & Technology マイクロプロセッサ、ノード端末、コンピュータシステム及びプログラム実行証明方法
WO2006085595A1 (ja) * 2005-02-10 2006-08-17 Matsushita Electric Industrial Co., Ltd. プログラム変換装置及びプログラム実行装置
US8117461B2 (en) * 2006-09-13 2012-02-14 Igt Method of randomly and dynamically checking configuration integrity of a gaming system
JP2008102686A (ja) * 2006-10-18 2008-05-01 Yokogawa Electric Corp フィールド制御装置
JP2008282178A (ja) * 2007-05-09 2008-11-20 Toshiba Corp 産業用コントローラ
EP2153328B1 (en) * 2007-05-25 2011-08-10 Freescale Semiconductor, Inc. Data processing system, data processing method, and apparatus
US7739570B2 (en) * 2007-07-18 2010-06-15 International Business Machines Corporation System and method for increasing error checking performance by calculating CRC calculations after multiple test patterns for processor design verification and validation
US8201067B2 (en) * 2008-02-25 2012-06-12 International Business Machines Corporation Processor error checking for instruction data
JP5414292B2 (ja) * 2009-01-29 2014-02-12 ルネサスエレクトロニクス株式会社 不良解析装置と方法及びプログラム

Also Published As

Publication number Publication date
US20120047406A1 (en) 2012-02-23
CN102375409A (zh) 2012-03-14
US8762788B2 (en) 2014-06-24
CN102375409B (zh) 2014-05-07
JP2012043230A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5684514B2 (ja) 冗長化制御システム、及びその演算データの伝送方法
US8423835B2 (en) System and method providing fault detection capability
WO2017026359A1 (ja) 通信装置
JP5316411B2 (ja) 送信装置と受信装置
US10404717B2 (en) Method and device for the protection of data integrity through an embedded system having a main processor core and a security hardware module
EP3220576B1 (en) Information processing device and message authentication method
US11816235B2 (en) Semiconductor device and control method
KR20160010521A (ko) 기기 진위 판정 시스템 및 기기 진위 판정 방법
CA2952045C (en) System, method, and apparatus for generating vital messages on an on-board system of a vehicle
EP2400682B1 (en) Method and device for a checksum modification and identifying a checksum modification
US10063370B2 (en) Method and device for checking an identifier
CN107077115A (zh) 操作安全控制方法及具有该安全控制的自动化网络
KR102147750B1 (ko) 컴퓨터, 상기 컴퓨터를 포함하는 통신 유닛, 상기 유닛을 포함하는 철도 관리 시스템, 및 컴퓨터 내에서 데이터 신뢰도를 개선하는 방법
CN103163859B (zh) 结合云计算的与安全相关的控制装置
EP2680148B1 (en) Information processing system, output control device, and data generating device
CN101876816A (zh) 操作面向安全的工业自动化组件的方法和操作设备
US10438002B2 (en) Field-bus data transmission
US11290881B2 (en) Method for functionally secure connection identification
JP2020145670A (ja) 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法
EP4160991A1 (en) Communication method and apparatus based on dual channel and rssp-i, and electronic device and storage medium
US20200092098A1 (en) Cryptographic diversity
JP5322433B2 (ja) 処理システムにおけるデータ処理中のエラー検知方法および制御システム
JP5906145B2 (ja) 伝送装置、伝送システム、及びその自己診断方法
CN107409076B (zh) 监视网络部件的方法以及具有网络部件和监视装置的设备
JP6059652B2 (ja) 信号保安用制御装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150115

R151 Written notification of patent or utility model registration

Ref document number: 5684514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151