JP3390824B2 - 多重化制御装置及びその障害回復方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多重化制御装置及
びその障害回復方法に係り、特に多重化制御装置に障害
が発生した時に制御対象の機器を停止することなく障害
を回復することのできる多重化制御装置及びその障害回
復方法に関するものである。

【０００２】

【従来の技術】電力変換器等の機器の制御を行う制御装
置は、制御対象の機器が大きくなればなるほど故障が発
生した場合の影響度が大きいため、高い信頼度を要求さ
れる。このため、規模の大きい機器を制御する制御装置
においては、制御装置を多重化し、すなわち同一の制御
装置を複数系列設け、１つ系の制御装置で故障が発生し
た場合でも残りの系の制御装置の正常な出力を用いて制
御を行うことにより、制御の信頼性を高める方法が用い
られている。

【０００３】従来の多重化された制御装置で障害が発生
した時の障害回復方法としては、多重化された制御装置
の各系に障害回復に必要な制御データを格納する転送領
域を設け、ある系で障害が発生した時には正常な系の出
力で機器の制御を行いながら、正常な系の処理の空き時
間に転送領域のデータを障害の発生した系に転送し、転
送終了後に障害の発生した系を再起動する、という方法
が用いられている。これによって、機器を停止すること
なく障害の発生した系を正常状態に復帰させることが可
能となり、信頼性の高い制御装置を得ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
多重化制御装置の障害回復方法を、短い演算周期で処理
を行う機器の制御装置に適用しようとすると、演算周期
１回分の空き時間に転送領域の全てのデータを転送する
ことが不可能となってしまう。そこで、複数の演算周期
にまたがって転送領域のデータを転送しようとすると、
転送を行っている複数周期の間に正常な系で更新された
データが障害の発生した系に転送されないため、障害の
発生した系の転送領域の全てのデータを正常な系と一致
させることができない。そのため、転送を行っている間
は正常な系でのデータの更新を禁止する必要があり、機
器の制御を継続することが不可能となる。

【０００５】本発明は、短い演算周期で処理を行う機器
制御装置においても機器を停止することなく障害の発生
した系を正常な状態に復帰させることのできる多重化制
御装置及びその障害回復方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明の多重化制御装置の障害回復方法では、制御
データを相互の依存関係に基づいて複数のブロックに分
割し、複数のブロックを依存関係の上位から順に複数の
演算周期にまたがって正常な系から障害を検出した系に
転送する。これにより、短い演算周期で処理を行う機器
制御装置においても機器を停止することなく障害の発生
した系を正常な状態に復帰させることができる。

【０００７】また、障害を検出した系で一定周期の間通
常の処理を行った後に正常な系から障害を検出した系に
制御データを転送する。これにより１演算周期で復帰で
きないデータも、最終的に正常なデータに復帰させるこ
とができる。

【０００８】また、障害の検出の有無にかかわらず各演
算周期毎に前記複数のブロックのうちの一つを系間で交
換し、各系の値が不一致であった場合には最も確からし
い値を推定して次の演算周期の処理に用いる。これによ
り、ソフトウエアの構造を簡単にすることができ、ま
た、通常の方法では検出できないような障害が発生して
も、正常に処理を行うことができる。

【０００９】本発明の多重化制御装置においては、転送
領域が、相互の依存関係に応じて複数のブロックに分割
されたデータを格納するための複数の領域を有し、格納
された複数ブロックのデータを上位から順に複数の演算
周期にまたがって正常な系から異常を検出した系に転送
する。これにより、短い演算周期で処理を行う機器制御
装置においても機器を停止することなく障害の発生した
系を正常な状態に復帰させることができる。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。

【００１１】図１は、本発明を適用した電力変換器制御
装置の第一の実施の形態の構成を示すブロック図であ
る。図において、交流電力と直流電力との間の変換を行
う電力変換器１０２の近傍には、電力変換器１０２に直
流電力を入力する電源、電力変換器１０２の内部、及び
電力変換器１０２が接続されている電力系統の電流値及
び電圧値を検出して小電力の電気信号に変換するセンサ
１１１〜１１ｎが設けられている。センサ１１１〜１１
ｎの出力端子は、信号線１４１〜１４ｎを介して、アナ
ログ信号をデジタル信号に変換するＡＤモジュール１２
１〜１２３の入力ポートにそれぞれ接続されている。各
ＡＤモジュール１２１〜１２３の入力ポートは、また、
それぞれ信号線１９１〜１９３を介して、各ＡＤモジュ
ール１２１〜１２３のアナログ信号からデジタル信号へ
の変換タイミングを指示する演算モジュール１３１〜１
３３の出力ポートに接続されている。各ＡＤモジュール
１２１〜１２３の出力ポートは、それぞれ信号線１５１
〜１５３を介して演算モジュール１３１〜１３３の入力
ポートに接続されている。演算モジュール１３１〜１３
３の入出力ポートは、また、信号線１６１〜１６６及び
１７１〜１７６を介して相互に接続されている。演算モ
ジュール１３１〜１３３の出力ポートは、さらに、それ
ぞれ信号線１８１〜１８３を介して、複数の入力信号の
うち同一であるものが多い方の信号を出力する多数決回
路１０４の入力ポートに接続されている。多数決回路１
０４の出力ポートは、信号線１０６を介して、電力変換
器１０２を構成する各スイッチング素子のスイッチング
端子に接続されている。

【００１２】次に、本電力変換器制御装置の動作を説明
する。電力変換器１０２に電力を供給する電源、電力変
換器１０２の内部、及び電力変換器１０２が接続されて
いる電力系統の電流値及び電圧値は、センサ１１１〜１
１ｎによりそれぞれ検出され、センサ１１１〜１１ｎに
より小電力の電気信号に変換され、信号線１４１〜１４
ｎを介して各ＡＤモジュール１２１〜１２３に入力され
る。各ＡＤモジュール１２１〜１２３は、入力されたア
ナログ信号をデジタル信号に変換した後、それぞれ信号
線１５１〜１５３を介して各演算モジュール１３１〜１
３３に転送する。ＡＤモジュール１２１〜１２３におけ
るアナログ信号からデジタル信号への変換は、それぞれ
信号線１９１〜１９３を介して演算モジュール１３１〜
１３３から指示されたタイミングに合わせて行われる。

【００１３】演算モジュール１３１は、信号線１７１，
１７６を介して同期用信号を演算モジュール１３２，１
３３にそれぞれ送信し、また、それぞれ信号線１７５，
１７３を通して演算モジュール１３２，１３３から同期
用信号を受信する。演算モジュール１３１は、信号線１
７１，１７６に送信した同期用信号と信号線１７５，１
７３を介して受信した同期用信号とに基づいてＡＤモジ
ュール１２１へのＡＤ変換動作の開始信号を生成し、こ
の動作開始信号を信号線１９１を介してＡＤモジュール
１２１に送信する。演算モジュール１３１は、また、信
号線１５１を介してＡＤモジュール１２１からデータを
受信し、それぞれ信号線１６１，１６６を介して演算モ
ジュール１３２，１３３にＡＤモジュール１２１から受
信したデータを送信すると共に、それぞれ信号線１６
５，１６３を介して演算モジュール１３２，１３３を経
由してＡＤモジュール１２２，１２３からのデータを受
信する。３個のＡＤモジュール１２１，１２２，１２３
からのデータが全てそろった段階で、演算モジュール１
３１は、極端に異なるデータを異常と判定する予め定め
られたアルゴリズムに従って３個のＡＤモジュール１２
１，１２２，１２３の何れかに配線の断線，ショート等
の永久的故障が発生しているか否かを判定し、故障の発
生していないＡＤモジュールからのデータを選択し、こ
の選択したデータを用いて、電力変換器１０２の動作を
制御するパルス幅変調された制御パルスを生成し、信号
線１８１を介して多数決回路１０４に送出する。他の演
算モジュール１３２，１３３も、演算モジュール１３１
と同様に動作する。即ち、演算モジュール１３１，１３
２，１３３は、同一のＡＤモジュールからのデータを用
いて同一の演算を行う。従って、演算モジュール１３
１，１３２，１３３は同一の制御パルスを生成するはず
であり、各演算モジュールの生成した制御パルスを比較
して不一致が発生した場合にはいずれかの演算モジュー
ルで故障が発生したことがわかる。

【００１４】図２は、上述した、演算モジュール１３１
がＡＤモジュール１２１，１２２，１２３のうち故障の
発生していないＡＤモジュールからのデータを選択する
アルゴリズムを示すフローチャートである。このフロー
チャートを参照しながら、演算モジュール１３１のこの
選択動作を説明する。

【００１５】演算モジュール１３１は、まず最初に、Ａ
Ｄモジュール１２１が異常であることを示す変数ｅ１及
びＡＤモジュール１２２が異常であることを示す変数ｅ
２を０に設定する（ステップＳ１）。

【００１６】次に、演算モジュール１３１が受信した全
てのデータに対して異常の有無を調べる。ＡＤ変換の結
果には誤差が含まれているため、２個のＡＤモジュール
からのデータが一致していなくとも必ずしもそのＡＤモ
ジュールが異常であるとは限らない。そのため、ＡＤモ
ジュールの異常の検出は、２個のＡＤモジュールからの
データを比較し、両者の差が一定の値の範囲内にあるか
否かにより判定する。両者が一定の値の範囲内に入って
いない場合には、２個のデータのうちの何れかが異常で
あると判定する。両者の差が一定の値の範囲内に入って
いる場合には、２個のデータとも正常であると判定す
る。この判定動作を行うため、演算モジュール１３１
は、まず、判定すべきデータを受入れ（ステップＳ
２）、ＡＤモジュール１２１及びＡＤモジュール１２２
からのデータの差を演算し、その差が一定の値の範囲内
にあるか否かを判定する（ステップＳ３）。

【００１７】ＡＤモジュール１２１からのデータとＡＤ
モジュール１２２からのデータとの差が一定の値を超え
て両ＡＤモジュールの何れかが異常であると判定した場
合には、次に、ＡＤモジュール１２１及びＡＤモジュー
ル１２３からのデータ間の差を判定し両者の異常の有無
を判定する（ステップＳ４）。

【００１８】ＡＤモジュール１２１からのデータ及びＡ
Ｄモジュール１２３からのデータ間の差も一定の値を超
えて両ＡＤモジュールの何れかが異常であると判定した
場合には、ＡＤモジュール１２１からのデータが異常で
あると判定し、ＡＤモジュール１２１が異常であること
を示す変数ｅ１を１とする（ステップＳ５）。

【００１９】ＡＤモジュール１２１及び１２２からのデ
ータ間の差が異常であり、ＡＤモジュール１２１及び１
２３からのデータ間の差が正常である場合には、演算モ
ジュール１３１は、ＡＤモジュール１２２からのデータ
が異常であると判定し、ＡＤモジュール１２２が異常で
あることを示す変数ｅ２を１とする（ステップＳ６）。

【００２０】ＡＤモジュール１２１，１２２からのデー
タ間の差が正常範囲内にある場合には、ＡＤモジュール
１２１，１２２は何れも正常であると判定し、変数ｅ
１，ｅ２の値は変更しない。

【００２１】全てのデータについて異常検出を終了する
と（ステップＳ７）、演算モジュール１３１は、異常検
出の結果に従ってデータの選択を行う。まず、変数ｅ１
が１であるか否かを判定し（ステップＳ８）、変数ｅ１
が１である場合には変数ｅ２が１であるか否かを判定す
る（ステップＳ９）。

【００２２】変数ｅ１，ｅ２がともに１である場合に
は、演算モジュール１３１は、ＡＤモジュール１２３か
らのデータを選択し（ステップＳ１０）、変数ｅ１が１
で変数ｅ２が０である場合にはＡＤモジュール１２２か
らのデータを選択する（ステップＳ１１）。また、変数
ｅ１が０である場合には、ＡＤモジュール１２１からの
データを選択する（ステップＳ１２）。

【００２３】演算モジュール１３１は、このようにして
選択したデータを用いて、電力変換器１０２の動作を制
御するパルス幅変調された制御パルスを生成し、信号線
１８１を介して多数決回路１０４に送出する。

【００２４】多数決回路１０４は、信号線１８１〜１８
３を介して３個の演算モジュール１３１〜１３３から電
力変換器１０２の制御パルスを受け取り、入力された制
御パルスのうち同一であるものが多い方の制御パルスを
選択する多数決を行った後、その選択された制御パルス
を信号線１０６を介して電力変換器１０２の各スイッチ
ング素子のスイッチング端子に送信する。これによっ
て、いずれか１個の演算モジュールに故障が発生した場
合でも、残りの２個の演算モジュールが正しい制御パル
スを出力していれば、正しい制御パルスが選択されて電
力変換器１０２に送信されるため、正常に処理を続ける
ことが可能となり、高い信頼性を得ることができる。

【００２５】図３は、図１の電力変換器制御装置のＡＤ
モジュール１２１の具体的構成を示すブロック図であ
る。ここでは、簡単のためセンサの個数を４個とした時
の例を示してある。ＡＤモジュール１２１は、アナログ
信号をデジタル信号に変換するＡＤボード２０２，２０
４と、変換したデジタルデータの転送を制御する転送ボ
ード２０６とから成る。ＡＤボード２０２の入力ポート
には信号線１４１，１４２が接続され、出力ポートはデ
ータバス２１２に接続されている。また、制御信号２１
４が入力される。ＡＤボード２０４の入力ポートには信
号線１４３，１４４が接続され、出力ポートはデータバ
ス２１２に接続されている。また、制御信号２１４が入
力される。転送ボード２０６の入力ポートは信号線１９
１及びデータバス２１２に接続され、出力ポートは信号
線１５１に接続されている。また、制御信号２１４が出
力される。

【００２６】次に、ＡＤモジュール１２１の動作を説明
する。ＡＤボード２０２は、転送ボード２０６から、制
御信号２１４により、ＡＤ変換開始の指示を受けると、
信号線１４１，１４２を介してセンサ１１１，１１２か
ら受信した信号をアナログ信号からデジタル信号に変換
する。また、転送ボード２０６から、制御信号２１４に
より、状態読み出しの指示を受信すると、自己のＡＤ変
換動作の進行状態を示す信号をデータバス２１２に出力
する。また、転送ボード２０６から、制御信号２１４に
より、データ読み出しの指示を受信すると、データバス
２１２に変換したデジタルデータを出力する。ＡＤボー
ド２０４の動作も、ＡＤボード２０２の動作と同様であ
る。

【００２７】転送ボード２０６は、信号線１９１を介し
て動作開始信号を受け取ると、制御信号２１４を出力し
て、ＡＤボード２０２，２０４にＡＤ変換開始の指示を
送信する。その後、制御信号２１４により、ＡＤボード
２０２，２０４に状態読み出しの指示を送信し、データ
バス２１２を介してＡＤボード２０２，２０４の状態を
示す信号を受信する。この状態を示す信号がＡＤボード
２０２又は２０４のＡＤ変換中を示している時には、Ａ
Ｄ変換終了となるまで、状態の読み出しを繰り返す。Ａ
Ｄボード２０２，２０４の状態が両者ともＡＤ変換終了
となると、制御信号２１４により、ＡＤボード２０２，
２０４にデータ読み出しの指示を送り、データバス２１
２を介してデータを受信する。４個のセンサに対応する
データを全て受信すると、受信したデータを信号線１５
１を介して出力する。

【００２８】図１の電力変換器制御装置のＡＤモジュー
ル１２２，１２３も、ＡＤモジュール１２１と同様に構
成され、同様に動作する。

【００２９】図４は、図１の電力変換器制御装置の演算
モジュール１３１の具体的構成を示すブロック図であ
る。図において、信号線１６３は、シリアルデータをパ
ラレルデータに変換するシリアル入力回路３０２の入力
ポートに接続され、シリアル入力回路３０２の出力ポー
トは、信号線３３２を介して、入力信号を内蔵のメモリ
に一旦格納してデータ読み出し要求に応じて格納してい
るデータを出力する転送制御回路３１２の入力ポートに
接続されている。信号線１６１は、パラレルデータをシ
リアルデータに変換するシリアル出力回路３０４の出力
ポートに接続され、シリアル出力回路３０４の入力ポー
トは信号線３３４を介して転送制御回路３１２の出力ポ
ートに接続されている。信号線１５１はシリアル入力回
路３０６の入力ポートに接続され、シリアル入力回路３
０６の出力ポートは信号線３３６を介して転送制御回路
３１２の入力ポートに接続されている。信号線１６６は
シリアル出力回路３０８の出力ポートに接続され、シリ
アル出力回路３０８の入力ポートは信号線３３８を介し
て転送制御回路３１２の出力ポートに接続されている。
信号線１６５はシリアル入力回路３１０の入力ポートに
接続され、シリアル入力回路３１０の出力ポートは信号
線３４０を介して転送制御回路３１２の入力ポートに接
続されている。転送制御回路３１２の入出力ポートは、
またバス３４２にも接続されている。

【００３０】バス３４２には、転送制御回路３１２の他
に、中央制御装置（ＣＰＵ）３２０，リードオンリメモ
リ（ＲＯＭ）３１４，ランダムアクセスメモリ（ＲＡ
Ｍ）３１６，バス３４２上のデータを監視し、バス３４
２の断線、雑音等の障害を検出する障害監視回路３２
２，及び電力変換器１０２の制御パルスを生成して出力
する出力制御回路３２４の各入出力ポートが接続されて
いる。障害監視回路３２２の出力ポートは信号線３４６
を介してＣＰＵ３２０の入力ポートにも接続されてい
る。出力制御回路３２４の入力ポートは、信号線３４４
を介して、ＡＤモジュール１２１の動作開始信号を生成
する同期制御回路３１８の出力ポートに接続され、出力
ポートは信号線１８１に接続されている。同期制御回路
３１８の出力ポートは、また、信号線１９１，１７１，
１７６，３４４にも接続され、入力ポートは信号線１７
３，１７５に接続されている。

【００３１】次に、この演算モジュール１３１の動作を
説明する。シリアル入力回路３０２，３０６，３１０
は、それぞれ信号線１６３，１５１，１６５からシリア
ルデータを受信すると、受信したシリアルデータをパラ
レルデータに変換し、それぞれ信号線３３２，３３６，
３４０を介して転送制御回路３１２に出力する。

【００３２】シリアル出力回路３０４，３０８は、それ
ぞれ信号線３３４，３３８を介して転送制御回路３１２
よりパラレルデータを受信すると、受信したパラレルデ
ータをシリアルデータに変換し、信号線１６１，１６６
上に出力する。

【００３３】転送制御回路３１２は、信号線３３２，３
３６，３４０を介してシリアル入力回路３０２，３０
６，３１０からパラレルデータを受け取ると、内蔵して
いるメモリに一旦格納する。また、バス３４２を介して
ＣＰＵ３２０からデータの読み出し要求を受信すると、
メモリに格納しているデータをバス３４２を介してＣＰ
Ｕ３２０に出力する。また、バス３４２を介してＣＰＵ
３２０からデータを受信すると、内蔵のメモリに格納す
る。また、シリアル入力回路３０６又はＣＰＵ３２０か
ら受信したデータを内蔵メモリへ一旦格納した後、格納
したデータを信号線３３４，３３８を介してシリアル出
力回路３０４，３０８に出力する。

【００３４】ＣＰＵ３２０は、一定の周期でバス３４２
を介して転送制御回路３１２から３つのＡＤモジュール
１２１，１２２，１２３からのデータを受信し、正常な
ＡＤモジュールのデータを選択して電力変換器１０２を
制御するためのデータを生成し、バス３４２を介して出
力制御回路３２４に送信する。また、他の演算モジュー
ル１３２，１３３にデータを転送する必要がある時に
は、バス３４２を介して転送制御回路３１２に必要なデ
ータを転送する。

【００３５】障害監視回路３２２は、バス３４２上のデ
ータを監視し、障害を検出した場合には信号線３４６を
介してＣＰＵ３２０に初期化信号を出力する。障害を検
出する方法としてはバス上にパリティなどのエラーチェ
ック用の信号を供給してデータの異常を検出する。障害
検出方法としては、また、ＣＰＵ３２０がＲＯＭ３１４
のサムチェックやＲＡＭ３１６の読み書きのチェックな
どのチェック用のプログラムを実施し、エラーを検出し
た時にバス３４２を通して障害監視回路３２２に通知す
るという方法を用いてもよい。

【００３６】同期制御回路３１８は、信号線１７１，１
７５；１７６，１７３を介して、それぞれ演算モジュー
ル１３２，１３３と同期用信号をやり取りし、ＡＤ変換
の動作開始信号を生成して信号線１９１上に出力する。
それと同時に動作開始信号が論理レベル１となってから
の時間をカウントし、そのカウント値を信号線３４４を
介して出力制御回路３２４に送出する。

【００３７】出力制御回路３２４は、信号線３４４を介
して同期制御回路３１８から受信した時間情報、及びバ
ス３４２を介してＣＰＵ３２０から受信した制御データ
をもとに電力変換器１０２の制御パルスを生成し、信号
線１８１上に出力する。

【００３８】図１の電力変換器制御装置の演算モジュー
ル１３２，１３３も、演算モジュール１３１と同様に構
成され、同様に動作する。

【００３９】図５は、図４の演算モジュール１３１の転
送制御回路３１２の具体的構成を示すブロック図であ
る。図５において、信号線３３２，３３６，３４０は、
それぞれバッファ４０２，４０６，４１０の入力ポート
に接続され、バッファ４０２，４０６，４１０の出力ポ
ートはバス４２２に接続されている。バッファ４０４，
４０８の入力ポートはバス４２２に接続され、バッファ
４０４，４０８の出力ポートは、それぞれ信号線３３
４，３３８に接続されている。バス４２２には、バッフ
ァ４１６の入力ポート、バッファ４１８の出力ポート、
及びメモリ４１２の入出力ポートも接続されている。バ
ッファ４１６の出力ポート及びバッファ４１８の入力ポ
ートはバス３４２に接続されている。メモリ４１２に格
納されているデータを読み出して転送する制御回路４１
４の入出力ポートは、メモリ４１２、バッファ４０２，
４０４，４０６，４０８，４１０，４１６，４１８の各
入出力ポートに接続されている。

【００４０】次に、この転送制御回路３１２の動作を説
明する。バッファ４０２，４０６，４１０は、それぞれ
信号線３３２，３３６，３４０を介してデータを受信す
ると、メモリ４１２の書込み要求を制御回路４１４に出
力する。制御回路４１４から準備完了の連絡を受信する
と、信号線３３２，３３６，３４０を介して受信したデ
ータをバス４２２に出力する。バッファ４０２，４０
６，４１０がバス４２２上に出力したデータは、メモリ
４１２で受信され、このメモリ４１２に格納される。

【００４１】バッファ４０４，４０８は制御回路４１４
からデータの取り込み要求を受信すると、バス４２２か
らデータを取り込み、それぞれ信号線３３４，３３８上
に出力する。バッファ４０４，４０８が取り込むデータ
はメモリ４１２からバス４２２に出力されたデータであ
る。

【００４２】メモリ４１２は、制御回路４１４からデー
タの読み出しの指令を受け取ると、指定されたデータを
バス４２２に出力する。また、制御回路４１４からデー
タ書き込みの指令を受け取ると、バス４２２からデータ
を取り込み、指定された場所に格納する。

【００４３】バッファ４１６はバス３４２を介してデー
タ読み出し指令を受信すると、制御回路４１４にデータ
読み出し要求を出力する。制御回路４１４から準備完了
の連絡を受信すると、メモリ４１２がバス４２２上に出
力したデータを取り込み、バス３４２上に出力する。

【００４４】バッファ４１８はバス３４２からデータ書
き込みの指令を受信すると、バス３４２上のデータを取
り込み、メモリ４１２への書込み要求を制御回路４１４
に出力する。制御回路４１４から準備完了の連絡を受信
すると、バス３４２から取り込んだデータをバス４２２
上に出力する。バッファ４１８がバス４２２上に出力し
たデータは、メモリ４１２に取り込まれ、このメモリ４
１２に格納される。

【００４５】図６は、図５の転送制御回路３１２のメモ
リ４１２上のデータの配置を示した図である。メモリ４
１２は、受信データ１〜３及び送信データ１の４つの領
域に分割されている。受信データ１，３の領域は、それ
ぞれバッファ４０２，４１０からのデータが書き込ま
れ、バッファ４１６からの読み出し要求によって、書き
込まれているデータが読み出される。

【００４６】受信データ２の領域は、バッファ４０６か
らのデータが書き込まれ、書き込み完了と同時に、バッ
ファ４０４，４０８に出力される。また、バッファ４１
６からの読み出し要求によって読み出される。

【００４７】送信データ１の領域は、バッファ４１８か
らのデータが書き込まれ、書き込み完了と同時に、バッ
ファ４０４，４０８に出力される。

【００４８】図７は、図４の演算モジュール１３１の同
期制御回路３１８の具体的構成を示すブロック図であ
る。図７において、信号線１７３はバッファ６１６の入
力端子に接続され、バッファ６１６の出力端子は、信号
線６４６を介して、ＡＮＤゲート６０８及び６１２のそ
れぞれ一方の入力端子に接続されている。信号線１７５
はバッファ６２２の入力端子に接続され、バッファ６２
２の出力端子は信号線６４４を介してＡＮＤゲート６１
２の他方の入力端子及びＡＮＤゲート６１０の一方の入
力端子に接続されている。ＡＮＤゲート６０８及び６１
０のそれぞれ他方の入力端子は、信号線６４２を介し
て、受信信号を遅延して出力する遅延回路（ＤＬ回路）
６１４の出力端子に接続され、ＡＮＤゲート６０８，６
１０，６１２の出力端子は３入力ＯＲゲート６０６の各
入力端子に接続されている。ＯＲゲート６０６の出力端
子は、信号線６３２を介してバッファ６０２の入力端
子、及びカウンタ６０４のリセット端子に接続されてい
る。バッファ６０２の出力端子は信号線１９１に接続さ
れ、カウンタ６０４のカウント値出力端子は信号線３４
４に、カウント終了信号を出力するキャリー端子は信号
線６４０を介してＤＬ回路６１４及びバッファ６１８，
６２０の各入力端子に接続されている。バッファ６１
８，６２０の各出力端子はそれぞれ信号線１７１，１７
６に接続されている。

【００４９】次に、この同期制御回路３１８の動作を説
明する。カウンタ６０４は、一定時間毎にカウント値を
１ずつ増加させ、カウントしたカウント値を信号線３４
４上に出力する。また、信号線６３２を介してＯＲ回路
６０６から動作開始信号を受け取ると、カウント値を０
にクリアする。また、カウント値が予め定められた値に
等しくなると、カウント値を固定し、信号線６４０上に
カウント終了信号を送出する。

【００５０】ＤＬ回路６１４は、信号線６４０を介して
カウンタ６０４からカウント終了信号を受信すると、こ
のカウント終了信号を一定時間遅延させた後、信号線６
４２上に出力する。ＤＬ回路６１４は、他の演算モジュ
ール１３２，１３３との間でカウント終了信号を転送し
合うのに要する時間だけ、演算モジュール１３１のカウ
ント終了信号を遅らせるための回路である。

【００５１】バッファ６１６，６２２は、それぞれ信号
線１７３，１７５を介して演算モジュール１３３，１３
２からのカウント終了信号を受信し、それぞれ信号線６
４６，６４４上に出力する。バッファ６１８，６２０
は、信号線６４０を介してカウンタ６０４からカウント
終了信号を受信し、それぞれ信号線１７１，１７６上に
出力する。

【００５２】３個のＡＮＤ回路６０８，６１０，６１
２、及びＯＲ回路６０６の４つの回路は、全体で１つの
多数決回路を構成している。即ち、信号線６４２，６４
４，６４６の値、すなわち３個の演算モジュール１３
１，１３２，１３３からのカウント終了信号の値、のう
ち２個以上が論理レベル１の時は信号線６３２上に論理
レベル１の信号を出力し、それ以外の時は、信号線６３
２に論理レベル０の信号を出力する。この多数決回路か
ら出力される論理レベル１の信号は、バッファ６０２，
信号線１９１を介してＡＤモジュール１２１に入力さ
れ、ＡＤモジュール１２１のＡＤ変換動作開始信号とな
る。

【００５３】図８は、図４の同期制御回路３１８の動作
を示すタイミングチャートである。各演算モジュール１
３１〜１３３のカウンタはそれぞれ一定時間おきにカウ
ント値を１ずつ増加させ、カウント値が予め定められた
値に等しくなるとカウント終了信号を出力する。カウン
ト値を増加させる間隔はモジュールによって少しずつ異
なるため、カウント終了信号の出力タイミングもモジュ
ールによって少しずつ異なる。ここでは、演算モジュー
ル１３１からのカウント終了信号の出力が一番早く、演
算モジュール１３２からのカウント終了信号の出力が一
番遅いと仮定した。各演算モジュールの同期制御回路
は、２つの演算モジュールのカウント終了信号が論理レ
ベル１となった時点で変換開始信号を論理レベル１にす
るため、この例では、演算モジュール１３２のカウント
終了信号が論理レベル１となった時点で、全てのＡＤモ
ジュール１２１〜１２３への変換開始信号が論理レベル
１となり、全てのＡＤモジュール１２１〜１２３で同一
のタイミングでアナログ信号からデジタル信号への変換
を行うことが可能となる。カウント終了信号すなわち変
換開始信号が論理レベル１となると、各演算モジュール
のカウンタはリセットされるため、カウント終了信号も
論理レベル０となる。この例では、演算モジュール１３
２のカウンタはカウント終了信号が論理レベル１となる
前にリセットされてしまうため、カウント終了信号は常
に論理レベル０のままとなる。

【００５４】図９は、図４の演算モジュール１３１の出
力制御回路３２４の具体的構成を示すブロック図であ
る。図９において、信号線３４４は比較回路８０４の一
方の入力端子に接続され、比較回路８０４の他方の入力
端子は信号線８１２を介してレジスタ８０２の出力ポー
トに接続されている。比較回路８０４の出力端子は信号
線８１６を介してラッチ回路８０６のトリガ信号入力端
子に接続されている。ラッチ回路８０６の入力端子は信
号線８１４を介してレジスタ８０２の出力ポートに接続
され、ラッチ回路８０６の出力端子は信号線８１８を介
してバッファ８０８の入力端子に接続されている。レジ
スタ８０２の入力ポートはバス３４２に接続され、バッ
ファ８０８の出力端子は信号線１８１に接続されてい
る。

【００５５】次に、この出力制御回路３２４の動作を説
明する。レジスタ８０２は、バス３４２を介してＣＰＵ
３２０から電力変換器制御用のデータを受信して格納
し、信号線８１２，８１４を介して比較回路８０４，ラ
ッチ回路８０６にそれぞれ出力する。電力変換器制御用
のデータは、１制御周期中の基準時刻から制御パルスを
立ち上げ又は立ち下げるべき時間の情報と、その時刻に
なった時に制御パルスを論理レベル０にすべきか論理レ
ベル１にすべきかという情報とからなる。

【００５６】比較回路８０４は、信号線３４４を介して
同期制御回路３１８から受信したカウント値と信号線８
１２を介してレジスタ８０２から受信した時刻に関する
情報とを比較し、両者が一致した時に信号線８１６上の
出力レベルを論理レベル１に、それ以外のときには信号
線８１６上の出力レベルを論理レベル０にする。

【００５７】ラッチ回路８０６は、比較回路８０４の信
号線８１６上の出力レベルが論理レベル１となったタイ
ミングに合わせて、信号線８１８上の出力レベルを変化
させる。変化後の出力レベルは、信号線８１４を介して
レジスタ８０２から入力された信号レベルに等しい。

【００５８】バッファ８０８は、ラッチ回路８０６の出
力信号を信号線１８１上に出力する。

【００５９】このようにして、電力変換器１０２のスイ
ッチング動作を制御する制御パルスをＣＰＵ３２０から
指示された時刻に、ＣＰＵ３２０から指示された信号レ
ベルに設定する。

【００６０】図１０は、図１の電力変換器制御装置の多
数決回路１０４の具体的構成を示すブロック図である。

【００６１】図１０において、信号線１８１，１８２，
１８３はそれぞれバッファ９０２，９０４，９０６の入
力端子に接続されている。バッファ９０２の出力端子
は、信号線９２２を介して、ＡＮＤゲート９０８及び９
１２の各一方の入力端子に接続され、バッファ９０４の
出力端子は、信号線９２４を介して、ＡＮＤゲート９０
８の他方の入力端子及びＡＮＤゲート９１０の一方の入
力端子に接続され、バッファ９０６の出力端子は、信号
線９２６を介して、ＡＮＤゲート９１０及び９１２の各
他方の入力端子に接続されている。ＡＮＤゲート９０
８，９１０，９１２の出力端子は、それぞれ信号線９２
８，９３０，９３２を介して、３入力ＯＲゲート９１４
の各入力端子に接続され、ＯＲゲート９１４の出力端子
は信号線１０６に接続されている。

【００６２】次に、この多数決回路１０４の動作を説明
する。バッファ９０２，９０４，９０６は、それぞれ信
号線１８１，１８２，１８３を介して制御パルスを受信
し、受信した制御パルスをそれぞれ信号線９２２，９２
４，９２６上に出力する。

【００６３】ＡＮＤ回路９０８，９１０，９１２及びＯ
Ｒ回路９１４が組み合わさって、多数決動作を行う。す
なわち、信号線９２２，９２４，９２６上の制御パルス
のうち２個以上が論理レベル１の時には信号線１０６上
の制御パルスも論理レベル１となり、２個以上が論理レ
ベル０の時には信号線１０６上の制御信号も論理レベル
０となる。

【００６４】図１１は、図１の電力変換器制御装置の演
算モジュール１３１，１３２，１３３の正常動作時の処
理の流れを示す図である。

【００６５】図１１（ａ）は、３個の演算モジュール１
３１，１３２，１３３の処理の流れを示した図である。
演算モジュール１３１，１３２，１３３はそれぞれ一定
の周期で同一の処理を行う。すなわち３個の演算モジュ
ール１３１，１３２，１３３とも、各演算周期・・・，
ｋ，ｋ＋１，ｋ＋２，・・・で、処理＜０＞を行う。３
個の演算モジュール１３１，１３２，１３３の演算周期
開始タイミングは一致しており、各演算周期の初めにＡ
Ｄモジュールから入力されるデータの交換を行う。

【００６６】図１１（ｂ）は１つの演算モジュールの演
算周期１回分の処理の流れを示したフローチャートであ
る。演算周期の初めに他の演算モジュールとＡＤモジュ
ールから入力されるデータを交換し（ステップＳ１１）
た後、正常なデータを選択し（ステップＳ１２）、選択
したデータを用いて演算処理を行う（ステップＳ１
３）。演算処理が終了すると、次のデータが転送されて
くるまでの間データ待ちのアイドル状態となる（ステッ
プＳ１４）。

【００６７】図１２は、図１１（ｂ）に示した演算処理
ステップ（ステップＳ１３）における具体的なデータ処
理の流れを示すフローチャートである。演算処理ステッ
プ（ステップＳ１３）は、位相検出ステップ（ステップ
Ｓ２１），電力検出ステップ（ステップＳ２２），電圧
制御ステップ（ステップＳ２３），ＰＷＭ制御ステップ
（ステップＳ２４）の４個の処理ステップからなる。以
下に説明する各処理中で、アルファベットの右下に
「ｋ」の文字を付けて表記されている変数はｋ回目の演
算周期で計算される値であることを表し、アルファベッ
トの右下に「ｋ−１」の文字を付けて表記されているる
変数はｋ−１回目の演算周期で計算された値であること
を表す。

【００６８】位相検出処理ステップ（ステップＳ２１）
は、図１３に示すように、ＡＤモジュールからのデータ
の電圧値Ｖの時間変化を正弦波曲線で近似し、各時刻の
位相θを求める処理である。

【００６９】図１４は、図１３に示した位相θを求める
位相検出処理の具体的内容の一例を示す図である。図に
おいて、１行目の処理は、時刻ｔを演算周期の分だけ進
める処理である。２行目ないし５行目の処理は、過去ｎ
演算周期分の入力データを変数Ｖ（ｉ）に格納する処理
である（なお、ｉは任意の自然数を表す）。７行目ない
し２２行目の処理は、近似した正弦波曲線の振幅Ｖ０の
値を求める処理である。９行目の処理では、振幅Ｖ０の
値を１演算周期前の値としたときの正弦波曲線と入力デ
ータとの差の総和ｄ０を求める。１１行目の処理では、
振幅Ｖ０の値を１演算周期前の値に増分ΔＶを加算した
値としたときの正弦波曲線と入力データとの差の総和ｄ
ｐを求める。１３行目の処理では、振幅Ｖ０の値を１演
算周期前の値に増分ΔＶを減算したときの正弦波曲線と
入力データとの差の総和ｄｍを求める。１５行目ないし
２２行目の処理では、総和ｄ０，ｄｐ，ｄｍの中から最
小値を求め、その時の振幅Ｖ０の値を最終的な値として
決定する。

【００７０】２４行目ないし２５行目の処理は、近似し
た正弦波曲線が図１３の横軸（時間軸）と交わる時刻ｔ
０を求める処理である。この処理の内容は、９行目ない
し２２行目の振幅Ｖ０の値を求める処理と同様である。

【００７１】２７行目ないし２８行目の処理は、近似し
た正弦波曲線の周期Ｔを求める処理である。この処理の
内容は、９行目ないし２２行目の振幅Ｖ０の値を求める
処理と同様である。

【００７２】３０行目ないし３４行目の処理は、位相θ
が２πを超えたときに位相θから２πを減算すると共
に、位相θが２πを超えたことを示す変数ｔｖを演算モ
ジュール中に設定する処理である。

【００７３】３５行目の処理は位相θを求める処理であ
る。

【００７４】以上のように、位相検出処理は入力データ
と内部データとのみに依存し、電力検出，電圧制御，Ｐ
ＷＭ制御の処理結果には依存しない。

【００７５】図１５は、図１２に示した電力検出ステッ
プ（ステップＳ２２）の具体的処理内容の一例を示す図
である。図において、Ｐは電力のうち電圧Ｖと同一位相
の成分、Ｑは電圧Ｖと９０度ずれた位相成分である。

【００７６】図１５からも明らかなように、電力検出ス
テップ（ステップＳ２２）は、入力データ、位相検出ス
テップ（ステップＳ２１）の処理結果、及び内部データ
のみに依存し、電圧制御ステップ（ステップＳ２３），
ＰＷＭ制御ステップ（ステップＳ２４）の処理結果には
依存しない。

【００７７】図１６は、図１２に示した電圧制御ステッ
プ（ステップＳ２３）の具体的処理内容の一例を示す図
である。図１６において、ＯＰは出力電圧の期待値ＯＶ
の電圧Ｖと同一位相の成分、ＯＱは出力電圧の期待値Ｏ
Ｖの電圧Ｖと９０度ずれた位相成分である。出力電圧成
分ＯＰ，ＯＱの計算は、位相θが２πを超えたことを示
す信号ｔｖが１となったときにのみ行われる。出力電圧
成分ＯＰには、電力Ｐとその期待値ＰＩとの差にゲイン
ｇｐを乗じた補正値が加算される。出力電圧成分ＯＱに
は、電力Ｑとその期待値ＱＩとの差にゲインｇｑを乗じ
た補正値が加算される。出力電圧の期待値ＯＶは、出力
電圧成分ＯＰに位相θの正弦を乗じた値及び出力電圧Ｏ
Ｑに位相θの余弦を乗じた値の和として計算される。

【００７８】以上のように、電圧制御ステップ（ステッ
プＳ２３）は、入力データ及び位相検出ステップ（ステ
ップＳ２１），電力検出ステップ（ステップＳ２２）の
処理結果、並びに内部データのみに依存し、ＰＷＭ制御
ステップ（ステップＳ２４）の処理結果には依存しな
い。

【００７９】図１７は、ＰＷＭ制御ステップ（ステップ
Ｓ２４）の処理の概要を示す図である。ＰＷＭ制御ステ
ップ（ステップＳ２４）においては、基準となる三角波
と出力電圧の期待値ＯＶとの比較を行い、期待値ＯＶの
方が三角波より大きいときに出力される制御パルスがオ
ンに、期待値ＯＶの方が小さいときに制御パルスがオフ
になるように制御を行う。

【００８０】図１８は、ＰＷＭ制御ステップ（ステップ
Ｓ２４）の具体的処理の内容の一例を示す図である。図
において、１行目と２行目との処理は、三角波の位相を
示す変数φを更新する処理である。変数φは、１演算周
期に１ずつ増加し、０から２ｍ−１の間を変化する。こ
こで、ｍは、三角波の電圧値が−ＶＭからＶＭまで変化
する時間を１演算周期を１として換算した数値である。
すなわち、三角波は０からｍまでの間でその電圧値が−
ＶＭからＶＭまで増加し、ｍから２ｍの間でその電圧値
がＶＭから−ＶＭまで減少する。

【００８１】３行目ないし１２行目の処理は、三角波の
現在の値、及び制御パルスの変化の方向Ｓを求める処理
である。変数φが位相ｍより小さいときには制御パルス
はオンからオフに変化するため、変化の方向Ｓを０に設
定する。変数φが位相ｍより大きいときには制御パルス
はオフからオンに変化するため、変化の方向Ｓに１を設
定する。

【００８２】１３行目ないし１８行目の処理は、三角波
と出力電圧の期待値ＯＶとの交点を求める処理である。
現在の時刻から１演算周期内に三角波と出力電圧の期待
値ＯＶとが交わる場合には、交わる時刻をＣと設定す
る。Ｃの値は、交わる時刻をカウンタ６０４のカウント
値（１演算周期の間に０からＣＭまで変化する）に変換
した値である。１演算周期内に三角波と出力電圧の期待
値ＯＶとが交わらない場合には、Ｃの値を最大値ＣＭよ
り大きく設定し、制御パルスが変化しないようにする。

【００８３】以上のように、ＰＷＭ制御ステップ（ステ
ップＳ２４）は、入力データ、及び位相検出ステップ
（ステップＳ２１），電力検出ステップ（ステップＳ２
２），電圧制御ステップ（ステップＳ２３）の処理結
果、並びに内部データの全てに依存する。

【００８４】上述したように、通常の電力変換器制御装
置の各処理ステップはデータの依存関係に応じて上流か
ら下流へと分割することができる。

【００８５】図１９は、図１２に示した演算処理の演算
内容と障害の波及効果の関係を示す図である。

【００８６】図１９（ａ）は、周期（ｋ−１）に障害が
発生し位相検出ステップ（ステップＳ２１）の内部デー
タＶ（ｎ−１)が破壊された時の障害の波及効果を示す
図である。周期（ｋ）の処理においてＶ（ｎ−１）の値
に依存するＶ（ｎ）の演算結果は不正な値となるが、Ｖ
（ｎ−１）の値は正常な値に戻る。さらに、周期（ｋ＋
１）の処理においてはＶ（ｎ）の演算結果も正しい値と
なる。

【００８７】このように、内部データＶ（１）〜Ｖ
（ｎ）は一度不正データになっても、入力データが正し
い値であることが保証されていれば、正しい値に回復す
る。内部データＶ（１）〜Ｖ（ｎ）のように、処理を続
けているうちに正しい値に回復するデータを非再帰デー
タと称することとする。

【００８８】図１９（ｂ）は、周期（ｋ−１）に障害が
発生し電圧制御の内部データＯＰが破壊された時の障害
の波及効果を示す図である。周期（ｋ）の処理において
内部データＯＰの値は自分自身に依存するため、不正な
値のままとなる。周期（ｋ＋１）以降の処理においても
同様である。

【００８９】この様に、内部データＯＰは過去の自分自
身の値に依存するため、一度不正データになると正しい
値に回復することはできない。この様に処理を続けても
正しい値に回復しないデータを再帰データと呼すること
とする。障害が発生した時に正常な系から障害の発生し
た系に転送する必要があるのは、再帰データのみであ
る。メモリ上の再帰データを格納する領域と非再帰デー
タを格納する領域を分割しておくことにより、障害発生
時に再帰データのみを選んで転送する処理を効率化する
ことが可能である。

【００９０】図１９（Ｃ）は、周期（ｋ−１）に障害が
発生し電力検出の出力データＰが不正な値となった時の
障害の波及効果を示す図である。周期（ｋ）の処理にお
いてデータＰの値に依存するデータＰ，ＯＰ，ＯＶの演
算結果は全て不正な値となる。周期（ｋ＋１）以降の処
理においても同様である。

【００９１】この様に、電力検出の処理結果が不正とな
ると電圧制御の処理結果も不正となる。従って、障害が
発生した場合に正常な系から障害の発生した系にデータ
を転送する時には上流の処理の内部データを先に転送す
る必要がある。

【００９２】図２０は、図１の電力変換器制御装置の演
算モジュール１３１で障害を検出した時の処理方法の第
一の実施例を示す図である。

【００９３】演算周期（ｋ＋２）で演算モジュール１３
１が障害を検出し、ＣＰＵ３２０にリセットをかけ、Ｒ
ＡＭ３１６，メモリ４１２，制御回路４１４内のレジス
タの制御定数他各素子及び制御回路の初期化処理を開始
する。初期化処理においては、まず最初に自己診断プロ
グラムによるハードウェア障害のチェック、及び、過去
一定時間内に同様の障害を検出していないかどうかのチ
ェックを行う。ハードウェア障害を検出した場合、また
は過去一定時間内に同様の障害を検出していた場合に
は、障害の回復は不可能であると判断し、初期化処理を
停止する。上記の要因が発見できなかった場合には、上
述したレジスタ等のハードウェアの初期化処理を開始す
る。

【００９４】演算周期（ｋ＋３）では、演算モジュール
１３１は初期化処理中であるため、他の演算モジュール
とＡＤデータの交換を行うことはできない。そのため、
演算モジュール１３２及び１３３は演算モジュール１３
１からのデータを除いた２つのデータの中から正常なデ
ータを選択して処理を行う。

【００９５】演算周期（ｋ＋４），（ｋ＋５）では、演
算モジュール１３１は初期化が終了して通常の処理（処
理＜０＞）を行う。この２周期分の処理によって、内部
データのうち非再帰データは正しい値となる。しかし、
再帰データの値は不正のままであり、出力データも不正
な値のままである。

【００９６】演算周期（ｋ＋６）では、演算モジュール
１３１は、通常の処理を行うと同時に、演算モジュール
１３２に再帰データの転送開始を要求する（処理＜ｉ
＞）。

【００９７】演算周期（ｋ＋７）では、演算モジュール
１３１は、通常の処理を行うと同時に、演算モジュール
１３２から演算モジュール１３１に図１２の位相検出ス
テップ（ステップＳ２１）に関する再帰データを転送す
る（処理＜ｔ１＞，処理＜ｒ１＞）。

【００９８】演算周期（ｋ＋８）では、演算モジュール
１３１は、通常の処理を行うと同時に、演算モジュール
１３２から演算モジュール１３１に図１２の電力検出ス
テップ（ステップＳ２２）に関する再帰データを転送す
る（処理＜ｔ２＞，処理＜ｒ２＞）。演算モジュール１
３１は演算周期（ｋ＋７）で演算モジュール１３２から
受け取った位相検出ステップ（ステップＳ２１）に関す
る再帰データを用いて処理を行うため、位相検出ステッ
プ（ステップＳ２１）の結果は全て正しい値となる。

【００９９】演算周期（ｋ＋９）では、演算モジュール
１３１は、通常の処理を行うと同時に、演算モジュール
１３２から演算モジュール１３１に図１２の電圧制御ス
テップ（ステップＳ２３）に関する再帰データを転送す
る（処理＜ｔ３＞，処理＜ｒ３＞）。演算モジュール１
３１は、演算周期（ｋ＋７），（ｋ＋８）で演算モジュ
ール１３２から受け取った位相検出ステップ（ステップ
Ｓ２１），電力検出ステップ（ステップＳ２２）に関す
る再帰データを用いて処理を行うため、位相検出ステッ
プ（ステップＳ２１），電力検出ステップ（ステップＳ
２２）の結果は全て正しい値となる。

【０１００】演算周期（ｋ＋１０）では、演算モジュー
ル１３１は、通常の処理を行うと同時に、演算モジュー
ル１３２から演算モジュール１３１に図１２のＰＷＭ制
御ステップ（ステップＳ２４）に関する再帰データを転
送する（処理＜ｔ４＞，処理＜ｒ４＞）。演算モジュー
ル１３１は演算周期（ｋ＋７），（ｋ＋８），（ｋ＋
９）で演算モジュール１３２から受け取った位相検出ス
テップ（ステップＳ２１），電力検出ステップ（ステッ
プＳ２２），電圧制御ステップ（ステップＳ２３）に関
する再帰データを用いて処理を行うため、位相検出ステ
ップ（ステップＳ２１），電力検出ステップ（ステップ
Ｓ２２），電圧制御ステップ（ステップＳ２３）の結果
は全て正しい値となる。

【０１０１】演算周期（ｋ＋１１）以降は、演算モジュ
ール１３１は通常の処理（処理＜０＞）を行う。演算モ
ジュール１３１は演算周期（ｋ＋７），（ｋ＋８），
（ｋ＋９），（ｋ＋１０）で演算モジュール１３２から
受信した位相検出ステップ（ステップＳ２１），電力検
出ステップ（ステップＳ２２），電圧制御ステップ（ス
テップＳ２３），ＰＷＭ制御ステップ（ステップＳ２
４）に関する再帰データを用いて処理を行うため、位相
検出ステップ（ステップＳ２１），電力検出ステップ
（ステップＳ２２），電圧制御ステップ（ステップＳ２
３），ＰＷＭ制御ステップ（ステップＳ２４）の結果は
全て正しい値となる。

【０１０２】演算周期（ｋ＋２）〜（ｋ＋１０）の間は
演算モジュール１３１は不正なデータを出力するが、多
数決回路１０４により演算モジュール１３２，１３３の
出力データが選択されるため、電力変換器１０２を正常
に運転することができる。

【０１０３】このように、非再起データＶ（ｉ）は一度
不正な値となっても処理を続けている間に正しい値に復
帰するが、必ずしも１演算周期で復帰するとは限らず、
復帰には最大ｎ演算周期を要する。したがって、図２０
に示したように、演算モジュール１３１は、再帰データ
の転送を開始する前に通常処理＜０＞を複数回（図２０
の場合には２回）行う必要がある。

【０１０４】図２１は、図２０の各処理の詳細を説明す
るための図である。

【０１０５】図２１（ａ）は、図２０の演算周期（ｋ＋
６）における演算モジュール１３１の処理の内容を示し
たものである。この処理内容は図１１（ｂ）で示した正
常状態の処理内容とほぼ同じ（データ交換ステップＳ１
１，データ選択ステップＳ１２，演算処理ステップＳ１
３，アイドルステップＳ１４は同じ）であるが、演算処
理ステップＳ１３の終了後に再帰データの転送要求を出
力するステップ（ステップＳ２１１）が設けられている
ところが異なっている。

【０１０６】図２１（ｂ）は、図２０の演算周期（ｋ＋
７）における演算モジュール１３２の処理の内容を示し
たものである。この処理内容も図１１（ｂ）で示した正
常状態の処理内容とほぼ同じであるが、演算処理ステッ
プＳ１３の終了後に再帰データの送信を行うステップ
（ステップＳ２１２）が設けられているところが異なっ
ている。

【０１０７】図２１（ｃ）は、図２０の演算周期（ｋ＋
７）における演算モジュール１３１の処理の内容を示し
たものである。この処理内容も図１１（ｂ）で示した正
常状態の処理内容とほぼ同じであるが、演算処理ステッ
プＳ１３の終了後に再帰データの受信を行うステップ
（ステップＳ２１３）が設けられているところが異なっ
ている。

【０１０８】図２２は、図１の電力変換器制御装置の演
算モジュール１３１で障害を検出した時の処理方法の第
二の例を示す図である。この実施例の特徴は、障害発生
時だけでなく正常に処理を行っている時にも３つの演算
モジュール間で図１２の各処理ステップにおける再帰デ
ータの交換を順次行う点にある。

【０１０９】演算周期（ｋ）では全ての演算モジュール
が正常に処理（処理＜ｃ２＞）を行う。また、処理終了
後の空き時間に電力検出ステップＳ２２における再帰デ
ータを交換し、一致チェックを行う。万一、不一致が検
出された場合には、後述する手順に従って、最も確から
しいと思われる値を選択して処理を続行する。

【０１１０】演算周期（ｋ＋１）の処理も演算周期
（ｋ）の処理と同様であるが、転送する再帰データが電
圧制御ステップＳ２３における再帰データである点が異
なる。

【０１１１】演算周期（ｋ＋２）で演算モジュール１３
１は障害を検出し、ＣＰＵ３２０にリセットをかけ、Ｒ
ＡＭ３１６，メモリ４１２，制御回路４１４内のレジス
タの制御定数他各素子及び制御回路の初期化処理を開始
する。演算モジュール１３１は他の演算モジュール１３
２，１３３と再帰データの交換を行うことはできない。
そのため、演算モジュール１３２，１３３は演算モジュ
ール１３１からの再帰データを除いた２つの再帰データ
の一致チェックを行う。

【０１１２】演算周期（ｋ＋３）では、演算モジュール
１３１は初期化処理中であるため、他の演算モジュール
１３２，１３３とデータの交換を行うことはできない。
そのため、演算モジュール１３２，１３３は演算モジュ
ール１３１からのデータを除いた２個のデータの中から
正常なデータを選択して処理を行う。再帰データの一致
チェックについても同様である。

【０１１３】演算周期（ｋ＋４）では、演算周期（ｋ）
の処理と同様の処理（処理＜ｃ２＞）を行い、電力検出
ステップＳ２２における再帰データの一致チェックを行
う。これによって、演算モジュール１３１でも演算モジ
ュール１３２，１３３から転送されてきた再帰データが
選択され、電力検出ステップＳ２２における再帰データ
が正しい値となる。

【０１１４】演算周期（ｋ＋５）でも演算周期（ｋ＋
４）の処理と同様であり、電圧制御ステップＳ２３にお
ける再帰データが正しい値となる。一方、電力検出ステ
ップＳ２２における再帰データは演算周期（ｋ＋４）で
一度は正しい値となるが、演算モジュール１３１の位相
検出ステップＳ２１における再帰データは正しい値でな
いため、位相検出ステップＳ２１における再帰データの
値に依存している電力検出ステップＳ２２における再帰
データは演算周期（ｋ＋５）の処理終了後には不正デー
タとなってしまう。

【０１１５】演算周期（ｋ＋６）でも演算周期（ｋ＋
５）の処理と同様であり、ＰＷＭ制御ステップＳ２４に
おける再帰データが正しい値となる一方、電圧制御ステ
ップＳ２３における再帰データは処理終了後には不正デ
ータとなってしまう。

【０１１６】演算周期（ｋ＋７）でも演算周期（ｋ＋
５）の処理と同様であり、位相検出ステップＳ２１にお
ける再帰データが正しい値となる一方、ＰＷＭ制御ステ
ップＳ２４における再帰データは処理終了後には不正デ
ータとなってしまう。

【０１１７】演算周期（ｋ＋８）でも演算周期（ｋ＋
５）の処理と同様であり、電力検出ステップＳ２２にお
ける再帰データが正しい値となる。また、位相検出ステ
ップＳ２１における再帰データは入力データと位相検出
ステップＳ２１における内部データとにしか依存しない
ため、処理終了後も正しい値を保持する。

【０１１８】演算周期（ｋ＋９）でも演算周期（ｋ＋
８）の処理と同様であり、電圧制御ステップＳ２３にお
ける再帰データが正しい値となると同時に、位相検出ス
テップＳ２１及び電力検出ステップＳ２２における再帰
データも正しい値を保持する。

【０１１９】演算周期（ｋ＋１０）でも演算周期（ｋ＋
８）の処理と同様であり、ＰＷＭ制御ステップＳ２４に
おける再帰データが正しい値となると同時に、位相検出
ステップＳ２１、電力検出ステップＳ２２及び電圧制御
ステップＳ２３における再帰データも正しい値を保持す
る。

【０１２０】演算周期（ｋ＋１１）以降は通常の処理を
行う。位相検出ステップＳ２１、電力検出ステップＳ２
２、電圧制御ステップＳ２３及びＰＷＭ制御ステップＳ
２４の結果は全て正しい値となる。

【０１２１】この様に正常時の処理と障害発生時の処理
を同一内容とすることにより、ソフトウェアの構造を簡
単化することが可能となり、ソフトウェアの不良削減に
効果がある。また、正常時も再帰データの一致チェック
を行うため、通常の方法では検出できない様な障害が発
生し再帰データの不一致が発生した場合でも、最も確か
らしいデータを選択することにより、正常に処理を行う
ことが可能となる。

【０１２２】図２３は、図２２の各処理（処理＜ｃ１＞
〜処理＜ｃ４＞）の詳細を説明するための図である。こ
の処理内容は、基本的には図１１（ｂ）に示した処理＜
０＞の処理内容と同様であるが、演算処理（ステップＳ
１３）の後に再帰データ交換のステップ（ステップＳ２
３１）及び再帰データ選択のステップ（ステップＳ２３
２）を設けているところが特徴である。

【０１２３】図２４は、図２３の再帰データ選択ステッ
プ（ステップＳ２３２）の処理の流れを示すフローチャ
ートである。次に、このフローチャートを参照しながら
再帰データ選択動作を説明する。

【０１２４】まず、エラーコードを示す変数ｅを０に初
期化する（ステップＳ２４１）。

【０１２５】次に、演算モジュール１３１の再帰データ
Ｄ１と演算モジュール１３２の再帰データＤ２とを比較
し（ステップＳ２４２）、両者が不一致のときは変数ｅ
に１を加える（ステップＳ２４３）。

【０１２６】次に、演算モジュール１３１の再帰データ
Ｄ１と演算モジュール１３３の再帰データＤ３とを比較
し（ステップＳ２４４）、両者が不一致のときは変数ｅ
に２を加える（ステップＳ２４５）。

【０１２７】次に、演算モジュール１３２の再帰データ
Ｄ２と演算モジュール１３３の再帰データＤ３とを比較
し（ステップＳ２４６）、両者が不一致のときは変数ｅ
に４を加える（ステップＳ２４７）。

【０１２８】次に、変数ｅの値を調べる（ステップＳ２
４８）。

【０１２９】変数ｅが０の時には、全ての演算モジュー
ル１３１，１３２，１３３の再帰データＤ１，Ｄ２，Ｄ
３が正常であり、どの演算モジュールの再帰データを選
択しても同じであるが、演算モジュール１３１の再帰デ
ータＤ１を選択することとする（ステップＳ２４９）。

【０１３０】変数ｅが３の時には、演算モジュール１３
１の再帰データＤ１が異常であり、残りの２つの演算モ
ジュール１３２，１３３の再帰データＤ２，Ｄ３は正常
である。この場合は、演算モジュール１３２の再帰デー
タＤ２と演算モジュール１３３の再帰データＤ３とのい
ずれを選択しても同じであるが、演算モジュール１３２
の再帰データＤ２を選択することとする（ステップＳ２
５０）。

【０１３１】変数ｅが５の時には、演算モジュール１３
２の再帰データＤ２が異常であり、残りの２つの演算モ
ジュール１３１，１３３の再帰データＤ１，Ｄ３は正常
である。この場合は、演算モジュール１３１の再帰デー
タＤ１と演算モジュール１３３の再帰データＤ３とのい
ずれを選択しても同じであるが、演算モジュール１３１
の再帰データＤ１を選択することとする（ステップＳ２
５１）。

【０１３２】変数ｅが６の時には、演算モジュール１３
３の再帰データＤ３が異常であり、残りの２つの演算モ
ジュール１３１，１３２の再帰データＤ１，Ｄ２は正常
である。この場合は、演算モジュール１３１の再帰デー
タＤ１と演算モジュール１３２の再帰データＤ２のいず
れを選択しても同じであるが、演算モジュール１３１の
再帰データＤ１を選択することとする（ステップＳ２５
２）。

【０１３３】変数ｅが７の時には、２個以上の演算モジ
ュールの再帰データが異常である。この場合、どの演算
モジュールの再帰データが正しいか判定不可能なため、
３個の演算モジュール１３１，１３２，１３３の再帰デ
ータＤ１，Ｄ２，Ｄ３の平均値を選択する（ステップＳ
２５３）。

【０１３４】変数ｅが１，２，４のケースは原理的にあ
り得ないケースである。

【０１３５】図２５は、図１の演算モジュール１３１の
具体的構成の第二の実施例を示すブロック図である。本
実施例の特徴は、複数の演算ボードを有する点にある。

【０１３６】この演算モジュール１３１’は、信号の転
送を行う転送ボード１８０２と、演算動作を行う２個の
演算ボード１８０４，１８０６とからなる。

【０１３７】転送ボード１８０２の入力ポートには信号
線１６３，１５１，１６５，１７３，１７５及びバス１
８１２が接続されており、出力ポートには信号線１９
１，１６１，１６６，１７１，１８１，１７６及びバス
１８１２が接続されている。演算ボード１８０４，１８
０６の入出力ポートは、それぞれバス１８１２に接続さ
れている。

【０１３８】次に、この演算モジュール１３１’の動作
を説明する。転送ボード１８０２は、それぞれ信号線１
７１，１７６を介して演算モジュール１３２’，１３
３’（それぞれ演算モジュール１３１’と同様の構成を
取る）に同期用信号を送信し、それぞれ信号線１７５，
１７３を介して演算モジュール１３２’，１３３’から
同期用信号を受信する。演算モジュール１３１’は、信
号線１７１，１７６を介して送信した同期用信号と信号
線１７５，１７３を介して受信した同期用信号に基づい
てＡＤモジュール１２１への開始信号を生成し、信号線
１９１に出力する。また、信号線１５１を介してＡＤモ
ジュール１２１からデータを受信し、それぞれ信号線１
６１，１６６を介して演算モジュール１３２’，１３
３’にＡＤモジュール１２１から受信したデータを送信
すると共に、それぞれ信号線１６５，１６３を介して演
算モジュール１３２’，１３３’を経由してＡＤモジュ
ール１２２，１２３からのデータを受信する。３個のＡ
Ｄモジュール１２１〜１２３からのデータが全てそろっ
た段階で、図２に示したアルゴリズムに従って３個のＡ
Ｄモジュールのいずれかに故障が発生していないかどう
かを調べ、故障の発生していないＡＤモジュールからの
データを選択し、選択したデータをバス１８１２を介し
て演算ボード１８０４，１８０６に転送する。また、演
算ボード１８０４から制御データを受け取り、それに基
づいて電力変換器１０２の制御パルスを生成して信号線
１８１に出力する。

【０１３９】演算ボード１８０４，１８０６はバス１８
１２を介して転送ボード１８０２からデータを受け取
り、演算の途中結果をバス１８１２を介してやり取りし
ながら演算処理を行う。

【０１４０】図２６は、図２５の転送ボード１８０２の
具体的構成を示すブロック図である。この転送ボード１
８０２の構成は、図４に示した演算モジュール１３１の
構成とほぼ同じであるが、バス３４２及びバス１８１２
間の信号のやり取りを仲介して潤滑にするバスインタフ
ェース１９０４を有する点が異なる。

【０１４１】バスインタフェース１９０４は、ＣＰＵ３
２０からバス３４２を介してデータの書き込み要求を受
信すると、バス１８１２に受信した書き込み要求を出力
する。バス１８１２から準備完了の通知を受信すると、
バス１８１２に書き込みデータを出力する。また、ＣＰ
Ｕ３２０からデータの読み出し要求を受信すると、バス
１８１２に読み出し要求を出力する。バス１８１２から
準備完了の通知を受信すると、バス１８１２からデータ
を取り込み、バス３４２に出力する。

【０１４２】図２７は、図２５の演算ボード１８０４の
具体的構成を示すブロック図である。この演算ボード１
８０４の構成は図２６に示した転送ボード１８０２の構
成のサブセットとなっており、転送ボード１８０２に比
べて、シリアル入力回路３０２，３０６，３１０、シリ
アル出力回路３０４，３０８、転送制御回路３１２、同
期制御回路３１８、及び出力制御回路３２４が無い点が
異なっており、それ以外の構成要素は転送ボード１８０
２の構成要素と同一である。

【０１４３】図２５の演算ボード１８０６の構成も演算
ボード１８０４の構成と同一である。

【０１４４】図２８は、図２５の演算ボード１８０４，
１８０６で処理を行う際のデータの流れを示す図であ
る。演算ボード１８０４，１８０６の全体の処理は処理
１から処理５までの５つに分かれており、演算ボード１
８０４が処理１，３，５を、演算ボード１８０６が処理
２，４を実行する。これらの処理１〜５は、図１２に示
した、位相検出，電力検出，電圧制御，ＰＷＭ制御等の
処理に対応するものである。

【０１４５】処理１は、入力データ及び内部データのみ
に依存し、処理２，３，４，５の結果には依存しない。

【０１４６】処理２は、入力データ及び内部データのみ
に依存し、処理１，３，４，５の結果には依存しない。

【０１４７】処理３は、入力データ、処理１，２の結果
及び内部データのみに依存し、処理４，５の結果には依
存しない。

【０１４８】処理４は、入力データ、処理１，２の結果
及び内部データのみに依存し、処理３，５の結果には依
存しない。

【０１４９】処理５は、入力データ、処理１，２，３，
４の結果及び内部データの全てに依存する。

【０１５０】図２９は、図２５の演算ボード１８０４，
１８０６のＲＡＭ３１６上のデータの配置を示す図であ
る。

【０１５１】データは入力データ，非再帰データ，再帰
データの３種に分類され、それぞれ入力データ領域Ｒ
１，非再帰データ領域Ｒ２，再帰データ領域Ｒ３１〜Ｒ
３５，空きエリアＲ４の４個の領域に配置されている。
この様に再帰データを一定の領域に集めることにより、
演算ボード１８０４，１８０６及び転送ボード１８０２
間の再帰データの転送を効率良く行うことが可能とな
る。

【０１５２】図３０は、演算モジュール１３１’として
図２５に示した構成を採用した図１の電力変換器制御装
置において、演算モジュール１３１’で障害を検出した
時の処理方法の例を示す図である。この図に示した処理
方法は、図２２に示した処理方法とほぼ同じであるが、
再帰データの分割数が４から５に増えたため、再帰デー
タの一致チェックの周期が４演算周期から５演算周期に
増えた点のみが異なる。

【０１５３】図３１は、図３０の処理の詳細を説明する
図である。

【０１５４】演算ボード１８０４，１８０６は、転送ボ
ード１８０２から入力データを受け取ってから処理を開
始するため、演算周期の開始時刻が転送ボード１８０２
より遅れている。

【０１５５】演算ボード１８０４は、処理１が終了する
と処理結果を演算ボード１８０６に転送する。演算ボー
ド１８０６は、処理２，４が終了すると処理結果を演算
ボード１８０４に転送する。

【０１５６】転送ボード１８０２は再帰データの交換，
選択の処理を行う。この処理は対象となる再帰データを
生成する処理が終了すると開始されるため、対象となる
再帰データの種類に応じて１つの演算周期の中のどの時
刻に処理を行うかが異なる。

【０１５７】この図のように、３つのボードを用いて処
理を分担することにより、長い処理時間を必要とする処
理であっても、決められた演算周期内に行うことが可能
となる。

【０１５８】図３２は、本発明を適用した電力変換器制
御装置の第二の実施の形態の構成を示すブロック図であ
る。図１に示した第一の実施の形態と本実施の形態との
相違点は、第一の実施の形態がＡＤモジュール及び演算
モジュールをそれぞれ３重化しているのに対し、本実施
の形態はＡＤモジュール及び演算モジュールをそれぞれ
２重化しているという点である。すなわち、本実施の形
態の電力変換器制御装置は、２個のＡＤモジュール２５
２１，２５２２及び２個の演算モジュール２５３１，２
５３２を有している。また、２重化構成に対応するた
め、演算モジュール２５３１は自モジュール内で障害が
発生しているかどうかの情報を選択回路２５０４に出力
するために、線号線２５０８を介して選択回路２５０４
と接続されている。その他の構成は、ＡＤモジュール及
び演算モジュールの数が少ないことにより相互の結線数
が少ない点を除いて、第一の実施の形態の電力変換器制
御装置と同じである。

【０１５９】本実施の形態の電力変換器制御装置におい
て、選択回路２５０４は、信号線２５０８から演算モジ
ュール２５３１の障害情報を受け取り、演算モジュール
２５３１で障害が発生していない時には信号線２５８１
上の演算モジュール２５３１の出力を選択して信号線２
５０６に出力する。一方、演算モジュール２５３１で障
害が発生している時には信号線２５８２上の演算モジュ
ール２５３２の出力を選択して信号線２５０６に出力す
る。

【０１６０】図３３は、図３２の演算モジュール２５３
１の具体的構成を示すブロック図である。図において、
信号線２５５１，２５６２は、シリアルデータをパラレ
ルデータに変換するシリアル入力回路２６０６，２６１
０の入力ポートに接続され、シリアル入力回路２６０
６，２６１０の出力ポートは、信号線２６３６，２６４
０を介して、入力信号を内蔵のメモリに一旦格納してデ
ータ読み出し要求に応じて格納しているデータを出力す
る転送制御回路２６１２の入力ポートに接続されてい
る。信号線２５６１は、パラレルデータをシリアルデー
タに変換するシリアル出力回路２６０８の出力ポートに
接続され、シリアル出力回路２６０８の入力ポートは信
号線２６３８を介して転送制御回路２６１２の出力ポー
トに接続されている。転送制御回路２６１２の入出力ポ
ートは、またバス２６４２にも接続されている。

【０１６１】バス２６４２には、転送制御回路２６１２
の他に、中央制御装置（ＣＰＵ）２６２０，リードオン
リメモリ（ＲＯＭ）２６１４，ランダムアクセスメモリ
（ＲＡＭ）２６１６，バス２６４２上のデータを監視
し、バス２６４２の断線、雑音等の障害を検出する障害
監視回路２６２２，及び電力変換器２５０２の制御パル
スを生成して出力する出力制御回路２６２４の各入出力
ポートが接続されている。障害監視回路２６２２の出力
ポートは、信号線２６４６を介してＣＰＵ２６２０の入
力ポート、及び信号線２５０８にも接続されている。出
力制御回路２６２４の入力ポートは、信号線２６４４を
介して、ＡＤモジュール２５２１の動作開始信号を生成
する同期制御回路２６１８の出力ポートに接続され、出
力制御回路２６２４の出力ポートは信号線２５８１に接
続されている。同期制御回路２６１８の出力ポートは、
また、信号線２５９１，２５７１にも接続され、入力ポ
ートは信号線２５７２に接続されている。

【０１６２】次に、この演算モジュール２５３１の動作
を説明する。シリアル入力回路２６０６，２６１０は、
それぞれ信号線２５５１，２５６２からシリアルデータ
を受信すると、受信したシリアルデータをパラレルデー
タに変換し、それぞれ信号線２６３６，２６４０を介し
て転送制御回路２６１２に出力する。

【０１６３】シリアル出力回路２６０８は、信号線２６
３８を介して転送制御回路２６１２よりパラレルデータ
を受信すると、受信したパラレルデータをシリアルデー
タに変換し、信号線２５６１上に出力する。

【０１６４】転送制御回路２６１２は、信号線２６３
６，２６４０を介してシリアル入力回路２６０６，２６
１０からパラレルデータを受け取ると、内蔵しているメ
モリに一旦格納する。また、バス２６４２を介してＣＰ
Ｕ２６２０からデータの読み出し要求を受信すると、メ
モリに格納しているデータをバス２６４２を介してＣＰ
Ｕ２６２０に出力する。また、バス２６４２を介してＣ
ＰＵ２６２０からデータを受信すると、内蔵のメモリに
格納する。また、シリアル入力回路２６０６又はＣＰＵ
２６２０から受信したデータを内蔵メモリへ一旦格納し
た後、格納したデータを信号線２６３８を介してシリア
ル出力回路２６０８に出力する。

【０１６５】ＣＰＵ２６２０は、一定の周期でバス２６
４２を介して転送制御回路２６１２から２個のＡＤモジ
ュール２５２１，２５２２からのデータを受信し、正常
なＡＤモジュールのデータを選択して電力変換器２５０
２を制御するためのデータを生成し、バス２６４２を介
して出力制御回路２６２４に送信する。また、他の演算
モジュール２５３２にデータを転送する必要がある時に
は、バス２６４２を介して転送制御回路２６１２に必要
なデータを転送する。

【０１６６】障害監視回路２６２２は、バス２６４２上
のデータを監視し、障害を検出した場合には信号線２６
４６を介してＣＰＵ２６２０に初期化信号を出力する。
障害を検出する方法としてはバス２６４２上にパリティ
などのエラーチェック用の信号を供給してデータの異常
を検出する。障害検出方法としては、また、ＣＰＵ２６
２０がＲＯＭ２６１４のサムチェックやＲＡＭ２６１６
の読み書きのチェックなどのチェック用のプログラムを
実施し、エラーを検出した時にバス２６４２を介して障
害監視回路２６２２に通知するという方法を用いてもよ
い。障害監視回路２６２２は、初期化信号を出力すると
同時に、信号線２５０８上に障害が発生したかどうかの
情報を出力する。

【０１６７】同期制御回路２６１８は、信号線２５７
１，２５７２を介して、演算モジュール２５３２と同期
用信号をやり取りし、ＡＤ変換の動作開始信号を生成し
て信号線２５９１上に出力する。それと同時に動作開始
信号が論理レベル１となってからの時間をカウントし、
そのカウント値を信号線２６４４を介して出力制御回路
２６２４に送出する。

【０１６８】出力制御回路２６２４は、信号線２６４４
を介して同期制御回路２６１８から受信した時間情報、
及びバス２６４２を介してＣＰＵ２６２０から受信した
制御データをもとに電力変換器２５０２の制御パルスを
生成し、信号線２５８１を介して選択回路２５０４に出
力する。

【０１６９】図３２の電力変換器制御装置の演算モジュ
ール２５３２も、演算モジュール２５３１と同様に構成
され、同様に動作する。

【０１７０】図３４は、図３３の同期制御回路２６１８
の具体的構成を示すブロック図である。図３４におい
て、信号線２５７２はバッファ２７１２の入力端子に接
続され、バッファ２７１２の出力端子は、信号線２７２
８を介して、比較回路２７０６の一方の入力端子に接続
されている。比較回路２７０６の他方の入力端子は、信
号線２７２６を介して、受信信号を遅延して出力する遅
延回路（ＤＬ回路）２７０８の出力端子に接続され、比
較回路２７０６の出力端子は、信号線２７２４を介して
カウンタ２７０４の補正値入力端子に接続されている。
カウンタ２７０４のカウント値出力端子は信号線２６４
４に、カウント終了信号を出力するキャリー端子は信号
線２７２２を介してＤＬ回路２７０８及びバッファ２７
０２，２７１０の各入力端子に接続されている。バッフ
ァ２７０２，２７１０の各出力端子はそれぞれ信号線２
５９１，２５７１に接続されている。

【０１７１】次に、この同期制御回路２６１８の動作を
説明する。カウンタ２７０４は、一定時間毎にカウント
値を１ずつ増加させ、カウントしたカウント値を信号線
２６４４上に出力する。また、カウント値と、信号線２
７２４を介して比較回路２７０６から受信した補正値と
の和が予め定められた値に等しくなると、信号線２７２
２上にＡＤ変換の動作開始信号を出力し、カウント値を
０にリセットする。

【０１７２】ＤＬ回路２７０８は、信号線２７２２を介
してカウンタ２７０４から動作開始信号を受信すると、
この動作開始信号を一定時間遅延させた後、信号線２７
２６上に出力する。ＤＬ回路２７０８は、他方の演算モ
ジュール２５３２との間で動作開始信号を転送し合うの
に要する時間だけ、演算モジュール２５３１の動作開始
信号を遅らせるための回路である。

【０１７３】バッファ２７０２，２７１０は、信号線２
７２２を介してカウンタ２７０４から動作開始信号を受
信し、それぞれ信号線２５９１，２５７１を介してＡＤ
モジュール２５２１及び演算モジュール２５３２に動作
開始信号を出力する。

【０１７４】バッファ２７１２は、信号線２５７２を介
して演算モジュール２５３２からの動作開始信号を受信
し、信号線２７２８を介して比較回路２７０６に送信す
る。比較回路２７０６は、信号線２７２６及び２７２８
を介して演算モジュール２５３１及び２５３２のＡＤ変
換の動作開始信号を受け取り、両者のタイミングのずれ
からカウンタ２７０４の補正値を計算して信号線２７２
４を介してカウンタ２７０４に出力する。

【０１７５】図３５は、図３３に示した同期制御回路２
６１８の動作を説明するタイミングチャートである。

【０１７６】各演算モジュール２５３１，２５３２のカ
ウンタ２７０４はそれぞれ一定時間おきにカウント値を
１ずつ増加させ、カウント値と補正値の和が予め定めら
れた値に等しくなると動作開始信号を出力する。ここで
は、演算モジュール２５３１のカウンタが演算モジュー
ル２５３２のカウンタより短い間隔でカウント値を増加
させるとして説明する。

【０１７７】最初のＡＤ変換開始タイミングでは演算モ
ジュール２５３１の出力した動作開始信号と演算モジュ
ール２５３２の出力した動作開始信号とが同一タイミン
グであるため、補正値は０となる。二番目のＡＤ変換開
始タイミングでは演算モジュール２５３１の出力した動
作開始信号は演算モジュール２５３２の出力した動作開
始信号より早いため、演算モジュール２５３１では補正
値は負の数となり、演算モジュール２５３２では補正値
は正の数となる。三番目のＡＤ変換開始タイミングでは
演算モジュール２５３１の出力する動作開始信号は補正
値が負であるため本来のタイミングより遅くなり、演算
モジュール２５３２の出力する動作開始信号は補正値が
正であるため本来のタイミングより早くなる。その結
果、演算モジュール２５３１の出力した動作開始信号と
演算モジュール２５３２の出力した動作開始信号はほぼ
同一のタイミングとなる。

【０１７８】図３６は、図３２の電力変換器制御装置に
おいて演算モジュール２５３１が障害を検出した時の処
理方法の実施例を示す図である。

【０１７９】本実施例は、図２０に示した処理方法の実
施例において演算モジュール１３３を無くした場合と同
じである。演算モジュール２５３１が不正データを出力
している間は、演算モジュール２５３２の出力を用いて
電力変換器を制御することになるため、図２０の実施例
と同様、電力変換器を停止することなく演算モジュール
２５３１を正常状態に復帰させることが可能である。

【０１８０】本実施例では、２つの演算モジュール２５
３１，２５３２の出力の選択を演算モジュール２５３１
の障害検出機能に頼っているため、検出できない障害が
発生した場合に誤った出力を電力変換器に出力してしま
う可能性があるのが弱点であるが、図１の電力変換器制
御装置に比べて物量がほぼ３分の２と小さくすることが
可能である。

【０１８１】以上、本発明の実施の形態について電力変
換器制御装置を例にとって説明したが、本発明が他の機
器制御装置にも適用可能であることは明らかである。

【０１８２】

【発明の効果】以上詳述した様に、本発明を適用した多
重化制御装置においては、１つの系で障害を検出した時
に正常な系の処理を継続したまま正常な系から障害を検
出した系に制御データを転送することにより、機器を停
止することなく障害を検出した系を正常状態に復帰させ
ることができる。

【図面の簡単な説明】

【図１】本発明を適用した電力変換器制御装置の第一の
実施の形態の構成を示すブロック図である。

【図２】図１の演算モジュール１３１が、受信したデー
タのうちの１つを選択するアルゴリズムを示すフローチ
ャートである。

【図３】図１のＡＤモジュール１２１の具体的構成を示
すブロック図である。

【図４】図１の演算モジュール１３１の具体的構成を示
すブロック図である。

【図５】図４の転送制御回路３１２の具体的構成を示す
ブロック図である。

【図６】図５のメモリ４１２上のデータの配置を示す図
である。

【図７】図４の同期制御回路３１８の具体的構成を示す
ブロック図である。

【図８】図４の同期制御回路３１８の動作を説明するた
めのタイミングチャートである。

【図９】図４の出力制御回路３２４の具体的構成を示す
ブロック図である。

【図１０】図１の多数決回路１０４の具体的構成を示す
ブロック図である。

【図１１】図１の電力変換器制御装置の演算モジュール
の正常動作時の処理の流れを示す図である。

【図１２】図１１（ｂ）の演算処理ステップのデータの
流れを示すフローチャートである。

【図１３】図１２の位相検出ステップの処理の概要を示
す図である。

【図１４】図１３の位相θを求める位相検出処理の具体
的内容の一例を示す図である。

【図１５】図１２の電力検出ステップの具体的処理内容
の一例を示す図である。

【図１６】図１２の電圧制御ステップの具体的処理内容
の一例を示す図である。

【図１７】図１２のＰＷＭ制御ステップの処理の概要を
示す図である。

【図１８】図１２のＰＷＭ制御ステップの具体的処理の
内容の一例を示す図である。

【図１９】図１２の演算処理の演算内容と障害の波及効
果の関係を示す図である。

【図２０】図１の電力変換器制御装置の演算モジュール
１３１で障害を検出した時の処理方法の第一の実施例を
示す図である。

【図２１】図２０の各処理の詳細を説明するための図で
ある。

【図２２】図１の電力変換器制御装置の演算モジュール
１３１で障害を検出した時の処理方法の第二の実施例を
示す図である。

【図２３】図２２の各処理の詳細を説明するための図で
ある。

【図２４】図２３の再帰データ選択ステップの処理の流
れを示すフローチャートである。

【図２５】図１の演算モジュール１３１の具体的構成の
第二の実施例を示すブロック図である。

【図２６】図２５の転送ボード１８０２の具体的構成を
示すブロック図である。

【図２７】図２５の演算ボード１８０４の具体的構成を
示すブロック図である。

【図２８】図２５の演算ボード１８０４，１８０６で処
理を行う際のデータの流れを示す図である。

【図２９】図２５の演算ボード１８０４，１８０６のＲ
ＡＭ３１６上のデータの配置を示す図である。

【図３０】演算モジュール１３１’に図２５に示した構
成を採用した図１の電力変換器制御装置で、演算モジュ
ール１３１’で障害を検出した時の処理方法の例を示す
図である。

【図３１】図３０の処理の詳細を説明するための図であ
る。

【図３２】本発明を適用した電力変換器制御装置の第二
の実施の形態の構成を示すブロック図である。

【図３３】図３２の演算モジュール２５３１の具体的構
成を示すブロック図である。

【図３４】図３３の同期制御回路２６１８の具体的構成
を示すブロック図である。

【図３５】図３３の同期制御回路２６１８の動作を説明
するタイミングチャートである。

【図３６】図３３の電力変換器制御装置で演算モジュー
ル２５３１が障害を検出した時の処理方法の実施例を示
す図である。

【符号の説明】

１０２，２５０２ 電力変換器 １２１〜１２３，２５２１，２５２２ ＡＤモジュール １３１〜１３３，２５３１，２５３２ 演算モジュール １０４ 多数決回路 ２０２，２０４ ＡＤボード ２０６，１８０２ 転送ボード ３１２，２６１２ 転送制御回路 ３１４，２６１４ ＲＯＭ ３１６，２６１６ ＲＡＭ ３１８，２６１８ 同期制御回路 ３２０，２６２０ ＣＰＵ ３２２，２６２２ 障害監視回路 ３２４，２６２４ 出力制御回路 ４１２ メモリ ４１４ 制御回路 ６０４，２７０４ カウンタ １８０４，１８０６ 演算ボード １９０４ バスインタフェース ２５０４ 選択回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 宜孝 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 堀田 多加志 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 佐藤 博康 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 上田 茂太 茨城県日立市大みか町七丁目２番１号 株式会社 日立製作所 電力・電機開発 本部内 (72)発明者 阪東 明 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (72)発明者 鈴木 宏和 神奈川県横浜市鶴見区江ケ崎町４番１号 東京電力株式会社 電力技術研究所内 (72)発明者 坂本 幸治 神奈川県横浜市鶴見区江ケ崎町４番１号 東京電力株式会社 電力技術研究所内 (56)参考文献 特開 平８−93679（ＪＰ，Ａ) 特開 平７−31160（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 一定の周期で同一の処理を行い機器の制
   御信号を出力する多重化された多重化制御装置の障害回
   復方法であって、多重化された制御装置の１つの系で障
   害を検出した時に正常な系から障害を検出した系に制御
   データを転送して障害を検出した系を正常状態に復帰さ
   せる障害回復方法において、 前記制御データを相互の依存関係に基づいて複数のブロ
   ックに分割し、 前記複数のブロックを依存関係の上位から順に複数の演
   算周期にまたがって正常な系から障害を検出した系に転
   送することを特徴とする多重化制御装置の障害回復方
   法。
2. 【請求項２】 請求項１記載の障害回復方法において、 障害を検出した系で一定周期の間通常の処理を行った後
   に正常な系から障害を検出した系に制御データを転送す
   ることを特徴とする多重化制御装置の障害回復方法。
3. 【請求項３】 請求項１記載の障害回復方法において、 障害の検出の有無にかかわらず各演算周期毎に前記複数
   のブロックのうちの一つを系間で交換し、各系の値が不
   一致であった場合には最も確からしい値を推定して次の
   演算周期の処理に用いることを特徴とする多重化制御装
   置の障害回復方法。
4. 【請求項４】 一定の周期で同一の処理を行い機器への
   制御信号を出力する多重化された複数の制御装置と、 前記複数の制御装置の出力から最も確からしい値を選択
   して機器に出力する選択回路とを有し、 前記複数の制御装置は、各々、該複数の制御装置のうち
   の一つで障害を検出した時にその制御装置を正常状態に
   復帰させるのに必要なデータを格納するための転送領域
   を有する多重化制御装置において、 前記転送領域は、相互の依存関係に応じて複数のブロッ
   クに分割されたデータを格納するための複数の領域を有
   し、格納された複数ブロックのデータを上位から順に複
   数の演算周期にまたがって正常な系から異常を検出した
   系に転送することを特徴とする多重化制御装置。