DE19811864B4 - Redundante Steuervorrichtung und Fehlerbehebungsverfahren dafür - Google Patents

Redundante Steuervorrichtung und Fehlerbehebungsverfahren dafür Download PDF

Info

Publication number
DE19811864B4
DE19811864B4 DE19811864A DE19811864A DE19811864B4 DE 19811864 B4 DE19811864 B4 DE 19811864B4 DE 19811864 A DE19811864 A DE 19811864A DE 19811864 A DE19811864 A DE 19811864A DE 19811864 B4 DE19811864 B4 DE 19811864B4
Authority
DE
Germany
Prior art keywords
data
processing
arithmetic
signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19811864A
Other languages
English (en)
Other versions
DE19811864A1 (de
Inventor
Kotaro Hitachi Shimamura
Yuuichiro Hitachi Morita
Yoshitaka Hitachi Takahashi
Takashi Hitachi Hotta
Hiroyasu Hitachi Satou
Shigeta Hitachi Ueda
Akira Hitachi Bando
Hirokazu Yokohama Suzuki
Koji Kawasaki Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Tokyo Electric Power Co Inc
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Power Co Inc, Hitachi Ltd filed Critical Tokyo Electric Power Co Inc
Publication of DE19811864A1 publication Critical patent/DE19811864A1/de
Application granted granted Critical
Publication of DE19811864B4 publication Critical patent/DE19811864B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G06F11/188—Voting techniques where exact match is not required
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Hardware Redundancy (AREA)

Abstract

Fehlerbehebungsverfahren für eine redundante Steuervorrichtung, die insofern redundant ist, als sie dieselbe Verarbeitung in einer vorgegebenen Periode in mehreren Systemen ausführt, um Steuersignale für eine zu steuernde Anlage auszugeben, wobei dann, wenn in einem der Systeme ein Fehler erkannt wird, Steuerdaten von einem normal arbeitenden System an das fehlerhafte System übertragen werden, um dieses in den Normalzustand zurückzuführen, wobei die Steuerdaten in mehrere Blöcke aufgrund einer Abhängigkeit der Blöcke unterteilt werden und die Blöcke in einer der Bedeutungsreihenfolge der Abhängigkeit entsprechenden sequentiellen Weise über mehrere Zyklusperioden von dem normal arbeitenden System an das fehlerhafte System übertragen werden.

Description

  • Die Erfindung betrifft allgemein redundante Steuervorrichtungen und Fehlerbehebungsverfahren für diese. Genauer gesagt, betrifft die Erfindung eine redundante Steuervorrichtung und ein Fehlerbehebungsverfahren für diese, bei denen es möglich ist, eine Fehlerbehebung auszuführen, ohne dass der Betrieb einer zu steuernden Ausrüstung unterbrochen wird, wenn ein Fehler in der redundanten Steuervorrichtung auftritt.
  • Eine Steuervorrichtung, die eine Anlage wie einen Spannungsumsetzer steuert, muss hohe Zuverlässigkeit aufweisen, da der Einfluss eines Fehlers um so wesentlicher wird, je größer die zu steuernde Ausrüstung ist. Daher wurde bei einer Steuervorrichtung zum Steuern großer Ausrüstungen ein Verfahren zum Erhöhen der Zuverlässigkeit der Steuerung durch redundante Ausbildung der Steuervorrichtung ergriffen, um für mehrere jeweils identische Steuervorrichtungen in mehreren Systemen zu sorgen, so dass selbst dann, wenn in einer der Steuersysteme ein Fehler auftritt, der Steuervorgang unter Verwendung des normalen Ausgangssignals einer Steuerung in den restlichen Systemen ausgeführt wird.
  • Ein redundantes Fehlerbehebungsverfahren ist aus DE 4342903 A1 bekannt, eine redundante Steuervorrichtung für eine zu steuernde Anlage aus DE 4401467 C2 . Die Handhabung von Prioritäten in parallel laufenden Systemen wird in M. Stümpfle: Ober sticht unter, Prioritätenvergabe in Echtzeit-Systemen, Elektronik 22, 1995, S. 102-108, behandelt. Weitere redundante Systeme sind in EP 0672984 A1 , US 5270917 A und US 5095418 A beschrieben. Die Handhabung dabei auftretender Prozesssignale ist aus DE 19510539 C1 bekannt.
  • In Zusammenhang mit einem Fehlerbehebungsverfahren für den Fall, dass bei der herkömmlichen redundanten Steuervorrichtung ein Fehler auftritt, ist in jedem System der redundanten Steuervorrichtung ein Übertragungsbereich vorhanden, der Steuerdaten einspeichert, wie sie zur Fehlerbehebung erforderlich sind. Beim Auftreten eines Fehlers in einem bestimmten System werden die Daten im Übertragungsbereich an dasjenige System, in dem ein Fehler vorliegt, während einer freien Periode in der Verarbeitung im normalen System übertragen, wobei die Steuerung der Ausrüstung durch das Ausgangssignal des normal arbeitenden Systems aufrechterhalten bleibt, und das System, in dem ein Fehler vorliegt, wird nach Abschluss der Datenübertragung neu gestartet. Dadurch ist es möglich, ein fehlerhaftes System in den normalen Zustand zurückzuführen, ohne dass die Funktion der zu steuernden Ausrüstung unterbrochen wird, wodurch eine Steuervorrichtung mit hoher Zuverlässigkeit geschaffen ist.
  • Wenn jedoch das herkömmliche Fehlerbehebungsverfahren für eine redundante Steuervorrichtung bei einer Steuervorrichtung für eine Anlage ausgeführt wird, die eine Verarbeitung innerhalb einer kurzen Zyklusperiode ausführt, ist es unmöglich, alle Daten innerhalb der freien Zeit in einer Zyklusperiode zu übertragen. Wenn die Daten im Übertragungsbereich über mehrere Zyklusperioden übertragen werden, können die Daten, wie sie durch das normale System während mehrerer Zyklusperioden aktualisiert werden, in denen Daten aus dem Übertragungsbereich an das fehlerhafte System übertragen werden, nicht tatsächlich an das fehlerhafte System übertragen werden, was es unmöglich macht, eine Übereinstimmung zwischen allen Daten im Übertragungsbereich und im normalen System zu erzielen. Aus diesem Grund ist es grundsätzlich erforderlich, das Aktualisieren der Daten im normalen System zu sperren, während die Daten im Übertragungsbereich an das fehlerhafte System übertragen werden, was es unmöglich macht, die Steuerung der Ausrüstung fortzusetzen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine redundante Steuervorrichtung und ein Fehlerbehebungsverfahren für eine solche zu schaffen, die ein fehlerhaftes System in den normalen Zustand zurückführen können, ohne den Betrieb einer Ausrüstung zu unterbrechen, und zwar selbst bei einer Ausrüstungssteuerung, die eine Verarbeitung innerhalb kurzer Zyklusperioden ausführt.
  • Diese Aufgabe ist hinsichtlich des Verfahrens durch die Lehre von Anspruch 1 und hinsichtlich der Vorrichtung durch die Lehre von Anspruch 4 gelöst.
  • Um diese Aufgabe zu lösen, werden beim erfindungsgemäßen Fehlerbehebungsverfahren für eine redundante Steuervorrichtung Steuerdaten auf Grundlage einer Abhängigkeit von Blöcken in mehrere Blöcke unterteilt, und mehrere Blöcke werden auf sequentielle Weise entsprechend der Bedeutungsreihenfolge der Abhängigkeit vom normal arbeitenden System innerhalb mehrerer Zyklusperioden an das fehlerhafte System übertragen. Dadurch kann selbst bei einer Ausrüstungssteuerung, die eine Verarbeitung innerhalb einer kurzen Zyklusperiode ausführt, das System, in dem ein Fehler vorliegt, in den normalen Zustand zurückgeführt werden, ohne die Funktion der Ausrüstung zu unterbrechen.
  • Beim vorstehend dargelegten Verfahren werden die Steuerdaten vom normal arbeitenden System an das fehlerhafte System übertragen, nachdem eine normale Verarbeitung für eine vorgegebene Periode im fehlerhaften System ausgeführt wurde. Dadurch können Daten, die innerhalb einer Zyklusperiode nicht wiederhergestellt werden können, schließlich als normale Daten wiederhergestellt werden.
  • Andererseits wird einer von mehreren Blöcken zwischen den Systemen pro Zyklusperiode unabhängig davon, ob ein Fehler erkannt wurde oder nicht, ausgetauscht, so dass der Wert mit der höchsten Gültigkeits-Wahrscheinlichkeit zur Verwendung in der nächsten Zyklusperiode angenommen wird, wenn eine Fehlübereinstimmung zwischen den Werten in jeweiligen Systemen vorliegt. Selbst wenn ein Fehler auftritt, der beim normalen Verfahren nicht erkannt werden kann, kann die normale Verarbeitung fortgesetzt werden.
  • Bei einer erfindungsgemäßen redundanten Steuervorrichtung verfügt ein Übertragungsbereich über mehrere Bereiche zum Einspeichern von Daten, die entsprechend einer Abhängigkeit zwischen Blöcken in mehrere Blöcke unterteilt sind, so dass die in die mehreren Blöcke eingespeicherten Daten auf sequentielle Weise mit einer Bedeutungsreihenfolge der Abhängigkeit über mehrere Zyklusperioden von einem normal arbeitenden System an das fehlerhafte System übertragen werden. Dadurch kann selbst in einer Ausrüstungssteuerung, die eine Verarbeitung mit kurzer Zyklusperiode ausführt, das System, in dem ein Fehler aufgetreten ist, in den normalen Zustand zurückgeführt werden, ohne dass der Betrieb der Ausrüstung unterbrochen wird.
    •
  • Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher erläutert.
  • 1 ist ein Blockdiagramm, das den Aufbau eines ersten Ausführungsbeispiels einer erfindungsgemäßen Steuervorrichtung für einen Wechselrichter zeigt.
  • 2 ist ein Flussdiagramm, das einen Algorithmus zum Auswählen eines von einem Arithmetikmodul empfangenen Datenwerts veranschaulicht.
  • 3 ist ein Blockdiagramm, das einen konkreten Aufbau des in 1 dargestellten AD-Moduls 121 zeigt.
  • 4 ist ein Blockdiagramm, das einen konkreten Aufbau des in 1 dargestellten Arithmetikmoduls 131 zeigt.
  • 5 ist ein Blockdiagramm, das einen konkreten Aufbau einer in 4 dargestellten Übertragungssteuerschaltung 312 zeigt.
  • 6 ist eine Ansicht, die die Anordnung von Daten im in 5 dargestellten Speicher 412 zeigt.
  • 7 ist ein Blockdiagramm, das einen konkreten Aufbau einer in 4 dargestellten Synchronisiersteuerschaltung 318 zeigt.
  • 8 ist ein zeitbezogenes Diagramm, das die Funktion der in 4 dargestellten Synchronisiersteuerschaltung 318 veranschaulicht.
  • 9 ist ein Blockdiagramm, das einen konkreten Aufbau einer in 4 dargestellten Ausgangssteuerschaltung 324 zeigt.
  • 10 ist ein Blockdiagramm, das einen konkreten Aufbau einer in 1 dargestellten 2-aus-3-Majoritätseinrichtung 104 zeigt.
  • 11 ist ein Flussdiagramm zur Verarbeitung während normalen Betriebs des Arithmetikmoduls der in 1 dargestellten Wechselrichtersteuerung.
  • 12 ist ein Flussdiagramm zum Veranschaulichen des Datenflusses bei der in 11(b) dargestellten Berechnungsverarbeitung.
  • 13 ist eine schematische Ansicht der Verarbeitung in einem in 12 dargestellten PWM-Steuerschritt.
  • 14 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung einer in 13 dargestellten Phasenerfassung zum Erhalten einer Phase 0 zeigt.
  • 15 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in 12 dargestellten Leistungserfassungsschritt zeigt.
  • 16 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in 12 dargestellten Spannungssteuerschritt zeigt.
  • 17 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in 12 dargestellten PWM-Steuerschritt zeigt.
  • 18 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung des in 12 dargestellten PWM-Steuerschritts zeigt.
  • 19 ist eine Ansicht, die die Beziehung zwischen dem Inhalt einer Berechnungsverarbeitung und der Einflussreichweite des in 12 dargestellten Fehlers veranschaulicht.
  • 20 ist eine Ansicht, die ein erstes Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn in einem Arithmetikmodul 131 der in 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.
  • 21 ist eine Ansicht, die Einzelheiten zu jeder in 20 dargestellten Verarbeitungen zeigt.
  • 22 ist eine Ansicht, die ein zweites Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn in einem Arithmetikmodul 131 der in 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.
  • 23 ist eine Ansicht, die jede der in 22 dargestellten Verarbeitungen im einzelnen zeigt.
  • 24 ist ein Flussdiagramm, das den Ablauf der Verarbeitung in einem in 23 dargestellten Auswählschritt für rekursive Daten zeigt.
  • 25 ist ein Blockdiagramm, das ein zweites Ausführungsbeispiel für einen konkreten Aufbau des in 1 dargestellten Arithmetikmoduls 131 zeigt.
  • 26 ist ein Blockdiagramm, das einen konkreten Aufbau der in 25 dargestellten Übertragungsplatine 1802 zeigt.
  • 27 ist ein Blockdiagramm, das einen konkreten Aufbau der in 25 dargestellten Arithmetikplatine 1804 zeigt.
  • 28 ist ein Blockdiagramm, das den Ablauf von Daten bei der Verarbeitung in den in 25 dargestellten Arithmetikplatinen 1804 und 1806 veranschaulicht.
  • 29 ist eine Ansicht, die die Anordnung von Daten zeigt, die in einem RAM 316 in den in 25 dargestellten Arithmetikplatinen 1804 und 1806 eingespeichert sind.
  • 30 ist eine Ansicht, die ein Beispiel für ein Verarbeitungsverfahren zeigt, wie es ausgeführt wird, wenn in einem Arithmetikmodul 131' der in 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird, wobei der in 25 dargestellte Aufbau beim Arithmetikmodul 131' angewandt ist.
  • 31 ist eine Ansicht, die die in 30 dargestellte Verarbeitung im einzelnen zeigt.
  • 32 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Steuervorrichtung für einen Wechselrichter zeigt.
  • 33 ist ein Blockdiagramm, das einen konkreten Aufbau des in 32 dargestellten Arithmetikmoduls 2531 zeigt.
  • 34 ist ein Blockdiagramm, das einen konkreten Aufbau der in 33 dargestellten Synchronisiersteuerschaltung 2618 zeigt.
  • 35 ist ein zeitbezogenes Diagramm zum Veranschaulichen der Funktion der in 33 dargestellten Synchronisiersteuerschaltung 2618.
  • 36 ist eine Ansicht, die ein Ausführungsbeispiel eines Verarbeitungsverfahrens zeigt, wie es ausgeführt wird, wenn in einem Arithmetikmodul 2531 der in 33 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.
  • Der in 1 dargestellte Wechselrichter 102 des ersten Ausführungsbeispiels, der eine Gleich- in eine Wechselspannung umsetzt, verfügt über eine die Gleichspannung in den Wechselrichter 102 eingebende Spannungsquelle sowie Sensoren 111 bis 11n zum Erfassen von Strom- und Spannungswerten innerhalb des Wechselrichters 102 und einem mit diesem verbundenen elektrischen System und zum Umsetzen der erfassten Werte in elektrische Kleinsignale. Die Ausgangsanschlüsse der Sensoren 111 bis 11n sind über Signalleitungen 141 bis 14n jeweils mit Eingangsanschlüssen von AD-Modulen 121 bis 123 zum Umsetzen analoger Signale in digitale Signale verbunden. Die Eingangsanschlüsse der jeweiligen AD-Module 121 bis 123 sind mit Ausgangsanschlüssen von Arithmetikmodulen 131 bis 133 verbunden, die den Umsetzungszeitpunkt von analogen Signalen in digitale Signale in den jeweiligen AD-Modulen 121 bis 123 spezifizieren. Die Ausgangsanschlüsse der jeweiligen AD-Module 121 bis 123 sind über jeweilige Signalleitungen 151 bis 153 mit Eingangsanschlüssen der Arithmetikmodule 131 bis 133 verbunden. Die Eingangs-/Ausgangsanschlüsse der Arithmetikmodule 131 bis 133 sind wechselseitig über Signalleitungen 161 bis 166 sowie 171 bis 176 verbunden. Die Ausgangsanschlüsse der Arithmetikmodule 131 bis 133 sind mit den Eingangsanschlüssen einer 2-aus-3-Majoritätseinrichtung 104 verbunden, die dasjenige Signal unter den Eingangssignalen über jeweilige Signalleitungen 181 bis 183 ausgibt, das unter den mehreren Eingangssignalen am häufigsten vorliegt. Der Ausgangsanschluss der 2-aus-3-Majoritätseinrichtung 104 ist über eine Signalleitung 106 mit einem Schaltanschluss jedes den Wechselrichter 102 bildenden Schaltbauteils verbunden.
  • Nachfolgend wird der Betrieb des dargestellten Ausführungsbeispiels einer Wechselrichtersteuerung erörtert.
  • Die Strom- und Spannungswerte der die Spannung an den Wechselrichter 102 liefernden Spannungsquelle sowie diejenigen innerhalb des Wechselrichters 102 und dem mit ihm verbundenen elektrischen System werden durch die Sensoren 111 bis 11n erfasst und in elektrische Kleinsignale umgesetzt und dann über die Signalleitungen 141 bis 14n in die AD-Module 121 bis 123 eingegeben. Nach dem Umsetzen der eingegebenen analogen Signale in digitale Signale übertragen die jeweiligen AD-Module 121 bis 123 die digitalen Signale über die jeweiligen Signalleitungen 151 bis 153 an die jeweiligen Arithmetikmodule 131 bis 133. Die Umsetzung von analogen Signalen in digitale Signale in den AD-Module 121 bis 123 erfolgt zu den Zeitpunkten, die über die jeweiligen Signalleitungen 191 bis 193 von den Arithmetikmodulen 131 bis 133 spezifiziert werden.
  • Das Arithmetikmodul 131 überträgt über Signalleitungen 171 und 176 Synchronisiersignale an das Arithmetikmodul 132 bzw. 133, und es empfängt Synchronisiersignale über die Signalleitungen 175 und 173 vom Arithmetikmodul 132 bzw. 133. Das Arithmetikmodul 131 erzeugt auf Grundlage der über die Signalleitungen 171 und 176 übertragenen Synchronisiersignale sowie der über die Signalleitungen 175 und 173 empfangenen Synchronisiersignale ein Startsignal für den AD-Umsetzungsvorgang durch das AD-Modul 121, und es überträgt das erzeugte Funktionsstartsignal über die Signalleitung 191 an das AD-Modul 121. Andererseits empfängt das Arithmetikmodul 131 über die Signalleitung 151 Daten vom AD-Modul 121, und es überträgt die von ihm empfangenen Daten über jeweilige Signalleitungen 161 und 166 an das Arithmetikmodul 132 bzw. 131, und es empfängt, in Verbindung damit, über die jeweiligen Signalleitungen 165 und 163 Daten vom AD-Modul 122 bzw. 123 über die Arithmetikmodule 132 bzw. 133. Wenn das Arithmetikmodul 131 Daten von allen drei AD-Modulen 121, 122 und 123 empfangen hat, nimmt es entsprechend einem spezifizier ten Algorithmus, bei dem übermäßig unterschiedliche Daten als anomal beurteilt werden, eine Beurteilung dahingehend vor, ob in einem der drei AD-Module 121, 122 und 123 ein dauerhafter Fehler, wie eine Unterbrechung, ein Kurzschluss usw., aufgetreten ist, es wählt Daten vom AD-Modul, in dem kein Fehler aufgetreten ist, aus, es erzeugt einen Impulsbreiten-modulierten Steuerimpuls zum Steuern der Funktion des Wechselrichters 102, und es überträgt den Steuerimpuls über die Signalleitung 181 an die 2-aus-3-Majoritätseinrichtung 104. Die anderen Arithmetikmodule 132 und 133 führen dieselbe Funktion wie das Arithmetikmodul 131 aus. D. h., dass die Arithmetikmodule 131, 132 und 133 unter Verwendung von Daten desselben AD-Moduls eine identische arithmetische Operation ausführen. Demgemäß sollten die Arithmetikmodule 131, 132 und 133 identische Steuerimpulse erzeugen. Wenn die von den jeweiligen Arithmetikmodulen erzeugten Steuerimpulse beim Vergleich nicht übereinstimmen, kann eine Beurteilung dahingehend erfolgen, dass in einem der Arithmetikmodule ein Fehler vorliegt.
  • 2 ist ein Flussdiagramm, das einen Algorithmus zum Auswählen von Daten aus demjenigen AD-Modul unter den AD-Modulen 121, 122 und 123, in dem kein Fehler aufgetreten ist, veranschaulicht. Der Auswählvorgang für das Arithmetikmodul 131 wird nun unter Bezugnahme auf dieses Flussdiagramm erörtert.
  • Das Arithmetikmodul 131 stellt anfangs einen Parameter e1 ein, der anzeigt, dass das AD-Modul 121 fehlerhaft ist, sowie einen Parameter e2, der anzeigt, dass das AD-Modul 122 fehlerhaft ist (Schritt S1).
  • Als nächstes erfolgt für alle vom Arithmetikmodul 131 empfangenen Daten eine Prüfung dahingehend, ob Anomalität vorliegt oder nicht. Da im Ergebnis einer AD-Umsetzung ein Feh ler enthalten ist, repräsentiert eine fehlende Übereinstimmung der Daten von zwei AD-Modulen nicht immer das Vorliegen eines Fehlers in den AD-Modulen. Daher erfolgt die Erfassung von Anomalität durch Vergleich von Daten von zwei AD-Modulen abhängig davon, ob die Differenz zwischen den Daten von den beiden AD-Modulen in einen vorbestimmten Wertebereich fällt. Wenn die Differenz zwischen den Daten von den beiden AD-Modulen nicht in den vorbestimmten Wertebereich fällt, kann die Beurteilung erfolgen, dass einer der zwei Datenwerte anomal ist. Umgekehrt kann eine Beurteilung dahingehend erfolgen, dass beide Datenwerte normal sind, wenn die Differenz zwischen den Daten von den beiden AD-Modulen in den vorbestimmten Wertebereich fällt. Um einen derartigen Beurteilungsvorgang auszuführen, empfängt das Arithmetikmodul 131 zunächst die zu beurteilenden Daten (Schritt S2), es berechnet die Differenz der Daten von den AD-Modulen 121 und 122, und es führt eine Beurteilung dahingehend aus, ob die Differenz in den vorbestimmten Wertebereich fällt (Schritt S3).
  • Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 den vorbestimmten Wertebereich überschreitet und dies bei der Beurteilung erkannt wird, steht fest, dass ein Fehler in einem der AD-Module vorliegt, und es erfolgt eine Beurteilung dahingehend, ob die Anomalität im AD-Modul 121 oder im AD-Modul 122 vorliegt, was auf Grundlage der Differenz zwischen Daten erfolgt (Schritt S4).
  • Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 123 den vorbestimmten Wertebereich überschreitet, woraus sich ergibt, dass in einem dieser AD-Module ein Fehler aufgetreten ist, erfolgt eine Beurteilung dahingehend, dass der Fehler im AD-Modul 121 vorliegt. Dann wird der Parameter e1, der einen Fehler im AD-Modul 121 anzeigt, auf 1 gesetzt (Schritt S5).
  • Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 anzeigt, dass ein Fehler in einem dieser Module aufgetreten ist und wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 123 in den vorbestimmten Wertebereich fällt und demgemäß die Beurteilung erfolgt, dass in keinem dieser AD-Module ein Fehler aufgetreten ist, erfolgt eine Beurteilung dahingehend, dass ein Fehler im AD-Modul 122 vorliegt. Dann wird der Parameter e2, der einen Fehler im AD-Modul 122 anzeigt, auf 1 gesetzt (Schritt S6).
  • Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 in den normalen Bereich fällt, erfolgt eine Beurteilung dahingehend, dass sich diese beiden Module in normalem Zustand befinden. Dann werden die Parameter e1 und e2 nicht geändert.
  • Wenn die Erfassung von Anomalität für alle Daten abgeschlossen ist (Schritt S7), führt das Arithmetikmodul 131 eine Datenauswahl abhängig vom Ergebnis der Anomalitätserfassung aus. Als erstes erfolgt eine Prüfung dahingehend, ob e1 den Wert 1 oder nicht (Schritt S8) hat. Wenn der Parameter e1 den Wert 1 hat, erfolgt eine Prüfung dahingehend, ob der Parameter e2 den Wert 1 hat oder nicht (Schritt S9).
  • Wenn beide Parameter e1 und e2 den Wert 1 haben, wählt das Arithmetikmodul 131 die Daten vom AD-Modul 123 aus (Schritt S10). Wenn der Parameter e1 den Wert 1 hat und der Parameter e2 den Wert 0 hat, wählt das Arithmetikmodul 131 die Daten vom AD-Modul 122 aus (Schritt S11). Andererseits wählt das Arithmetikmodul 131, wenn der Parameter e1 den Wert 0 hat, die Daten vom AD-Modul 121 aus (Schritt S12).
  • Das Arithmetikmodul 131 erzeugt den Impulscode-modulierten Steuerimpuls, der die Funktion des Wechselrichters 102 steu ert, unter Verwendung der so ausgewählten Daten, und es überträgt den Steuerimpuls über die Signalleitung 181 an die 2-aus-3-Majoritätseinrichtung 104.
  • Die 2-aus-3-Majoritätseinrichtung 104 empfängt die Steuerimpulse für den Wechselrichter 102 über die Signalleitungen 181 bis 183 von den drei Arithmetikmodulen 131 bis 133, um einen 2-aus-3-Majoritätsbildungsvorgang zum Auswählen desjenigen Steuerimpulses auszuführen, der unter den eingegebenen Steuerimpulsen am häufigsten vorkommt. Danach wird der ausgewählte Steuerimpuls an die Schaltanschlüsse der jeweiligen Schaltbauteile des Wechselrichters 102 übertragen. Selbst wenn für eines der Arithmetikmodule ein Fehler vorliegt, kann der gültige Steuerimpuls ausgewählt und an den Wechselrichter 102 übertragen werden, wodurch die normale Verarbeitung fortgesetzt werden kann, um hohe Zuverlässigkeit zu erzielen.
  • 3 ist ein Blockdiagramm, das einen speziellen Aufbau des AD-Moduls 121 in der Wechselrichtersteuerung von 1 zeigt. Hierbei ist zum Vereinfachen der Offenbarung ein Beispiel dargestellt, bei dem vier Sensoren verwendet sind.
  • Das AD-Modul 121 verfügt über AD-Platinen 202 und 204 zum Umsetzen der analogen Signale in digitale Signale sowie eine Übertragungsplatine 206 zum Steuern der Übertragung der umgesetzten digitalen Daten. Mit Eingangsanschlüssen der AD-Platine 202 sind Signalleitungen 141 und 142 verbunden, und mit ihrem Ausgangsanschluss ist ein Datenbus 212 verbunden. Andererseits sind mit den Eingangsanschlüssen der AD-Platine 204, in die ein Steuersignal 214 eingegeben wird, Signalleitungen 143 und 144 verbunden, und ihr Ausgangsanschluss ist mit dem Datenbus 212 verbunden. Mit den Eingangsanschlüssen der Übertragungsplatine, in die das Steuersignal 214 eingegeben wird, sind die Signalleitung 191 und der Datenbus 212 verbunden, und mit dem Ausgangsanschluss derselben ist eine Signalleitung 151 verbunden, um das Steuersignal 214 auszugeben.
  • Nachfolgend wird die Funktion des AD-Moduls 121 erörtert.
  • Die AD-Platine 202 reagiert auf einen Befehl zum Starten eines AD-Umsetzungsvorgangs von der Übertragungsplatine 206 durch das Steuersignal 214, um eine Analog-Digital-Umsetzung des Signals auszuführen, das über die Signalleitungen 141 und 142 von den Sensoren 111 und 112 empfangen wurde. Andererseits reagiert die AD-Platine 202 auf einen Befehl zum Auslesen des Zustands von der Übertragungsplatine 206 durch das Steuersignal 214, um ein Signal an den Datenbus 121 auszugeben, das den Fortschrittszustand des eigenen AD-Umsetzungsvorgangs anzeigt. Andererseits gibt die AD-Platine 202 umgesetzte digitale Daten auf den Datenbus 212 aus, wenn von der Übertragungsplatine 206 durch das Steuersignal 214 ein Befehl zum Auslesen von Daten empfangen wird. Der Betrieb der AD-Platine 204 ist derselbe wie der der AD-Platine 202.
  • Die Übertragungsplatine 206 reagiert auf ein Funktionsstartsignal über die Signalleitung 191 zum Ausgeben des Steuersignals 214 zum Übertragen des Befehls zum Starten der AD-Umsetzung an die AD-Platinen 202 und 204. Anschließend überträgt die Übertragungsplatine 206, mittels des Steuersignals 214, den Befehl zum Auslesen der Zustände der AD-Platinen 202 und 204, um über den Datenbus 212 diejenigen Signale zu empfangen, die die Zustände der AD-Platinen 202 und 204 anzeigen. Wenn die die Zustände anzeigenden Signale repräsentieren, dass sich eine der AD-Platinen 202 und 204 in einem AD-Umsetzungsvorgang befindet, wird das Auslesen des Zustands wiederholt, bis die AD-Umsetzung abgeschlossen ist. Wenn die AD-Umsetzung in beiden AD-Platinen 202 und 204 abgeschlossen ist, überträgt die Übertragungsplatine 206 das Steuersignal zum Liefern des Befehls zum Auslesen der Daten an die AD-Platinen 202 und 204 zum Empfangen von Daten über den Datenbus 212. Wenn alle den vier Sensoren entsprechende Signale empfangen sind, gibt die Übertragungsplatine 206 die empfangenen Daten an die Signalleitung 151 aus.
  • Die AD-Module 122 und 123 der Wechselrichtersteuerung von 1 sind ähnlich wie das AD-Modul 121 aufgebaut, um denselben Vorgang auszuführen.
  • 4 ist ein Blockdiagramm, das einen konkreten Aufbau des in 1 dargestellten Arithmetikmoduls 131 zeigt.
  • Gemäß der Figur ist eine Signalleitung 163 mit einem Eingangsanschluss einer seriellen Eingangsschaltung 302 zum Umsetzen serieller Daten in parallele Daten verbunden. Der Ausgangsanschluss der seriellen Eingangsschaltung 302 ist über eine Signalleitung 332 mit einem Eingangsanschluss einer Übertragungssteuerschaltung 312 zum Zwischenspeichern eines Eingangssignals in einen Zwischenspeicher und zum Ausgeben der eingespeicherten Daten auf eine Ausleseanforderung hin verbunden. Mit dem Ausgangsanschluss einer seriellen Ausgangsschaltung 304 zum Umsetzen paralleler Daten in serielle Daten ist eine Signalleitung 161 verbunden. Ein Eingangsanschluss der seriellen Ausgangsschaltung 304 ist über eine Signalleitung 334 mit einem Ausgangsanschluss der Übertragungssteuerschaltung 312 verbunden. Mit einem Eingangsanschluss einer seriellen Eingangsschaltung 306 ist eine Signalleitung 151 verbunden, und der Ausgangsanschluss der seriellen Eingangsschaltung 306 ist über eine Signalleitung 336 mit dem Eingangsanschluss der Übertragungssteuerschaltung 312 verbunden. Mit dem Ausgangsanschluss einer seriellen Ausgangsschaltung 308 ist eine Signalleitung 166 verbunden, und ein Eingangsanschluss der seriellen Ausgangsschaltungschaltung 308 ist über eine Signalleitung 338 mit dem Ausgangsanschluss der Übertragungssteuerschaltung 312 verbunden. Eine Signalleitung 165 ist mit einem Eingangsanschluss einer seriellen Eingangsschaltung 310, und ein Ausgangsanschluss derselben ist über eine Signalleitung 340 mit dem Eingangsanschluss der Übertragungssteuerschaltung verbunden. Ferner sind die Eingangs- und Ausgangsanschlüsse der Übertragungssteuerschaltung 312 auch mit einem Bus 342 verbunden.
  • Zusätzlich zur Übertragungssteuerschaltung 312 sind mit dem Bus 342 ein Eingangs- und Ausgangsanschluss einer Fehlerüberwachungsschaltung 322 zum Überwachen von Daten in einer zentralen Verarbeitungseinheit (CPU) 320, einem Festwertspeicher (ROM) 314, einem Direktzugriffsspeicher (RAM) 316 sowie auf dem Bus 342, wie auch zum Erfassen eines Fehlers wie eines Störsignals auf dem Bus 342 und einer Unterbrechung des Busses, und ein Eingangs- und Ausgangsanschluss einer Ausgangssteuerschaltung 324 zum Erzeugen und Ausgeben eines Steuerimpulses für den Wechselrichter 102 verbunden. Der Ausgangsanschluss der Fehlerüberwachungsschaltung 322 ist über eine Signalleitung 346 auch mit einem Eingangsanschluss der CPU 320 verbunden. Der Eingangsanschluss der Ausgangssteuerschaltung 324 ist über eine Signalleitung 344 auch mit einem Ausgangsanschluss einer Synchronisiersteuerschaltung 318 zum Erzeugen eines Funktionsstartsignals für ein AD-Modul 121 verbunden. Der Ausgangsanschluss der Synchronisier-Steuerschaltung ist mit einer Signalleitung 181 verbunden. Ferner ist der Ausgangsanschluss der Synchronisier-Steuerschaltung auch mit Signalleitungen 191, 171, 176 und 344 verbunden, und sein Eingangsanschluss ist auch mit den Signalleitungen 173 und 175 verbunden.
  • Als nächstes wird die Funktion des Arithmetikmoduls 131 erläutert.
  • Wenn die seriellen Eingangsschaltungen 302, 306 und 310 serielle Daten von den Signalleitungen 163, 151 und 165 empfangen, setzen sie die empfangenen seriellen Daten in parallele Daten um, und sie geben diese parallelen Daten jeweils über die Signalleitungen 332, 336 und 340 an die Übertragungssteuerschaltung 312 aus.
  • Wenn die seriellen Ausgangsschaltungen 304 und 308 parallele Daten über die Signalleitungen 334 und 338 von der Übertragungssteuerschaltung 312 empfangen, setzen sie die empfangenen parallelen Daten in serielle Daten um und geben diese seriellen Daten auf die Signalleitungen 161 und 166 aus.
  • Wenn die Übertragungssteuerschaltung 312 von den seriellen Eingangsschaltungen 302, 306 und 310 über die Signalleitungen 332, 336 und 340 parallele Daten empfängt, führt sie eine Zwischenspeicherung dieser parallelen Daten in einen internen Speicher aus. Ferner gibt diese Übertragungssteuerschaltung 312, wenn sie eine Datenausleseanforderung über den Bus 342 von der CPU 320 empfängt, die im Speicher eingespeicherten Daten über den Bus 342 an die CPU 320 aus. Ferner speichert die Übertragungssteuerschaltung, wenn sie Daten über den Bus 342 von der CPU 320 empfängt, die Daten in den internen Speicher ein. Ferner gibt die Übertragungssteuerschaltung, nachdem sie von der seriellen Eingangsschaltung 306 oder der CPU 320 empfangene Daten zwischengespeichert hat, die abgespeicherten Daten über die Signalleitungen 334 und 338 an die seriellen Ausgangsschaltungen 304 und 308 aus.
  • Die CPU 320 empfängt mit einer vorbestimmten Periode über den Bus 342 über die Übertragungssteuerschaltung 312 die Daten von den drei AD-Modulen 121, 122 und 123, sie verarbeitet die Daten zum Steuern des Wechselrichters 102 durch Auswählen der Daten eines normalen AD-Moduls, und sie über trägt die erzeugten Daten über den Bus 342 an die Ausgangssteuerschaltung 324. Ferner überträgt die CPU, wenn es erforderlich ist, Daten an die anderen Arithmetikmodule 132 und 133 zu übertragen, die erforderlichen Daten über den Bus 342 an die Steuerschaltung 312.
  • Die Fehlerüberwachungsschaltung 322 überwacht die Daten auf dem Bus 342, und sie gibt über die Signalleitung 346 ein Signal an die CPU 320 aus, wenn ein Fehler erkannt wird. Die Erkennung von Fehlern erfolgt durch Liefern von Signalen zum Überprüfen von Fehlern, wie der Parität, auf dem Bus sowie durch Erfassen einer Anomalität der Daten. Dazu kann ein Verfahren verwendet werden, bei dem ein Programm zum Ausführen einer Summenprüfung für den ROM 314, einer Lese/Schreib-Prüfung für den RAM 316 usw. und zum Informieren der Fehlerüberwachungsschaltung 312 über einen Fehler über den Bus 342, wenn ein Fehler erkannt wird, verwendet wird.
  • Die Synchronisiersteuerschaltung 318 empfängt Synchronisiersignale von den Arithmetikmodulen 132 und 133 über die Signalleitungen 171, 175 bzw. 176, 173, und sie überträgt derartige Signale an diese, sie erzeugt ein Funktionsstartsignal für die AD-Umsetzung, und gibt sie dieses auf eine Signalleitung 191 aus. Gleichzeitig zählt die Synchronisier-Steuerschaltung die Zeit, die verstrichen ist, nachdem das Funktionsstartsignal den logischen Wert 1 angenommen hat, und sie gibt den Zählwert über die Signalleitung 344 an die Ausgangssteuerschaltung 324 aus.
  • Die Ausgangssteuerung 324 erzeugt auf Grundlage der von der CPU 320 über den Bus 342 empfangenen Steuerdaten sowie von von der Synchronisiersteuerschaltung 318 über die Signalleitung 344 empfangener Zeitinformation einen Steuerimpuls für den Wechselrichter 102, und sie gibt den Steuerimpuls auf die Signalleitung 181 aus.
  • Die Arithmetikmodule 132 und 133 weisen denselben Aufbau wie das Arithmetikmodul 131 auf, und sie arbeiten auf dieselbe Weise.
  • 5 ist ein Blockdiagramm, das konkret den Aufbau der in 4 dargestellten Übertragungssteuerschaltung 312 zeigt.
  • Gemäß 5 sind die Signalleitungen 332, 336 und 340 mit Eingängen von Puffern 402, 406 bzw. 410 verbunden. Die Ausgangsanschlüsse der Puffer 402, 406 und 410 sind mit einem Bus 422 verbunden. Die Eingangsanschlüsse der Puffer 404 und 408 sind mit einem Bus 422 verbunden, und die Ausgangsanschlüsse derselben sind mit Signalleitungen 334 bzw. 338 verbunden. Mit dem Bus 422 sind auch ein Eingangsanschluss eines Puffers 416, ein Ausgangsanschluss eines Puffers 418 und Eingangs-/Ausgangsanschlüsse eines Speichers 412 verbunden. Ein Ausgangsanschluss des Puffers 416 und ein Eingangsanschluss des Puffers 418 sind mit einem Bus 342 verbunden. Eingangs-/Ausgangsanschlüsse einer Steuerschaltung 416 zum Auslesen und Übertragen von im Speicher 412 gespeicherten Daten sind jeweils mit Eingangs-/Ausgangsanschlüssen der Puffer 402, 404, 406, 408, 410, 416 und 418 verbunden.
  • Nun wird die Funktion dieser Übertragungssteuerschaltung 312 erläutert.
  • Wenn die Puffer 402, 406 und 410 Daten über die Signalleitungen 332, 336 bzw. 340 empfangen, geben sie eine Schreibanforderung für den Speicher 412 an die Steuerschaltung 414 aus. Wenn die Puffer von der Steuerschaltung 414 ein Signal empfangen, das "Bereit" anzeigt, geben sie die über die Signalleitungen 332, 336 und 340 empfangenen Daten an den Bus 422 aus. Die Daten, wie sie von den Puffern 402, 406 und 410 auf den Bus 422 ausgegeben werden, werden vom Speicher 412 empfangen und in ihn eingespeichert.
  • Wenn die Puffer 404 und 408 von der Steuerschaltung 414 eine Datenabrufanforderung empfangen, geben sie die Daten auf die Signalleitungen 334 bzw. 338 aus. Die Daten, die von den Puffern 404 und 408 erfasst werden, sind die vom Speicher 412 auf den Bus 422 ausgegebenen Daten.
  • Wenn der Speicher 412 von der Steuerschaltung 414 einen Datenauslesebefehl empfängt, gibt er die spezifizierten Daten auf den Bus 422 aus. Ferner ruft der Speicher, wenn er von der Steuerschaltung 414 einen Datenschreibbefehl empfängt, die Daten vom Bus 422 ab und speichert sie am spezifizierten Ort ein.
  • Wenn der Puffer 416 über den Bus 342 einen Datenauslesebefehl empfängt, gibt er eine Datenausleseanforderung an die Steuerschaltung 414 aus. Wenn der Puffer das "Bereit" anzeigende Signal empfängt, ruft er die Daten ab, die der Speicher 412 auf den Bus 422 ausgegeben hat, und er gibt sie auf den Bus 342 aus.
  • Wenn der Puffer 428 vom Bus 342 einen Datenschreibbefehl empfängt, ruft er die auf dem Bus 342 auftretenden Daten ab und gibt eine Schreibanforderung für den Speicher an die Steuerschaltung 414 aus. Ferner gibt der Puffer, wenn er von der Steuerschaltung 414 das "Bereit" anzeigende Signal empfängt, die vom Bus 342 abgerufenen Daten auf den Bus 422 aus. Die Daten, die der Puffer 418 auf den Bus 422 ausgibt, werden in den Speicher 412 geladen und in ihm eingespeichert.
  • 6 ist eine Ansicht, die die Anordnung der Daten im in 5 dargestellten Speicher 412 zeigt. Der Speicher 412 ist in vier Bereiche unterteilt, nämlich Empfangsdaten 1 bis 3 und Sendedaten 1.
  • In den Bereichen für Empfangsdaten 1 und 3 werden die Daten von den Puffern 402 bzw. 410 eingetragen. Die eingetragenen Daten werden bei einer Ausleseanforderung vom Puffer 416 ausgelesen.
  • Im Bereich für die Empfangsdaten 2 werden die Daten vom Puffer 406 eingetragen. Gleichzeitig mit Abschluss des Schreibvorgangs werden die Daten an die Puffer 404 und 408 ausgegeben. Ferner werden die Daten bei einer Ausleseanforderung vom Puffer 416 ausgelesen.
  • In den Bereich für Sendedaten 1 werden die Daten vom Puffer 418 eingeschrieben. Gleichzeitig mit dem Abschluss des Schreibvorgangs werden die Daten an die Puffer 404 und 408 ausgegeben.
  • 7 ist ein Blockdiagramm, das konkret den Aufbau der in 4 dargestellten Synchronisiersteuerschaltung 318 zeigt.
  • Gemäß 7 ist eine Signalleitung 173 mit einem Eingangsanschluss eines Puffers 616 verbunden. Ein Ausgangsanschluss des Puffers 616 ist mit einem Eingangsanschluss jeweiliger UND-Gatter 608 und 612 über eine Signalleitung 646 verbunden. Mit einem Eingangsanschluss eines Puffers 622 ist eine Signalleitung 175 verbunden. Ein Ausgangsanschluss des Puffers 622 ist über eine Signalleitung 644 mit dem anderen Eingangsanschluss des UND-Gatters 612 sowie einem Eingangsanschluss eines UND-Gatters 610 verbunden. Der andere Eingangsanschluss jedes der UND-Gatter 608 und 610 ist mit einem Ausgangsanschluss einer Verzögerungsschaltung (DL-Schaltung) verbunden, um das empfangene Signal zu verzögern und es über eine Signalleitung 642 auszugeben. Ferner sind die Ausgangsanschlüsse der UND-Gatter 608, 610 und 612 jeweils mit Eingangsanschlüssen eines ODER-Gatters 606 mit drei Eingängen verbunden. Der Ausgangsanschluss des ODER-Gatters 606 ist mit einem Rücksetzanschluss eines Zählers 614 und einem Eingangsanschluss des Puffers 602 über eine Signalleitung 632 verbunden. Ein Ausgangsanschluss des Puffers 602 ist mit einer Signalleitung 191 verbunden. Der Ausgangsanschluss für den Zählwert des Zählers 604 ist mit der Signalleitung 344 verbunden, und sein Übertragsanschluss zum Ausgeben eines Zählendesignals ist über eine Signalleitung 640 mit jedem der Eingangsanschlüsse der Puffer 618, 620 und der DL-Schaltung 614 verbunden. Die Ausgangsanschlüsse der Puffer 618 und 620 sind mit Signalleitungen 171 bzw. 176 verbunden.
  • Nachfolgend wird die Funktion dieser Synchronisiersteuerschaltung 318 erläutert.
  • Der Zähler 604 erhöht nach Ablauf jeweils einer vorbestimmten Zeit seinen Zählwert um Eins, und er gibt den Zählwert auf die Signalleitung 344 aus. Ferner löscht der Zähler, wenn er von der ODER-Schaltung 606 über die Signalleitung 632 das Funktionsstartsignal empfängt, seinen Zählwert auf Null. Wenn der Zählwert einen vorbestimmten Wert erreicht, fixiert der Zähler diesen Zählwert, und er gibt das Zählendesignal auf die Signalleitung 640 aus.
  • Wenn die DL-Schaltung 614 das Zählendesignal vom Zähler 604 über die Signalleitung 640 empfängt, verzögert sie dieses Zählendesignal um eine vorbestimmte Zeit und gibt es dann auf eine Signalleitung 642 aus. Die DL-Schaltung 614 ist so ausgebildet, dass sie das Zählendesignal des Arithmetikmoduls 131 um diejenige Zeit verzögert, die dazu erforderlich ist, das Zählendesignal zwischen den anderen Arithmetikmodulen 132 und 133 zu übertragen.
  • Die Puffer 612 und 622 empfangen das Zählendesignal über Signalleitungen 173 und 175 von den Arithmetikmodulen 133 und 132, und sie geben es an die Signalleitungen 646 bzw. 644 aus. Die Puffer 618 und 620 empfangen das Zählendesignal vom Zähler 604 über eine Signalleitung 640, und sie geben es an Signalleitungen 171 bzw. 176 aus.
  • Die drei UND-Schaltungen 608, 610 und 612 sowie die ODER-Schaltung 606 bilden insgesamt eine 2-aus-3-Majoritätseinrichtung, d. h., dass dann, wenn sich mehr als zwei der Werte auf den Signalleitungen 642, 644 und 646 oder mehr als zwei der Werte der Zählendesignale von den Arithmetikmodulen 131, 132 und 133 auf dem logischen Wert 1 befinden, diese 2-aus-3-Majoritätseinrichtung ein Signal auf eine Signalleitung 632 ausgibt, das den logischen Wert 1 hat, während sie andernfalls auf die Signalleitung 632 ein Signal mit dem logischen Wert 0 ausgibt. Das von der 2-aus-3-Majoritätseinrichtung ausgegebene Signal mit dem logischen Wert 1 wird über den Puffer 602 und die Signalleitungen 191 in das AD-Modul 121 eingegeben.
  • 8 ist ein zeitbezogenes Diagramm zum Veranschaulichen der Funktion der in 4 dargestellten Synchronisierschaltung 318.
  • In den Zählern der einzelnen Arithmetikmodule 131 bis 133 wird der Zählwert innerhalb einer festgelegten Zeitperiode jeweils um eins inkrementiert, und das Zählendesignal wird ausgegeben, wenn der Zählwert einen vorbestimmten Wert erreicht hat. Da die festgelegte Zeitspanne, mit der der Zählwert inkrementiert wird, von Modul zu Modul variiert, variiert auch der Ausgabezeitpunkt des Zählendesignals von Modul zu Modul. Bei diesem Ausführungsbeispiel ist angenommen, dass das Zählendesignal als erstes vom Arithmetikmodul 131 herrührt, während das Zählendesignal vom Arithmetikmodul 132 als letztes erscheint. Die Synchronisiersteuerschaltungen der einzelnen Arithmetikmodule setzen den logischen Wert des Übertragungsstartsignals auf 1, wenn die Zählendesignale beliebiger zweier Arithmetikmodule auf den logischen Wert 1 wechseln. Daher werden bei diesem Beispiel die Übertragungsstartsignale an alle AD-Module 121 bis 123 auf den logischen Wert 1 geschaltet, wenn das Zählendesignal des Arithmetikmoduls 132 den logischen Wert 1 einnimmt, und demgemäß wird dieses dazu aktiviert, das analoge Signal mit identischer zeitlicher Lage für alle AD-Module 121 bis 123 in ein digitales Signal umzusetzen. Wenn das Zählendesignal, d. h. das Übertragungsstartsignal den logischen Wert 1 einnimmt, wenn der Zähler der einzelnen Arithmetikmodule rückgesetzt wird, wechselt auch das Zählendesignal auf den logischen Wert 0. Bei diesem Beispiel wird, da der Zähler des Arithmetikmoduls 132 rückgesetzt wird, bevor sein Zählendesignal den logischen Wert 1 erreicht hat, sein Zählendesignal dauernd auf dem logischen Wert 0 gehalten.
  • 9 ist ein Blockdiagramm, das einen speziellen Aufbau der Ausgangssteuerschaltung 324 im in 4 dargestellten Arithmetikmodul 131 zeigt.
  • Gemäß 9 ist die Signalleitung 344 mit einem der Eingangsanschlüsse des Komparators 804 verbunden, und der andere Eingangsanschluss über die Signalleitung 812 mit dem Ausgangsanschluss des Registers 802 verbunden. Der Ausgangsanschluss des Komparators 804 ist über die Signalleitung 816 mit dem Triggersignal-Eingangsanschluss einer Latchschaltung 806 verbunden, und der Ausgangsanschluss der Latchschaltung 806 ist über eine Signalleitung 818 mit dem Eingangsanschluss des Puffers 808 verbunden. Der Eingangsanschluss des Registers 802 ist mit dem Bus 342 verbunden, und der Ausgangsanschluss des Puffers 808 ist mit der Signalleitung 181 verbunden.
  • Als nächstes wird die Funktion der Ausgangssteuerschaltung 324 beschrieben.
  • Das Register 802 empfängt die von der CPU 320 über den Bus 342 empfangenen Daten zur Steuerung des Wechselrichters, und es speichert diese ein, und es gibt sie über die Signalleitungen 812 und 814 an den Komparator 804 bzw. die Latchschaltung 806 aus. Die Daten zur Steuerung des Wechselrichters enthalten Information für die auf eine Bezugszeit bezogene relative Zeit innerhalb einer einzelnen Steuerperiode für den ansteigenden oder fallenden Teil des Steuerimpulses sowie Information, die beurteilt, ob der Steuerimpuls für den logischen Wert 0 oder 1 auszuwählen ist, wenn die relative Zeit für den spezifizierten Vorgang verstrichen ist.
  • Der Komparator vergleicht den von der Synchronisiersteuerschaltung 318 über die Signalleitung 344 empfangenen Zählwert mit der vom Register über die Signalleitung 812 empfangenen Information zur relativen Zeit, wobei der Ausgangspegel auf der Signalleitung 816 auf den logischen Wert 1 gesetzt wird, wenn beide übereinstimmen, wohingegen er auf 0 gesetzt wird, wenn dies nicht der Fall ist.
  • Die Latchschaltung 806 ändert den Ausgangspegel der Signalleitung 818 entsprechend dem Zeitpunkt, zu dem der Ausgangspegel auf der Signalleitung 816 vom Komparator 804 auf den logischen Wert 1 wechselt. Der so geänderte Ausgangspegel ist identisch mit dem Signalpegel, wie er über die Signalleitung 814 vom Register 802 geliefert wird.
  • Der Puffer 808 liefert das Ausgangssignal der Latchschaltung 806 auf die Signalleitung 181.
  • So wird der Steuerimpuls zum Steuern des Schaltvorgangs im Wechselrichter 102 zum durch die CPU 320 spezifizierten Zeitpunkt auf den durch die CPU 320 angewiesenen Signalpegel gesetzt.
  • 10 ist ein Blockdiagramm, das einen speziellen Aufbau der Majoritätsentscheidungsschaltung 104 in der in 1 dargestellten Wechselrichtersteuerung zeigt.
  • Gemäß 10 sind die Signalleitungen 181, 182 und 183 mit den Eingangsanschlüssen der Puffer 902, 904 bzw. 906 verbunden. Der Ausgangsanschluss des Puffers 902 ist über die Signalleitung 922 mit einem der Eingangsanschlüsse der UND-Gatter 908 und 912 verbunden. Der Ausgangsanschluss des Puffers 904 ist mit dem anderen der Eingangsanschlüsse des UND-Gatters 908 und einem der Eingangsanschlüsse des UND-Gatters 910 verbunden. Der Ausgangsanschluss des Puffers 906 ist der andere der Eingangsanschlüsse der UND-Gatter 910 bzw. 912. Die Ausgangsanschlüsse der UND-Gatter 908, 910 und 912 sind mit den Eingangsanschlüssen eines ODER-Gatters 914 mit drei Eingängen verbunden, dessen Ausgangsanschluss mit der Signalleitung 106 verbunden ist.
  • Als nächstes wird die Funktion dieser Majoritätsentscheidungsschaltung 104 beschrieben.
  • Die Puffer 902, 904 und 906 empfangen die Steuerimpulse über die Signalleitungen 181, 182 bzw. 183, und sie liefern die empfangenen Steuerimpulse auf die Signalleitungen 922, 924 bzw. 926.
  • Der Majoritätsentscheidungsvorgang erfolgt durch die Kombination aus den UND-Schaltungen 908, 910 sowie 912 und der ODER-Schaltung 914. Wenn zwei oder mehr Steuersignale auf den Signalleitungen 922, 924 und 926 den logischen Wert 1 einnehmen, wird entschieden, dass der Steuerimpuls auf der Signalleitung 106 ebenefalls den logischen Wert 1 einnimmt, und wenn zwei oder mehr Steuersignale den logischen Wert 0 einnehmen, wird entschieden, dass der Steuerimpuls auf der Signalleitung 106 ebenfalls den logischen Wert 0 einnimmt.
  • 11 zeigt einen Verarbeitungsablauf bei normaler Funktion in den Arithmetikmodulen 131, 132 und 133 der in 1 dargestellten Wechselrichtersteuerung.
  • 11(a) ist ein Verarbeitungsablauf für die Arithmetikmodule 131, 132 und 133. Diese Module wiederholen innerhalb einer festgelegten Zeitspanne immer dieselben Operationen. Sie führen in einzelnen Verarbeitungsperioden k, k + 1, k + 2 usw. eine Verarbeitung <0> aus. Die Startzeitpunkte für die periodisch in den einzelnen Arithmetikmodulen 131, 132 und 133 ausgeführten Arithmetikoperationen sind synchronisiert, und die anfangs von den AD-Modulen zu Beginn jeder Funktionsperiode gelieferten Daten werden wechselweise zwischen ihnen ausgetauscht.
  • 11(b) ist ein Flussdiagramm, das den Verarbeitungsablauf in einem einzelnen Arithmetikmodul in einer einzelnen Verarbeitungsperiode zeigt. Als erstes tauscht ein Arithmetikmodul die von AD-Modulen zu Beginn der Funktionsperiode gelieferten Daten wechselseitig in einem Schritt S11 mit anderen Arithmetikmodulen aus, und als nächstes werden in einem Schritt S12 die gültigen Daten ausgewählt, und dann wird in einem Schritt S13 eine Berechnungsverarbeitung mit den ausgewählten Daten ausgeführt. Nach Abschluss der Bearbeitungsverarbeitung wird das Arithmetikmodul in einen Leerlaufzustand versetzt, um auf die nächsten zu übertragenden Daten zu warten.
  • 12 ist ein Flussdiagramm, das eine spezielle Datenverarbeitung im in 11(b) dargestellten Berechnungsverarbeitungsschritt (Schritt S13) zeigt. Dieser Berechnungsverarbeitungsschritt (Schritt S13) besteht aus vier Verarbeitungsschritten: einem Phasenerfassungsschritt (Schritt S21), einem Leistungserfassungsschritt (Schritt S22), einem Spannungssteuerschritt (Schritt S23) und einem PWM-Steuerschritt (Schritt S24). In der folgenden Beschreibung zu den einzelnen Verarbeitungsschritten repräsentieren Buchstabensymbole mit dem Zusatz k Variablen und ihre Werte, wie sie in der Zyklusperiode k zu berechnen sind, während Buchstabensymbole mit dem Zusatz "k – 1" Variablen und Werte bezeichnen, wie sie bereits in der Zyklusperiode k – 1 berechnet wurden.
  • Wie es in 13 dargestellt ist, zielt der Phasenerfassungsschritt (Schritt 21) auf eine Verarbeitung ab, bei der das zeitlich variable Profil des Spannungswerts V in den Daten vom AD-Modul durch eine einzelne Sinuskurve angenähert wird und die Phase q für die einzelne Zeitperiode berechnet wird.
  • 14 ist ein Beispiel für spezielle Abläufe zur Phasenerfassungsverarbeitung zum Berechnen der in 13 dargestellten Phase q. Gemäß 14 dient der Ablauf in der Zeile Nr. 1 zum Inkrementieren der Zeit durch die Zyklusperiode. Die Abläufe in den Zeilen Nr. 2 bis 5 dienen zum Einspeichern der Eingangsdaten aus den vergangenen n Verarbeitungsperioden in die Variable V(I), wobei I eine wahlfreie natürliche Zahl ist. Die Abläufe in den Zeilen Nr. 7 bis 22 dienen zum Berechnen der Amplitude der angenäherten Sinuskurve. Im Ablauf gemäß der Zeile Nr. 9 wird der Summenwert d0 gemäß der Differenz zwischen der Sinuskurve und den Eingangsdaten erhalten, wobei angenommen ist, dass die Amplitude V0 die Amplitude in der vorangegangenen Zyklusperiode ist. Im Ablauf in der Zeile Nr. 11 wird der Summenwert dp für die Differenz zwischen der Sinuskurve und den Eingangsdaten unter der Annahme erhalten, dass die Amplitude V0 die Summe aus der Amplitude in der vorigen Zyklusperiode und dem Inkrement DV ist. Beim Ablauf gemäß der Zeile Nr. 13 wird der Summenwert dm betreffend die Differenz zwischen der Sinuskurve und den Eingangsdaten unter der Annahme erhalten, dass die Amplitude V0 die Differenz zwischen der Amplitude in der vorigen Zyklusperiode und dem Inkrement DV ist. Die Abläufe in den Zeilen Nr. 15 bis 22 ermitteln die Minimalwerte der Summenwerte d0, dp und dm, und die entsprechende Amplitude V0 wird als Endwert bestimmt.
  • Die Abläufe in den Zeilen 24 und 25 dienen zum Abschätzen des Zeitpunkts t0, zu dem die angenäherte Sinuskurve die vertikale Achse (Zeitachse) in 13 schneidet. Diese Abläufe sind identisch mit denen in den Zeilen Nr. 9 bis 22 zum Erhalten der Amplitude V0.
  • Die Abläufe in den Zeilen 27 und 28 dienen zum Abschätzen der Periode T der angenäherten Sinuskurve. Diese Abläufe sind identisch mit denen in den Zeilen 9 bis 22 zum Erhalten der Amplitude V0.
  • Die Abläufe in den Zeilen 30 bis 34 dienen zum Subtrahieren von 2p von der Phase q, wenn die Phase q den Wert 2p überschreitet, und zum Setzen einer Flagvariablen tv, die anzeigt, dass die Phase q im Arithmetikmodul den Wert 2p überschritten hat.
  • Der Ablauf in Zeile Nr. 35 dient zum Erhalten der Phase q.
  • Wie oben beschrieben, hängt die Phasenerfassungsverarbeitung nur von den Eingangsdaten und den internen Daten ab, jedoch hängt sie nicht von den Verarbeitungsergebnissen bei der Leistungserfassung, der Spannungssteuerung und der PWM-Steuerung ab.
  • 15 ist ein Beispiel für die speziellen Abläufe im in 12 dargestellten Leistungserfassungsschritt (Schritt S22). In 15 repräsentiert P eine Leistungskomponente mit einer Phase identisch der der Spannung V, und Q repräsentiert eine Phasenkomponente, die um 90° gegen die Spannung V verschoben ist.
  • Wie es aus 15 ersichtlich ist, hängt der Leistungserfassungsschritt (Schritt S22) von den Eingangsdaten, den Verarbeitungsergebnissen im Phasenerfassungsschritt (Schritt 21) und den internen Daten ab, jedoch hängt er nicht von den Verarbeitungsergebnissen im Spannungssteuerschritt (Schritt S23) und im PWM-Steuerschritt (Schritt S24) ab.
  • 16 ist ein Beispiel für spezielle Abläufe im in 12 dargestellten Spannungssteuerschritt (Schritt S23). In 16 ist OP eine Spannungskomponente des erwarteten Werts OV der Ausgangsspannung mit derselben Phase wie der der Spannung V, und OQ ist eine Spannungskomponente des erwarteten Werts OV der Ausgangsspannung mit einer Phase, die gegenüber der der Spannung V um 90° verschoben ist. Die Berechnung der Ausgangsspannungskomponenten OP und OQ wird nur dann gestartet, wenn das Flagsignal tv, das anzeigt, wenn die Phase q den Wert 2p überschritten hat, auf 1 wechselt. Der als Produkt aus der Verstärkung gp und der Differenz zwischen der Leistung P und dem Erwartungswert PI erhaltene Korrekturwert wird zur Ausgangsspannungskomponente OP addiert. Der als Produkt aus der Verstärkung gq und der Differenz zwischen der Leistung Q und ihrem Erwartunswert QI erhaltene Korrekturwert wird zur Ausgangsspannungskomponente OQ addiert. Der erwartete Wert OV der Ausgangsspannung wird als Summe aus dem Produkt der Ausgangsspannungskomponente OP und dem Sinus der Phase q sowie dem Produkt aus der Ausgangsspannung OQ und dem Cosinus der Phase q berechnet.
  • Wie oben beschrieben, hängt der Spannungssteuerschritt (Schritt S23) nur von den Eingangsdaten, dem Phasenerfassungsschritt (Schritt S21), dem Leistungserfassungsschritt (Schritt S22) und den internen Daten ab, jedoch hängt er nicht von den Verarbeitungsergebnissen des PWM-Steuerschritts ab.
  • 17 ist ein schematisches Diagramm, das die Verarbeitung im PWM-Steuerschritt (Schritt S24) zeigt. Im PWM-Steuerschritt (Schritt S24) erfolgt ein Vergleich zwischen einem Bezugs-Dreieckssignal und dem erwarteten Wert OV der Ausgangsspannung, und die PWM-Steuerung ist so beschaffen, dass der Steuerimpuls einschaltet, wenn der erwartete Wert OV das Dreieckssignal überschreitet, und er ausgeschaltet wird, wenn das Dreieckssignal den erwarteten Wert OV überschreitet.
  • 18 ist ein Beispiel für spezielle Abläufe im PWM-Steuerschritt (Schritt S24).
  • Gemäß 18 dienen die Abläufe in den Zeilen 1 und 2 zum Inkrementieren der Variablen f, die die Phase des Dreieckssignals anzeigt. Diese Variable f wächst in jeder Bearbeitungsphase um den Wert Eins, und sie variiert zwischen 0 und 2m – 1, wobei m ein normierter Wert ist, unter der Annahme, dass die Zeit, während die Spannung des Dreieckssignals von –VM auf VM wechselt, den Wert 1 hat und die Bearbeitungsperiode den Wert 1 hat. Dies bedeutet, dass die Spannung des Dreieckssignals zwischen 0 und m von –VM auf VM ansteigt und zwischen m und 2m von VM auf –VM fällt.
  • Die Abläufe in den Zeilen Nr. 3 bis 12 dienen zum Erhalten der aktuellen Spannung des Dreieckssignals und der Richtung S der Änderung des Steuerimpulses. Wenn der Steuerimpuls von EIN auf AUS wechselt, wenn die Variable f kleiner als die Phase m ist, wird die Richtung S der Änderung auf 0 gesetzt. Wenn dagegen der Steuerimpuls von AUS auf EIN wechselt, wenn die Variable f die Phase m überschreitet, wird die Richtung S der Änderung auf 1 gesetzt.
  • Die Abläufe in den Zeilen Nr. 13 bis 18 dienen zum Erhalten des Schnittspunkts zwischen dem Dreieckssignal und dem erwarteten Wert OV der Ausgangsspannung. Wenn das Dreieckssignal und der erwartete Wert OV der Ausgangsspannung einander innerhalb der nächsten einzelnen Bearbeitungsperiode ausgehend vom aktuellen Zeitpunkt schneiden, wird der Schnittzeitpunkt auf C gesetzt. Der Wert C wird durch Umsetzen der Relativzeit in den Zählwert des Zählers 604 gebildet, der sich in einer einzelnen Bearbeitungsperiode von 0 auf CM ändert. Wenn das Dreieckssignal und der erwartete Wert OV der Ausgangsspannung einander in einer einzelnen Bearbeitungsperiode nicht schneiden, wird der Wert C größer als der Maximalwert CM eingestellt, um einen Wechsel des Steuerimpulses zu verhindern.
  • Wie oben beschrieben, hängt der PWM-Steuerschnitt (Schritt S24) von den Eingangsdaten, den Verarbeitungsergebnissen im Phasenerfassungsschritt (Schritt S21), im Leistungserfassungsschritt (Schritt S22) und im Spannungssteuerschritt (Schritt S23) sowie den internen Daten ab.
  • Wie oben beschrieben, können die einzelnen Verarbeitungsschritte in der Wechselrichtersteuerung hinsichtlich der Datenabhängigkeitsbeziehung von stromaufwärts nach stromabwärts zerlegt werden.
  • 19 ist eine schematische Darstellung, die die in 12 dargestellte spezielle Berechnungsverarbeitung und ihre entsprechenden Fehlereffekte veranschaulicht.
  • 19(a) zeigt den Fehlereffekt für den Fall, dass der Fehler in der Periode k – 1 auftritt und die internen Daten V(n – 1) im Phasenerfassungsschritt (Schritt S21) beeinträchtigt sind.
  • In der Verarbeitung für die Periode k wird das vom Wert v(n – 1) abhängige Ergebnis von V(n) ungültig, jedoch bleibt der Wert V(n – 1) gültig. Außerdem wird in der Verarbeitung für die Periode k + 1 das Berechnungsergebnis V(n) gültig.
  • Wie oben angegeben, können selbst dann, wenn die internen Daten V(1) bis V(n) in ungünstiger Weise ungültig werden, dieselben als gültige Werte wiedergewonnen werden, insoweit es garantiert ist, dass die Eingangsdaten gültig sind. Daten wie die internen Daten V(1) bis V(n), die einmal ungültig wurden, die jedoch während einer folgenden Verarbeitung als gültige Werte wiedergewonnen werden können, werden als nicht-rekursive Daten bezeichnet.
  • 19(b) zeigt einen Fehlereffekt für den Fall, dass der Fehler in der Periode k – 1 auftritt, und die internen Daten OP für die Spannungssteuerung beeinträchtigt sind.
  • Da in der Verarbeitung für die Periode k der Wert der internen Daten OP von sich selbst abhängt, bleibt dieser Wert ungültig. Dies gilt in ähnlicher Weise für die Verarbeitung nach der Periode k + 1.
  • Demgemäß können die internen Daten OP, da sie von sich selbst abhängen, nicht mehr als gültige Daten wiedergewonnen werden, wenn sie einmal ungültig wurden. Derartige Daten, die einmal ungültig wurden und nicht wiedergewonnen werden können, werden als rekursive Daten bezeichnet. Wenn irgendein Fehler auftritt, sollten nur fehlerhafte Daten vom normalen System in das fehlerhafte System übertragen werden. Es ist ersichtlich, dass eine Verarbeitung zum Übertragen ausschließlich rekursiver Daten wirkungsvoll dadurch ausgeführt werden kann, dass der Speicherbereich zum Speichern der rekursiven Daten und der Speicherbereich zum Speichern der nicht-rekursiven Daten gesondert definiert sind.
  • 19(c) zeigt den Fehlereffekt für den Fall, dass der Fehler in der Periode k – 1 auftritt und die Ausgangsdaten P zur Leistungserfassung beeinträchtigt sind.
  • Die Berechnungsergebnisse für alle Daten P, OP und V hängen davon ab, ob die Daten P in der Verarbeitung während der Periode k ungültig sind. Dies gilt in ähnlicher Weise für die Verarbeitung nach der Periode k + 1.
  • Demgemäß wird, wenn einmal das Verarbeitungsergebnis der Leistungserfassung ungültig wurde, auch das Verarbeitungsergebnis für die Spannungssteuerung ungültig. Daher ist es erforderlich, die internen Daten bei der stromaufwärtigen Verarbeitung vorab zu übertragen, wenn irgendein Fehler auftritt, und die Daten im gültigen System werden an das ungültige System übertragen.
  • 20 ist eine Ansicht, die ein erstes Ausführungsbeispiel eines Verarbeitungsverfahrens zeigt, wie es ausgeführt wird, wenn ein Fehler im Arithmetikmodul 131 der in 1 dargestellten Wechselrichtersteuerung erkannt wird.
  • In der Zyklusperiode k + 2 erkennt das Arithmetikmodul 131 einen Fehler, es ermöglicht es der CPU 320, ein Rücksetzsignal zu erzeugen, und es startet eine Initialisierungsver arbeitung für die Steuerschaltung und jedes Element, zusätzlich zur Steuerung von Konstanten in Registern einer Steuerschaltung eines RAM 316 und eines Speichers 412. Bei der Initialisierungsverarbeitung erfolgt als erstes eine Prüfung hinsichtlich Hardwarestörungen durch Selbstdiagnoseprogramm sowie eine Prüfung, ob eine ähnliche Störung innerhalb einer vergangenen, vorbestimmten Zeitperiode auftrat. Wenn eine Hardwarestörung erkannt wird oder wenn innerhalb der vergangenen, vorbestimmten Zeitperiode eine ähnliche Störung erkannt wurde, wird bestimmt, dass es unmöglich ist, den Fehler zu beheben, und die Initialisierungsverarbeitung wird angehalten. Andernfalls wird die Initialisierungsverarbeitung für die Hardware, wie die obengenannten Register, gestartet.
  • In einer Zyklusperiode k + 3 kann, da sich das Arithmetikmodul 131 in der Initialisierungsverarbeitung befindet, dasselbe keinen Austausch von AD-Daten zwischen dem Arithmetikmodul 131 und den anderen Arithmetikmodulen ausführen. Daher wählen die Arithmetikmodule 132 und 133 normale Daten aus zwei Daten, mit Ausnahme der Daten vom Arithmetikmodul 131, aus und verarbeiten diese.
  • In den Zyklusperioden k + 4 und k + 5 wird, da die Initialisierungsverarbeitung abgeschlossen ist, eine normale Verarbeitung (die Verarbeitung <0>) ausgeführt. Durch die Verarbeitung während der zwei Perioden nehmen nicht-rekursive Daten unter den internen Daten gültige Werte an. Jedoch bleiben rekursive Daten ungültig, und auch die Ausgangsdaten bleiben ungültig.
  • In der Zyklusperiode k + 6 fordert das Arithmetikmodul 131 das Arithmetikmodul 132 dazu auf, die Übertragung der rekursiven Daten (Verarbeitung <i> gleichzeitig mit normaler Verarbeitung zu übertragen.
  • In der Zyklusperiode k + 7 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in 12 dargestellten Phasenerfassungsschritt (Schritt S21) vom Arithmetikmodul 132 gleichzeitig mit normaler Verarbeitung an das Arithmetikmodul 131 (Verarbeitung <t1>, Verarbeitung <r1>).
  • In der Zyklusperiode k + 8 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in 12 dargestellten Leistungserfassungsschritt (Schritt S22) gleichzeitig mit normaler Verarbeitung vom Arithmetikmodul 132 und das Arithmetikmodul 131 (Verarbeitung <t2>, Verarbeitung <r2>). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (Schritt S21) ausführt, wie vom Arithmetikmodul 132 in der Zyklusperiode k + 7 empfangen, werden alle Ergebnisse des Phasenerfassungsschritts (Schritt S21) gültige Werte.
  • In der Zyklusperiode k + 9 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in 12 dargestellten Spannungssteuerschritt (Schritt S23) gleichzeitig mit normaler Verarbeitung vom Arithmetikmodul 132 an das Arithmetikmodul 131 (Verarbeitung <t3>, Verarbeitung <r3>). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (Schritt S21) und den Leistungserfassungsschritt (Schritt S22) ausführt, wie vom Arithmetikmodul 132 in den Zyklusperioden k + 7 bzw. k + 8 empfangen, werden alle Ergebnisse des Phasenerfassungsschritts (Schritt S21) und des Leistungserfassungsschritts (Schritt S22) gültige Werte.
  • In der Zyklusperiode k + 10 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in 12 dargestellten PWM-Steuerschritt (Schritt S24) vom Arithmetikmodul 132 gleichzeitig mit normaler Verarbeitung an das Arithmetik modul 131 (Verarbeitung <t4>, Verarbeitung <r4>). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (Schritt S21), den Leistungserfassungsschritt (Schritt S22), und den Spannungssteuerschritt (Schritt S23) ausführt, wie vom Arithmetikmodul 132 in den Zyklusperioden k + 7, k + 8 und k + 9 empfangen, werden alle Ergebnisse des Phasenerfassungsschritts (Schritt S21), des Leistungserfassungsschritts (Schritt S22) und des Spannunssteuerschritts (Schritt S23) gültige Werte.
  • In der Zyklusperiode k + 11 sowie nach dieser führt das Arithmetikmodul 131 eine normale Verarbeitung (die Verarbeitung <0>) aus. Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (Schritt S21), den Leistungserfassungsschritt (Schritt S22), den Spannungssteuerschritt (Schritt S23) und den PWM-Steuerschritt (Schritt S24) ausführt, wie vom Arithmetikmodul 132 in den Zyklusperioden k + 7, k + 8, k + 9 bzw. k + 10 empfangen, werden alle Ergebnisse des Phasenerfassungsschritts, des Leistungserfassungsschritts, des Spannungssteuerschritts und des PWM-Steuerschritts gültige Werte.
  • Während das Arithmetikmodul 131 während der Zyklusperioden k + 2 bis k + 10 ungültige Daten ausgibt, ist es möglich, den Wechselrichter 102 normal zu betreiben, da von der 2-aus-3-Majoritätseinrichtung 104 die Ausgangsdaten der Arithmetikmodule 132 und 133 ausgewählt werden.
  • Auf diese Weise können die nicht-rekursiven Daten V(i) auf gültige Werte zurückkehren, während die Verarbeitung in der Zyklusperiode k + 2 ausgeführt wird. Jedoch kehren sie nicht immer in einer Zyklusperiode zurück, und es sind maximal n Zyklusperioden erforderlich, um sie auf gültige Werte zurückzuführen. Demgemäß muss, wie es in 20 dargestellt ist, das Arithmetikmodul 131 die normale Verarbeitung <0> mehrfach ausführen (im Fall des in 20 dargestellten Beispiels zwei Mal), bevor die Übertragung der rekursiven Daten gestartet wird.
  • Die 21(a) , 21(b) und 21(c) sind Ansichten, die Einzelnheiten jeder in 20 dargestellten Verarbeitung zeigen.
  • 21(a) zeigt den Inhalt der Verarbeitung im Arithmetikmodul 131 in der Zyklusperiode k + 6 in 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in 11(b) dargestellten normalen Zustand ist (der Datenaustauschschritt S11, der Datenauswählschritt S12, der Arithmetikverarbeitungsschritt S13 und der Leerlaufschritt S14 stimmen überein), besteht ein Unterschied gegenüber dem normalen Zustand dahingehend, dass ein Schritt S211 vorhanden ist, in dem eine Übertragungsanforderung für rekursive Daten nach Abschluss des Arithmetikverarbeitungsschritts S13 ausgegeben wird.
  • 21(b) zeigt den Inhalt der Verarbeitung im Arithmetikmodul 131 in der Zyklusperiode k + 6 in 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in 11(b) dargestellten normalen Zustand ist, besteht ein Unterschied gegenüber diesem normalen Zustand dahingehend, dass ein Schritt S212 vorhanden ist, in dem die rekursiven Daten nach Abschluss des Arithmetikverarbeitungsschritt S13 übertragen werden.
  • 21(c) zeigt den Inhalt der Verarbeitung im Arithmetikmodul 131 in der Zyklusperiode k + 6 in 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in 11(b) dargestellten normalen Zustand ist, besteht ein Unter schied gegenüber diesem normalen Zustand dahingehend, dass ein Schritt S213 vorhanden ist, in dem die rekursiven Daten nach Abschluss des Arithmetikverarbeitungsschritt S13 empfangen werden.
  • 22 ist eine Ansicht, die ein zweites Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 131 der in 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird. Das Merkmal dieses Ausführungsbeispiels liegt darin, dass der Austausch der rekursiven Daten in jedem der in 12 dargestellten Verarbeitungsschritte sequentiell zwischen drei Arithmetikmodulen nicht nur beim Auftreten eines Fehlers ausgeführt wird, sondern auch dann, wenn normale Verarbeitung ausgeführt wird.
  • In einer Zyklusperiode k führen alle Arithmetikmodule eine normale Verarbeitung aus (die Verarbeitung <c2>). Ferner tauscht ein Arithmetikmodul die rekursiven Daten im Leistungserfassungsschritt S22 während einer freien Zeitperiode nach Abschluss der Verarbeitung aus und prüft auf Übereinstimmung. Sollte Nichtübereinstimmung erkannt werden, wird der Wert mit der höchsten Wahrscheinlichkeit für Gültigkeit ausgewählt, und die Verarbeitung wird gemäß dem später beschriebenen Ablauf fortgesetzt.
  • Während die Verarbeitung in der Zyklusperiode k + 1 auf dieselbe Weise wie in der Zyklusperiode k ausgeführt wird, besteht ein Unterschied gegenüber der in der Zyklusperiode k dahingehend, dass es sich bei den rekursiven Daten um diejenigen im Spannungssteuerschritt S23 handelt.
  • In der Zyklusperiode k + 2 erkennt das Arithmetikmodul 131 einen Fehler, es ermöglicht es der CPU 320, ein Rücksetzsignal zu erzeugen, und es startet die Initialisierungsver arbeitung der Steuerschaltung und jedes Elements, zusätzlich zur Einstellung von Konstanten von Registern in einer Steuerschaltung 414, einem RAM 316 und einem Speicher 412. Das Arithmetikmodul 131 kann den Datenaustausch zwischen sich und den anderen Arithmetikmodulen nicht ausführen. Daher prüfen die Arithmetikmodule 132 und 133 die Übereinstimmung hinsichtlich zweier rekursiver Daten mit Ausnahme derjenigen vom Arithmetikmodul 131.
  • Da sich das Arithmetikmodul 131 in der Zyklusperiode k + 3 in der Initialisierungsverarbeitung befindet, kann es keinen Datenaustausch zwischen sich und den anderen Arithmetikmodulen ausführen. Daher wählen die Arithmetikmodule 132 und 133 normale Daten aus den zwei Daten mit Ausnahme der Daten vom Arithmetikmodul 131 aus und verarbeiten diese. Auf dieselbe Weise wird Übereinstimmung der rekursiven Daten geprüft.
  • In der Zyklusperiode k + 4 wird dieselbe Verarbeitung (<c2>) wie in der Zyklusperiode k ausgeführt, und demgemäß wird die Übereinstimmung der rekursiven Daten im Leistungserfassungsschritt S22 geprüft. Dadurch werden die von den Arithmetikmodulen 132 und 133 übertragenen rekursiven Daten auch im Arithmetikmodul 131 ausgewählt, und die rekursiven Daten im Leistungserfassungsschritt S22 erhalten einen gültigen Wert.
  • Auch die Verarbeitung in der Zyklusperiode k + 5 stimmt mit derjenigen in der Zyklusperiode k + 4 überein. Daher erhalten die rekursiven Daten im Spannungssteuerschritt S23 einen gültigen Wert. Während die rekursiven Daten im Leistungserfassungsschritt S22 in der Zyklusperiode k + 4 zu gültigen Daten werden, werden die rekursiven Daten im Leistungserfassungsschritt S22, die vom Wert der rekursiven Daten im Phasenerfassungsschritt S21 abhängen, nach Abschluss der Verarbeitung in der Zyklusperiode k + 5 zu ungültigen Daten, da die rekursiven Daten im Phasenerfassungsschritt S21 des Arithmetikmoduls 131 keinen gültigen Wert haben.
  • Auch die Verarbeitung in der Zyklusperiode k + 6 ist dieselbe wie die in der Zyklusperiode k + 5. Daher werden die rekursiven Daten im Spannungssteuerschritt S23, während die rekursiven Daten im PWM-Steuerschritt S24 einen gültigen Wert erhalten, nach Abschluss der Verarbeitung ungültige Daten.
  • Auch die Verarbeitung in der Zyklusperiode k + 7 ist dieselbe wie die in der Zyklusperiode k + 5. Daher werden, während die rekursiven Daten im Phasenerfassungsschritt S21 einen gültigen Wert einnehmen, die rekursiven Daten im PWM-Steuerschritt S24 nach Abschluss der Verarbeitung ungültige Daten.
  • Auch die Verarbeitung in der Zyklusperiode k + 8 ist dieselbe wie die in der Zyklusperiode k + 5. Ferner bleiben die rekursiven Daten im Phasenerfassungsschritt S21 selbst dann gültig, wenn die Verarbeitung abgeschlossen ist, da sie nur von den Eingangsdaten und den internen Daten im Phasenerfassungsschritt S21 abhängen.
  • Auch die Verarbeitung in der Zyklusperiode k + 9 ist dieselbe wie die in der Zyklusperiode k + 8. Daher werden die rekursiven Daten im Spannungssteuerschritt S23 gültige Daten, und die rekursiven Daten im Phasenerfassungsschritt S21 und im Leistungserfassungsschritt S22 bleiben gültige Daten.
  • Auch die Verarbeitung in der Zyklusperiode k + 10 ist dieselbe wie die in der Zyklusperiode k + 8. Daher werden die rekursiven Daten im PWM-Steuerschritt S24 gültige Daten und die rekursiven Daten im Phasenerfassungsschritt S21, im Leistungserfassungsschritt S22 und im Spannungssteuerschritt S23 bleiben ebenfalls gültige Daten.
  • In der Zyklusperiode k + 11 und danach wird eine normale Verarbeitung ausgeführt. Die Ergebnisse des Phasenerfassungsschritts S21, des Leistungserfassungsschritts S22, des Spannungssteuerschritts S23 und des PWM-Steuerschritts sind gültige Werte.
  • Durch Einstellen der Verarbeitung, wie sie ausgeführt wird, wenn das Arithmetikmodul einen Fehler aufweist, auf diejenige Verarbeitung, wie sie dann ausgeführt wird, wenn es normal arbeitet, ist es möglich, das Softwareschema zu vereinfachen. Daher besteht die Wirkung, dass Softwarefehler verringert sind. Ferner ist es möglich, da auch im normalen Zustand das Übereinstimmen der rekursiven Daten überprüft wird, eine normale Verarbeitung dadurch auszuführen, dass die Daten mit der höchsten Gültigkeits-Wahrscheinlichkeit ausgewählt werden, und zwar selbst dann, wenn ein Fehler auftritt, der durch kein normales Verfahren aufgefunden werden kann, wobei eine Nichtübereinstimmung rekursiver Daten auftritt.
  • 23 ist eine Ansicht, die Einzelheiten jeder in 22 dargestellten Verarbeitungen (<c1> bis <c4>) zeigt. Der Inhalt der Verarbeitung ist im wesentlichen derselbe wie der der in 11(b) dargestellten Verarbeitung <0>, mit der Ausnahme, dass ein Austauschschritt für rekursive Daten (Schritt S231) und ein Auswählschritt für rekursive Daten (S232) nach der arithmetischen Verarbeitung (Schritt S13) vorhanden sind.
  • 24 ist ein Flussdiagramm, das den Ablauf der Verarbeitung im in 23 dargestellten Auswählschritt S232 für rekursive Daten zeigt. Der Ablauf im Auswählschritt für rekursive Daten wird nun unter Bezugnahme auf dieses Flussdiagramm erläutert.
  • Als erstes wird eine Variable e, die einen Fehlercode anzeigt, auf 0 initialisiert (Schritt S241).
  • Als nächstes werden der rekursive Datenwert D1 vom Arithmetikmodul 131 sowie der rekursive Datenwert D2 vom Arithmetikmodul 132 miteinander verglichen (Schritt S242). Wenn beide nicht übereinstimmen, wird der Wert 1 zur Variablen e addiert (Schritt 243).
  • Als nächstes werden der rekursive Datenwert D1 des Arithmetikmoduls 131 sowie der rekursive Datenwert D3 des Arithmetikmoduls 133 miteinander verglichen (Schritt S244). Wenn die beiden nicht übereinstimmen, wird der Wert 2 zur Variablen e addiert (Schritt S245).
  • Als nächstes werden der rekursive Datenwert D2 des Arithmetikmoduls 132 sowie der rekursive Datenwert D3 des Arithmetikmoduls 133 miteinander verglichen (Schritt S246). Wenn die beiden nicht übereinstimmen, wird der Wert 4 zur Variablen e addiert (Schritt S247).
  • Als nächstes wird der Wert der Variablen e geprüft (Schritt S248).
  • Wenn die Variable e den Wert 0 hat, sind alle rekursiven Daten D1, D2 und D3, normal, wodurch jeder beliebige rekursive Datenwert ausgewählt werden kann. Es sei angenommen, dass der rekursive Datenwert D1 des Arithmetikmoduls 131 ausgewählt wird (Schritt S249).
  • Wenn die Variable e den Wert 3 hat, ist der rekursive Datenwert D1 vom Arithmetikmodul 131 anomal, während die rekursiven Daten D2 und D3 von den Arithmetikmodulen 132 und 133 normal sind. In diesem Fall kann einer der rekursiven Datenwerte D2 und D3 vom Arithmetikmodul 132 bzw. 133 ausgewählt werden. Es sei angenommen, dass der rekursive Datenwert D2 des Arithmetikmoduls 132 ausgewählt wird (Schritt S250).
  • Wenn die Variable e den Wert 5 hat, ist der rekursive Datenwert D2 vom Arithmetikmodul 132 anomal, während die rekursiven Daten D1 und D3 von den Arithmetikmodulen 131 bzw. 133 normal sind. In diesem Fall kann entweder der rekursive Datenwerte D1 oder der rekursive Datenwert D3 vom Arithmetikmodul 131 bzw. 133 ausgewählt werden. Es sei angenommen, dass der rekursive Datenwert D1 vom Arithmetikmodul 131 ausgewählt wird (Schritt S251).
  • Wenn die Variable e den Wert 6 hat, ist der rekursive Datenwert D3 vom Arithmetikmodul 133 anomal, während die rekursiven Daten D1 und D2 von den Arithmetikmodulen 131 und 132 normal sind. In diesem Fall kann entweder der rekursive Datenwert D1 oder der rekursive Datenwert D2 vom Arithmetikmodul 131 bzw. 132 ausgewählt werden. Es sei angenommen, dass der rekursive Datenwert D1 des Arithmetikmoduls 131 ausgewählt wird (Schritt S252).
  • Wenn die Variable e den Wert 7 hat, sind die rekursiven Daten von mehr als zwei Arithmetikmodulen anomal. Da es in diesem Fall unmöglich ist, zu ermitteln, welches Arithmetikmodul normal arbeitet, wird der Mittelwert der rekursiven Daten D1, D2 und D3 der drei Arithmetikmodule 131, 132 und 133 ausgewählt (Schritt S253).
  • Im Prinzip tritt der Fall nicht auf, dass die Variable e einen der Werte 1, 2 oder 4 zeigt.
  • 25 ist ein Blockdiagramm, das ein zweites Ausführungsbeispiel für den konkreten Aufbau des in 1 dargestellten Arithmetikmoduls 131 veranschaulicht. Das Merkmal dieses Ausführungsbeispiels liegt darin, dass mehrere Arithmetikplatinen vorhanden sind.
  • Das Arithmetikmodul 131' umfasst eine Übertragungsplatine 1802 zum Übertragen eines Signals sowie zwei Arithmetikplatinen 1804, 1806 zum jeweiligen Ausführen einer arithmetischen Operation.
  • Mit Eingangsanschlüssen der Übertragungsplatine 1802 sind Signalleitungen 163, 151, 165, 173, 175 sowie ein Bus 1812 verbunden. Eingangs-/Ausgangsanschlüsse der Arithmetikplatinen 1804 und 1806 sind jeweils mit dem Bus 1812 verbunden.
  • Nachfolgend wird die Funktion des Arithmetikmoduls 131' erläutert.
  • Die Übertragungsplatine 1802 überträgt über die Signalleitungen 171, 176 ein Synchronisiersignal an die Arithmetikmodule 132', 133' (jedes hat denselben Aufbau wie das Arithmetikmodul 131'), und sie empfängt über die Signalleitungen 175, 173 ein Synchronisiersignal von den Arithmetikmodulen 132' bzw. 133'. Das Arithmetikmodul 131' erzeugt auf Grundlage des über die Signalleitungen 175, 173 empfangenen Synchronisiersignals sowie des über 171, 176 übertragenen Synchronisiersignals ein Startsignal für das AD-Modul 121, und es gibt das Startsignal auf die Signalleitung 191 aus. Ferner empfängt das Arithmetikmodul 131' über die Signalleitung 151 die Daten vom AD-Modul 121, und es überträgt diese über die Signalleitungen 161, 166 an die Arithmetikmodule 132' bzw. 133'. Zusätzlich empfängt es über die Signalleitungen 165, 163 die Daten von den AD-Modulen 122, 123 über die Arithmetikmodule 132' bzw. 133'. Wenn alle Daten von den drei AD-Modulen 121 bis 123 empfangen sind, wird entsprechend dem in 2 dargestellten Algorithmus auf das Auftreten eines Fehlers in den drei AD-Modulen geprüft. Es wer den die Daten vom AD-Modul ausgewählt, in dem kein Fehler auftrat, und die ausgewählten Daten werden über den Bus 1812 an die Arithmetikplatinen 1804 und 1806 übertragen. Ferner überträgt die Übertragungsplatine Steuerdaten von der Arithmetikplatine 1804, sie erzeugt einen Steuerimpuls für den Wechselrichter 102, und sie gibt diesen Steuerimpuls auf die Signalleitung 181 aus.
  • Die Arithmetikplatinen 1804 und 1806 empfangen über den Bus 1812 Daten von der Übertragungsplatine 1802, und sie führen eine arithmetische Operation aus, und sie empfangen und senden Zwischenergebnisse betreffend die Operation über den Bus 1812.
  • 26 ist ein Blockdiagramm, das den konkreten Aufbau der in 25 dargestellten Übertragungsplatine 1802 zeigt. Dieser Aufbau ist beinahe derselbe wie die des in 4 dargestellten Arithmetikmoduls 131. Jedoch besteht ein Unterschied im Aufbau dahingehend, dass eine Busschnittstelle 1904 zum Vermitteln und Glätten von Empfangs- und Sendevorgängen für Signale zwischen den Bussen 342 und 1812 vorhanden ist.
  • Wenn die Busschnittstelle 1904 von der CPU 320 über den Bus 342 ein Datenschreibsignal empfängt, gibt sie die empfangene Schreibanforderung an den Bus 1812 aus. Wenn die Busschnittstelle vom Bus 1812 ein "Bereit" anzeigendes Signal empfängt, gibt sie die Schreibdaten auf den Bus 1812 aus. Wenn die Busschnittstelle 1904 von der CPU 320 ein Datenauslese-Anforderungssignal empfängt, gibt sie die empfangene Leseanforderung auf den Bus 1812 aus. Wenn das "Bereit" anzeigende Signal vom Bus 1812 empfangen wird, erfasst sie Daten auf dem Bus 1812 und gibt die erfassten Daten an den Bus 342 aus.
  • 27 ist ein Blockdiagramm, das den konkreten Aufbau der in 25 dargestellten Arithmetikplatine 1804 zeigt. Dieser Aufbau ist eine Teilgröße des Aufbaus der in 26 dargestellten Übertragungsplatine 1802. Ein Unterschied gegenüber der Übertragungsplatine 1802 besteht darin, dass keine seriellen Eingangsschaltungen 302, 306, 310, seriellen Ausgangsschaltungen 304, 308, keine Übertragungssteuerschaltung 312, keine Synchronisiersteuerschaltung 318 und keine Ausgangssteuerschaltung 324 vorhanden sind. Die anderen Komponenten sind dieselben wie die der Übertragungsplatine 1802.
  • Auch der Aufbau der in 25 dargestellten Arithmetikplatine 1806 ist derselbe wie der der Arithmetikplatine 1804.
  • 28 ist eine Ansicht, die den Fluss von Daten bei der Verarbeitung der in 25 dargestellten Arithmetikplatinen 1804 und 1806 zeigt. Die gesamte Verarbeitung der Arithmetikplatinen 1804 und 1806 ist in fünf Verarbeitungen, nämlich Verarbeitung 1 bis Verarbeitung 5, unterteilt. Die Arithmetikplatine 1804 führt die Verarbeitungen 1, 3 und 5 aus, während die Arithmetikplatine 1806 die Verarbeitungen 2 und 4 ausführt. Diese Verarbeitungen 1 bis 5 entsprechen einer jeweiligen Verarbeitung der Phasenerfassung, der Leistungserfassung, der Spannungssteuerung, der PWM-Steuerung usw., wie in 12 dargestellt.
  • Die Verarbeitung 1 hängt nur von den Eingangsdaten und den internen Daten ab, während sie nicht von den Ergebnissen der Verarbeitungen 2 bis 5 abhängt.
  • Die Verarbeitung 2 hängt von den Eingangsdaten und den internen Daten ab, während sie nicht von den Ergebnissen der Verarbeitungen 1, 3, 4 und 5 abhängt.
  • Die Verarbeitung 3 hängt nur von den Eingangsdaten, den Ergebnissen der Verarbeitungen 1, 3 sowie den internen Daten ab, aber sie hängt nicht von den Ergebnissen der Verarbeitungen 4 und 5 ab.
  • Die Verarbeitung 4 hängt nur von den Eingangsdaten, den Ergebnissen der Verarbeitungen 1, 3 sowie den internen Daten ab, aber sie hängt nicht von den Ergebnissen der Verarbeitungen 3 und 5 ab.
  • Die Verarbeitung 5 hängt von den Eingangsdaten, den Ergebnissen der Verarbeitung 1, 2, 3, 4 sowie den internen Daten ab.
  • 29 ist eine Ansicht, die die Anordnung von Daten zeigt, wie sie im RAM 316 der in 25 dargestellten Arithmetikplatinen 1804 und 1806 gespeichert sind.
  • Die Daten im RAM 316 sind in Eingangsdaten, nicht-rekursive Daten sowie rekursive Daten klassifiziert, und sie sind in vier gesonderten Bereichen angeordnet, nämlich einem Eingangsdatenbereich R1, einem Bereich R2 für nicht-rekursive Daten, Bereichen R31 bis R35 für rekursive Daten sowie einem freien Bereich R4. So ist es erkennbar, dass durch Anordnen der rekursiven Daten in einem festen Bereich die Übertragung rekursiver Daten zwischen den Arithmetikplatinen 1804 und 1806 sowie der Übertragungsplatine 1802 wirkungsvoll ausgeführt werden kann.
  • 30 ist eine Ansicht, die ein Beispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 131' der in 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird, wobei für das Arithmetikmodul 131' der in 25 dargestellte Aufbau verwendet ist. Das in 30 dargestellte Verarbeitungs schema ist dem in 22 dargestellten sehr ähnlich, wobei nur die Ausnahme besteht, dass die übereinstimmungsprüfung hinsichtlich rekursiver Daten von vier Einheiten der Verarbeitungsperiode auf fünf Einheiten derselben erhöht ist.
  • 31 ist eine Ansicht, die die in 30 dargestellte Bearbeitung im einzelnen zeigt.
  • Wenn die Arithmetikplatinen 1804 und 1806 ihre Verarbeitungsvorgänge starten, nachdem sie die Eingangsdaten von der Übertragungsplatine 1802 erhalten haben, gelangt der Startzeitpunkt der Verarbeitungsperiode in den Arithmetikplatinen hinter den Startzeitpunkt der Verarbeitungsperiode in der Übertragungsplatine 1802.
  • Nach Abschluss der Verarbeitung 1 überträgt die Arithmetikplatine 1804 das Verarbeitungsergebnis an die Arithmetikplatine 1806. Nach Abschluss der Verarbeitungen 2 und 4 überträgt die Arithmetikplatine 1806 das Verarbeitungsergebnis an die Arithmetikplatine 1804.
  • Die Übertragungsplatine 1802 führt einen Austausch und eine Filterung der rekursiven Daten durch. Da diese Verarbeitung gestartet wird, nachdem die Verarbeitung zum Erzeugen der rekursiven Zielwerte beendet ist, hängt der Startzeitpunkt für diese Verarbeitung innerhalb einer einzelnen Verarbeitungsperiode vom Typ der rekursiven Zieldaten ab.
  • Eine Reihe von Verarbeitungen wird zerlegt und den drei einzelnen Platinen zugeteilt, wie es in 31 dargestellt ist, und es ist ersichtlich, dass die Gesamtverarbeitung selbst dann innerhalb einer festen Verarbeitungsperiode vollständig ausgeführt werden kann, wenn zum sequentiellen Ausführen der einzelnen Verarbeitungen eine lange Zeitperiode zu erwarten wäre.
  • 32 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Wechselrichter-Steuerung zeigt. Ein Unterschied dieses Ausführungsbeispiels gegenüber dem in 1 dargestellten ersten Ausführungsbeispiel besteht darin, dass beim ersten Ausführungsbeispiel die AD-Module und die Arithmetikmodule jeweils dreifach vorliegen, während sie bei diesem Ausführungsbeispiel nur jeweils doppelt vorliegen. Diese Wechselrichtersteuerung umfasst zwei AD-Module 2521 und 2522 sowie zwei Arithmetikmodule 2531 und 2532. Um eine Doppelarchitektur zu errichten, ist das Arithmetikmodul 2531 über eine Signalleitung 2508 mit einer Auswählschaltung 2504 verbunden, um an diese Information zu liefern, die beurteilt, ob innerhalb des Arithmetikmoduls selbst ein Fehler auftritt. Andere Merkmale im Aufbau sind beinahe dieselben wie bei der Wechselrichtersteuerung des ersten Ausführungsbeispiels, mit der Ausnahme, dass die Anzahl der Verbindungsleitungen aufgrund der kleineren Anzahl von AD- und Arithmetikmodulen kleiner ist.
  • Bei der Wechselrichtersteuerung dieses Ausführungsbeispiels empfängt die Auswählschaltung 2504 Fehlerinformation vom Arithmetikmodul 2531 über die Signalleitung 2508, und wenn im Arithmetikmodul 2531 kein Fehler vorliegt, wird das auf der Leitung 2581 vom Arithmetikmodul 2531 gelieferte Ausgangssignal ausgewählt und auf die Ausgangsleitung 2506 gegeben. Wenn dagegen im Arithmetikmodul 2531 irgendein Fehler auftritt, wird das vom Arithmetikmodul 2532 auf der Signalleitung 2582 gelieferte Ausgangssignal ausgewählt und auf die Signalleitung 2506 gegeben.
  • 33 ist ein Blockdiagramm, das den konkreten Aufbau des in 32 dargestellten Arithmetikmoduls 2531 zeigt.
  • Gemäß 33 sind Signalleitungen 2551 und 2562 mit den Eingangsanschlüssen serieller Eingangsschaltungen 2606 und 2610 zum Umsetzen serieller Daten in parallele Daten verbunden, und die Ausgangsanschlüsse der seriellen Eingangsschaltungen 2606 und 2610 sind über Signalleitungen 2636 und 2640 mit den Eingangsanschlüssen der Übertragungssteuerschaltung 2612 verbunden, die das auf den Signalleitungen 2636 und 2640 transportierte Eingangssignal in einem internen Speicher zwischenspeichert und die eingespeicherten Daten auf eine Datenausleseanforderung hin ausgibt. Die Signalleitung 2561 ist mit dem Ausgangsanschluss der seriellen Ausgangsschaltung 2608 zum Umsetzen paralleler Daten in serielle Daten verbunden, und der Eingangsanschluss der seriellen Ausgangsschaltung 2608 ist über die Signalleitung 2638 mit dem Ausgangsanschluss der Übertragungssteuerschaltung 2612 verbunden. Der Eingangs-/Ausgangsanschluss der Übertragungssteuerschaltung 2612 ist ebenfalls mit dem Bus 342 verbunden.
  • Außer der Übertragungssteuerschaltung 2612 sind mit dem Bus 342 einzelne Eingangs-/Ausgangsanschlüsse der zentralen Steuereinheit (CPU) 2620, des Festwertspeichers (ROM) 2614, des Direktzugriffsspeichers (RAM) 2612, der Fehlerüberwachungsschaltung 2622 zum Überwachen von Daten auf dem Bus 342 und zum Erfassen derartiger Fehler wie einer Unterbrechung des Busses 342 sowie von Störsignalen, und der Ausgangssteuerschaltung 2624 zum Erzeugen und Ausgeben des Steuerimpulses für den Wechselrichter 2502 verbunden. Die Ausgangsanschlüsse sind über die Signalleitung 2646 und auch die Signalleitung 2508 mit dem Eingangsanschluss der CPU 2620 verbunden. Der Eingangsanschluss der Ausgangssteuerschaltung 2624 ist über die Signalleitung 2644 mit dem Ausgangsanschluss der Synchronisiersteuerschaltung 2618 zum Erzeugen des Funktionsstartsignals für das AD-Modul 2521 verbunden, und der Ausgangsanschluss der Ausgangssteuer schaltung 2624 ist mit der Signalleitung 2581 verbunden. Die Ausgangsanschlüsse sind auch mit den Signalleitungen 2591 und 2571 verbunden, und ihr Eingangsanschluss ist mit der Signalleitung 2572 verbunden.
  • Als nächstes wird die Funktion des Arithmetikmoduls 2531 beschrieben.
  • Wenn die seriellen Eingangsschaltungen 2606 und 2610 über die Signalleitungen 2551 bzw. 2562 serielle Daten empfangen, setzen sie die empfangenen seriellen Daten in parallele Daten um und geben diese über die Signalleitungen 2636 bzw. 2640 an die Übertragungssteuerschaltung 2612 aus.
  • Wenn die serielle Ausgangsschaltung 2608 über die Signalleitung 2638 parallele Daten von der Übertragungssteuerschaltung 2612 empfängt, setzt sie die empfangenen parallelen Daten in serielle Daten um und gibt diese seriellen Daten auf die Signalleitung 2561 aus.
  • Wenn die Übertragungssteuerschaltung 2612 über die Signalleitungen 2636 und 2640 parallele Daten von den seriellen Eingangsschaltungen 2608 und 2610 empfängt, führt sie eine Zwischenspeicherung der parallelen Daten im internen Speicher aus. Wenn die Übertragungssteuerschaltung 2612 die Datenausleseanforderung von der CPU 2620 über den Bus 342 empfängt, gibt sie die im Speicher eingespeicherten Daten über den Bus 342 an die CPU 2620 aus. Außerdem speichert die Übertragungssteuerschaltung, wenn sie Daten von der CPU 2620 über den Bus 342 empfängt, die empfangenen Daten in den internen Speicher ein. Nach dem Zwischenspeichern der von der seriellen Eingangsschaltung 2606 oder der CPU 2620 empfangenen Daten im internen Speicher gibt die Übertragungssteuerschaltung die eingespeicherten Daten über die Signalleitung 2638 an die serielle Ausgangsschaltung 2608 aus.
  • Die CPU 2620 empfängt die von den zwei AD-Modulen 2521 und 2522 und der Übertragungssteuerschaltung 2612 herrührenden Daten mit konstanter Periode vom Bus 342, sie erzeugt Daten zum Steuern des Wechselrichters 2502 durch Auswählen der Daten von gültigen AD-Modulen, und sie liefert die erzeugten Daten über den Bus 342 an die Ausgangssteuerschaltung 2624. Wenn es erforderlich ist, Daten an das andere Arithmetikmodul 2532 zu übertragen, überträgt die CPU 2620 die erforderlichen Daten über den Bus 342 an die Übertragungssteuerschaltung 2612.
  • Die Fehlerüberwachungsschaltung 2611 überwacht die Daten auf dem Bus 342, und sie gibt über die Signalleitung 2646 ein Initialisierungssignal an die CPU 2620 aus, wenn sie irgendeinen Fehler erkennt. Durch das Fehlererkennungsverfahren werden ungültige Daten dadurch erkannt, dass derartige Signale wie Paritätsbits zur Fehlerprüfung auf dem Bus 342 geliefert werden. Es ist auch möglich, dass die CPU 2620 Prüfprogramme zur Summenprüfung für den ROM 2614 und zur Lese/Schreib-Prüfung für den RAM 2616 ausführt und den Fehlerzustand über den Bus 342 an die Fehlerüberwachungsschaltung 2622 berichtet, wenn irgendein Fehler erkannt wird. Die Fehlerüberwachungsschaltung 222 gibt das Initialisierungssignal wie auch Information darüber, ob ein Fehler aufgetreten ist, auf die Signalleitung 2508 aus.
  • Die Synchronisiersteuerschaltung 2618 tauscht Synchronisiersignale über die Signalleitungen 2571 und 2572 mit dem Arithmetikmodul 2532 aus, sie erzeugt das Funktionsstartsignal für die AD-Umsetzung, und sie gibt das Signal auf die Signalleitung 2591 aus. Gleichzeitig zählt die Synchronisiersteuerschaltung die Zeit ab dem Zeitpunkt, zu dem das Funktionsstartsignal den logischen Wert 1 eingenommen hat, und sie liefert den Zählwert über die Signalleitung 2644 an die Ausgangssteuerschaltung 2624.
  • Diese Ausgangssteuerschaltung 2624 erzeugt den Steuerimpuls für den Wechselrichter 2502 auf Grundlage der über die Signalleitung 2644 von der Synchronisiersteuerschaltung 2618 empfangenen Zeitinformation sowie der von der CPU 2620 über den Bus 342 empfangenen Steuerdaten, und sie gibt den Steuerimpuls über die Signalleitung 2581 an die Auswählschaltung 2504 aus.
  • Das Arithmetikmodul 2532 der in 32 dargestellten Wechselrichtersteuerung ist auf ähnliche Weise wie das Arithmetikmodul 2531 aufgebaut, und es arbeitet auf ähnliche Weise.
  • 34 ist ein Blockdiagramm, das einen konkreten Aufbau der in 33 dargestellten Synchronisiersteuerschaltung 2618 zeigt.
  • Gemäß 34 ist die Signalleitung 2572 mit dem Eingangsanschluss des Puffers 2712 verbunden, und der Ausgangsanschluss desselben ist mit einem der Eingangsanschlüsse des Komparators 2706 über die Signalleitung 2728 verbunden. Der andere Eingangsanschluss des Komparators 2706 ist über die Signalleitung 2724 mit dem Ausgangsanschluss der Verzögerungsschaltung (DL-Schaltung) 2708 verbunden, die das empfangene Signal mit einer Verzögerung ausgibt. Der Zählwert-Ausgangsanschluss des Zählers 2704 ist mit der Signalleitung 2644 verbunden, und der Übertragsanschluss zum Liefern des Zählendesignals ist über die Signalleitung 2722 mit den Eingangsanschlüssen der DL-Schaltung 2708 und der Puffer 2702 und 2710 verbunden. Die einzelnen Ausgangsanschlüsse der Puffer 2702 und 2710 sind mit Signalleitungen 2591 bzw. 2571 verbunden.
  • Als nächstes wird die Funktion dieser Synchronisiersteuerschaltung 2618 beschrieben.
  • Der Zähler 2704 inkrementiert seinen Zählwert mit jeweils einer konstanten Zeitperiode, und er gibt den Zählwert auf die Signalleitung 2644 aus. Wenn die Summe aus dem Zählwert und dem vom Komparator 2706 über die Signalleitung 2744 empfangenen Korrekturwert einen vorbestimmten Wert erreicht, gibt der Zähler 2704 das Funktionsstartsignal zur AD-Umsetzung aus, und er setzt den Zählwert auf 0 zurück.
  • Wenn die DL-Schaltung 2708 vom Zähler 2704 über die Signalleitung 2722 das Funktionsstartsignal empfängt, verzögert sie dasselbe mit einer konstanten Zeitperiode, und sie gibt das verzögerte Signal auf die Signalleitung 2726 aus. Die DL-Schaltung 2728 wird dazu verwendet, das Funktionsstartsignal für das Arithmetikmodul 2531 um eine Zeitperiode zu verzögern, wie sie dazu erforderlich ist, das Funktionsstartsignal mit dem Arithmetikmodul 2532 auszutauschen.
  • Die Puffer 2702 und 2710 empfangen das Funktionsstartsignal über die Signalleitung 2722 vom Zähler 2704, und sie geben das Funktionsstartsignal über die Signalleitungen 2591 und 2571 an das AD-Modul 2521 und das Arithmetikmodul 2532 aus.
  • Der Puffer 2712 empfängt das Funktionsstartsignal vom Arithmetikmodul 2532 über die Signalleitung 2572, und er liefert das empfangene Signal über die Signalleitung 2728 an den Komparator 2706.
  • Der Komparator 2706 empfängt die Funktionsstartsignale zur AD-Umsetzung in den Arithmetikmodulen 2531 und 2532 über die Signalleitungen 2726 und 2728, und er berechnet den Korrekturwert für den Zähler 2704 auf Grundlage der Zeitdifferenz zwischen diesen Funktionsstartsignalen, und er gibt den Kor rekturwert über die Signalleitung 2724 an den Zähler 2704 aus.
  • 35 ist ein zeitbezogenes Diagramm zum Veranschaulichen der Funktion der in 33 dargestellten Synchronisiersteuerschaltung 2618.
  • Der Zähler 2704 der einzelnen Arithmetikmodule 2531 und 2532 inkrementiert seinen Zählwert mit jeweils einer konstanten Zeitperiode um eins, und er gibt das Funktionsstartsignal aus, wenn die Summe aus dem Zählwert und dem Korrekturwert einen vorbestimmten Wert erreicht. Bei diesem Beispiel ist angenommen, dass der Zählwert für das Arithmetikmodul 2531 mit kürzerer Periode inkrementiert wird als der Zähler für das Arithmetikmodul 2532.
  • Zum ersten Startzeitpunkt für AD-Umsetzung ist der Korrekturwert 0, da das vom Arithmetikmodul 2531 ausgegebene Funktionsstartsignal sowie das vom Arithmetikmodul 2532 ausgegebene Operationsstartsignal dieselbe zeitliche Lage aufweisen. Zum zweiten Startzeitpunkt für AD-Umsetzung wird das Funktionsstartsignal auf den erwarteten Startzeitpunkt verzögert, da das vom Arithmetikmodul 2531 ausgegebene Funktionsstartsignal früher auftritt als das vom Arithmetikmodul 2532 ausgegebene Funktionsstartsignal, weswegen der Korrekturwert für das Arithmetikmodul 2531 negativ ist; wenn der Korrekturwert für das Arithmetikmodul 2532 positiv ist, liegt der Funktionsstartzeitpunkt früher als der erwartete Startzeitpunkt. Demgemäß weisen die von den Arithmetikmodulen 2531 und 2532 ausgegebenen Funktionsstartsignale beinahe dieselbe zeitliche Lage auf.
  • 36 ist eine Ansicht, die ein Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 2531 der in 33 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.
  • Dieses Ausführungsbeispiel betrifft den Fall, dass das Arithmetikmodul 133 aus dem in 20 dargestellten Ausführungsbeispiel weggelassen ist. Da der Wechselrichter unter Verwendung des Ausgangssignals des Arithmetikmoduls 2532 gesteuert wird, während das Arithmetikmodul 2531 ungültige Daten ausgibt, ist es ersichtlich, dass das Arithmetikmodul 2531, ähnlich wie beim Ausführungsbeispiel von 20 angegen, in den normalen Betriebsmodus zurückgeführt werden kann, ohne dass der Betrieb des Wechselrichters aufgehoben wird.
  • Da bei diesem Ausführungsbeispiel die Auswahl der Ausgangssignale der Arithmetikmodule 2531 und 2532 von der Fehlererkennungsfunktion im Arithmetikmodul 2531 abhängt, ist es ein Schwachpunkt, dass an den Wechselrichter ein falsches Ausgangssignal ausgegeben werden kann, wenn irgendein nicht erkennbarer Fehler auftritt, jedoch ist es ein vorteilhafter Punkt, dass der Umfang der Systemkomponenten auf beinahe 2/3 desjenigen bei der in 1 dargestellten Wechselrichtersteuerung verringert kann.
  • Obwohl einige Ausführungsbeispiele der Erfindung unter Bezugnahme auf ein Beispiel beschrieben wurden, bei dem die Erfindung auf eine Wechselrichtersteuerung angewandt ist, ist es ersichtlich, dass die Erfindung auch bei anderen Typen von Steuerungen anwendbar ist.
  • Wie oben im einzelnen beschrieben, kann bei der redundanten Steuervorrichtung, bei der die Erfindung angewandt ist, ein System, bei dem ein Fehler erkannt wurde, in den normalen Betriebszustand zurückgeführt werden, ohne dass die gesteuerten Vorrichtungen gestoppt wer den und zwar dadurch, dass die Steuerdaten vom normal arbeitenden System zum System mit erkanntem Fehler übertragen werden, während der Betrieb des normal arbeitenden Systems fortgesetzt wird.

Claims (4)

  1. Fehlerbehebungsverfahren für eine redundante Steuervorrichtung, die insofern redundant ist, als sie dieselbe Verarbeitung in einer vorgegebenen Periode in mehreren Systemen ausführt, um Steuersignale für eine zu steuernde Anlage auszugeben, wobei dann, wenn in einem der Systeme ein Fehler erkannt wird, Steuerdaten von einem normal arbeitenden System an das fehlerhafte System übertragen werden, um dieses in den Normalzustand zurückzuführen, wobei die Steuerdaten in mehrere Blöcke aufgrund einer Abhängigkeit der Blöcke unterteilt werden und die Blöcke in einer der Bedeutungsreihenfolge der Abhängigkeit entsprechenden sequentiellen Weise über mehrere Zyklusperioden von dem normal arbeitenden System an das fehlerhafte System übertragen werden.
  2. Verfahren nach Anspruch 1, wobei die Steuerdaten von dem normal arbeitenden System an das fehlerhafte System übertragen werden, nachdem in dem fehlerhaften System über eine vorgegebene Periode eine normale Verarbeitung stattgefunden hat.
  3. Verfahren nach Anspruch 1, wobei unabhängig von der Feststellung eines Fehlers in jeder Zyklusperiode mehrere Blöcke zwischen den Systemen ausgetauscht werden, so dass dann, wenn die Daten in den Systemen nicht übereinstimmen, diejenigen mit der höchsten Gültigkeits-Wahrscheinlichkeit zur Verwendung in der nächsten Zyklusperiode angenommen werden.
  4. Redundante Steuervorrichtung mit mehreren Steuerungen, die insofern redundant sind, als sie dieselbe Verarbeitung in einer vorgegebenen Periode in mehreren Systemen ausführen, um Steuersignale für eine zu steuernde Anlage zu erzeugen, und einer Auswählschaltung (104), die von den Steuersignalen dasjenige mit der höchsten Gültigkeits-Wahrscheinlichkeit zur Ausgabe an die Anlage auswählt, wobei jede der Steuerungen einen Übertragungsbereich aufweist, der die erforderlichen Daten speichert, um bei Auftreten eines Fehlers in einer der Steuerungen diese in den Normalzustand zurückzuführen, und wobei jeder Übertragungsbereich mehrere Bereiche zur Speicherung von Daten aufweist, die in mehrere Blöcke entsprechend einer Abhängigkeit zwischen den Blöcken unterteilt sind, um in den Blöcken gespeicherte Daten über mehrere Zyklusperioden in einer der Bedeutungsreihenfolge der Abhängigkeit entsprechenden sequentiellen Weise von einem normal arbeitenden System an das fehlerhafte System zu übertragen.
DE19811864A 1997-03-19 1998-03-18 Redundante Steuervorrichtung und Fehlerbehebungsverfahren dafür Expired - Fee Related DE19811864B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-66731 1997-03-19
JP06673197A JP3390824B2 (ja) 1997-03-19 1997-03-19 多重化制御装置及びその障害回復方法

Publications (2)

Publication Number Publication Date
DE19811864A1 DE19811864A1 (de) 1998-10-08
DE19811864B4 true DE19811864B4 (de) 2005-02-17

Family

ID=13324337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19811864A Expired - Fee Related DE19811864B4 (de) 1997-03-19 1998-03-18 Redundante Steuervorrichtung und Fehlerbehebungsverfahren dafür

Country Status (6)

Country Link
US (1) US6038683A (de)
EP (1) EP0866389B1 (de)
JP (1) JP3390824B2 (de)
KR (1) KR100548831B1 (de)
CN (1) CN1089203C (de)
DE (1) DE19811864B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69929727T2 (de) * 1998-04-28 2006-07-20 Sanyo Electric Co., Ltd., Moriguchi Vorrichtung zur seriellen Übertragung von Daten
WO2001045982A2 (en) * 1999-12-21 2001-06-28 Motorola Limited Fault-tolerant system
US20050046440A1 (en) * 2003-08-29 2005-03-03 Alcatel Fault tolerant vital power supply system
US7296183B2 (en) * 2004-01-23 2007-11-13 Microsoft Corporation Selectable data field consistency checking
JP4491479B2 (ja) * 2007-09-27 2010-06-30 株式会社日立製作所 分散制御システム
JP4859803B2 (ja) * 2007-10-01 2012-01-25 日立オートモティブシステムズ株式会社 電動アクチュエータの制御装置
US7800412B2 (en) 2008-02-12 2010-09-21 Honeywell International Inc. Fault detection and isolation of redundant signals
JP5684514B2 (ja) * 2010-08-19 2015-03-11 株式会社東芝 冗長化制御システム、及びその演算データの伝送方法
EP2696493B1 (de) 2011-04-08 2017-09-06 Fuji Electric Co., Ltd. Leistungswandlersteuerung
CN103353715B (zh) * 2013-06-26 2016-01-20 许继集团有限公司 监控系统冗余保护测控数据传输方法
JP6454495B2 (ja) * 2014-08-19 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法
EA201890742A1 (ru) * 2015-09-28 2018-09-28 Дженерал Электрик Компани Устройство и способ назначения и указания полномочий на управление двигателем
CN106873356B (zh) * 2015-12-11 2023-06-13 重庆川仪自动化股份有限公司 可自动恢复冗余的冗余控制系统及其冗余自动恢复方法
JP6760192B2 (ja) * 2017-04-18 2020-09-23 株式会社デンソー 舵角検出装置
JP2021019394A (ja) * 2019-07-18 2021-02-15 東芝三菱電機産業システム株式会社 電力変換装置
KR102366278B1 (ko) * 2020-08-05 2022-02-23 한국전자기술연구원 고속 스위칭 전력 변환 장치
CN112540545B (zh) * 2021-02-22 2021-04-30 武汉世聪智能科技有限公司 一种基于多智能系统的智能设备控制方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095418A (en) * 1987-09-11 1992-03-10 Hitachi, Ltd. Multiplex control system
US5270917A (en) * 1990-08-21 1993-12-14 Kabushiki Kaisha Toshiba Plant monitoring and control system
DE4342903A1 (de) * 1993-12-16 1995-06-22 Bosch Gmbh Robert Vorrichtung zum Überwachen wenigstens einer sicherheitsrelevanten Funktion eines Gerätes
EP0672984A1 (de) * 1994-03-18 1995-09-20 International Business Machines Corporation Transaktionsverarbeitungssystem und -verfahren
DE19510539C1 (de) * 1995-03-23 1996-10-17 Siemens Ag Verfahren zur Speicherung von Prozeßsignalen einer technischen Anlage
DE4401467C2 (de) * 1993-03-25 1996-12-12 Siemens Ag Betriebsverfahren für ein redundant aus mindestens zwei Teilsystemen aufgebautes Automatisierungssystem

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58149548A (ja) * 1982-03-02 1983-09-05 Hitachi Ltd メモリ制御方式
JPS62229332A (ja) * 1986-03-28 1987-10-08 Nec Corp 情報処理装置の障害回復制御方式
JPH0232679A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd ニューラルネットによるデータ通信方法および装置
US5088021A (en) * 1989-09-07 1992-02-11 Honeywell, Inc. Apparatus and method for guaranteed data store in redundant controllers of a process control system
US5177744A (en) * 1990-09-04 1993-01-05 International Business Machines Corporation Method and apparatus for error recovery in arrays
JPH05207023A (ja) * 1992-01-24 1993-08-13 Hitachi Ltd 大量データ伝送方法
JP2534430B2 (ja) * 1992-04-15 1996-09-18 インターナショナル・ビジネス・マシーンズ・コーポレイション フォ―ルト・トレランスのあるコンピュ―タ・システム出力の合致を達成するための方法
US5790776A (en) * 1992-12-17 1998-08-04 Tandem Computers Incorporated Apparatus for detecting divergence between a pair of duplexed, synchronized processor elements
JP3028169B2 (ja) * 1993-07-15 2000-04-04 株式会社日立製作所 電力変換装置
JPH0893769A (ja) * 1994-09-28 1996-04-09 Toshiba Corp ジャーナル軸受装置
JP2891893B2 (ja) * 1995-02-23 1999-05-17 日本電気移動通信株式会社 障害発生時における自動復旧の排他制御方式
KR100237575B1 (ko) * 1995-12-23 2000-01-15 이구택 고장 분석용 데이터 수집 장치
KR100204027B1 (ko) * 1996-02-16 1999-06-15 정선종 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법
JP3120033B2 (ja) * 1996-03-19 2000-12-25 株式会社東芝 分散メモリ型マルチプロセッサシステム及び故障回復方法
JPH10207745A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Works Ltd プロセッサ間生存確認方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095418A (en) * 1987-09-11 1992-03-10 Hitachi, Ltd. Multiplex control system
US5270917A (en) * 1990-08-21 1993-12-14 Kabushiki Kaisha Toshiba Plant monitoring and control system
DE4401467C2 (de) * 1993-03-25 1996-12-12 Siemens Ag Betriebsverfahren für ein redundant aus mindestens zwei Teilsystemen aufgebautes Automatisierungssystem
DE4342903A1 (de) * 1993-12-16 1995-06-22 Bosch Gmbh Robert Vorrichtung zum Überwachen wenigstens einer sicherheitsrelevanten Funktion eines Gerätes
EP0672984A1 (de) * 1994-03-18 1995-09-20 International Business Machines Corporation Transaktionsverarbeitungssystem und -verfahren
DE19510539C1 (de) * 1995-03-23 1996-10-17 Siemens Ag Verfahren zur Speicherung von Prozeßsignalen einer technischen Anlage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Stümpfle,M. in: Ober sticht Unter, Prioritäten- Vergabe in Echtzeit-Systemen, Elektronik 22/1995, S.102-108 *

Also Published As

Publication number Publication date
US6038683A (en) 2000-03-14
CN1089203C (zh) 2002-08-14
JP3390824B2 (ja) 2003-03-31
EP0866389A3 (de) 1999-10-20
DE19811864A1 (de) 1998-10-08
KR100548831B1 (ko) 2006-06-21
EP0866389A2 (de) 1998-09-23
CN1206951A (zh) 1999-02-03
KR19980080140A (ko) 1998-11-25
EP0866389B1 (de) 2002-06-12
JPH10271834A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
DE19811864B4 (de) Redundante Steuervorrichtung und Fehlerbehebungsverfahren dafür
DE3854044T2 (de) System zur Doppelrechner-Übereinstimmungsüberprüfung.
DE2908316C2 (de) Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage
DE19531653C2 (de) Einchip-Mikroprozessor mit eingebauter Selbsttestfunktion
DE3751231T2 (de) Symmetriebildung für redundante Kanäle.
DE602004005642T2 (de) Sicherheitssteuerung zur Durchführung von Standard- und Sicherheitssteuerungsprogrammen
DE4317729A1 (de) Programmierbare Steuereinheit
DE69433468T2 (de) Logischer Schaltkreis mit Fehlernachweisfunktion
DE19744071B4 (de) Eine programmierbare Logiksteuervorrichtung verwendendes Steuerungssystem
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
DE3687172T2 (de) Multiplexuebertragungssystem.
DE3685761T2 (de) Multiplexuebertragungssystem.
DE2364082A1 (de) Speicherprogrammierte datenverarbeitungsanlage fuer die steuerung externer anlagen
WO2017080793A2 (de) Verfahren zum betrieb eines mehrkernprozessors
DE3639609A1 (de) Einrichtung zur ueberpruefung von datenuebertragungsfehlern, insbesondere bei elektronischen registrierkassen
DE4010109C2 (de) Duplexrechnersystem
DE19722114C2 (de) Taktsignal-Bereitstellungsvorrichtung und -verfahren
EP0625751A1 (de) Sicheres Informationsübertragungsverfahren für einen Bus
DE102020213323A1 (de) Datenverarbeitungsnetzwerk zur Datenverarbeitung
WO2002071223A1 (de) Fehlertolerante rechneranordnung und verfahren zum betrieb einer derartigen anordnung
DE69120054T2 (de) Ausgabeverwaltungskreis für speicherprogrammierbare steuerung
DE4401168C2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE69213609T2 (de) Kompakte und fehlertolerante Schnittstelle und deren Verwendung in einer Mehrheitsentscheidungsvorrichtung
DE69011590T2 (de) Verfahren und Vorrichtung zur Detektierung und Ortung von Fehlern in einer mehretagigen Einheit eines digitalen Zeitumschaltungsmoduls.
DE2525438A1 (de) Ueberwachungsanordnung zur ueberwachung zentraler einrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HITACHI, LTD., TOKYO, JP

8339 Ceased/non-payment of the annual fee