DE19811864A1

DE19811864A1 - Redundante Steuerungsvorrichtung und Fehlererholungsverfahren für diese

Info

Publication number: DE19811864A1
Application number: DE19811864A
Authority: DE
Inventors: Kotaro Shimamura; Yuuichiro Morita; Yoshitaka Takahashi; Takashi Hotta; Hiroyasu Satou; Shigeta Ueda; Akira Bando; Hirokazu Suzuki; Koji Sakamoto
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-03-19
Filing date: 1998-03-18
Publication date: 1998-10-08
Anticipated expiration: 2018-03-19
Also published as: US6038683A; DE19811864B4; CN1089203C; JP3390824B2; EP0866389A3; KR100548831B1; EP0866389A2; CN1206951A; KR19980080140A; EP0866389B1; JPH10271834A

Description

Die Erfindung betrifft allgemein redundante Steuerungsvor richtungen und Fehlererholungsverfahren für diese. Genauer gesagt, betrifft die Erfindung eine redundante Steuerungs vorrichtung und ein Fehlererholungsverfahren für diese, bei denen es möglich ist, eine Fehlererholung auszuführen, ohne daß der Betrieb einer zu steuernden Ausrüstung unterbrochen wird, wenn ein Fehler in der redundanten Steuerungsvorrich tung auftritt.

Eine Steuerungsvorrichtung, die eine Anlage wie einen Span nungsumsetzer steuert, muß hohe Zuverlässigkeit aufweisen, da der Einfluß eines Fehlers um so wesentlicher wird, je größer die zu steuernde Ausrüstung ist. Daher wurde bei einer Steuerungsvorrichtung zum Steuern großer Ausrüstungen ein Verfahren zum Erhöhen der Zuverlässigkeit der Steuerung durch redundante Ausbildung der Steuerungsvorrichtung er griffen, um für mehrere jeweils identische Steuerungsvor richtungen in mehreren Systemen zu sorgen, so daß selbst dann, wenn in einer der Steuerungssysteme ein Fehler auf tritt, der Steuerungsvorgang unter Verwendung des normalen Ausgangssignals einer Steuerung in den restlichen Systemen ausgeführt wird.

In Zusammenhang mit einem Fehlererholungsverfahren für den Fall, daß bei der herkömmlichen redundanten Steuerungsvor richtung ein Fehler auftritt, ist in jedem System der redun danten Steuerungsvorrichtung ein Übertragungsbereich vorhan den, der Steuerdaten einspeichert, wie sie zur Fehlererho lung erforderlich sind. Beim Auftreten eines Fehlers in einem bestimmten System werden die Daten im Übertragungsbe reich an dasjenige System, in dem ein Fehler vorliegt, wäh rend einer freien Periode in der Verarbeitung im normalen System übertragen, wobei die Steuerung der Ausrüstung durch das Ausgangssignal des normal arbeitenden Systems aufrecht erhalten bleibt, und das System, in dem ein Fehler vorliegt, wird nach Abschluß der Datenübertragung neu gestartet. Da durch ist es möglich, ein fehlerhaftes System in den norma len Zustand zurückzuführen, ohne daß die Funktion der zu steuernden Ausrüstung unterbrochen wird, wodurch eine Steue rungsvorrichtung mit hoher Zuverlässigkeit geschaffen ist.

Wenn jedoch das herkömmliche Fehlererholungsverfahren für eine redundante Steuerungsvorrichtung bei einer Steuerungs vorrichtung für eine Anlage ausgeführt wird, die eine Verar beitung innerhalb einer kurzen Zyklusperiode ausführt, ist es unmöglich, alle Daten innerhalb der freien Zeit in einer Zyklusperiode zu übertragen. Wenn die Daten im Übertragungs bereich über mehrere Zyklusperioden übertragen werden, kön nen die Daten, wie sie durch das normale System während meh rerer Zyklusperioden aktualisiert werden, in denen Daten aus dem Übertragungsbereich an das fehlerhafte System übertragen werden, nicht tatsächlich an das fehlerhafte System übertra gen werden, was es unmöglich macht, eine Übereinstimmung zwischen allen Daten im Übertragungsbereich und im normalen System zu erzielen. Aus diesem Grund ist es grundsätzlich erforderlich, das Aktualisieren der Daten im normalen System zu sperren, während die Daten im Übertragungsbereich an das fehlerhafte System übertragen werden, was es unmöglich macht, die Steuerung der Ausrüstung fortzusetzen.

Der Erfindung liegt die Aufgabe zugrunde, eine redundante Steuerungsvorrichtung und ein Fehlererholungsverfahren für eine solche zu schaffen, die ein fehlerhaftes System in den normalen Zustand zurückführen können, ohne den Betrieb einer Ausrüstung zu unterbrechen, und zwar selbst bei einer Aus rüstungssteuerung, die eine Verarbeitung innerhalb kurzer Zyklusperioden ausführt.

Diese Aufgabe ist hinsichtlich des Verfahrens durch die Leh re von Anspruch 1 und hinsichtlich der Vorrichtung durch die Lehre von Anspruch 4 gelöst.

Um diese Aufgabe zu lösen, werden beim erfindungsgemäßen Fehlererholungsverfahren für eine redundante Steuerungsvor richtung Steuerdaten auf Grundlage einer Abhängigkeit von Blöcken in mehrere Blöcke unterteilt, und mehrere Blöcke werden auf sequentielle Weise entsprechend der Bedeutungs reihenfolge der Abhängigkeit vom normal arbeitenden System innerhalb mehrerer Zyklusperioden an das fehlerhafte System übertragen. Dadurch kann selbst bei einer Ausrüstungssteue rung, die eine Verarbeitung innerhalb einer kurzen Zyklus periode ausführt, das System, in dem ein Fehler vorliegt, in den normalen Zustand zurückgeführt werden, ohne die Funktion der Ausrüstung zu unterbrechen.

Beim vorstehend dargelegten Verfahren werden die Steuerdaten vom normal arbeitenden System an das fehlerhafte System übertragen, nachdem eine normale Verarbeitung für eine vor gegebene Periode im fehlerhaften System ausgeführt wurde. Dadurch können Daten, die innerhalb einer Zyklusperiode nicht wiederhergestellt werden können, schließlich als nor male Daten wiederhergestellt werden.

Andererseits wird einer von mehreren Blöcken zwischen den Systemen pro Zyklusperiode unabhängig davon, ob ein Fehler erkannt wurde oder nicht, ausgetauscht, so daß der Wert mit der höchsten Gültigkeits-Wahrscheinlichkeit zur Verwendung in der nächsten Zyklusperiode angenommen wird, wenn eine Fehlübereinstimmung zwischen den Werten in jeweiligen Syste men vorliegt. Selbst wenn ein Fehler auftritt, der beim nor malen Verfahren nicht erkannt werden kann, kann die normale Verarbeitung fortgesetzt werden.

Bei einer erfindungsgemäßen redundanten Steuerungsvorrich tung verfügt ein Übertragungsbereich über mehrere Bereiche zum Einspeichern von Daten, die entsprechend einer Abhängig keit zwischen Blöcken in mehrere Blöcke unterteilt sind, so daß die in die mehreren Blöcke eingespeicherten Daten auf sequentielle Weise mit einer Bedeutungsreihenfolge der Ab hängigkeit über mehrere Zyklusperioden von einem normal ar beitenden System an das fehlerhafte System übertragen wer den. Dadurch kann selbst in einer Ausrüstungssteuerung, die eine Verarbeitung mit kurzer Zyklusperiode ausführt, das System, in dem ein Fehler aufgetreten ist, in den normalen Zustand zurückgeführt werden, ohne daß der Betrieb der Aus rüstung unterbrochen wird.

Die Erfindung wird nachfolgend anhand von durch Figuren ver anschaulichten Ausführungsbeispielen näher erläutert.

Fig. 1 ist ein Blockdiagramm, das den Aufbau eines ersten Ausführungsbeispiels einer erfindungsgemäßen Steuerungsvor richtung für einen Wechselrichter zeigt.

Fig. 2 ist ein Flußdiagramm, das einen Algorithmus zum Aus wählen eines von einem Arithmetikmodul empfangenen Daten werts veranschaulicht.

Fig. 3 ist ein Blockdiagramm, das einen konkreten Aufbau des in Fig. 1 dargestellten AD-Moduls 121 zeigt.

Fig. 4 ist ein Blockdiagramm, das einen konkreten Aufbau des in Fig. 1 dargestellten Arithmetikmoduls 131 zeigt.

Fig. 5 ist ein Blockdiagramm, das einen konkreten Aufbau einer in Fig. 4 dargestellten Übertragungssteuerschaltung 312 zeigt.

Fig. 6 ist eine Ansicht, die die Anordnung von Daten im in Fig. 5 dargestellten Speicher 412 zeigt.

Fig. 7 ist ein Blockdiagramm, das einen konkreten Aufbau einer in Fig. 4 dargestellten Synchronisiersteuerschaltung 318 zeigt.

Fig. 8 ist ein zeitbezogenes Diagramm, das die Funktion der in Fig. 4 dargestellten Synchronisiersteuerschaltung 318 veranschaulicht.

Fig. 9 ist ein Blockdiagramm, das einen konkreten Aufbau einer in Fig. 4 dargestellten Ausgangssteuerschaltung 324 zeigt.

Fig. 10 ist ein Blockdiagramm, das einen konkreten Aufbau einer in Fig. 1 dargestellten 2-aus-3-Majoritätseinrichtung 104 zeigt.

Fig. 11 ist ein Flußdiagramm zur Verarbeitung während nor malen Betriebs des Arithmetikmoduls der in Fig. 1 darge stellten Wechselrichtersteuerung.

Fig. 12 ist ein Flußdiagramm zum Veranschaulichen des Da tenflusses bei der in Fig. 11 (b) dargestellten Berechnungs verarbeitung.

Fig. 13 ist eine schematische Ansicht der Verarbeitung in einem in Fig. 12 dargestellten PWM-Steuerschritt.

Fig. 14 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung einer in Fig. 13 dargestellten Phasenerfassung zum Erhalten einer Phase Θ zeigt.

Fig. 15 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in Fig. 12 dargestellten Leistungser fassungsschritt zeigt.

Fig. 16 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in Fig. 12 dargestellten Spannungs steuerschritt zeigt.

Fig. 17 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung in einem in Fig. 12 dargestellten PWM-Steuer schritt zeigt.

Fig. 18 ist eine Ansicht, die ein Beispiel für die konkrete Verarbeitung des in Fig. 12 dargestellten PWM-Steuerschritts zeigt.

Fig. 19 ist eine Ansicht, die die Beziehung zwischen dem In halt einer Berechnungsverarbeitung und der Einflußreichwei te des in Fig. 12 dargestellten Fehlers veranschaulicht.

Fig. 20 ist eine Ansicht, die ein erstes Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausge führt wird, wenn in einem Arithmetikmodul 131 der in Fig. 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.

Fig. 21 ist eine Ansicht, die Einzelheiten zu jeder in Fig. 20 dargestellten Verarbeitungen zeigt.

Fig. 22 ist eine Ansicht, die ein zweites Ausführungsbei spiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn in einem Arithmetikmodul 131 der in Fig. 1 dargestellten Wechselrichtersteuerung ein Fehler er kannt wird.

Fig. 23 ist eine Ansicht, die jede der in Fig. 22 darge stellten Verarbeitungen im einzelnen zeigt.

Fig. 24 ist ein Flußdiagramm, das den Ablauf der Verarbei tung in einem in Fig. 23 dargestellten Auswählschritt für rekursive Daten zeigt.

Fig. 25 ist ein Blockdiagramm, das ein zweites Ausführungs beispiel für einen konkreten Aufbau des in Fig. 1 darge stellten Arithmetikmoduls 131 zeigt.

Fig. 26 ist ein Blockdiagramm, das einen konkreten Aufbau der in Fig. 25 dargestellten Übertragungsplatine 1802 zeigt.

Fig. 27 ist ein Blockdiagramm, das einen konkreten Aufbau der in Fig. 25 dargestellten Arithmetikplatine 1804 zeigt.

Fig. 28 ist ein Blockdiagramm, das den Ablauf von Daten bei der Verarbeitung in den in Fig. 25 dargestellten Arithmetik platinen 1804 und 1806 veranschaulicht.

Fig. 29 ist eine Ansicht, die die Anordnung von Daten zeigt, die in einem RAM 316 in den in Fig. 25 dargestellten Arithmetikplatinen 1804 und 1806 eingespeichert sind.

Fig. 30 ist eine Ansicht, die ein Beispiel für ein Verarbei tungsverfahren zeigt, wie es ausgeführt wird, wenn in einem Arithmetikmodul 131' der in Fig. 1 dargestellten Wechsel richtersteuerung ein Fehler erkannt wird, wobei der in Fig. 25 dargestellte Aufbau beim Arithmetikmodul 131' angewandt ist.

Fig. 31 ist eine Ansicht, die die in Fig. 30 dargestellte Verarbeitung im einzelnen zeigt.

Fig. 32 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Steuerungsvor richtung für einen Wechselrichter zeigt.

Fig. 33 ist ein Blockdiagramm, das einen konkreten Aufbau des in Fig. 32 dargestellten Arithmetikmoduls 2531 zeigt.

Fig. 34 ist ein Blockdiagramm, das einen konkreten Aufbau der in Fig. 33 dargestellten Synchronisiersteuerschaltung 2618 zeigt.

Fig. 35 ist ein zeitbezogenes Diagramm zum Veranschaulichen der Funktion der in Fig. 33 dargestellten Synchronisiersteu erschaltung 2618.

Fig. 36 ist eine Ansicht, die ein Ausführungsbeispiel eines Verarbeitungsverfahrens zeigt, wie es ausgeführt wird, wenn in einem Arithmetikmodul 2531 der in Fig. 33 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird.

Der in Fig. 1 dargestellte Wechselrichter 102 des ersten Ausführungsbeispiels, der eine Gleich- in eine Wechselspan nung umsetzt, verfügt über eine die Gleichspannung in den Wechselrichter 102 eingebende Spannungsquelle sowie Sensoren 111 bis 11n zum Erfassen von Strom- und Spannungswerten in nerhalb des Wechselrichters 102 und einem mit diesem verbun denen elektrischen System und zum Umsetzen der erfaßten
Werte in elektrische Kleinsignale. Die Ausgangsanschlüsse der Sensoren 111 bis 11n sind über Signalleitungen 141 bis 14n jeweils mit Eingangsanschlüssen von AD-Modulen 121 bis 123 zum Umsetzen analoger Signale in digitale Signale ver bunden. Die Eingangsanschlüsse der jeweiligen AD-Module 121 bis 123 sind mit Ausgangsanschlüssen von Arithmetikmodulen 131 bis 133 verbunden, die den Umsetzungszeitpunkt von ana logen Signalen in digitale Signale in den jeweiligen AD-Mo dulen 121 bis 123 spezifizieren. Die Ausgangsanschlüsse der jeweiligen AD-Module 121 bis 123 sind über jeweilige Signal leitungen 151 bis 153 mit Eingangsanschlüssen der Arithme tikmodule 131 bis 133 verbunden. Die Eingangs-/Ausgangsan schlüsse der Arithmetikmodule 131 bis 133 sind wechselseitig über Signalleitungen 161 bis 166 sowie 171 bis 176 verbun den. Die Ausgangsanschlüsse der Arithmetikmodule 131 bis 133 sind mit den Eingangsanschlüssen einer 2-aus-3-Majoritäts einrichtung 104 verbunden, die dasjenige Signal unter den Eingangssignalen über jeweilige Signalleitungen 181 bis 183 ausgibt, das unter den mehreren Eingangssignalen am häufig sten vorliegt. Der Ausgangsanschluß der 2-aus-3-Majoritäts einrichtung 104 ist über eine Signalleitung 106 mit einem Schaltanschluß jedes den Wechselrichter 102 bildenden Schaltbauteils verbunden.

Nachfolgend wird der Betrieb des dargestellten Ausführungs beispiels einer Wechselrichtersteuerung erörtert.

Die Strom- und Spannungswerte der die Spannung an den Wech selrichter 102 liefernden Spannungsquelle sowie diejenigen innerhalb des Wechselrichters 102 und dem mit ihm verbunde nen elektrischen System werden durch die Sensoren 111 bis 11n erfaßt und in elektrische Kleinsignale umgesetzt und dann über die Signalleitungen 141 bis 14n in die AD-Module 121 bis 123 eingegeben. Nach dem Umsetzen der eingegebenen analogen Signale in digitale Signale übertragen die jeweili gen AD-Module 121 bis 123 die digitalen Signale über die je weiligen Signalleitungen 151 bis 153 an die jeweiligen Arithmetikmodule 131 bis 133. Die Umsetzung von analogen Si gnalen in digitale Signale in den AD-Module 121 bis 123 er folgt zu den Zeitpunkten, die über die jeweiligen Signallei tungen 191 bis 193 von den Arithmetikmodulen 131 bis 133 spezifiziert werden.

Das Arithmetikmodul 131 überträgt über Signalleitungen 171 und 176 Synchronisiersignale an das Arithmetikmodul 132 bzw. 133, und es empfängt Synchronisiersignale über die Signal leitungen 175 und 173 vom Arithmetikmodul 132 bzw. 133. Das Arithmetikmodul 131 erzeugt auf Grundlage der über die Si gnalleitungen 171 und 176 übertragenen Synchronisiersignale sowie der über die Signalleitungen 175 und 173 empfangenen Synchronisiersignale ein Startsignal für den AD-Umsetzungs vorgang durch das AD-Modul 121, und es überträgt das erzeug te Funktionsstartsignal über die Signalleitung 191 an das AD-Modul 121. Andererseits empfängt das Arithmetikmodul 131 über die Signalleitung 151 Daten vom AD-Modul 121, und es überträgt die von ihm empfangenen Daten über jeweilige Si gnalleitungen 161 und 166 an das Arithmetikmodul 132 bzw. 131, und es empfängt, in Verbindung damit, über die jeweili gen Signalleitungen 165 und 163 Daten vom AD-Modul 122 bzw. 123 über die Arithmetikmodule 132 bzw. 133. Wenn das Arith metikmodul 131 Daten von allen drei AD-Modulen 121, 122 und 123 empfangen hat, nimmt es entsprechend einem spezifizier ten Algorithmus, bei dem übermäßig unterschiedliche Daten als anomal beurteilt werden eine Beurteilung dahingehend vor, ob in einem der drei AD-Module 121, 122 und 123 ein dauerhafter Fehler, wie eine Unterbrechung, ein Kurzschluß usw., aufgetreten ist, es wählt Daten vom AD-Modul, in dem kein Fehler aufgetreten ist, aus, es erzeugt einen Impuls breiten-modulierten Steuerimpuls zum Steuern der Funktion des Wechselrichters 102, und es überträgt den Steuerimpuls über die Signalleitung 181 an die 2-aus-3-Majoritätseinrich tung 104. Die anderen Arithmetikmodule 132 und 133 führen dieselbe Funktion wie das Arithmetikmodul 131 aus. D. h., daß die Arithmetikmodule 131, 132 und 133 unter Verwendung von Daten desselben AD-Moduls eine identische arithmetische Operation ausführen. Demgemäß sollten die Arithmetikmodule 131, 132 und 133 identische Steuerimpulse erzeugen. Wenn die von den jeweiligen Arithmetikmodulen erzeugten Steuerimpulse beim Vergleich nicht übereinstimmen, kann eine Beurteilung dahingehend erfolgen, daß in einem der Arithmetikmodule ein Fehler vorliegt.

Fig. 2 ist ein Flußdiagramm, das einen Algorithmus zum Aus wählen von Daten aus demjenigen AD-Modul unter den AD-Modu len 121, 122 und 123, in dem kein Fehler aufgetreten ist, veranschaulicht. Der Auswählvorgang für das Arithmetikmodul 131 wird nun unter Bezugnahme auf dieses Flußdiagramm erör tert.

Das Arithmetikmodul 131 stellt anfangs einen Parameter e1 ein, der anzeigt, daß das AD-Modul 121 fehlerhaft ist, so wie einen Parameter e2, der anzeigt, daß das AD-Modul 122 fehlerhaft ist (Schritt S1).

Als nächstes erfolgt für alle vom Arithmetikmodul 131 emp fangenen Daten eine Prüfung dahingehend, ob Anomalität vor liegt oder nicht. Da im Ergebnis einer AD-Umsetzung ein Feh ler enthalten ist, repräsentiert eine fehlende Übereinstim mung der Daten von zwei AD-Modulen nicht immer das Vorliegen eines Fehlers in den AD-Modulen. Daher erfolgt die Erfassung von Anomalität durch Vergleich von Daten von zwei AD-Modulen abhängig davon, ob die Differenz zwischen den Daten von den beiden AD-Modulen in einen vorbestimmten Wertebereich fällt. Wenn die Differenz zwischen den Daten von den beiden AD-Mo dulen nicht in den vorbestimmten Wertebereich fällt, kann die Beurteilung erfolgen, daß einer der zwei Datenwerte anomal ist. Umgekehrt kann eine Beurteilung dahingehend er folgen, daß beide Datenwerte normal sind, wenn die Diffe renz zwischen den Daten von den beiden AD-Modulen in den vorbestimmten Wertebereich fällt. Um einen derartigen Beur teilungsvorgang auszuführen, empfängt das Arithmetikmodul 131 zunächst die zu beurteilenden Daten (Schritt S2), es be rechnet die Differenz der Daten von den AD-Modulen 121 und 122, und es führt eine Beurteilung dahingehend aus, ob die Differenz in den vorbestimmten Wertebereich fällt (Schritt S3).

Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 den vorbestimmten Wertebereich überschreitet und dies bei der Beurteilung erkannt wird, steht fest, daß ein Fehler in einem der AD-Module vorliegt, und es erfolgt eine Beurteilung dahingehend, ob die Anomalität im AD-Modul 121 oder im AD-Modul 122 vorliegt, was auf Grundlage der Diffe renz zwischen Daten erfolgt (Schritt S4).

Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 123 den vorbestimmten Wertebereich überschreitet, woraus sich ergibt, daß in einem dieser AD-Module ein Fehler auf getreten ist, erfolgt eine Beurteilung dahingehend, daß der Fehler im AD-Modul 121 vorliegt. Dann wird der Parameter e1, der einen Fehler im AD-Modul 121 anzeigt, auf 1 gesetzt (Schritt S5).

Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 anzeigt, daß ein Fehler in einem dieser Module auf getreten ist und wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 123 in den vorbestimmten Wertebereich fällt und demgemäß die Beurteilung erfolgt, daß in keinem dieser AD-Module ein Fehler aufgetreten ist, erfolgt eine Beurteilung dahingehend, daß ein Fehler im AD-Modul 122 vorliegt. Dann wird der Parameter e2, der einen Fehler im AD-Modul 122 anzeigt, auf 1 gesetzt (Schritt S6).

Wenn die Differenz zwischen den Daten von den AD-Modulen 121 und 122 in den normalen Bereich fällt, erfolgt eine Beurtei lung dahingehend, daß sich diese beiden Module in normalem Zustand befinden. Dann werden die Parameter e1 und e2 nicht geändert.

Wenn die Erfassung von Anomalität für alle Daten abgeschlos sen ist (Schritt S7), führt das Arithmetikmodul 131 eine Da tenauswahl abhängig vom Ergebnis der Anomalitätserfassung aus. Als erstes erfolgt eine Prüfung dahingehend, ob e1 den Wert 1 oder nicht (Schritt S8) hat. Wenn der Parameter e1 den Wert 1 hat, erfolgt eine Prüfung dahingehend, ob der Pa rameter e2 den Wert 1 hat oder nicht (Schritt S9).

Wenn beide Parameter e1 und e2 den Wert 1 haben, wählt das Arithmetikmodul 131 die Daten vom AD-Modul 123 aus (Schritt S10). Wenn der Parameter e1 den Wert 1 hat und der Parameter e2 den Wert 0 hat, wählt das Arithmetikmodul 131 die Daten vom AD-Modul 122 aus (Schritt S11). Andererseits wählt das Arithmetikmodul 131, wenn der Parameter e1 den Wert 0 hat, die Daten vom AD-Modul 121 aus (Schritt S12).

Das Arithmetikmodul 131 erzeugt den Impulscode-modulierten Steuerimpuls, der die Funktion des Wechselrichters 102 steu ert, unter Verwendung der so ausgewählten Daten, und es überträgt den Steuerimpuls über die Signalleitung 181 an die 2-aus-3-Majoritätseinrichtung 104.

Die 2-aus-3-Majoritätseinrichtung 104 empfängt die Steuerim pulse für den Wechselrichter 102 über die Signalleitungen 181 bis 183 von den drei Arithmetikmodulen 131 bis 133, um einen 2-aus-3-Majoritätsbildungsvorgang zum Auswählen desje nigen Steuerimpulses auszuführen, der unter den eingegebenen Steuerimpulsen am häufigsten vorkommt. Danach wird der aus gewählte Steuerimpuls an die Schaltanschlüsse der jeweiligen Schaltbauteile des Wechselrichters 102 übertragen. Selbst wenn für eines der Arithmetikmodule ein Fehler vorliegt, kann der gültige Steuerimpuls ausgewählt und an den Wechsel richter 102 übertragen werden, wodurch die normale Verarbei tung fortgesetzt werden kann, um hohe Zuverlässigkeit zu erzielen.

Fig. 3 ist ein Blockdiagramm, das einen speziellen Aufbau des AD-Moduls 121 in der Wechselrichtersteuerung von Fig. 1 zeigt. Hierbei ist zum Vereinfachen der Offenbarung ein Bei spiel dargestellt, bei dem vier Sensoren verwendet sind.

Das AD-Modul 121 verfügt über AD-Platinen 202 und 204 zum Umsetzen der analogen Signale in digitale Signale sowie eine Übertragungsplatine 206 zum Steuern der Übertragung der um gesetzten digitalen Daten. Mit Eingangsanschlüssen der AD-Platine 202 sind Signalleitungen 141 und 142 verbunden, und mit ihrem Ausgangsanschluß ist ein Datenbus 212 verbunden. Andererseits sind mit den Eingangsanschlüssen der AD-Platine 204, in die ein Steuersignal 214 eingegeben wird, Signallei tungen 143 und 144 verbunden, und ihr Ausgangsanschluß ist mit dem Datenbus 212 verbunden. Mit den Eingangsanschlüssen der Übertragungsplatine, in die das Steuersignal 214 einge geben wird, sind die Signalleitung 191 und der Datenbus 212 verbunden, und mit dem Ausgangsanschluß derselben ist eine Signalleitung 151 verbunden, um das Steuersignal 214 auszu geben.

Nachfolgend wird die Funktion des AD-Moduls 121 erörtert.

Die AD-Platine 202 reagiert auf einen Befehl zum Starten eines AD-Umsetzungsvorgangs von der Übertragungsplatine 206 durch das Steuersignal 214, um eine Analog-Digital-Umsetzung des Signals auszuführen, das über die Signalleitungen 141 und 142 von den Sensoren 111 und 112 empfangen wurde. Ande rerseits reagiert die AD-Platine 202 auf einen Befehl zum Auslesen des Zustands von der Übertragungsplatine 206 durch das Steuersignal 214, um ein Signal an den Datenbus 121 aus zugeben, das den Fortschrittszustand des eigenen AD-Umset zungsvorgangs anzeigt. Andererseits gibt die AD-Platine 202 umgesetzte digitale Daten auf den Datenbus 212 aus, wenn von der Übertragungsplatine 206 durch das Steuersignal 214 ein Befehl zum Auslesen von Daten empfangen wird. Der Betrieb der AD-Platine 204 ist derselbe wie der der AD-Platine 202.

Die Übertragungsplatine 206 reagiert auf ein Funktionsstart signal über die Signalleitung 191 zum Ausgeben des Steuersi gnals 214 zum Übertragen des Befehls zum Starten der AD-Um setzung an die AD-Platinen 202 und 204. Anschließend über trägt die Übertragungsplatine 206, mittels des Steuersignals 214, den Befehl zum Auslesen der Zustände der AD-Platinen 202 und 204, um über den Datenbus 212 diejenigen Signale zu empfangen, die die Zustände der AD-Platinen 202 und 204 an zeigen. Wenn die die Zustände anzeigenden Signale repräsen tieren, daß sich eine der AD-Platinen 202 und 204 in einem AD-Umsetzungsvorgang befindet, wird das Auslesen des Zu stands wiederholt, bis die AD-Umsetzung abgeschlossen ist. Wann die AD-Umsetzung in beiden AD-Platinen 202 und 204 ab geschlossen ist, überträgt die Übertragungsplatine 206 das Steuersignal zum Liefern des Befehls zum Auslesen der Daten an die AD-Platinen 202 und 204 zum Empfangen von Daten über den Datenbus 212. Wenn alle den vier Sensoren entsprechende Signale empfangen sind, gibt die Übertragungsplatine 206 die empfangenen Daten an die Signalleitung 151 aus.

Die AD-Module 122 und 123 der Wechselrichtersteuerung von Fig. 1 sind ähnlich wie das AD-Modul 121 aufgebaut, um den selben Vorgang auszuführen.

Gemäß der Figur ist eine Signalleitung 163 mit einem Ein gangsanschluß einer seriellen Eingangsschaltung 302 zum Um setzen serieller Daten in parallele Daten verbunden. Der Ausgangsanschluß der seriellen Eingangsschaltung 302 ist über eine Signalleitung 332 mit einem Eingangsanschluß einer Übertragungssteuerschaltung 312 zum Zwischenspeichern eines Eingangssignals in einen Zwischenspeicher und zum Aus geben der eingespeicherten Daten auf eine Ausleseanforderung hin verbunden. Mit dem Ausgangsanschluß einer seriellen Ausgangsschaltung 304 zum Umsetzen paralleler Daten in se rielle Daten ist eine Signalleitung 161 verbunden. Ein Ein gangsanschluß der seriellen Ausgangsschaltung 304 ist über eine Signalleitung 334 mit einem Ausgangsanschluß der Über tragungssteuerschaltung 312 verbunden. Mit einem Eingangsan schluß einer seriellen Eingangsschaltung 306 ist eine Si gnalleitung 151 verbunden, und der Ausgangsanschluß der se riellen Eingangsschaltung 306 ist über eine Signalleitung 336 mit dem Eingangsanschluß der Übertragungssteuerschal tung 312 verbunden. Mit dem Ausgangsanschluß einer seriel len Ausgangsschaltung 308 ist eine Signalleitung 166 verbun den, und ein Eingangsanschluß der seriellen Ausgangs schaltung 308 ist über eine Signalleitung 338 mit dem Ausgangsanschluß der Übertragungssteuerschaltung 312 ver bunden. Eine Signalleitung 165 ist mit einem Eingangsan schluß einer seriellen Eingangsschaltung 310, und ein Aus gangsanschluß derselben ist über eine Signalleitung 340 mit dem Eingangsanschluß der Übertragungssteuerschaltung ver bunden. Ferner sind die Eingangs- und Ausgangsanschlüsse der Übertragungssteuerschaltung 312 auch mit einem Bus 342 ver bunden.

Zusätzlich zur Übertragungssteuerschaltung 312 sind mit dem Bus 342 ein Eingangs- und Ausgangsanschluß einer Fehler überwachungsschaltung 322 zum Überwachen von Daten in einer zentralen Verarbeitungseinheit (CPU) 320, einem Festwert speicher (ROM) 314, einem Direktzugriffsspeicher (RAM) 316 sowie auf dem Bus 342, wie auch zum Erfassen eines Fehlers wie eines Störsignals auf dem Bus 342 und einer Unterbre chung des Busses, und ein Eingangs- und Ausgangsanschluß einer Ausgangssteuerschaltung 324 zum Erzeugen und Ausgeben eines Steuerimpulses für den Wechselrichter 102 verbunden. Der Ausgangsanschluß der Fehlerüberwachungsschaltung 322 ist über eine Signalleitung 346 auch mit einem Eingangsan schluß der CPU 320 verbunden. Der Eingangsanschluß der Ausgangssteuerschaltung 324 ist über eine Signalleitung 344 auch mit einem Ausgangsanschluß einer Synchronisiersteuer schaltung 318 zum Erzeugen eines Funktionsstartsignals für ein AD-Modul 121 verbunden. Der Ausgangsanschluß der Syn chronisier-Steuerschaltung ist mit einer Signalleitung 181 verbunden. Ferner ist der Ausgangsanschluß der Synchroni sier-Steuerschaltung auch mit Signalleitungen 191, 171, 176 und 344 verbunden, und sein Eingangsanschluß ist auch mit den Signalleitungen 173 und 175 verbunden.

Als nächstes wird die Funktion des Arithmetikmoduls 131 er läutert.

Wenn die seriellen Eingangsschaltungen 302, 306 und 310 se rielle Daten von den Signalleitungen 163, 151 und 165 emp fangen, setzen sie die empfangenen seriellen Daten in paral lele Daten um, und sie geben diese parallelen Daten jeweils über die Signalleitungen 332, 336 und 340 an die Übertra gungssteuerschaltung 312 aus.

Wenn die seriellen Ausgangsschaltungen 304 und 308 parallele Daten über die Signalleitungen 334 und 338 von der Übertra gungssteuerschaltung 312 empfangen, setzen sie die empfange nen parallelen Daten in serielle Daten um und geben diese seriellen Daten auf die Signalleitungen 161 und 166 aus.

Wenn die Übertragungssteuerschaltung 312 von den seriellen Eingangsschaltungen 302, 306 und 310 über die Signalleitun gen 332, 336 und 340 parallele Daten empfängt, führt sie eine Zwischenspeicherung dieser parallelen Daten in einen internen Speicher aus. Ferner gibt diese Übertragungssteuer schaltung 312, wenn sie eine Datenausleseanforderung über den Bus 342 von der CPU 320 empfängt, die im Speicher einge speicherten Daten über den Bus 342 an die CPU 320 aus. Fer ner speichert die Übertragungssteuerschaltung, wenn sie Da ten über den Bus 342 von der CPU 320 empfängt, die Daten in den internen Speicher ein. Ferner gibt die Übertragungssteu erschaltung, nachdem sie von der seriellen Eingangsschaltung 306 oder der CPU 320 empfangene Daten zwischengespeichert hat, die abgespeicherten Daten über die Signalleitungen 334 und 338 an die seriellen Ausgangsschaltungen 304 und 308 aus.

Die CPU 320 empfängt mit einer vorbestimmten Periode über den Bus 342 über die Übertragungssteuerschaltung 312 die Da ten von den drei AD-Modulen 121, 122 und 123, sie verarbei tet die Daten zum Steuern des Wechselrichters 102 durch Aus wählen der Daten eines normalen AD-Moduls, und sie überträgt die erzeugten Daten über den Bus 342 an die Ausgangssteuer schaltung 324. Ferner überträgt die CPU, wenn es erforder lich ist, Daten an die anderen Arithmetikmodule 132 und 133 zu übertragen, die erforderlichen Daten über den Bus 342 an die Steuerschaltung 312.

Die Fehlerüberwachungsschaltung 322 überwacht die Daten auf dem Bus 342, und sie gibt über die Signalleitung 346 ein Si gnal an die CPU 320 aus, wenn ein Fehler erkannt wird. Die Erkennung von Fehlern erfolgt durch Liefern von Signalen zum Überprüfen von Fehlern, wie der Parität, auf dem Bus sowie durch Erfassen einer Anomalität der Daten. Dazu kann ein Verfahren verwendet werden, bei dem ein Programm zum Ausfüh ren einer Summenprüfung für den ROM 314, einer Lese/Schreib- Prüfung für den RAM 316 usw. und zum Informieren der Fehler überwachungsschaltung 312 über einen Fehler über den Bus 342, wenn ein Fehler erkannt wird, verwendet wird.

Die Synchronisiersteuerschaltung 318 empfängt Synchronisier signale von den Arithmetikmodulen 132 und 133 über die Si gnalleitungen 171, 175 bzw. 176, 173, und sie überträgt der artige Signale an diese, sie erzeugt ein Funktionsstartsi gnal für die AD-Umsetzung, und gibt sie dieses auf eine Si gnalleitung 191 aus. Gleichzeitig zählt die Synchronisier steuerschaltung die Zeit, die verstrichen ist, nachdem das Funktionsstartsignal den logischen Wert 1 angenommen hat, und sie gibt den Zählwert über die Signalleitung 344 an die Ausgangssteuerschaltung 324 aus.

Die Ausgangssteuerung 324 erzeugt auf Grundlage der von der CPU 320 über den Bus 342 empfangenen Steuerdaten sowie von von der Synchronisiersteuerschaltung 318 über die Signallei tung 344 empfangener Zeitinformation einen Steuerimpuls für den Wechselrichter 102, und sie gibt den Steuerimpuls auf die Signalleitung 181 aus.

Die Arithmetikmodule 132 und 133 weisen denselben Aufbau wie das Arithmetikmodul 131 auf, und sie arbeiten auf die selbe Weise.

Fig. 5 ist ein Blockdiagramm, das konkret den Aufbau der in Fig. 4 dargestellten Übertragungssteuerschaltung 312 zeigt.

Gemäß Fig. 5 sind die Signalleitungen 332, 336 und 340 mit Eingängen von Puffern 402, 406 bzw. 410 verbunden. Die Aus gangsanschlüsse der Puffer 402, 406 und 410 sind mit einem Bus 422 verbunden. Die Eingangsanschlüsse der Puffer 404 und 408 sind mit einem Bus 422 verbunden, und die Ausgangsan schlüsse derselben sind mit Signalleitungen 334 bzw. 338 verbunden. Mit dem Bus 422 sind auch ein Eingangsanschluß eines Puffers 416, ein Ausgangsanschluß eines Puffers 418 und Eingangs-/Ausgangsanschlüsse eines Speichers 412 verbun den. Ein Ausgangsanschluß des Puffers 416 und ein Eingangs anschluß des Puffers 418 sind mit einem Bus 342 verbunden. Eingangs-/Ausgangsanschlüsse einer Steuerschaltung 416 zum Auslesen und Übertragen von im Speicher 412 gespeicherten Daten sind jeweils mit Eingangs-/Ausgangsanschlüssen der Puffer 402, 404, 406, 408, 410, 416 und 418 verbunden.

Nun wird die Funktion dieser Übertragungssteuerschaltung 312 erläutert.

Wenn die Puffer 402, 406 und 410 Daten über die Signallei tungen 332, 336 bzw. 340 empfangen, geben sie eine Schreib anforderung für den Speicher 412 an die Steuerschaltung 414 aus. Wenn die Puffer von der Steuerschaltung 414 ein Signal empfangen, das "Bereit" anzeigt, geben sie die über die Si gnalleitungen 332, 336 und 340 empfangenen Daten an den Bus 422 aus. Die Daten, wie sie von den Puffern 402, 406 und 410 auf den Bus 422 ausgegeben werden, werden vom Speicher 412 empfangen und in ihn eingespeichert.

Wenn die Puffer 404 und 408 von der Steuerschaltung 414 eine Datenabrufanforderung empfangen, geben sie die Daten auf die Signalleitungen 334 bzw. 338 aus. Die Daten, die von den Puffern 404 und 408 erfaßt werden, sind die vom Speicher 412 auf den Bus 422 ausgegebenen Daten.

Wenn der Speicher 412 von der Steuerschaltung 414 einen Da tenauslesebefehl empfängt, gibt er die spezifizierten Daten auf den Bus 422 aus. Ferner ruft der Speicher, wenn er von der Steuerschaltung 414 einen Datenschreibbefehl empfängt, die Daten vom Bus 422 ab und speichert sie am spezifizierten Ort ein.

Wenn der Puffer 416 über den Bus 342 einen Datenauslesebe fehl empfängt, gibt er eine Datenausleseanforderung an die Steuerschaltung 414 aus. Wenn der Puffer das "Bereit" anzei gende Signal empfängt, ruft er die Daten ab, die der Spei cher 412 auf den Bus 422 ausgegeben hat, und er gibt sie auf den Bus 342 aus.

Wenn der Puffer 428 vom Bus 342 einen Datenschreibbefehl empfängt, ruft er die auf dem Bus 342 auftretenden Daten ab und gibt eine Schreibanforderung für den Speicher an die Steuerschaltung 414 aus. Ferner gibt der Puffer, wenn er von der Steuerschaltung 414 das "Bereit" anzeigende Signal emp fängt, die vom Bus 342 abgerufenen Daten auf den Bus 422 aus. Die Daten, die der Puffer 418 auf den Bus 422 ausgibt, werden in den Speicher 412 geladen und in ihm eingespei chert

Fig. 6 ist eine Ansicht, die die Anordnung der Daten im in Fig. 5 dargestellten Speicher 412 zeigt. Der Speicher 412 ist in vier Bereiche unterteilt, nämlich Empfangsdaten 1 bis 3 und Sendedaten 1.

In den Bereichen für Empfangsdaten 1 und 3 werden die Daten von den Puffern 402 bzw. 410 eingetragen. Die eingetragenen Daten werden bei einer Ausleseanforderung vom Puffer 416 ausgelesen.

Im Bereich für die Empfangsdaten 2 werden die Daten vom Puf fer 406 eingetragen. Gleichzeitig mit Abschluß des Schreib vorgangs werden die Daten an die Puffer 404 und 408 ausge geben. Ferner werden die Daten bei einer Ausleseanforderung vom Puffer 416 ausgelesen.

In den Bereich für Sendedaten 1 werden die Daten vom Puffer 418 eingeschrieben. Gleichzeitig mit dem Abschluß des Schreibvorgangs werden die Daten an die Puffer 404 und 408 ausgegeben.

Fig. 7 ist ein Blockdiagramm, das konkret den Aufbau der in Fig. 4 dargestellten Synchronisiersteuerschaltung 318 zeigt.

Gemäß Fig. 7 ist eine Signalleitung 173 mit einem Eingangs anschluß eines Puffers 616 verbunden. Ein Ausgangsanschluß des Puffers 616 ist mit einem Eingangsanschluß jeweiliger UND-Gatter 608 und 612 über eine Signalleitung 646 verbun den. Mit einem Eingangsanschluß eines Puffers 622 ist eine Signalleitung 175 verbunden. Ein Ausgangsanschluß des Puf fers 622 ist über eine Signalleitung 644 mit dem anderen Eingangsanschluß des UND-Gatters 612 sowie einem Eingangs anschluß eines UND-Gatters 610 verbunden. Der andere Ein gangsanschluß jedes der UND-Gatter 608 und 610 ist mit einem Ausgangsanschluß einer Verzögerungsschaltung (DL-Schaltung) verbunden, um das empfangene Signal zu verzögern und es über eine Signalleitung 642 auszugeben. Ferner sind die Ausgangsanschlüsse der UND-Gatter 608, 610 und 612 je weils mit Eingangsanschlüssen eines ODER-Gatters 606 mit drei Eingängen verbunden. Der Ausgangsanschluß des ODER-Gatters 606 ist mit einem Rücksetzanschluß eines Zählers 614 und einem Eingangsanschluß des Puffers 602 über eine Signalleitung 632 verbunden. Ein Ausgangsanschluß des Puf fers 602 ist mit einer Signalleitung 191 verbunden. Der Aus gangsanschluß für den Zählwert des Zählers 604 ist mit der Signalleitung 344 verbunden, und sein Übertragsanschluß zum Ausgeben eines Zählendesignals ist über eine Signalleitung 640 mit jedem der Eingangsanschlüsse der Puffer 618, 620 und der DL-Schaltung 614 verbunden. Die Ausgangsanschlüsse der Puffer 618 und 620 sind mit Signalleitungen 171 bzw. 176 verbunden.

Nachfolgend wird die Funktion dieser Synchronisiersteuer schaltung 318 erläutert.

Der Zähler 604 erhöht nach Ablauf jeweils einer vorbestimm ten Zeit seinen Zählwert um Eins, und er gibt den Zählwert auf die Signalleitung 344 aus. Ferner löscht der Zähler, wenn er von der ODER-Schaltung 606 über die Signalleitung 632 das Funktionsstartsignal empfängt, seinen Zählwert auf Null. Wenn der Zählwert einen vorbestimmten Wert erreicht, fixiert der Zähler diesen Zählwert, und er gibt das Zähl endesignal auf die Signalleitung 640 aus.

Wenn die DL-Schaltung 614 das Zählendesignal vom Zähler 604 über die Signalleitung 640 empfängt, verzögert sie dieses Zählendesignal um eine vorbestimmte Zeit und gibt es dann auf eine Signalleitung 642 aus. Die DL-Schaltung 614 ist so ausgebildet, daß sie das Zählendesignal des Arithmetikmo duls 131 um diejenige Zeit verzögert, die dazu erforderlich ist, das Zählendesignal zwischen den anderen Arithmetikmodu len 132 und 133 zu übertragen.

Die Puffer 612 und 622 empfangen das Zählendesignal über Si gnalleitungen 173 und 175 von den Arithmetikmodulen 133 und 132, und sie geben es an die Signalleitungen 646 bzw. 644 aus. Die Puffer 618 und 620 empfangen das Zählendesignal vom Zähler 604 über eine Signalleitung 640, und sie geben es an Signalleitungen 171 bzw. 176 aus.

Die drei UND-Schaltungen 608, 610 und 612 sowie die ODER- Schaltung 606 bilden insgesamt eine 2-aus-3-Majoritätsein richtung, d. h., daß dann, wenn sich mehr als zwei der Wer te auf den Signalleitungen 642, 644 und 646 oder mehr als zwei der Werte der Zählendesignale von den Arithmetikmodulen 131, 132 und 133 auf dem logischen Wert 1 befinden, diese 2- aus-3-Majoritätseinrichtung ein Signal auf eine Signallei tung 632 ausgibt, das den logischen Wert 1 hat, während sie andernfalls auf die Signalleitung 632 ein Signal mit dem lo gischen Wert 0 ausgibt. Das von der 2-aus-3-Majoritätsein richtung ausgegebene Signal mit dem logischen Wert 1 wird über den Puffer 602 und die Signalleitungen 191 in das AD-Modul 121 eingegeben.

Fig. 8 ist ein zeitbezogenes Diagramm zum Veranschaulichen der Funktion der in Fig. 4 dargestellten Synchronisierschal tung 318.

In den Zählern der einzelnen Arithmetikmodule 131 bis 133 wird der Zählwert innerhalb einer festgelegten Zeitperiode jeweils um eins inkrementiert, und das Zählendesignal wird ausgegeben, wenn der Zählwert einen vorbestimmten Wert er reicht hat. Da die festgelegte Zeitspanne, mit der der Zähl wert inkrementiert wird, von Modul zu Modul variiert, vari iert auch der Ausgabezeitpunkt des Zählendesignals von Modul zu Modul. Bei diesem Ausführungsbeispiel ist angenommen, daß das Zählendesignal als erstes vom Arithmetikmodul 131 herrührt, während das Zählendesignal vom Arithmetikmodul 132 als letztes erscheint. Die Synchronisiersteuerschaltungen der einzelnen Arithmetikmodule setzen den logischen Wert des Übertragungsstartsignals auf 1, wenn die Zählendesignale beliebiger zweier Arithmetikmodule auf den logischen Wert 1 wechseln. Daher werden bei diesem Beispiel die Übertragungs startsignale an alle AD-Module 121 bis 123 auf den logischen Wert 1 geschaltet, wenn das Zählendesignal des Arithmetikmo duls 132 den logischen Wert 1 einnimmt, und demgemäß wird dieses dazu aktiviert, das analoge Signal mit identischer zeitlicher Lage für alle AD-Module 121 bis 123 in ein digi tales Signal umzusetzen. Wenn das Zählendesignal, d. h. das Übertragungsstartsignal den logischen Wert 1 einnimmt, wenn der Zähler der einzelnen Arithmetikmodule rückgesetzt wird, wechselt auch das Zählendesignal auf den logischen Wert 0. Bei diesem Beispiel wird, da der Zähler des Arithmetikmoduls 132 rückgesetzt wird, bevor sein Zählendesignal den logi schen Wert 1 erreicht hat, sein Zählendesignal dauernd auf dem logischen Wert 0 gehalten.

Fig. 9 ist ein Blockdiagramm, das einen speziellen Aufbau der Ausgangssteuerschaltung 324 im in Fig. 4 dargestellten Arithmetikmodul 131 zeigt.

Gemäß Fig. 9 ist die Signalleitung 344 mit einem der Ein gangsanschlüsse des Komparators 804 verbunden, und der ande re Eingangsanschluß über die Signalleitung 812 mit dem Aus gangsanschluß des Registers 802 verbunden. Der Ausgangsan schluß des Komparators 804 ist über die Signalleitung 816 mit dem Triggersignal-Eingangsanschluß einer Latchschaltung 806 verbunden, und der Ausgangsanschluß der Latchschaltung 806 ist über eine Signalleitung 818 mit dem Eingangsan schluß des Puffers 808 verbunden. Der Eingangsanschluß des Registers 802 ist mit dem Bus 342 verbunden, und der Aus gangsanschluß des Puffers 808 ist mit der Signalleitung 181 verbunden.

Als nächstes wird die Funktion der Ausgangssteuerschaltung 324 beschrieben.

Das Register 802 empfängt die von der CPU 320 über den Bus 342 empfangenen Daten zur Steuerung des Wechselrichters, und es speichert diese ein, und es gibt sie über die Signallei tungen 812 und 814 an den Komparator 804 bzw. die Latch schaltung 806 aus. Die Daten zur Steuerung des Wechselrich ters enthalten Information für die auf eine Bezugszeit bezo gene relative Zeit innerhalb einer einzelnen Steuerungspe riode für den ansteigenden oder fallenden Teil des Steuerim pulses sowie Information, die beurteilt, ob der Steuerimpuls für den logischen Wert 0 oder 1 auszuwählen ist, wenn die relative Zeit für den spezifizierten Vorgang verstrichen ist.

Der Komparator vergleicht den von der Synchronisiersteuer schaltung 318 über die Signalleitung 344 empfangenen Zähl wert mit der vom Register über die Signalleitung 812 empfan genen Information zur relativen Zeit, wobei der Ausgangspe gel auf der Signalleitung 816 auf den logischen Wert 1 ge setzt wird, wenn beide übereinstimmen, wohingegen er auf 0 gesetzt wird, wenn dies nicht der Fall ist.

Die Latchschaltung 806 ändert den Ausgangspegel der Signal leitung 818 entsprechend dem Zeitpunkt, zu dem der Ausgangs pegel auf der Signalleitung 816 vom Komparator 804 auf den logischen Wert 1 wechselt. Der so geänderte Ausgangspegel ist identisch mit dem Signalpegel, wie er über die Signal leitung 814 vom Register 802 geliefert wird.

Der Puffer 808 liefert das Ausgangssignal der Latchschaltung 806 auf die Signalleitung 181.

So wird der Steuerimpuls zum Steuern des Schaltvorgangs im Wechselrichter 102 zum durch die CPU 320 spezifizierten Zeitpunkt auf den durch die CPU 320 angewiesenen Signalpegel gesetzt.

Fig. 10 ist ein Blockdiagramm, das einen speziellen Aufbau der Majoritätsentscheidungsschaltung 104 in der in Fig. 1 dargestellten Wechselrichtersteuerung zeigt.

Gemäß Fig. 10 sind die Signalleitungen 181, 182 und 183 mit den Eingangsanschlüssen der Puffer 902, 904 bzw. 906 verbun den. Der Ausgangsanschluß des Puffers 902 ist über die Si gnalleitung 922 mit einem der Eingangsanschlüsse der UND-Gatter 908 und 912 verbunden. Der Ausgangsanschluß des Puf fers 904 ist mit dem anderen der Eingangsanschlüsse des UND-Gatters 908 und einem der Eingangsanschlüsse des UND-Gatters 910 verbunden. Der Ausgangsanschluß des Puffers 906 ist der andere der Eingangsanschlüsse der UND-Gatter 910 bzw. 912. Die Ausgangsanschlüsse der UND-Gatter 908, 910 und 912 sind mit den Eingangsanschlüssen eines ODER-Gatters 914 mit drei Eingängen verbunden, dessen Ausgangsanschluß mit der Si gnalleitung 106 verbunden ist.

Als nächstes wird die Funktion dieser Majoritätsentschei dungsschaltung 104 beschrieben.

Die Puffer 902, 904 und 906 empfangen die Steuerimpulse über die Signalleitungen 181, 182 bzw. 183, und sie liefern die empfangenen Steuerimpulse auf die Signalleitungen 922, 924 bzw. 926.

Der Majoritätsentscheidungsvorgang erfolgt durch die Kombi nation aus den UND-Schaltungen 908, 910 sowie 912 und der ODER-Schaltung 914. Wenn zwei oder mehr Steuersignale auf den Signalleitungen 922, 924 und 926 den logischen Wert 1 einnehmen, wird entschieden, daß der Steuerimpuls auf der Signalleitung 106 ebenfalls den logischen Wert 1 einnimmt, und wenn zwei oder mehr Steuersignale den logischen Wert 0 einnehmen, wird entschieden, daß der Steuerimpuls auf der Signalleitung 106 ebenfalls den logischen Wert 0 einnimmt.

Fig. 11 zeigt einen Verarbeitungsablauf bei normaler Funk tion in den Arithmetikmodulen 131, 132 und 133 der in Fig. 1 dargestellten Wechselrichtersteuerung.

Fig. 11 (a) ist ein Verarbeitungsablauf für die Arithmetik module 131, 132 und 133. Diese Module wiederholen innerhalb einer festgelegten Zeitspanne immer dieselben Operationen. Sie führen in einzelnen Verarbeitungsperioden k, k+1, k+2 usw. eine Verarbeitung <0< aus. Die Startzeitpunkte für die periodisch in den einzelnen Arithmetikmodulen 131, 132 und 133 ausgeführten Arithmetikoperationen sind synchronisiert, und die anfangs von den AD-Modulen zu Beginn jeder Funkti onsperiode gelieferten Daten werden wechselweise zwischen ihnen ausgetauscht.

Fig. 11 (b) ist ein Flußdiagramm, das den Verarbeitungsab lauf in einem einzelnen Arithmetikmodul in einer einzelnen Verarbeitungsperiode zeigt. Als erstes tauscht ein Arithme tikmodul die von AD-Modulen zu Beginn der Funktionsperiode gelieferten Daten wechselseitig in einem Schritt S11 mit anderen Arithmetikmodulen aus, und als nächstes werden in einem Schritt S12 die gültigen Daten ausgewählt, und dann wird in einem Schritt S13 eine Berechnungsverarbeitung mit den ausgewählten Daten ausgeführt. Nach Abschluß der Bear beitungsverarbeitung wird das Arithmetikmodul in einen Leer laufzustand versetzt, um auf die nächsten zu übertragenden Daten zu warten.

Fig. 12 ist ein Flußdiagramm, das eine spezielle Datenver arbeitung im in Fig. 11 (b) dargestellten Berechnungsverar beitungsschritt (Schritt S13) zeigt. Dieser Berechnungsver arbeitungsschritt (Schritt S13) besteht aus vier Verarbei tungsschritten: einem Phasenerfassungsschritt (Schritt S21), einem Leistungserfassungsschritt (Schritt S22), einem Span nungssteuerschritt (Schritt S23) und einem PWM-Steuerschritt (Schritt S24). In der folgenden Beschreibung zu den einzel nen Verarbeitungsschritten repräsentieren Buchstabensymbole mit dem Zusatz k Variablen und ihre Werte, wie sie in der Zyklusperiode k zu berechnen sind, während Buchstabensymbole mit dem Zusatz "k-1" Variablen und Werte bezeichnen, wie sie bereits in der Zyklusperiode k-1 berechnet wurden.

Wie es in Fig. 13 dargestellt ist, zielt der Phasenerfas sungsschritt (Schritt 21) auf eine Verarbeitung ab, bei der das zeitlich variable Profil des Spannungswerts V in den Da ten vom AD-Modul durch eine einzelne Sinuskurve angenähert wird und die Phase g für die einzelne Zeitperiode berechnet wird.

Fig. 14 ist ein Beispiel für spezielle Abläufe zur Phasener fassungsverarbeitung zum Berechnen der in Fig. 13 darge stellten Phase q. Gemäß Fig. 14 dient der Ablauf in der Zei le Nr. 1 zum Inkrementieren der Zeit durch die Zyklusperio de. Die Abläufe in den Zeilen Nr. 2 bis 5 dienen zum Ein speichern der Eingangsdaten aus den vergangenen n Verarbei tungsperioden in die Variable V(I), wobei I eine wahlfreie natürliche Zahl ist. Die Abläufe in den Zeilen Nr. 7 bis 22 dienen zum Berechnen der Amplitude der angenäherten Sinus kurve. Im Ablauf gemäß der Zeile Nr. 9 wird der Summenwert d0 gemäß der Differenz zwischen der Sinuskurve und den Ein gangsdaten erhalten, wobei angenommen ist, daß die Amplitu de V0 die Amplitude in der vorangegangenen Zyklusperiode ist. Im Ablauf in der Zeile Nr. 11 wird der Summenwert dp für die Differenz zwischen der Sinuskurve und den Eingangs daten unter der Annahme erhalten, daß die Amplitude V0 die Summe aus der Amplitude in der vorigen Zyklusperiode und dem Inkrement DV ist. Beim Ablauf gemäß der Zeile Nr. 13 wird der Summenwert dm betreffend die Differenz zwischen der Si nuskurve und den Eingangsdaten unter der Annahme erhalten, daß die Amplitude V0 die Differenz zwischen der Amplitude in der vorigen Zyklusperiode und dem Inkrement DV ist. Die Abläufe in den Zeilen Nr. 15 bis 22 ermitteln die Minimal werte der Summenwerte d0, dp und dm, und die entsprechende Amplitude V0 wird als Endwert bestimmt.

Die Abläufe in den Zeilen 24 und 25 dienen zum Abschätzen des Zeitpunkts t0, zu dem die angenäherte Sinuskurve die vertikale Achse (Zeitachse) in Fig. 13 schneidet. Diese Ab läufe sind identisch mit denen in den Zeilen Nr. 9 bis 22 zum Erhalten der Amplitude V0.

Die Abläufe in den Zeilen 27 und 28 dienen zum Abschätzen der Periode T der angenäherten Sinuskurve. Diese Abläufe sind identisch mit denen in den Zeilen 9 bis 22 zum Erhalten der Amplitude V0.

Die Abläufe in den Zeilen 30 bis 34 dienen zum Subtrahieren von 2p von der Phase q, wenn die Phase g den Wert 2p über schreitet, und zum Setzen einer Flagvariablen tv, die an zeigt, daß die Phase q im Arithmetikmodul den Wert 2p über schritten hat.

Der Ablauf in Zeile Nr. 35 dient zum Erhalten der Phase q.

Wie oben beschrieben, hängt die Phasenerfassungsverarbeitung nur von den Eingangsdaten und den internen Daten ab, jedoch hängt sie nicht von den Verarbeitungsergebnissen bei der Leistungserfassung, der Spannungssteuerung und der PWM-Steuerung ab.

Fig. 15 ist ein Beispiel für die speziellen Abläufe im in Fig. 12 dargestellten Leistungserfassungsschritt (Schritt S22). In Fig. 15 repräsentiert P eine Leistungskomponente mit einer Phase identisch der der Spannung V, und Q reprä sentiert eine Phasenkomponente, die um 90° gegen die Span nung V verschoben ist.

Wie es aus Fig. 15 ersichtlich ist, hängt der Leistungser fassungsschritt (Schritt S22) von den Eingangsdaten, den Verarbeitungsergebnissen im Phasenerfassungsschritt (Schritt 21) und den internen Daten ab, jedoch hängt er nicht von den Verarbeitungsergebnissen im Spannungssteuerschritt (Schritt S23) und im PWM-Steuerschritt (Schritt S24) ab.

Fig. 16 ist ein Beispiel für spezielle Abläufe im in Fig. 12 dargestellten Spannungssteuerschritt (Schritt S23). In Fig. 16 ist OP eine Spannungskomponente des erwarteten Werts OV der Ausgangsspannung mit derselben Phase wie der der Span nung V, und OQ ist eine Spannungskomponente des erwarteten Werts OV der Ausgangsspannung mit einer Phase, die gegenüber der der Spannung V um 90° verschoben ist. Die Berechnung der Ausgangsspannungskomponenten OP und OQ wird nur dann gestar tet, wenn das Flagsignal tv, das anzeigt, wenn die Phase g den Wert 2p überschritten hat, auf 1 wechselt. Der als Pro dukt aus der Verstärkung gp und der Differenz zwischen der Leistung P und dem Erwartungswert PI erhaltene Korrekturwert wird zur Ausgangsspannungskomponente OP addiert. Der als Produkt aus der Verstärkung gq und der Differenz zwischen der Leistung Q und ihrem Erwartungswert QI erhaltene Korrek turwert wird zur Ausgangsspannungskomponente OQ addiert. Der erwartete Wert OV der Ausgangsspannung wird als Summe aus dem Produkt der Ausgangsspannungskomponente OP und dem Sinus der Phase q sowie dem Produkt aus der Ausgangsspannung OQ und dem Cosinus der Phase q berechnet.

Wie oben beschrieben, hängt der Spannungssteuerschritt (Schritt S23) nur von den Eingangsdaten, dem Phasenerfas sungsschritt (Schritt S21), dem Leistungserfassungsschritt (Schritt S22) und den internen Daten ab, jedoch hängt er nicht von den Verarbeitungsergebnissen des PWM-Steuer schritts ab.

Fig. 17 ist ein schematisches Diagramm, das die Verarbeitung im PWM-Steuerschritt (Schritt S24) zeigt. Im PWM-Steuer schritt (Schritt S24) erfolgt ein Vergleich zwischen einem Bezugs-Dreieckssignal und dem erwarteten Wert OV der Aus gangsspannung, und die PWM-Steuerung ist so beschaffen, daß der Steuerimpuls einschaltet, wenn der erwartete Wert OV das Dreieckssignal überschreitet, und er ausgeschaltet wird, wenn das Dreieckssignal den erwarteten Wert OV überschrei tet.

Fig. 18 ist ein Beispiel für spezielle Abläufe im PWM-Steu erschritt (Schritt S24).

Gemäß Fig. 18 dienen die Abläufe in den Zeilen 1 und 2 zum Inkrementieren der Variablen f, die die Phase des Dreiecks signals anzeigt. Diese Variable f wächst in jeder Bearbei tungsphase um den Wert Eins, und sie variiert zwischen 0 und 2m-1, wobei m ein normierter Wert ist, unter der Annahme, daß die Zeit, während die Spannung des Dreieckssignals von -VM auf VM wechselt, den Wert 1 hat und die Bearbeitungs periode den Wert 1 hat. Dies bedeutet, daß die Spannung des Dreieckssignals zwischen 0 und m von -VM auf VM ansteigt und zwischen m und 2m von VM auf -VM fällt.

Die Abläufe in den Zeilen Nr. 3 bis 12 dienen zum Erhalten der aktuellen Spannung des Dreieckssignals und der Richtung S der Änderung des Steuerimpulses. Wenn der Steuerimpuls von EIN auf AUS wechselt, wenn die Variable f kleiner als die Phase m ist, wird die Richtung S der Änderung auf 0 gesetzt. Wenn dagegen der Steuerimpuls von AUS auf EIN wechselt, wenn die Variable f die Phase m überschreitet, wird die Richtung S der Änderung auf 1 gesetzt.

Die Abläufe in den Zeilen Nr. 13 bis 18 dienen zum Erhalten des Schnittpunkts zwischen dem Dreieckssignal und dem er warteten Wert OV der Ausgangsspannung. Wenn das Dreieckssi gnal und der erwartete Wert OV der Ausgangsspannung einander innerhalb der nächsten einzelnen Bearbeitungsperiode ausge hend vom aktuellen Zeitpunkt schneiden, wird der Schnitt zeitpunkt auf C gesetzt. Der Wert C wird durch Umsetzen der Relativzeit in den Zählwert des Zählers 604 gebildet, der sich in einer einzelnen Bearbeitungsperiode von 0 auf CM än dert. Wenn das Dreieckssignal und der erwartete Wert OV der Ausgangsspannung einander in einer einzelnen Bearbeitungs periode nicht schneiden, wird der Wert C größer als der Ma ximalwert CM eingestellt, um einen Wechsel des Steuerimpul ses zu verhindern.

Wie oben beschrieben, hängt der PWM-Steuerschnitt (Schritt S24) von den Eingangsdaten, den Verarbeitungsergebnissen im Phasenerfassungsschritt (Schritt S21), im Leistungserfas sungsschritt (Schritt S22) und im Spannungssteuerschritt (Schritt S23) sowie den internen Daten ab.

Wie oben beschrieben, können die einzelnen Verarbeitungs schritte in der Wechselrichtersteuerung hinsichtlich der Da tenabhängigkeitsbeziehung von stromaufwärts nach stromab wärts zerlegt werden.

Fig. 19 ist eine schematische Darstellung, die die in Fig. 12 dargestellte spezielle Berechnungsverarbeitung und ihre entsprechenden Fehlereffekte veranschaulicht.

Fig. 19 (a) zeigt den Fehlereffekt für den Fall, daß der Fehler in der Periode k-1 auftritt und die internen Daten V(n-1) im Phasenerfassungsschritt (Schritt S21) beeinträch tigt sind.

In der Verarbeitung für die Periode k wird das vom Wert V(n-1) abhängige Ergebnis von V(n) ungültig, jedoch bleibt der Wert V(n-1) gültig. Außerdem wird in der Verarbeitung für die Periode k+1 das Berechnungsergebnis V(n) gültig.

Wie oben angegeben, können selbst dann, wenn die internen Daten V(1) bis V(n) in ungünstiger Weise ungültig werden, dieselben als gültige Werte wiedergewonnen werden, insoweit es garantiert ist, daß die Eingangsdaten gültig sind. Daten wie die internen Daten V(1) bis V(n), die einmal ungültig wurden, die jedoch während einer folgenden Verarbeitung als gültige Werte wiedergewonnen werden können, werden als nicht-rekursive Daten bezeichnet.

Fig. 19 (b) zeigt einen Fehlereffekt für den Fall, daß der Fehler in der Periode k-1 auftritt, und die internen Daten OP für die Spannungssteuerung beeinträchtigt sind.

Da in der Verarbeitung für die Periode k der Wert der inter nen Daten OP von sich selbst abhängt, bleibt dieser Wert un gültig. Dies gilt in ähnlicher Weise für die Verarbeitung nach der Periode k+1.

Demgemäß können die internen Daten OP, da sie von sich selbst abhängen, nicht mehr als gültige Daten wiedergewonnen werden, wenn sie einmal ungültig wurden. Derartige Daten, die einmal ungültig wurden und nicht wiedergewonnen werden können, werden als rekursive Daten bezeichnet. Wenn irgend ein Fehler auftritt, sollten nur fehlerhafte Daten vom nor malen System in das fehlerhafte System übertragen werden. Es ist ersichtlich, daß eine Verarbeitung zum Übertragen aus schließlich rekursiver Daten wirkungsvoll dadurch ausgeführt werden kann, daß der Speicherbereich zum Speichern der re kursiven Daten und der Speicherbereich zum Speichern der nicht-rekursiven Daten gesondert definiert sind.

Fig. 19(c) zeigt den Fehlereffekt für den Fall, daß der Fehler in der Periode k-1 auftritt und die Ausgangsdaten P zur Leistungserfassung beeinträchtigt sind.

Die Berechnungsergebnisse für alle Daten P, OP und V hängen davon ab, ob die Daten P in der Verarbeitung während der Periode k ungültig sind. Dies gilt in ähnlicher Weise für die Verarbeitung nach der Periode k+1.

Demgemäß wird, wenn einmal das Verarbeitungsergebnis der Leistungserfassung ungültig wurde, auch das Verarbeitungser gebnis für die Spannungssteuerung ungültig. Daher ist es er forderlich, die internen Daten bei der stromaufwärtigen Ver arbeitung vorab zu übertragen, wenn irgendein Fehler auf tritt, und die Daten im gültigen System werden an das ungül tige System übertragen.

Fig. 20 ist eine Ansicht, die ein erstes Ausführungsbeispiel eines Verarbeitungsverfahrens zeigt, wie es ausgeführt wird, wenn ein Fehler im Arithmetikmodul 131 der in Fig. 1 darge stellten Wechselrichtersteuerung erkannt wird.

In der Zyklusperiode k+2 erkennt das Arithmetikmodul 131 einen Fehler, es ermöglicht es der CPU 320, ein Rücksetzsi gnal zu erzeugen, und es startet eine Initialisierungsverar beitung für die Steuerschaltung und jedes Element, zusätz lich zur Steuerung von Konstanten in Registern einer Steuer schaltung eines RAM 316 und eines Speichers 412. Bei der Initialisierungsverarbeitung erfolgt als erstes eine Prüfung hinsichtlich Hardwarestörungen durch Selbstdiagnoseprogramm sowie eine Prüfung, ob eine ähnliche Störung innerhalb einer vergangenen, vorbestimmten Zeitperiode auftrat. Wenn eine Hardwarestörung erkannt wird oder wenn innerhalb der vergan genen, vorbestimmten Zeitperiode eine ähnliche Störung er kannt wurde, wird bestimmt, daß es unmöglich ist, den Fehler zu beheben, und die Initialisierungsverarbeitung wird angehalten. Andernfalls wird die Initialisierungsverarbei tung für die Hardware, wie die obengenannten Register, ge startet.

In einer Zyklusperiode k+3 kann, da sich das Arithmetikmodul 131 in der Initialisierungsverarbeitung befindet, dasselbe keinen Austausch von AD-Daten zwischen dem Arithmetikmodul 131 und den anderen Arithmetikmodulen ausführen. Daher wäh len die Arithmetikmodule 132 und 133 normale Daten aus zwei Daten, mit Ausnahme der Daten vom Arithmetikmodul 131, aus und verarbeiten diese.

In den Zyklusperioden k+4 und k+5 wird, da die Initialisie rungsverarbeitung abgeschlossen ist, eine normale Verarbei tung (die Verarbeitung <0<) ausgeführt. Durch die Verarbei tung während der zwei Perioden nehmen nicht-rekursive Daten unter den internen Daten gültige Werte an. Jedoch bleiben rekursive Daten ungültig, und auch die Ausgangsdaten bleiben ungültig.

In der Zyklusperiode k+6 fordert das Arithmetikmodul 131 das Arithmetikmodul 132 dazu auf, die Übertragung der rekursiven Daten (Verarbeitung <i< gleichzeitig mit normaler Verarbei tung zu übertragen.

In der Zyklusperiode k+7 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in Fig. 12 dargestellten Phasenerfassungsschritt (Schritt S21) vom Arithmetikmodul 132 gleichzeitig mit normaler Verarbeitung an das Arithme tikmodul 131 (Verarbeitung <t1<, Verarbeitung <r1<).

In der Zyklusperiode k+8 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in Fig. 12 dargestellten Leistungserfassungsschritt (Schritt S22) gleichzeitig mit normaler Verarbeitung vom Arithmetikmodul 132 und das Arith metikmodul 131 (Verarbeitung <t2<, Verarbeitung <r2<). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (Schritt S21) ausführt, wie vom Arithmetikmodul 132 in der Zyklusperiode k+7 empfangen werden alle Ergebnisse des Pha senerfassungsschritts (Schritt S21) gültige Werte.

In der Zyklusperiode k+9 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in Fig. 12 dargestellten Spannungssteuerschritt (Schritt S23) gleichzeitig mit norma ler Verarbeitung vom Arithmetikmodul 132 an das Arithmetik modul 131 (Verarbeitung <t3<, Verarbeitung <r3<). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (- Schritt S21) und den Leistungserfassungsschritt (Schritt S22) ausführt, wie vom Arithmetikmodul 132 in den Zykluspe rioden k+7 bzw. k+8 empfangen, werden alle Ergebnisse des Phasenerfassungsschritts (Schritt S21) und des Leistungser fassungsschritts (Schritt S22) gültige Werte.

In der Zyklusperiode k+10 überträgt das Arithmetikmodul 131 die rekursiven Daten betreffend den in Fig. 12 dargestellten PWM-Steuerschritt (Schritt S24) vom Arithmetikmodul 132 gleichzeitig mit normaler Verarbeitung an das Arithmetikmo dul 131 (Verarbeitung <t4<, Verarbeitung <r4<). Da das Arithmetikmodul 131 seine Verarbeitung unter Verwendung der rekursiven Daten betreffend den Phasenerfassungsschritt (- Schritt S21), den Leistungserfassungsschritt (Schritt S22), und den Spannungssteuerschritt (Schritt S23) ausführt, wie vom Arithmetikmodul 132 in den Zyklusperioden k+7, k+8 und k+9 empfangen, werden alle Ergebnisse des Phasenerfassungs schritts (Schritt S21), des Leistungserfassungsschritts (Schritt S22) und des Spannungssteuerschritts (Schritt S23) gültige Werte.

In der Zyklusperiode k+11 sowie nach dieser führt das Arith metikmodul 131 eine normale Verarbeitung (die Verarbeitung <0<) aus. Da das Arithmetikmodul 131 seine Verarbeitung un ter Verwendung der rekursiven Daten betreffend den Phasener fassungsschritt (Schritt S21), den Leistungserfassungs schritt (Schritt S22), den Spannungssteuerschritt (Schritt S23) und den PWM-Steuerschritt (Schritt S24) ausführt, wie vom Arithmetikmodul 132 in den Zyklusperioden k+7, k+8, k+9 bzw. k+10 empfangen, werden alle Ergebnisse des Phasenerfas sungsschritts, des Leistungserfassungsschritts, des Span nungssteuerschritts und des PWM-Steuerschritts gültige Wer te.

Während das Arithmetikmodul 131 während der Zyklusperioden k+2 bis k+10 ungültige Daten ausgibt, ist es möglich, den Wechselrichter 102 normal zu betreiben, da von der 2-aus-3- Majoritätseinrichtung 104 die Ausgangsdaten der Arithmetik module 132 und 133 ausgewählt werden.

Auf diese Weise können die nicht-rekursiven Daten V(i) auf gültige Werte zurückkehren, während die Verarbeitung in der Zyklusperiode k+2 ausgeführt wird. Jedoch kehren sie nicht immer in einer Zyklusperiode zurück, und es sind maximal n Zyklusperioden erforderlich, um sie auf gültige Werte zu rückzuführen. Demgemäß muß, wie es in Fig. 20 dargestellt ist, das Arithmetikmodul 131 die normale Verarbeitung <0< mehrfach ausführen (im Fall des in Fig. 20 dargestellten Beispiels zwei Mal), bevor die Übertragung der rekursiven Daten gestartet wird.

Die Fig. 21 (a), 21 (b) und 21 (c) sind Ansichten, die Ein zelheiten jeder in Fig. 20 dargestellten Verarbeitung zei gen.

Fig. 21 (a) zeigt den Inhalt der Verarbeitung im Arithmetik modul 131 in der Zyklusperiode k+6 in Fig. 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in Fig. 11 (b) dargestellten normalen Zustand ist (der Datenaus tauschschritt S11, der Datenauswählschritt S12, der Arithme tikverarbeitungsschritt S13 und der Leerlaufschritt S14 stimmen überein), besteht ein Unterschied gegenüber dem nor malen Zustand dahingehend, daß ein Schritt S211 vorhanden ist, in dem eine Übertragungsanforderung für rekursive Daten nach Abschluß des Arithmetikverarbeitungsschritts S13 aus gegeben wird.

Fig. 21(b) zeigt den Inhalt der Verarbeitung im Arithmetik modul 131 in der Zyklusperiode k+6 in Fig. 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in Fig. 11(b) dargestellten normalen Zustand ist, besteht ein Un terschied gegenüber diesem normalen Zustand dahingehend, daß ein Schritt S212 vorhanden ist, in dem die rekursiven Daten nach Abschluß des Arithmetikverarbeitungsschritt S13 übertragen werden.

Fig. 21(c) zeigt den Inhalt der Verarbeitung im Arithmetik modul 131 in der Zyklusperiode k+6 in Fig. 20. Während der Inhalt der Verarbeitung beinahe derselbe wie der im in Fig. 11(b) dargestellten normalen Zustand ist, besteht ein Unter schied gegenüber diesem normalen Zustand dahingehend, daß ein Schritt S213 vorhanden ist, in dem die rekursiven Daten nach Abschluß des Arithmetikverarbeitungsschritt S13 emp fangen werden.

Fig. 22 ist eine Ansicht, die ein zweites Ausführungsbei spiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 131 der in Fig. 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird. Das Merkmal dieses Ausführungsbeispiels liegt darin, daß der Austausch der rekursiven Daten in jedem der in Fig. 12 dargestellten Verarbeitungsschritte sequentiell zwischen drei Arithmetikmodulen nicht nur beim Auftreten eines Feh lers ausgeführt wird, sondern auch dann, wenn normale Verar beitung ausgeführt wird.

In einer Zyklusperiode k führen alle Arithmetikmodule eine normale Verarbeitung aus (die Verarbeitung <c2<). Ferner tauscht ein Arithmetikmodul die rekursiven Daten im Leis tungserfassungsschritt S22 während einer freien Zeitperiode nach Abschluß der Verarbeitung aus und prüft auf Überein stimmung. Sollte Nichtübereinstimmung erkannt werden, wird der Wert mit der höchsten Wahrscheinlichkeit für Gültigkeit ausgewählt, und die Verarbeitung wird gemäß dem später be schriebenen Ablauf fortgesetzt.

Während die Verarbeitung in der Zyklusperiode k+1 auf die selbe Weise wie in der Zyklusperiode k ausgeführt wird, be steht ein Unterschied gegenüber der in der Zyklusperiode k dahingehend, daß es sich bei den rekursiven Daten um dieje nigen im Spannungssteuerschritt S23 handelt.

In der Zyklusperiode k+2 erkennt das Arithmetikmodul 131 einen Fehler, es ermöglicht es der CPU 320, ein Rücksetzsi gnal zu erzeugen, und es startet die Initialisierungsverar beitung der Steuerschaltung und jedes Elements, zusätzlich zur Einstellung von Konstanten von Registern in einer Steu erschaltung 414, einem RAM 316 und einem Speicher 412. Das Arithmetikmodul 131 kann den Datenaustausch zwischen sich und den anderen Arithmetikmodulen nicht ausführen. Daher prüfen die Arithmetikmodule 132 und 133 die Übereinstimmung hinsichtlich zweier rekursiver Daten mit Ausnahme derjenigen vom Arithmetikmodul 131.

Da sich das Arithmetikmodul 131 in der Zyklusperiode k+3 in der Initialisierungsverarbeitung befindet, kann es keinen Datenaustausch zwischen sich und den anderen Arithmetikmodu len ausführen. Daher wählen die Arithmetikmodule 132 und 133 normale Daten aus den zwei Daten mit Ausnahme der Daten vom Arithmetikmodul 131 aus und verarbeiten diese. Auf dieselbe Weise wird Übereinstimmung der rekursiven Daten geprüft.

In der Zyklusperiode k+4 wird dieselbe Verarbeitung (<c2<) wie in der Zyklusperiode k ausgeführt, und demgemäß wird die Übereinstimmung der rekursiven Daten im Leistungserfassungs schritt S22 geprüft. Dadurch werden die von den Arithmetik modulen 132 und 133 übertragenen rekursiven Daten auch im Arithmetikmodul 131 ausgewählt, und die rekursiven Daten im Leistungserfassungsschritt S22 erhalten einen gültigen Wert.

Auch die Verarbeitung in der Zyklusperiode k+5 stimmt mit derjenigen in der Zyklusperiode k+4 überein. Daher erhalten die rekursiven Daten im Spannungssteuerschritt S23 einen gültigen Wert. Während die rekursiven Daten im Leistungser fassungsschritt S22 in der Zyklusperiode k+4 zu gültigen Daten werden, werden die rekursiven Daten im Leistungserfas sungsschritt S22, die vom Wert der rekursiven Daten im Pha senerfassungsschritt S21 abhängen, nach Abschluß der Verar beitung in der Zyklusperiode k+5 zu ungültigen Daten, da die rekursiven Daten im Phasenerfassungsschritt S21 des Arithme tikmoduls 131 keinen gültigen Wert haben.

Auch die Verarbeitung in der Zyklusperiode k+6 ist dieselbe wie die in der Zyklusperiode k+5. Daher werden die rekursi ven Daten im Spannungssteuerschritt S23, während die rekur siven Daten im PWM-Steuerschritt S24 einen gültigen Wert erhalten, nach Abschluß der Verarbeitung ungültige Daten.

Auch die Verarbeitung in der Zyklusperiode k+7 ist dieselbe wie die in der Zyklusperiode k+5. Daher werden, während die rekursiven Daten im Phasenerfassungsschritt S21 einen gülti gen Wert einnehmen, die rekursiven Daten im PWM-Steuer schritt S24 nach Abschluß der Verarbeitung ungültige Daten.

Auch die Verarbeitung in der Zyklusperiode k+8 ist dieselbe wie die in der Zyklusperiode k+5. Ferner bleiben die rekur siven Daten im Phasenerfassungsschritt S21 selbst dann gül tig, wenn die Verarbeitung abgeschlossen ist, da sie nur von den Eingangsdaten und den internen Daten im Phasenerfas sungsschritt S21 abhängen.

Auch die Verarbeitung in der Zyklusperiode k+9 ist dieselbe wie die in der Zyklusperiode k+8. Daher werden die rekursi ven Daten im Spannungssteuerschritt S23 gültige Daten, und die rekursiven Daten im Phasenerfassungsschritt S21 und im Leistungserfassungsschritt S22 bleiben gültige Daten.

Auch die Verarbeitung in der Zyklusperiode k+10 ist dieselbe wie die in der Zyklusperiode k+8. Daher werden die rekursi ven Daten im PWM-Steuerschritt S24 gültige Daten und die rekursiven Daten im Phasenerfassungsschritt S21, im Leis tungserfassungsschritt S22 und im Spannungssteuerschritt S23 bleiben ebenfalls gültige Daten.

In der Zyklusperiode k+11 und danach wird eine normale Ver arbeitung ausgeführt. Die Ergebnisse des Phasenerfassungs schritts S21, des Leistungserfassungsschritts S22, des Span nungssteuerschritts S23 und des PWM-Steuerschritts sind gül tige Werte.

Durch Einstellen der Verarbeitung, wie sie ausgeführt wird, wenn das Arithmetikmodul einen Fehler aufweist, auf die jeni ge Verarbeitung, wie sie dann ausgeführt wird, wenn es nor mal arbeitet, ist es möglich, das Softwareschema zu verein fachen. Daher besteht die Wirkung, daß Softwarefehler ver ringert sind. Ferner ist es möglich, da auch im normalen Zu stand das Übereinstimmen der rekursiven Daten überprüft wird, eine normale Verarbeitung dadurch auszuführen, daß die Daten mit der höchsten Gültigkeits-Wahrscheinlichkeit ausgewählt werden, und zwar selbst dann, wenn ein Fehler auftritt, der durch kein normales Verfahren aufgefunden wer den kann, wobei eine Nichtübereinstimmung rekursiver Daten auftritt.

Fig. 23 ist eine Ansicht, die Einzelheiten jeder in Fig. 22 dargestellten Verarbeitungen (<c1< bis <c4<) zeigt. Der In halt der Verarbeitung ist im wesentlichen derselbe wie der der in Fig. 11(b) dargestellten Verarbeitung <0<, mit der Ausnahme, daß ein Austauschschritt für rekursive Daten (Schritt S231) und ein Auswählschritt für rekursive Daten (S232) nach der arithmetischen Verarbeitung (Schritt S13) vorhanden sind.

Fig. 24 ist ein Flußdiagramm, das den Ablauf der Verarbei tung im in Fig. 23 dargestellten Auswählschritt S232 für re kursive Daten zeigt. Der Ablauf im Auswählschritt für rekur sive Daten wird nun unter Bezugnahme auf dieses Flußdia gramm erläutert.

Als erstes wird eine Variable e, die einen Fehlercode an zeigt, auf 0 initialisiert (Schritt S241).

Als nächstes werden der rekursive Datenwert D1 vom Arithme tikmodul 131 sowie der rekursive Datenwert D2 vom Arithme tikmodul 132 miteinander verglichen (Schritt S242). Wenn beide nicht übereinstimmen, wird der Wert 1 zur Variablen e addiert (Schritt 243).

Als nächstes werden der rekursive Datenwert D1 des Arithme tikmoduls 131 sowie der rekursive Datenwert D3 des Arithme tikmoduls 133 miteinander verglichen (Schritt S244). Wenn die beiden nicht übereinstimmen, wird der Wert 2 zur Variab len e addiert (Schritt S245).

Als nächstes werden der rekursive Datenwert D2 des Arithme tikmoduls 132 sowie der rekursive Datenwert D3 des Arithme tikmoduls 133 miteinander verglichen (Schritt S246). Wenn die beiden nicht übereinstimmen, wird der Wert 4 zur Variab len e addiert (Schritt S247).

Als nächstes wird der Wert der Variablen e geprüft (Schritt S248).

Wenn die Variable e den Wert 0 hat, sind alle rekursiven Da ten D1, D2 und D3 normal, wodurch jeder beliebige rekursive Datenwert ausgewählt werden kann. Es sei angenommen, daß der rekursive Datenwert D1 des Arithmetikmoduls 131 ausge wählt wird (Schritt S249).

Wenn die Variable e den Wert 3 hat, ist der rekursive Daten wert D1 vom Arithmetikmodul 131 anomal, während die rekursi ven Daten D2 und D3 von den Arithmetikmodulen 132 und 133 normal sind. In diesem Fall kann einer der rekursiven Daten werte D2 und D3 vom Arithmetikmodul 132 bzw. 133 ausgewählt werden. Es sei angenommen, daß der rekursive Datenwert D2 des Arithmetikmoduls 132 ausgewählt wird (Schritt S250).

Wenn die Variable e den Wert 5 hat, ist der rekursive Daten wert D2 vom Arithmetikmodul 132 anomal, während die rekursi ven Daten D1 und D3 von den Arithmetikmodulen 131 bzw. 133 normal sind. In diesem Fall kann entweder der rekursive Da tenwerte D1 oder der rekursive Datenwert D3 vom Arithmetik modul 131 bzw. 133 ausgewählt werden. Es sei angenommen, daß der rekursive Datenwert D1 vom Arithmetikmodul 131 aus gewählt wird (Schritt S251).

Wenn die Variable e den Wert 6 hat, ist der rekursive Daten wert D3 vom Arithmetikmodul 133 anomal, während die rekursi ven Daten D1 und D2 von den Arithmetikmodulen 131 und 132 normal sind. In diesem Fall kann entweder der rekursive Da tenwert D1 oder der rekursive Datenwert D2 vom Arithmetikmo dul 131 bzw. 132 ausgewählt werden. Es sei angenommen, daß der rekursive Datenwert D1 des Arithmetikmoduls 131 ausge wählt wird (Schritt S252).

Wenn die Variable e den Wert 7 hat, sind die rekursiven Da ten von mehr als zwei Arithmetikmodulen anomal. Da es in diesem Fall unmöglich ist, zu ermitteln, welches Arithmetik modul normal arbeitet, wird der Mittelwert der rekursiven Daten D1, D2 und D3 der drei Arithmetikmodule 131, 132 und 133 ausgewählt (Schritt S253).

Im Prinzip tritt der Fall nicht auf, daß die Variable e einen der Werte 1, 2 oder 4 zeigt.

Fig. 25 ist ein Blockdiagramm, das ein zweites Ausführungs beispiel für den konkreten Aufbau des in Fig. 1 dargestell ten Arithmetikmoduls 131 veranschaulicht. Das Merkmal dieses Ausführungsbeispiels liegt darin, daß mehrere Arithmetik platinen vorhanden sind.

Das Arithmetikmodul 131' umfaßt eine Übertragungsplatine 1802 zum Übertragen eines Signals sowie zwei Arithmetikpla tinen 1804, 1806 zum jeweiligen Ausführen einer arithmeti schen Operation.

Mit Eingangsanschlüssen der Übertragungsplatine 1802 sind Signalleitungen 163, 151, 165, 173, 175 sowie ein Bus 1812 verbunden. Eingangs-/Ausgangsanschlüsse der Arithmetikplati nen 1804 und 1806 sind jeweils mit dem Bus 1812 verbunden.

Nachfolgend wird die Funktion des Arithmetikmoduls 131' er läutert.

Die Übertragungsplatine 1802 überträgt über die Signallei tungen 171, 176 ein Synchronisiersignal an die Arithmetikmo dule 132', 133' (jedes hat denselben Aufbau wie das Arithme tikmodul 131'), und sie empfängt über die Signalleitungen 175, 173 ein Synchronisiersignal von den Arithmetikmodulen 132' bzw. 133'. Das Arithmetikmodul 131' erzeugt auf Grund lage des über die Signalleitungen 175, 173 empfangenen Syn chronisiersignals sowie des über 171, 176 übertragenen Syn chronisiersignals ein Startsignal für das AD-Modul 121, und es gibt das Startsignal auf die Signalleitung 191 aus. Fer ner empfängt das Arithmetikmodul 131' über die Signalleitung 151 die Daten vom AD-Modul 121, und es überträgt diese über die Signalleitungen 161, 166 an die Arithmetikmodule 132' bzw. 133'. Zusätzlich empfängt es über die Signalleitungen 165, 163 die Daten von den AD-Modulen 122, 123 über die Arithmetikmodule 132' bzw. 133'. Wenn alle Daten von den drei AD-Modulen 121 bis 123 empfangen sind, wird entspre chend dem in Fig. 2 dargestellten Algorithmus auf das Auf treten eines Fehlers in den drei AD-Modulen geprüft. Es wer den die Daten vom AD-Modul ausgewählt, in dem kein Fehler auftrat, und die ausgewählten Daten werden über den Bus 1812 an die Arithmetikplatinen 1804 und 1806 übertragen. Ferner überträgt die Übertragungsplatine Steuerdaten von der Arith metikplatine 1804, sie erzeugt einen Steuerimpuls für den Wechselrichter 102, und sie gibt diesen Steuerimpuls auf die Signalleitung 181 aus.

Die Arithmetikplatinen 1804 und 1806 empfangen über den Bus 1812 Daten von der Übertragungsplatine 1802, und sie führen eine arithmetische Operation aus, und sie empfangen und sen den Zwischenergebnisse betreffend die Operation über den Bus 1812.

Fig. 26 ist ein Blockdiagramm, das den konkreten Aufbau der in Fig. 25 dargestellten Übertragungsplatine 1802 zeigt. Dieser Aufbau ist beinahe derselbe wie die des in Fig. 4 dargestellten Arithmetikmoduls 131. Jedoch besteht ein Un terschied im Aufbau dahingehend, daß eine Busschnittstelle 1904 zum Vermitteln und Glätten von Empfangs- und Sendevor gängen für Signale zwischen den Bussen 342 und 1812 vorhan den ist.

Wenn die Busschnittstelle 1904 von der CPU 320 über den Bus 342 ein Datenschreibsignal empfängt, gibt sie die empfangene Schreibanforderung an den Bus 1812 aus. Wenn die Busschnitt stelle vom Bus 1812 ein "Bereit" anzeigendes Signal emp fängt, gibt sie die Schreibdaten auf den Bus 1812 aus. Wenn die Busschnittstelle 1904 von der CPU 320 ein Datenauslese- Anforderungssignal empfängt gibt sie die empfangene Lese anforderung auf den Bus 1812 aus. Wenn das "Bereit" anzei gende Signal vom Bus 1812 empfangen wird, erfaßt sie Daten auf dem Bus 1812 und gibt die erfaßten Daten an den Bus 342 aus.

Fig. 27 ist ein Blockdiagramm, das den konkreten Aufbau der in Fig. 25 dargestellten Arithmetikplatine 1804 zeigt. Die ser Aufbau ist eine Teilgröße des Aufbaus der in Fig. 26 dargestellten Übertragungsplatine 1802. Ein Unterschied ge genüber der Übertragungsplatine 1802 besteht darin, daß keine seriellen Eingangsschaltungen 302, 306, 310, seriellen Ausgangsschaltungen 304, 308, keine Übertragungssteuerschal tung 312, keine Synchronisiersteuerschaltung 318 und keine Ausgangssteuerschaltung 324 vorhanden sind. Die anderen Kom ponenten sind dieselben wie die der Übertragungsplatine 1802.

Auch der Aufbau der in Fig. 25 dargestellten Arithmetikpla tine 1806 ist derselbe wie der der Arithmetikplatine 1804.

Fig. 28 ist eine Ansicht, die den Fluß von Daten bei der Verarbeitung der in Fig. 25 dargestellten Arithmetikplatinen 1804 und 1806 zeigt. Die gesamte Verarbeitung der Arithme tikplatinen 1804 und 1806 ist in fünf Verarbeitungen, näm lich Verarbeitung 1 bis Verarbeitung 5, unterteilt. Die Arithmetikplatine 1804 führt die Verarbeitungen 1, 3 und 5 aus, während die Arithmetikplatine 1806 die Verarbeitungen 2 und 4 ausführt. Diese Verarbeitungen 1 bis 5 entsprechen einer jeweiligen Verarbeitung der Phasenerfassung, der Leis tungserfassung, der Spannungssteuerung, der PWM-Steuerung usw., wie in Fig. 12 dargestellt.

Die Verarbeitung 1 hängt nur von den Eingangsdaten und den internen Daten ab, während sie nicht von den Ergebnissen der Verarbeitungen 2 bis 5 abhängt.

Die Verarbeitung 2 hängt von den Eingangsdaten und den in ternen Daten ab, während sie nicht von den Ergebnissen der Verarbeitungen 1, 3, 4 und 5 abhängt.

Die Verarbeitung 3 hängt nur von den Eingangsdaten, den Er gebnissen der Verarbeitungen 1, 3 sowie den internen Daten ab, aber sie hängt nicht von den Ergebnissen der Verarbei tungen 4 und 5 ab.

Die Verarbeitung 4 hängt nur von den Eingangsdaten, den Er gebnissen der Verarbeitungen 1, 3 sowie den internen Daten ab, aber sie hängt nicht von den Ergebnissen der Verarbei tungen 3 und 5 ab.

Die Verarbeitung 5 hängt von den Eingangsdaten, den Ergeb nissen der Verarbeitung 1, 2, 3, 4 sowie den internen Daten ab.

Fig. 29 ist eine Ansicht, die die Anordnung von Daten zeigt, wie sie im PAM 316 der in Fig. 25 dargestellten Arithmetik platinen 1804 und 1806 gespeichert sind.

Die Daten im RAM 316 sind in Eingangsdaten, nicht-rekursive Daten sowie rekursive Daten klassifiziert, und sie sind in vier gesonderten Bereichen angeordnet, nämlich einem Ein gangsdatenbereich Rl, einem Bereich R2 für nicht-rekursive Daten, Bereichen R31 bis R35 für rekursive Daten sowie einem freien Bereich R4. So ist es erkennbar, daß durch Anordnen der rekursiven Daten in einem festen Bereich die Übertragung rekursiver Daten zwischen den Arithmetikplatinen 1804 und 1806 sowie der Übertragungsplatine 1802 wirkungsvoll ausge führt werden kann.

Fig. 30 ist eine Ansicht, die ein Beispiel eines Verarbei tungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 131' der in Fig. 1 dargestellten Wechselrichtersteuerung ein Fehler erkannt wird, wobei für das Arithmetikmodul 131' der in Fig. 25 dargestellte Aufbau verwendet ist. Das in Fig. 30 dargestellte Verarbeitungs schema ist dem in Fig. 22 dargestellten sehr ähnlich, wobei nur die Ausnahme besteht, daß die Übereinstimmungsprüfung hinsichtlich rekursiver Daten von vier Einheiten der Verar beitungsperiode auf fünf Einheiten derselben erhöht ist.

Fig. 31 ist eine Ansicht, die die in Fig. 30 dargestellte Bearbeitung im einzelnen zeigt.

Wenn die Arithmetikplatinen 1804 und 1806 ihre Verarbei tungsvorgänge starten, nachdem sie die Eingangsdaten von der Übertragungsplatine 1802 erhalten haben, gelangt der Start zeitpunkt der Verarbeitungsperiode in den Arithmetikplatinen hinter den Startzeitpunkt der Verarbeitungsperiode in der Übertragungsplatine 1802.

Nach Abschluß der Verarbeitung 1 überträgt die Arithmetik platine 1804 das Verarbeitungsergebnis an die Arithmetikpla tine 1806. Nach Abschluß der Verarbeitungen 2 und 4 über trägt die Arithmetikplatine 1806 das Verarbeitungsergebnis an die Arithmetikplatine 1804.

Die Übertragungsplatine 1802 führt einen Austausch und eine Filterung der rekursiven Daten durch. Da diese Verarbeitung gestartet wird, nachdem die Verarbeitung zum Erzeugen der rekursiven Zielwerte beendet ist, hängt der Startzeitpunkt für diese Verarbeitung innerhalb einer einzelnen Verarbei tungsperiod 17356 00070 552 001000280000000200012000285911724500040 0002019811864 00004 17237e vom Typ der rekursiven Zieldaten ab.

Eine Reihe von Verarbeitungen wird zerlegt und den drei ein zelnen Platinen zugeteilt, wie es in Fig. 31 dargestellt ist, und es ist ersichtlich, daß die Gesamtverarbeitung selbst dann innerhalb einer festen Verarbeitungsperiode vollständig ausgeführt werden kann, wenn zum sequentiellen Ausführen der einzelnen Verarbeitungen eine lange Zeitperio de zu erwarten wäre.

Fig. 32 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Wechselrichter- Steuerung zeigt. Ein Unterschied dieses Ausführungsbeispiels gegenüber dem in Fig. 1 dargestellten ersten Ausführungsbei spiel besteht darin, daß beim ersten Ausführungsbeispiel die AD-Module und die Arithmetikmodule jeweils zweifach vor liegen, während sie bei diesem Ausführungsbeispiel nur je weils doppelt vorliegen. Diese Wechselrichtersteuerung um faßt zwei AD-Module 2521 und 2522 sowie zwei Arithmetikmo dule 2531 und 2532. Um eine Doppelarchitektur zu errichten, ist das Arithmetikmodul 2531 über eine Signalleitung 2508 mit einer Auswählschaltung 2504 verbunden, um an diese In formation zu liefern, die beurteilt, ob innerhalb des Arith metikmoduls selbst ein Fehler auftritt. Andere Merkmale im Aufbau sind beinahe dieselben wie bei der Wechselrichter steuerung des ersten Ausführungsbeispiels, mit der Ausnahme, daß die Anzahl der Verbindungsleitungen aufgrund der klei neren Anzahl von AD- und Arithmetikmodulen kleiner ist.

Bei der Wechselrichtersteuerung dieses Ausführungsbeispiels empfängt die Auswählschaltung 2504 Fehlerinformation vom Arithmetikmodul 2531 über die Signalleitung 2508, und wenn im Arithmetikmodul 2531 kein Fehler vorliegt, wird das auf der Leitung 2581 vom Arithmetikmodul 2531 gelieferte Aus gangssignal ausgewählt und auf die Ausgangsleitung 2506 ge geben. Wenn dagegen im Arithmetikmodul 2531 irgendein Fehler auftritt, wird das vom Arithmetikmodul 2532 auf der Signal leitung 2582 gelieferte Ausgangssignal ausgewählt und auf die Signalleitung 2506 gegeben.

Fig. 33 ist ein Blockdiagramm, das den konkreten Aufbau des in Fig. 32 dargestellten Arithmetikmoduls 2531 zeigt.

Gemäß Fig. 33 sind Signalleitungen 2551 und 2562 mit den Eingangsanschlüssen serieller Eingangsschaltungen 2606 und 2610 zum Umsetzen serieller Daten in parallele Daten verbun den, und die Ausgangsanschlüsse der seriellen Eingangsschal tungen 2606 und 2610 sind über Signalleitungen 2636 und 2640 mit den Eingangsanschlüssen der Übertragungssteuerschaltung 2612 verbunden, die das auf den Signalleitungen 2636 und 2640 transportierte Eingangssignal in einem internen Spei cher zwischenspeichert und die eingespeicherten Daten auf eine Datenausleseanforderung hin ausgibt. Die Signalleitung 2561 ist mit dem Ausgangsanschluß der seriellen Ausgangs schaltung 2608 zum Umsetzen paralleler Daten in serielle Da ten verbunden, und der Eingangsanschluß der seriellen Aus gangsschaltung 2608 ist über die Signalleitung 2638 mit dem Ausgangsanschluß der Übertragungssteuerschaltung 2612 ver bunden. Der Eingangs-/Ausgangsanschluß der Übertragungs steuerschaltung 2612 ist ebenfalls mit dem Bus 342 verbun den.

Außer der Übertragungssteuerschaltung 2612 sind mit dem Bus 342 einzelne Eingangs-/Ausgangsanschlüsse der zentralen Steuereinheit (CPU) 2620, des Festwertspeichers (ROM) 2614, des Direktzugriffsspeichers (RAM) 2612, der Fehlerüberwa chungsschaltung 2622 zum Überwachen von Daten auf dem Bus 342 und zum Erfassen derartiger Fehler wie einer Unterbre chung des Busses 342 sowie von Störsignalen, und der Aus gangssteuerschaltung 2624 zum Erzeugen und Ausgeben des Steuerimpulses für den Wechselrichter 2502 verbunden. Die Ausgangsanschlüsse sind über die Signalleitung 2646 und auch die Signalleitung 2508 mit dem Eingangsanschluß der CPU 2620 verbunden. Der Eingangsanschluß der Ausgangssteuer schaltung 2624 ist über die Signalleitung 2644 mit dem Aus gangsanschluß der Synchronisiersteuerschaltung 2618 zum Er zeugen des Funktionsstartsignals für das AD-Modul 2521 ver bunden, und der Ausgangsanschluß der Ausgangssteuerschal tung 2624 ist mit der Signalleitung 2581 verbunden. Die Aus gangsanschlüsse sind auch mit den Signalleitungen 2591 und 2571 verbunden, und ihr Eingangsanschluß ist mit der Si gnalleitung 2572 verbunden.

Als nächstes wird die Funktion des Arithmetikmoduls 2531 be schrieben.

Wenn die seriellen Eingangsschaltungen 2606 und 2610 über die Signalleitungen 2551 bzw. 2562 serielle Daten empfangen, setzen sie die empfangenen seriellen Daten in parallele Da ten um und geben diese über die Signalleitungen 2636 bzw. 2640 an die Übertragungssteuerschaltung 2612 aus.

Wenn die serielle Ausgangsschaltung 2608 über die Signallei tung 2638 parallele Daten von der Übertragungssteuerschal tung 2612 empfängt, setzt sie die empfangenen parallelen Da ten in serielle Daten um und gibt diese seriellen Daten auf die Signalleitung 2561 aus.

Wenn die Übertragungssteuerschaltung 2612 über die Signal leitungen 2636 und 2640 parallele Daten von den seriellen Eingangsschaltungen 2608 und 2610 empfängt, führt sie eine Zwischenspeicherung der parallelen Daten im internen Spei cher aus. Wenn die Übertragungssteuerschaltung 2612 die Da tenausleseanforderung von der CPU 2620 über den Bus 342 emp fängt, gibt sie die im Speicher eingespeicherten Daten über den Bus 342 an die CPU 2620 aus. Außerdem speichert die Übertragungssteuerschaltung, wenn sie Daten von der CPU 2620 über den Bus 342 empfängt, die empfangenen Daten in den in ternen Speicher ein. Nach dem Zwischenspeichern der von der seriellen Eingangsschaltung 2606 oder der CPU 2620 empfange nen Daten im internen Speicher gibt die Übertragungssteuer schaltung die eingespeicherten Daten über die Signalleitung 2638 an die serielle Ausgangsschaltung 2608 aus.

Die CPU 2620 empfängt die von den zwei AD-Modulen 2521 und 2522 und der Übertragungssteuerschaltung 2612 herrührenden Daten mit konstanter Periode vom Bus 342, sie erzeugt Daten zum Steuern des Wechselrichters 2502 durch Auswählen der Da ten von gültigen AD-Modulen, und sie liefert die erzeugten Daten über den Bus 342 an die Ausgangssteuerschaltung 2624. Wenn es erforderlich ist, Daten an das andere Arithmetikmo dul 2532 zu übertragen, überträgt die CPU 2620 die erforder lichen Daten über den Bus 342 an die Übertragungssteuerschaltung 2612.

Die Fehlerüberwachungsschaltung 2611 überwacht die Daten auf dem Bus 342, und sie gibt über die Signalleitung 2646 ein Initialisierungssignal an die CPU 2620 aus, wenn sie irgend einen Fehler erkennt. Durch das Fehlererkennungsverfahren werden ungültige Daten dadurch erkannt, daß derartige Si gnale wie Paritätsbits zur Fehlerprüfung auf dem Bus 342 geliefert werden. Es ist auch möglich, daß die CPU 2620 Prüfprogramme zur Summenprüfung für den ROM 2614 und zur Lese/Schreib-Prüfung für den RAM 2616 ausführt und den Feh lerzustand über den Bus 342 an die Fehlerüberwachungsschal tung 2622 berichtet, wenn irgendein Fehler erkannt wird. Die Fehlerüberwachungsschaltung 222 gibt das Initialisierungssi gnal wie auch Information darüber, ob ein Fehler aufgetreten ist, auf die Signalleitung 2508 aus.

Die Synchronisiersteuerschaltung 2618 tauscht Synchronisier signale über die Signalleitungen 2571 und 2572 mit dem Arithmetikmodul 2532 aus, sie erzeugt das Funktionsstartsi gnal für die AD-Umsetzung, und sie gibt das Signal auf die Signalleitung 2591 aus. Gleichzeitig zählt die Synchroni siersteuerschaltung die Zeit ab dem Zeitpunkt, zu dem das Funktionsstartsignal den logischen Wert 1 eingenommen hat, und sie liefert den Zählwert über die Signalleitung 2644 an die Ausgangssteuerschaltung 2624.

Diese Ausgangssteuerschaltung 2624 erzeugt den Steuerimpuls für den Wechselrichter 2502 auf Grundlage der über die Si gnalleitung 2644 von der Synchronisiersteuerschaltung 2618 empfangenen Zeitinformation sowie der von der CPU 2620 über den Bus 342 empfangenen Steuerdaten, und sie gibt den Steu erimpuls über die Signalleitung 2581 an die Auswählschaltung 2504 aus.

Das Arithmetikmodul 2532 der in Fig. 32 dargestellten Wech selrichtersteuerung ist auf ähnliche Weise wie das Arithme tikmodul 2531 aufgebaut, und es arbeitet auf ähnliche Weise.

Gemäß Fig. 34 ist die Signalleitung 2572 mit dem Eingangsan schluß des Puffers 2712 verbunden, und der Ausgangsan schluß desselben ist mit einem der Eingangsanschlüsse des Komparators 2706 über die Signalleitung 2728 verbunden. Der andere Eingangsanschluß des Komparators 2706 ist über die Signalleitung 2724 mit dem Ausgangsanschluß der Verzöge rungsschaltung (DL-Schaltung) 2708 verbunden, die das emp fangene Signal mit einer Verzögerung ausgibt. Der Zählwert- Ausgangsanschluß des Zählers 2704 ist mit der Signalleitung 2644 verbunden, und der Übertragungsanschluß zum Liefern des Zählendesignals ist über die Signalleitung 2722 mit den Ein gangsanschlüssen der DL-Schaltung 2708 und der Puffer 2702 und 2710 verbunden. Die einzelnen Ausgangsanschlüsse der Puffer 2702 und 2710 sind mit Signalleitungen 2591 bzw. 2571 verbunden.

Als nächstes wird die Funktion dieser Synchronisiersteuer schaltung 2618 beschrieben.

Der Zähler 2704 inkrementiert seinen Zählwert mit jeweils einer konstanten Zeitperiode, und er gibt den Zählwert auf die Signalleitung 2644 aus. Wenn die Summe aus dem Zählwert und dem vom Komparator 2706 über die Signalleitung 2744 emp fangenen Korrekturwert einen vorbestimmten Wert erreicht, gibt der Zähler 2704 das Funktionsstartsignal zur AD-Umset zung aus, und er setzt den Zählwert auf 0 zurück.

Wenn die DL-Schaltung 2708 vom Zähler 2704 über die Signal leitung 2722 das Funktionsstartsignal empfängt, verzögert sie dasselbe mit einer konstanten Zeitperiode, und sie gibt das verzögerte Signal auf die Signalleitung 2726 aus. Die DL-Schaltung 2728 wird dazu verwendet, das Funktionsstart signal für das Arithmetikmodul 2531 um eine Zeitperiode zu verzögern, wie sie dazu erforderlich ist, das Funktions startsignal mit dem Arithmetikmodul 2532 auszutauschen.

Die Puffer 2702 und 2710 empfangen das Funktionsstartsignal über die Signalleitung 2722 vom Zähler 2704, und sie geben das Funktionsstartsignal über die Signalleitungen 2591 und 2571 an das AD-Modul 2521 und das Arithmetikmodul 2532 aus.

Der Puffer 2712 empfängt das Funktionsstartsignal vom Arith metikmodul 2532 über die Signalleitung 2572, und er liefert das empfangene Signal über die Signalleitung 2728 an den Komparator 2706.

Der Komparator 2706 empfängt die Funktionsstartsignale zur AD-Umsetzung in den Arithmetikmodulen 2531 und 2532 über die Signalleitungen 2726 und 2728, und er berechnet den Korrek turwert für den Zähler 2704 auf Grundlage der Zeitdifferenz zwischen diesen Funktionsstartsignalen, und er gibt den Kor rekturwert über die Signalleitung 2724 an den Zähler 2704 aus.

Der Zähler 2704 der einzelnen Arithmetikmodule 2531 und 2532 inkrementiert seinen Zählwert mit jeweils einer konstanten Zeitperiode um eins, und er gibt das Funktionsstartsignal aus, wenn die Summe aus dem Zählwert und dem Korrekturwert einen vorbestimmten Wert erreicht. Bei diesem Beispiel ist angenommen, daß der Zählwert für das Arithmetikmodul 2531 mit kürzerer Periode inkrementiert wird als der Zähler für das Arithmetikmodul 2532.

Zum ersten Startzeitpunkt für AD-Umsetzung ist der Korrek turwert 0, da das vom Arithmetikmodul 2531 ausgegebene Funk tionsstartsignal sowie das vom Arithmetikmodul 2532 ausgege bene Operationsstartsignal dieselbe zeitliche Lage aufwei sen. Zum zweiten Startzeitpunkt für AD-Umsetzung wird das Funktionsstartsignal auf den erwarteten Startzeitpunkt ver zögert, da das vom Arithmetikmodul 2531 ausgegebene Funk tionsstartsignal früher auftritt als das vom Arithmetikmodul 2532 ausgegebene Funktionsstartsignal, weswegen der Korrek turwert für das Arithmetikmodul 2531 negativ ist; wenn der Korrekturwert für das Arithmetikmodul 2532 positiv ist, liegt der Funktionsstartzeitpunkt früher als der erwartete Startzeitpunkt. Demgemäß weisen die von den Arithmetikmodu len 2531 und 2532 ausgegebenen Funktionsstartsignale beinahe dieselbe zeitliche Lage auf.

Fig. 36 ist eine Ansicht, die ein Ausführungsbeispiel eines Verarbeitungsverfahrens veranschaulicht, wie es ausgeführt wird, wenn im Arithmetikmodul 2531 der in Fig. 33 darge stellten Wechselrichtersteuerung ein Fehler erkannt wird.

Dieses Ausführungsbeispiel betrifft den Fall, daß das Arithmetikmodul 133 aus dem in Fig. 20 dargestellten Ausfüh rungsbeispiel weggelassen ist. Da der Wechselrichter unter Verwendung des Ausgangssignals des Arithmetikmoduls 2532 ge steuert wird, während das Arithmetikmodul 2531 ungültige Da ten ausgibt, ist es ersichtlich, daß das Arithmetikmodul 2531, ähnlich wie beim Ausführungsbeispiel von Fig. 20 ange geben, in den normalen Betriebsmodus zurückgeführt werden kann, ohne daß der Betrieb des Wechselrichters aufgehoben wird.

Da bei diesem Ausführungsbeispiel die Auswahl der Ausgangs signale der Arithmetikmodule 2531 und 2532 von der Fehlerer kennungsfunktion im Arithmetikmodul 2531 abhängt, ist es ein Schwachpunkt, daß an den Wechselrichter ein falsches Aus gangssignal ausgegeben werden kann, wenn irgendein nicht er kennbarer Fehler auftritt, jedoch ist es ein vorteilhafter Punkt, daß der Umfang der Systemkomponenten auf beinahe 2/3 desjenigen bei der in Fig. 1 dargestellten Wechselrich tersteuerung verringert kann.

Obwohl einige Ausführungsbeispiele der Erfindung unter Be zugnahme auf ein Beispiel beschrieben wurden, bei dem die Erfindung auf eine Wechselrichtersteuerung angewandt ist, ist es ersichtlich, daß die Erfindung auch bei anderen Ty pen von Steuerungen anwendbar ist.

Wie oben im einzelnen beschrieben, kann bei der redundanten Steuervorrichtung, bei der die Erfindung angewandt ist, ein System, für das ein Fehler erkannt wurde, falls ein solches vorliegt, in den normalen Betriebszustand zurückgeführt wer den, ohne daß die gesteuerten Vorrichtungen gestoppt wer den, und zwar dadurch, daß die Steuerungsdaten vom normal arbeitenden System zum System mit erkanntem Fehler übertra gen werden, während der Betrieb des normal arbeitenden Sys tems fortgesetzt wird.

Claims

1. Fehlererholungsverfahren für eine redundante Steue rungsvorrichtung, die dahingehend redundant ist, daß sie dieselbe Verarbeitung mit einer vorbestimmten Periode in mehreren Systemen ausführt, um Steuersignale für eine zu steuernde Ausrüstung auszugeben, wobei die Steuerungsdaten von einem normal arbeitenden System an ein fehlerhaftes Sys tem übertragen werden, damit sich das fehlerhafte System in den normalen Zustand erholen kann, wenn in einem der mehre ren Systeme in der redundanten Steuerungsvorrichtung ein Fehler erkannt wird, gekennzeichnet durch die folgenden Schritte:

- Unterteilen der Steuerdaten in mehrere Blöcke auf Grundla ge einer Abhängigkeit der Blöcke; und
- Übertragen der mehreren Blöcke in sequentieller Weise ent sprechend der Bedeutungsreihenfolge der Abhängigkeit vom normal arbeitenden System an das fehlerhafte System über mehrere Zyklusperioden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerdaten nach dem Ausführen einer normalen Verarbei tung für eine vorgegebene Periode im fehlerhaften System vom normal arbeitenden System an das fehlerhafte System übertra gen werden

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Systemen für jede Zyklusperiode unabhängig vom Vorhandensein oder Fehlen eines erkannten Fehlers mehrere Blöcke ausgetauscht werden, so daß der Wert mit höchster Gültigkeits-Wahrscheinlichkeit zur Verwendung in der nächs ten Zyklusperiode angenommen ist, wenn zwischen den Werten in den jeweiligen Systemen eine Fehlübereinstimmung vor liegt.

4. Redundante Steuerungsvorrichtung mit:

- mehreren Steuerungen, die redundant ausgeführt sind, um dieselbe Verarbeitung innerhalb einer vorbestimmten Periode in mehreren Systemen auszuführen, um ein Steuersignal an eine zu steuernde Ausrüstung auszugeben; und
- einer Auswählschaltung (104), die den Wert mit der höch sten Gültigkeits-Wahrscheinlichkeit unter den Ausgangssigna len der mehreren Steuerungen für die Ausgabe an die Ausrüs tung auswählt; dadurch gekennzeichnet, daß
- jede der Steuerungen einen Übertragungsbereich aufweist, der Daten einspeichert, die dazu erforderlich sind, eine fehlerhafte Steuerung in den normalen Zustand zurückzufüh ren, wenn in einer der mehreren Steuerungen ein Fehler auf tritt; und
- der Übertragungsbereich mehrere Bereiche zum Einspeichern von in mehrere Blöcke unterteilten Daten entsprechend einer Abhängigkeit zwischen den Blöcken aufweist, so daß in den mehreren Blöcken abgespeicherte Daten von einem normal ar beitenden System auf sequentielle Weise entsprechend der Be deutungsreihenfolge der Abhängigkeit in mehreren Zykluspe rioden an das fehlerhafte System übertragen werden.