DE69028225T2

DE69028225T2 - Verarbeitungsvorrichtung für Starkstrom representierende Signale

Info

Publication number: DE69028225T2
Application number: DE69028225T
Authority: DE
Inventors: Tomio Chiba; Tadao Kawai; Junzo Kawakami; Mitsuyasu Kido; Hiroyuki Kudo; Takakazu Matsuyama; Shigeru Mori; Yoshikazu Yamanaka; Kazuyuki Yokoyama
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-22
Filing date: 1990-02-21
Publication date: 1997-02-27
Anticipated expiration: 2010-02-22
Also published as: CA2010571C; JPH11332083A; KR900013685A; KR100198877B1; US5428553A; JP2694993B2; JPH1066244A; KR100242584B1; EP0384435A3; DE69028225D1; KR100242583B1; JP3186735B2; CA2010571A1; JP3220660B2; EP0384435A2; JP2750288B2; JPH08214443A; EP0384435B1; JPH02223329A

Description

Die Erfindung betrifft ein Starkstromsignal-Verarbeitungssystem, und insbesondere betrifft sie ein digitales Schutzrelaissystem mit einer Anzahl von Einheiten, die entsprechend den Verarbeitungsfunktionen optimal verteilt sind, wie im Oberbegriff von Anspruch 1 beschrieben. Ein derartiges Systern ist aus IEEE TRANSACTIONS ON POWER APPARATUS AND SYSTEMS, Vo. PAS-102, No. 12, Dezember 1983, S. 3842 - 3848, New York, USA; A. L. St. Jacgues:"A Multiprocessor-Based Distance Relay: Design Features and Test Results" bekannt.
In den letzten Jahren wurden digitale Relais als Schutzrelais für Starkstromsysteme entwickelt, um Spannungs- oder Stromsignaldaten zu verarbeiten, die mit regelmäßigen Zeitintervallen abgetastet werden, um Systemfehler zu ermitteln und so die Systeme zu schützen.
Ein herkömmliches digitales Relais dieses Typs, wie es im Journal of the Institute of Electrical Engineers of Japan, Vol 105, No. 12, S. 12 offenbart ist, enthält einen Eingabeabschnitt, einen Verarbeitungsabschnitt, einen Einstellabschnitt und einen Ausgabeabschnitt. Der Eingabeabschnitt dieses Relais enthält ein Filter, eine Abtast-Halte-Schaltung, einen Multiplexer, einen Analog-Digital-Umsetzer und einen Puffer. Auch enthält der Verarbeitungsabschnitt eine CPU (Mikroprozessor), einen RAM und einem ROM für Relaisberechnungen. In diesem Fall wird von der CPU eine Anzahl von Pelaisfunktionen im Zeitmultiplexmodus ausgeführt.
Bei einem anderen, ähnlichen digitalen Relaissystem werden Strom- und Spannungssignale von einem Stromtransformator CT, einem Transformator PT und dergleichen, wie in einer Übertragungsleitung L angeordnet, zugeführt, und sie unterliegen Berechnungen gemäß einem vorbestimmten Algorithmus, um dadurch das System hinsichtlich eines Vorfalls zu überwachen. Wenn ein Vorfall wie ein Erdschluß in der Übertragungsleitung L auftritt, empfängt dieses System die sich ergebenden Änderungen der Strom- und Spannungssignale, es führt eine Berechnung auf Grundlage dieser Signale aus, es bestimmt genau die Fehlerposition und es erzeugt ein Signal zum Auslesen eines Leistungsschutzschalters an der optimalen Position.
Nun sind höherwertige Schutzfunktion, größere Geschwindigkeit und größere Genauigkeit erforderlich, um den immer komplizierteren Effekten von Systemvorfällen zu genügen. Es muß eine Vielzahl von Daten mit hoher Geschwindigkeit gemäß verschiedenen Algorithmen verarbeitet werden.
Der oben angegebene Typ eines digitalen Relais ist jedoch hinsichtlich der Verarbeitungsfähigkeit seines Verarbeitungsabschnitts beschränkt und kann kaum den Verarbeitungserfordernissen für viele Daten genügen. Es ist eine unvermeidliche Maßnahme, eine Anzahl digitaler Relais in dichter Nachbarschaft anzubringen, wodurch die Schwierigkeit einer allgemein voluminösen Systemkonfiguration entsteht.
Ein derartiges System, das eine Zusammenfassung einer Anzahl unabhängig arbeitender digitaler Relais ist, kann nicht leicht Zusammenwirkung zwischen diesen gewährleisten. Zum Beispiel ist es schwierig, daß die Relais die Operationsergebnisse gemeinsam nutzen. Es sind gesonderte Operationsausführungen für die jeweiligen Relais unvermeidlich, was zur Schwierigkeit eines niedrigen Wirkungsgrads führt.
Es wurde auch ein Mehrprozessorensystem zum Ausführen von Operationen durch eine Anzahl von Mikroprozessoren vorgeschlagen.
Bei diesem Typ eines Systems, wie es im Dokument JP-A-60- 84 912 vorgeschlagen ist, ist der schützende Vorgang in eine Anzahl einzelner Verarbeitungsvorgänge für jeweilige Schutzrelaiselemente unterteilt, wobei die einzelnen Verarbeitungsvorgänge durch unabhängige Operationsmodule ausgeführt werden, die über eine serielle Datenübertragungsleitung verbunden sind. Jedes Operationsmodul empfängt nur diejenigen Daten als Eingabe, die es selbst benötigt, und nach dem Ausführen einer zugeordneten Operation überträgt es sein Ausgangssignal an die serielle Datenübertragungsleitung.
Ein anderes digitales Schutzrelaissystem für Starkstromanwendungen ist in 1986 National Conference Report No. 1319 of the Institute of Electrical Engineers of Japan offenbart. Bei diesem System sind die das Schutzrelais betreffenden Funktionen auf eine Anzahl von Einheiten verteilt, die jeweils auf verschiedenen gedruckten Leiterplatten zusammenge baut sind, die über einen Systembus verbunden sind. Die Einheiten sind funktionsabhängig in analoge Eingabe, Berechnung, Einstellung, Vorfallserkennung, Starkstromversorgung, Eingangssignalumsetzer, Anzeige, Ausgabe, Eingabe und Hilfsrelaisabschnitte unterteilt.
Bei allen vorstehend angegebenen herkömmlichen Systemen ist bei dem aus einer Anzahl von Operationsmodulen aufgebauten System der schützende Vorgang elementmäßig unterteilt und jeder so aufgeteilte Schutzvorgang wird gesondert als Pipelinesystem verarbeitet.
Die Datenübertragung über eine serielle Übertragungsleitung erfordert jedoch beträchtlich Zeit und das Erfordernis einer Seriell-Parallel-Umsetzung in jedem Modul erhöht den Verarbeitungsoverhead. Diesem herkömmlichen System mangelt es daher an ausreichender Verarbeitungsfähigkeit für ein Schutzrelais, das Echtzeitverarbeitung einer großen Datenmenge erfordert. Auch erfordert ein Relaissystem mit einer Vielzahl von Elementen eine Vielzahl von Verarbeitungsmodulen, was zu einem voluminösen System führt. Die lange Zeit, die für die Datenübertragung zwischen Modulen benötigt wird, erschwert andererseits Verarbeitung mit hoher Geschwindigkeit.
Das in Journal of the Institute of Electrical Engineers of Japan offenbarte digitale Relais berücksichtigt, obwohl seine Schützrelaisfunktionen in eine Anzahl von Einheiten unterteilt sind, nicht eine geeignete zeitliche Steuerung und dergleichen für den Betrieb und die Datenübertragung zwischen den Einheiten.
Genauer gesagt, muß dann, wenn Datenübertragung zwischen einer vorgegebenen Einheit und einer anderen Einheit auszuführen ist, jede Einheit das Recht zur Busbenutzung erlangen und die Steueroperation ausführen, um zu erkennen, ob eine übertragung zwischen den Einheiten möglich ist. Dies verkompliziert nicht nur die Steueroperation sondern erfordert auch eine Zusatzfunktion für jede Einheit für den speziellen Zweck, wodurch sich das Problem erhöhten Overheads stellt. Zusätzlich ist es erforderlich, wenn der Bus durch eine andere Einheit belegt ist, die Datenübertragung zurückzustellen. Dies ist ein Problem, das für ein Relaissystem für Starkstromanwendungen, das die Verarbeitung einer großen Datenmenge innerhalb kurzer Zeit erforderlich macht, nicht vernachlässigbar ist.
Der zu Beginn erwähnte IEEE-Artikel offenbart den allgemeinen Aufbau eines auf mehrere Prozessoren geschützten Wegstrecken-Schutzsystems für Übertragungsleitungen mit acht parallelen Mikroprozessoren. Jeder der Prozessoren führt eine spezielle Funktion aus, und da die Berechnungen sequentiell und parallel ausgeführt werden, müssen sich alle für z. B. eine Impedanzauswertung erforderlichen Daten auf denselben Abtastvorgang beziehen. Hierzu ist ein gemeinsamer Speicher vorhanden. Zu diesem Abtastzeitpunkt wird der Inhalt des gemeinsamen Speichers in die Speicher der Prozessoren kopiert, so daß zu Beginn des nächsten Abtastvorgangs alle Prozessoren denselben Inhalt in ihrem Speicher aufweisen. Dieser Prozeß, bei dem alles kopiert wird, ist jedoch zeitaufwendig.
Eine Aufgabe der Erfindung ist es, ein Starkstromsignal-Verarbeitungssytem zum beträchtlichen Verbessern der digitalen Verarbeitungsfähigkeit der Einheiten (Hochgeschwindigkeitsverarbeitung) und zum Erzielen von Verarbeitungsfunktionen hoher Geschwindigkeit und hoher Genauigkeit ohne Erhöhung der Systemgröße zu schaffen.
Gemäß der Erfindung ist ein Starkstromsignal-Verarbeitungssystem geschaffen, bei dem eine Reihe von Verarbeitungsoperationen ab dem Empfang bis zur Erzeugung von Signalen auf Grundlage einer Verarbeitung von einer Anzahl von Einheiten ausgeführt werden, die entsprechend den Verarbeitungsfunktionen aufgeteilt sind, wobei die Datenübertragung zwischen den Einheiten durch eine Systemsteuereinheit auf die in Anspruch 1 definierte spezielle Weise ausgeführt wird, um die Reihe vom Verarbeitungsoperationen durch sequentielles Verarbeiten von Funktionen auszuführen.
Bevorzugte Ausführungsformen des erfindungsgemäßen Systems sind in den Ansprüchen 2 bis 4 angegeben.
Die Konfiguration des erfindungsgemäßen Starkstromsignal- Verarbeitungssytems führt zu denjenigen Funktionen und Wirkungen der Erfindung, die nachfolgend beschrieben sind.
Die Verarbeitungsfunktionen betreffend den Schutz oder die Steuerung eines Starkstromsystems werden durch zweckdienliche Auswahl und Kombination der Prozessoreinheiten für die verschiedenen Verarbeitungsoperationen realisiert. Auch ist es angesichts der Tatsache, daß die Datenübertragung zwischen den Einheiten durch eine Systemsteuereinheit gesteuert wird, lediglich erforderlich, bei der Konstruktion eines Systems die Systemsteuereinheit so einzustellen, daß den Systemerfordernissen für die Übertragungssteuerung genügt ist, und Einheiten mit den erforderlichen Funktionen mit der erforderlichen Anzahl anzuschließen. So ist es möglich, das System zu standardisieren.
Zum Beispiel kann ein System mit den oben angegebenen Einheiten als Grundsystem standardisiert werden. Wenn ein auszubauendes System über viele Kanäle für Eingangsdaten verfügt, kann eine analoge Eingabeeinheit hinzugefügt werden. Wenn ein derartiges System über ein großes Verarbeitungsvolumen verfügt, kann andererseits eine Berechnungsverarbeitungseinheit hinzugefügt werden, um den Erfordernissen zu genügen.
Das erfindungsgemäße Signalverarbeitungssystem ermöglicht damit die Entwicklungs von Systemkonfigurationen für eine große Vielzahl von Anwendungen. So ist es möglich, ein System aufzubauen, das verschiedene Objekte einschließlich einer Übertragungsleitung, eines Transformators, eines Generators und eines Busses in einem weiten Bereich von Spannungsklassen wie von 500 kV bis 6,6 kV schützen und steuern kann.
Außerdem führt die Leichtigkeit, mit der die Anzahl von Einheiten erhöht oder verringert werden kann oder Einheiten modifiziert werden können, zu einem kompakten, zuverlässigen digitalen Schutz(Steuer)system mit einer Vielzahl hochwertiger Funktionen und guter Leistungsfähigkeit. Genauer gesagt, entsteht eine Systemkonfiguration mit großer Vielseitigkeit und Flexibilität.
Auch werden die folgenden Vorteile erzielt, wenn ein digitaler Signalprozessor (DSP), der Berechnungen mit hoher Geschwindigkeit ausführen kann, an den jeweiligen Einheiten angebracht wird.
Die Berechnung betreffend den Schutz oder die Steuerung des Starkstromsystems wird innerhalb kurzer Zeit ausgeführt und ein DSP vom Typ mit Gleitkommaarithmetik erweiter den dynamischen Bereich, wobei Arbeitsschritte beseitigt werden, die andernfalls für Skalierzwecker oder dergleichen erforderlich wären. Ferner ermöglich die hohe Verarbeitungsgeschwindigkeit viele (Mehrfach-)Funktionen und Betrieb mit hohem Leistungsvermögen, wodurch zu verbessertem Leistungsvermögen hinsichtlich der Steuer- und Schutzeigenschaften (hohe Genauigkeit und Hochgeschwindigkeitsbetrieb) beigetragen wird, wie auch zu einer Verringerung der Größe und der Kosten bei verbesserter Zuverlässigkeit.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das allgemein die Konfiguration eines Signalverarbeitungssystems gemäß einem Ausführungsbeispiel der Erfindung zeigt.
Fig. 2 ist ein Blockdiagramm, das eine Intereinheiten-Datenübertragungssteuerung gemäß einem Ausführungsbeispiel der Erfindung zeigt.
Fig. 3 ist ein zeitbezogenes Diagramm, das ein Beispiel für Steuerzeitpunkte bei Intereinheiten-Datenübertragung gemäß einem Ausführungsbeispiel zeigt.
Fig. 4 ist ein Flußdiagramm, das den allgemeinen Verarbeitungsbetrieb eines Schutzrelais zeigt.
Fig. 5 ist ein Kurvenbild, das ein Beispiel für eine wohlbekannte Schutzrelaischarakteristik zeigt.
Fig. 6A ist ein Flußdiagramm, das den Verarbeitungsbetrieb eines Reaktanzrelais zeigt.
Fig. 6B ist ein Diagramm, das entsprechend verarbeitete Signalverläufe zeigt.
Fig. 7 ist ein Blockdiagramm, das die Konfiguration einer analogen Eingabeeinheit zeigt.
Fig. 8 ist ein Flußdiagramm, das den Verarbeitungsbetrieb der analogen Eingabeeinheit zeigt.
Fig. 9 ist ein Blockdiagramm, das die Konfiguration einer Systemsteuereinheit zeigt.
Fig. 10 ist ein Blockdiagramm, das die Konfiguration einer Relaisberechnungseinheit zeigt.
Fig. 11a und 11b sind Flußdiagramme, die den Verarbeitungsbetrieb einer Systemsteuereinheit bzw. einer Relaisberechnungseinheit zeigen.
Fig. 12 ist ein Blockdiagramm, das die Konfiguration einer Sequenzverarbeitungseinheit zeigt.
Fig. 13 ist ein Blockdiagramm, das die Konfiguration einer digitalen Eingabe/Ausgabe-Einheit zeigt.
Fig. 14 ist ein Flußdiagramm, das den Verarbeitungsbetrieb einer Sequenzverarbeitungseinheit zeigt.
Fig. 15 ist ein Blockdiagramm, das die Konfiguration einer Einstell- und Anzeigeverarbeitungseinheit zeigt.
Fig. 16 ist ein Flußdiagramm, das den Verarbeitungsbetrieb einer Einstell- und Anzeigeverarbeitungseinheit zeigt.
Fig. 17 ist ein Funktionsblockdiagramm, das ein Ausführungsbeispiel eines digitalen Signalprozessors zeigt.
Fig. 18A und 18B sind Flußdiagramme, die Beispiele für den Signalfluß in einem digitalen Filter zeigen.
Fig. 19 ist ein detailliertes Blockdiagramm, das eine analoge Eingabeeinheit zeigt.
Fig. 20 ist ein Schaltbild eines Tiefpaßfilters im analogen Eingabeabschnitt.
Fig. 21 ist ein Flußdiagramm, das den Verarbeitungsbetrieb des analogen Eingabeabschnitts zeigt.
Fig. 22A und 22B sind Kurvenbilder, die Beispiele für die Charakteristik eines digitalen Filters zeigen.
Fig. 23 ist ein Diagramm, das Signalverläufe zeigt, wie sie an verschiedenen Stellen erzeugt werden, wenn ein erstes Verfahren für automatischen Prüfung und Überwachung für den analogen Eingabeabschnitt ausgeführt wird.
Fig. 24A und 24B sind Kurvenbilder, die Beispiele für die Charakteristik eines digitalen Filters zeigen.
Fig. 25 ist ein Diagramm, das ein Beispiel für Signalverläufe zeigt, wie sie an verschiedenen Stellen erzeugt werden, wenn ein zweites Verfahren für automatische Prüfung und Überwachung für den analogen Eingabeabschnitt ausgeführt wird.
Fig. 26 ist ein Diagramm, das an verschiedenen Stellen erzeugte Signalverläufe und den allgemeinen Verarbeitungsbetrieb des DSP zeigt, um das zweite Verfahren für automatische Prüfung und Überwachung detaillierter zu erläutern.
Fig. 27A und 27B sind Kurvenbilder, die Beispiele für die Charakteristik des digitalen Filters zeigen.
Fig. 28 ist ein Diagramm, das ein Beispiel für Signalverläufe zeigt, wie sie an verschiedenen Stellen erzeugt werden, wenn ein drittes Verfahren für automatische Prüfung und Überwachung für den analogen Eingabeabschnitt ausgeführt wird.
Fig. 29 ist ein Diagramm, das eine allgemeine Blockkonfiguration gemäß einem Ausführungsbeispiel der Erfindung zeigt.
Fig. 30 ist ein internes Blockdiagramm eines digitalen Signalprozessors.
Fig. 31A bis 31C sind Diagramme, die Beispiele für die Charakteristik eines Schutzrelais zeigen.
Fig. 32 ist ein Diagramm, das die Entsprechung zwischen einer Standardformel und verschiedenen Schutzrelais zeigt.
Fig. 33 ist ein Flußdiagramm, das eine Schutzrelais-Berechnungssequenz gemäß einem Ausführungsbeispiel der Erfindung zeigt.
Fig. 34 ist ein zeitbezogenes Diagramm für das in Fig. 33 dargestellte Flußdiagramm
Fig. 35 ist ein Diagramm, das den Inhalt eines Datenspeichers beim in Fig. 33 dargestellten Ausführungsbeispiel zeigt.
Fig. 36 ist ein Flußdiagramm, das eine Schutzrelais-Berechnungssequenz gemäß einem anderen Ausführungsbeispiel zeigt.
Fig. 37 ist ein Diagramm, das den Inhalt eines Datenspeichers beim in Fig. 36 dargestellten Ausführungsbeispiels zeigt.
Fig. 38 ist ein Flußdiagramm, das die Konfiguration eines herkömmlichen digitalen Relaissystems zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Vor der Erläuterung der Erfindung ist es von Nutzen, ein herkömmliches digitales Relaissystem zu erläutern, wie es in Fig. 38 dargestellt ist.
Dieses System umfaßt einen Eingabeabschnitt A, eine Einstellkonsole B, einen Ausgabeabschnitt C und einen Datenverarbeitungsabschnitt D.
Der Eingabeabschnitt A enthält Hilfstransformatoren A1, A2, Analogfilter A3, A4, Abtast-Halte-Schaltungen A5, A6, einen Multiplexer A7 und einen Analog-Digital-Umsetzer A8. Der Ausgabeabschnitt C enthält eine Auslöseschaltung. Der Datenverarbeitungsabschnitt D enthält eine zentrale Verarbeitungseinheit (CPU) D1 zum Steuern der internen Komponenten des Systems und zum Ausführen verschiedener Berechnungen an Eingabedaten, einen RAM D2, der einen Arbeitsbereich und einen Datenspeicherbereich für die CPU D1 bildet, einen ROM D3 zum Einspeichern eines Steuerprogramms und eines Betriebsprogramms für die CPU D1, eine Eingabeschnittstelle D4, die Eingabesignale vom Eingabeabschnitt A und von der Einstellkonsole B empfängt, und eine Ausgabeschnittstelle D5 zum Liefern eines als Ergebnis einer Berechnung erzeugten Steuersignals an den Ausgabeabschnitt.
Im Gegensatz zum herkömmlichen digitalen Relaissystem ist das digitale Schutzrelaissystem gemäß der Erfindung so ausgebildet, daß es eine Anzahl von Einheiten bereitstellt, die gemäß den Verarbeitungsfunktionen unterteilt sind. Nun wird ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf Fig. 1 erläutert.
Fig. 1 ist ein Diagramm, das allgemein die Blockkonfiguration eines digitalen Starkstrom-Schutzrelaissystems zeigt, das auf ein Signalverarbeitungssystem gemäß einem Ausführungsbeispiel der Erfindung angewandt ist.
Wie es im Diagramm dargestellt ist, umfaßt das vorliegende Ausführungsbeispiel neun Typen von Einheiten, in die die ein Schutzrelais betreffenden Verarbeitungsfunktionen unterteilt sind.
Diese Einheiten sind eine Systemsteuereinheit 1 für ein Mehrprozessorensystem, eine analoge Eingabeeinheit 2 zur A/D-Umsetzung eines analogen Eingangssignals und zur Verarbeitung über ein digitales Filter, eine Relaisverarbeitungseinheit 3, eine Sequenzverarbeitungseinheit 4, eine Einstell- und Anzeigeverarbeitungseinheit 5, eine digitale Eingabe/Ausgabe-Einheit 6, eine Vorfallerkennungseinheit 7, eine Hilfsrelaiseinheit 8 und eine Anzeigetafeleinheit 9.
Die Einheiten 1 bis 5 sind über einen Universalbus B1 miteinander verbunden. Die Sequenzverarbeitungseinheit 4 und die digitale Eingabe/Ausgabe-Einheit 6 sind über einen E/A- Bus B2 für Eingabe und Ausgabe, der nicht mit dem Universalbus B1 zusammenfällt, verbunden.
Ferner sind ein Sequenverarbeitungsabschnitt 72 und ein Relaisberechnungsabschnitt 71 in der Vorfallerkennungseinheit 7 über einen E/A(Eingabe/Ausgabe)-Bus B3, der mit den Bussen B1 und B2 zusammenfällt, verbunden.
Das System enthält auch eine nicht dargestellte Spannungseinheit zum Betreiben der Einheiten.
Nun erfolgt eine Erläuterung zu einem Beispiel der Datenübertragungssteuerung zwischen den mit dem Universalsystembus B1 verbundenen Einheiten 1 bis 5, d.h. für die Datenübertragungssteuerung eines Mehrfachprozessors, wozu auf die Fig. 2 und 3 Bezug genommen wird. In Fig. 2 sind die Einheiten 1 bis 5 identisch mit denen, die in Fig. 1 mit denselben Bezugszahlen gekennzeichnet sind.
In der Systemsteuereinheit 1 bezeichnet die Zahl 10 einen Steuerabschnitt mit einem Universalmikroprozessor, die Zahl 11 einen Controller für direkten Speicherzugriff (DMAC) für Datenübertragung mit hoher Geschwindigkeit, und die Zahl 12 einen Datenspeicher.
In der analogen Eingabeeinheit 2 bezeichnet die Zahl 20 einen Signalverarbeitungsabschnitt mit einem digitalen Signalprozessor DSP mit Gleitkommaarithmetik, (der bei gleichem Effekt durch einen solchen mit Festkommaarithmetik ersetzt werden kann), und die Zahl 21 bezeichnet einen Doppelport- Datenspeicher mit einem Doppelport-Direktzugriffsdatenspeicher (DPRAM).
In der Relaisverarbeitungseinheit 3 bezeichnet die Zahl 30 einen Berechnungsverarbeitungsabschnitt mit einem DSP mit Gleitkommaarithmetik (der mit gleicher Wirkung durch einen solchen mit Festkommaarithmetik ersetzt werden kann) und die Zahl 31 bezeichnet einen Doppelport-Datenspeicher mit einem Doppelport-Direktzugriffsdatenspeicher (DPRAM).
In der Sequenzverarbeitungseinheit 4 bezeichnet die Zahl 40 einen Sequenzverarbeitungsabschnitt mit einem Universalmikroprozessor, und die Zahl 41 bezeichnet einen Doppelport- Datenspeicher mit einem DPRAM.
In der Einstell- und Anzeigeverarbeitungseinheit 5 bezeichnet die Zahl 50 einen Einstell- und Anzeigeverarbeitungsabschnitt mit einem Universalmikroprozessor, und die Zahl 51 bezeichnet einen Doppelport-Datenspeicher mit einem DPRAM.
Auch befördert in der Fig. 2 eine Signalleitung α ein Interruptsignal zum Anzeigen einer Datenabrufperiode, und Signalleitungen a bis e führen Störungsmitteilungs- und Erkennungssignale (SYS FAIL) für jede Einheit.
Nun wird unter zusätzlicher Bezugnahme auf Fig. 3 ein Datenübertragungssystem gemäß diesem Ausführungsbeispiel erläutert.
Fig. 3 veranschaulicht Steuerzeitpunkte für die Datenübertragung in zeitlicher Reihenfolge. In Fig. 3 bezeichnet (a) die Verarbeitung durch die Systemsteuereinheit 1, (b) bezeichnet die Verarbeitung durch die analoge Eingabeeinheit 2, (c) bezeichnet die Verarbeitung durch die Relaisberechnungseinheit 3, (d) bezeichnet die Verarbeitung durch die Sequenzverarbeitungseinheit 4 und (e) bezeichnet die Verarbeitung durch die Einstell- und Anzeigeverarbeitungseinheit 5. In diesem Diagramm kennzeichnen die gepunkteten Pfeile ((1)) bis ((7)) die Datenübertragungsrichtungen.
Als erstes wird die Systemsteuereinheit 1, die eine Haupteinheit bildet (eine Einheit, die das Recht erhält, den Universalsystembus zum Starten von Datenübertragung zu benutzen) mit Daten ((1)) der Periode N von der eine Untereinheit (eine Einheit, die auf die von der Haupteinheit vorgenommene Datenübertragung reagiert) bildet, versorgt wird. Dieser Datenwert ist ein Spannungs- oder Stromdatenwert aus dem Starkstromsystem, wie z. B. über ein digitales Filter in der Periode N durch die analoge Eingabeeinheit 2 unter Verwendung eines abgetasteten Datenwerts in und vor der Periode N - 1 verarbeitet. Der Datenwert ((1)) kann entweder in den Steuerabschnitt 10 oder den DMAC 11 der Einheit 1 eingegeben werden. Der so eingegebene Datenwert ((1)) wird in den Datenspeicher 12 eingespeichert.
Die Systemsteuereinheit 1 überträgt den dort abgespeicherten Datenwert ((1)) als Eingangssignal an die eine Untereinheit bildende Relaisberechnungseinheit 3 gegeben, wobei dieser Datenwert in Fig. 2 mit ((2)) gekennzeichnet ist.
Ferner wird das in der Periode N berechnete Relaisberechnungsergebnis ((3)) (unter Verwendung einer analogen Eingabeeinheit, in und vor der Periode N - 1 ausgegeben) an den Datenspeicher 12 der Einheit 1 geliefert und in diesen eingespeichert.
Dann überträgt die Systemsteuereinheit 1 den dort abgespeicherten Datenwert ((3)) als Eingangssignal an die eine Untereinheit bildende Sequenzverarbeitungseinheit 4, wobei dieser Datenwert in Fig. 2 mit ((4)) bezeichnet ist.
Ferner wird das in der Periode N berechnete Sequenzverarbeitungsergebnis ((5)) (unter Verwendung des Relaisberechnungsergebnisses in und vor der Periode N - 1) an den Datenspeicher 12 in der Einheit 1 gegeben und in diesen eingespeichert.
Dann überträgt die Systemsteuereinheit 1 den dort abgespeicherten Datenwert ((5)) als Eingangssignal an die als Untereinheit wirkende Einstell- und Anzeigeverarbeitungseinheit 5, wobei dieser Datenwert in Fig. 2 mit ((6)) gekennzeichnet ist.
Ferner wird der im DPRAM der Einheit 5 abgespeicherte Relaiseinstellwert ((7)) als Eingangssignal an den Datenspeicher 12 der Systemsteuereinheit 1 geliefert und in diesen eingespeichert. Dieser Datenwert ((7)), der einen Einstellwert für das Relais ist, wird in den Datenwert ((2)) eingebaut und durch die Systemsteuereinheit 1 zusammen mit dem von der Einheit 2 gelieferten Datenwert ((1)) zu jedem Abtastzeitpunkt an die Relaisberechnungseinheit 3 geliefert und in den DPRAM dieser Einheit 3 eingespeichert. Durch diese Vorgehensweise wird einer Änderung des Einstellwerts unmittelbar genügt. Wie es aus Fig. ersichtlich ist, ist zu beachten, daß bei Abschluß der Datenübertragung jede Einheit die zugeordneten Funktionen vollständig vor dem nächsten Abtastzeitpunkt ausführen kann. Genauer gesagt, befindet sich jede Einheit vor dem Abschluß der Datenübertragung zu einem speziellen Zeitpunkt in der Lage, eine Berechnung auszuführen, die die Abtastperiode mit den Daten für einen speziellen Zeitpunkt vollständig nutzt. Dies auf Grund des Vorhandenseins der Doppelport-Datenspeicher 21, 31, 41 und 51 in den in Fig. 2 dargestellten Einheiten.
Der Datenübertragungszeitpunkt ((1)) in Fig. 3 wird durch in Fig. 2 dargestellte Interruptsignalleitung α festgelegt. Diese Signalleitung α arbeitet synchron mit einem Abtastbefehl zum Abtasten der Spannung und des Stroms im Starkstromsystem, der von der Einheit 2 ausgegeben wird. Diese zeitliche Steuerung ist identisch mit der Abtastperiode für das ursprüngliche Abtastsignal, das zweckentsprechend frequenzgeteilt ist.
Die Datenübertragungen ((2)) bis ((7)) werden selbstverständlich folgend auf die Übertragung ((1)) ausgeführt, wie es leicht ersichtlich ist. Die vorstehende Beschreibung betrifft die Unterteilung der Funktionen eines auf das vorhegende Ausführungsbeispiel angewandten digitalen Schutzrelaissystems, eine allgemeine Blockkonfiguration sowie Beispiele der Datenübertragung zwischen den unterteilten Einheiten.
Beim vorstehend angegebenen Ausführungsbeispiel steuert die Systemsteuereinheit 1 die anderen vier Einheiten 2 bis 5. Die durch die Systemsteuereinheit 1 steuerbaren Einheiten sind jedoch nicht hierauf beschränkt. Es können andere zu steuernde Einheiten in dem Ausmaß hinzugefügt werden, daß die Übertragungsverarbeitung an alle Einheiten innerhalb eines einzelnen Verarbeitungszyklus der Systemsteuereinheit 1 ausgeführt wird, wie in Fig. 3 dargestellt wird.
Um eine Einheit hinzuzufügen, kann diese mit dem Systembus B1 verbunden werden und der speziellen Einheit wird eine Adresse zugeordnet, während gleichzeitig das Steuerprogramm der Systemsteuereinheit modifiziert wird.
Eine Einheit mit derselben Funktion wie derjenigen einer vorgegebenen Einheit kann hinzugefügt werden, wenn es das Ziel des Hinzufügens ist, die Verarbeitungskapazität der vorgegebenen Einheit zu verbessern. Wenn es erwünscht ist, eine andere Funktion zum System hinzuzufügen, kann andererseits eine Einheit mit einer derartigen Funktion hinzugefügt werden.
Wenn z. B. eine analoge Eingabeeinheit hinzugefügt wird, können mehr Signale verarbeitet werden. Wenn eine Relaisberechnungseinheit hinzugefügt wird, sind andererseits mehr Berechnungen ermöglicht, wodurch mehrere Funktionen und hohes Funktionsvermögen des Relais erzielt werden.
Durch Hinzufügen einer Einheit mit einer anderen Funktion können demgegenüber verschiedene Funktionen für das digitale Relais hinzugefügt werden. Wenn eine Kommunikationsfunktion bereitgestellt wird, ist z. B. Informationsaustausch mit anderen Relaissystemen möglich, oder es wird zentrale Steuerung durch eine Haupteinheit erzielt, mit dem System als Untereinheit.
Selbstverständlich ist es in diesem System nicht nur möglich, Einheiten hinzuzufügen, sondern auch irgendwelche der Einheiten wegzunehmen oder zu modifizieren.
Zum Beispiel kann die Berechnungseinheit durch eine Einheit ersetzt werden, die mit höherer Geschwindigkeit arbeiten kann. Auf diese Weise wird die Verarbeitungskapazität innerhalb einer Periode für ein erhöhtes Volumen verarbeitbarer Information verbessert. Im Ergebnis sind mehr Signale verarbeitbar. Auch wird eine Berechnung, die bisher durch eine Anzahl von Berechnungseinheiten ausgeführt wurde, durch eine kleinere Anzahl von Einheiten ausführbar, wodurch sich die Anzahl erforderlicher Einheiten verringert. Solange die zu verarbeitende Information jeweils gleich ist, kann demgegen über eine Berechnung mit höherer Genauigkeit oder komplizierterer Art innerhalb begrenzter Zeit ausgeführt werden, wodurch die Systemgenauigkeit und die Funktionen verbessert werden.
Dieses Prinzip ist auf den Systemaufbau anwendbar, und es können verschiedene Systeme mit einem digitalen Relaissystem dadurch aufgebaut werden, daß die Einheiten abhängig von der Aufgabe ausgewählt werden.
Auf diese Weise werden gemäß dem Verfahren des vorliegenden Ausführungsbeispiels verschiedene Systeme aufgebaut, um einer speziellen Aufgabe zu genügen, und das so aufgebaute System ist so flexibel, daß es leicht expandierbar ist, Funktionen zu ihm hinzugefügt sind, die Geschwindigkeit oder die Genauigkeit oder die Funktionen verbessert sind.
Nun wird vor einer detaillierten Erläuterung der jeweiligen Einheiten eine Übersicht über ein digitales Schutzsystem für Starkstromanwendungen erläutert. Der Verarbeitungsvorgang im einzelnen wird unter Bezugnahme auf die Fig. 4, 5, 6A und 6B erläutert. Als erstes wird der allgemeine Verarbeitungsvorgang im einem Starkstrom-Schutzsystem unter Bezugnahme auf Fig.4 erläutert.
In einem Schritt 2001 erfolgt Versorgung mit Information von einem Starkstromsystem, wobei es sich z. B. um die Spannung und den Strom einer Übertragungsleitung handelt, und ein analoger Wert wird in einen digitalen umgesetzt.
In einem Schritt 2002 wird eine elektrische Größe für Vorfallserkennung oder -steuerung erfaßt. Die so erfaßte elektrische Größe beinhaltet die Stärke einer Spannung oder eines Stroms zum Zeitpunkt eines Vorfalls im Starkstromsystem, die Impedanz Z bis zum Vorfallspunkt, die Widerstandskomponente R, die Reaktanzkomponente X, die Richtung des Vorfallspunkts oder die Häufigkeit von Vorfällen.
In einem Schritt 2003 wird die im Schritt 2002 erfaßte elektrische Größe mit einem vorbestimmten Vorgabewert verglichen. Wenn der Vergleich einen Vorfall anzeigt, geht der Prozeß zu einem Schritt 2004 weiter.
In diesem Schritt 2004 wird entschieden, ob die im Schritt 2003 festgestellte Zufallsbedingung andauert, und wenn dies der Fall ist, geht der Prozeß zu einem Schritt 2005 weiter.
In diesem Schritt 2005 wird die Information für den Vorfall, wie er in den vorangehenden Schritten erkannt wurde, abgespeichert.
Ein Schritt 2006 bildet eine wohlbekannte Systemsequenzverarbeitung (die mit einer externen Bedingung oder einem Timer kombiniert sein kann) auf Grundlage der im Schritt 2005 abgespeicherten verschiedenen Relaisbetriebszustände. Wenn ein Vorfall erkannt ist, wird ein Trennbefehl an den Leistungsschutzschalter ausgegeben.
In einem Schritt 2007 wird das System überprüft und überwacht.
Das digitale Steuerschutzsystem für Starkstromanwendungen führt die oben angegebenen Verarbeitungsvorgänge innerhalb der Abtastperiode des analogen Eingangssignals wiederholt für jeden Abtastwert aus.
Fig. 5 zeigt ein Beispiel für ein Reaktanzrelais (für ein Element) sowie die Charakteristik eines mho-Relais. In Fig. 5 kennzeichnet das Symbol jx die induktive Reaktanzkomponente der Impedanz.
Der Schritt 2002 in Fig. 4 bearbeitet ungefähr 30 bis 50 Relaiselemente. Die Sequenzverarbeitung im Schritt 2006 erfolgt abhängig vorn System auf Grundlage der Ausgangssignale dieser Relaiselemente. Vorgabewerte sind in Fig. 5 mit Z&sub1; und Z&sub2; dargestellt, und diese Werte bestimmen den Schutzbereich im Fall eines Schutzrelais. Diese Werte werden durch einen Bediener von außerhalb des Systems online geändert, wenn sich das Starkstromsystem oder der zugehörige Schutzbereich ändert, wie es wohlbekannt ist.
Fig. 6A zeigt ein Beispiel für den Verarbeitungsfluß des in Fig. 5 dargestellten Reaktanzrelais, und Fig. 6B zeigt ein Beispiel für Signalverläufe, wobei die Schritte S1 bis S7 den Schritten S1 bis S7 in Fig. 6A entsprechen.
Im Fall dieses Reaktanzrelais werden zunächst Spannungs- und Stromdaten zugeführt (Schritte S1 und S2), es erfolgen verschiedenen Berechnungen zu diesen Eingangssignalen (Schritte S3 bis S7) und das Berechnungsergebnis wird mit einem Vorgabewert verglichen (Schritt S8). Wenn das Berechnungsergebnis größer als der Vorgabewert ist, wird ein (nicht dargestellter) Zähler zum Überprüfen der zeitlichen Dauer einer Störung um +1 inkrementiert (Schritt 9).
Dann überprüft der Schritt S10, ob der Zählwert im Zähler einen vorbestimmten Wert überschritten hat. Wenn der Zählwert größer als der vorbestimmte Wert ist, wird entschieden, daß ein Zustand zum Aktivieren des Relais vorliegt, und am Elementrelais wird das Ausgangssignal "1" erzeugt (Schritt S11). Wenn der Zählwert noch nicht den vorbestimmten Wert erreicht hat, wird dagegen das Ausgangssignal "0" des Elementrelais erzeugt, während das Relais abgeschaltet bleibt (Schritt S12).
Wenn im Schritt S8 herausgefunden wird, daß das Berechnungsergebnis kleiner als ein Vorgabewert ist, wird der Zähler gelöscht (S13), so daß das Ausgangssignal des Elementrelais selbstverständlich null ist (Schritt S14).
Eine Übersicht über das Starkstrom-Schutzrelaissystem ist aus der vorstehenden Erläuterung ersichtlich.
Nun erfolgt eine Erläuterung zur Konfiguration und den Verarbeitungsfunktionen jeder in Fig. 1 dargestellten, die Erfindung verkörpernden Einheit, wobei die Funktionen eines digitalen Starkstrom-Schutzsystems optimal verteilt sind, um den Erfordernissen von Kompaktheit, Systemerweiterbarkeit sowie mehreren und höherwertigen Funktionen zu genügen, während gleichzeitig hohes Funktionsvermögen (Genauigkeit und Geschwindigkeit) und hohe Zuverlässigkeit erzielt werden.
Als erstes werden die Konfiguration und eine Übersicht über den Verarbeitungsvorgang in der in Fig. 1 dargestellten analogen Eingabeeinheit gemäß einem Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig. 7 und 8 erlutert. In Fig. 7 ist eine Konfiguration der analogen Eingabeeinheit 2 (in Fig. 1) dargestellt.
In Fig. 7 kennzeichnet die Zahl 201 ein Filter zum Verhindem eines Aliasing-Fehlers einer Anzahl von Kanälen, die Zahl 202 kennzeichnet eine Abtast-Halte-Schaltung (S/H) für eine Anzahl von Kanälen (System, bei dem alle Kanäle gleichzeitig abgetastet werden), die Zahl 203 kennzeichnet einen Multiplexer (MPX), die Zahl 204 kennzeichnet eine Analog/Digital-Umsetzerschaltung, die Zahl 205 kennzeichnet einen Doppelport-Pufferspeicher unter Verwendung eines Doppelport- Direktzugriffsspeichers (nachfolgend als DPRAM bezeichnet), die Zahl 206 kennzeichnet eine Steuerzeitpunkt-Erzeugungs schaltung und die Zahl 207 kennzeichnet eine Schnittstellenschaltung zum Synchronisieren der Einheiten oder einer speziellen Einheit mit anderen Systemen oder dergleichen (wie einem Eingangssignal).
Die Zahl 200 kennzeichnet einen digitalen Signalprozessor (nachfolgend als DSP bezeichnet), die Zahl 208 einen Programmspeicher des DSP 200, die Zahl 209 einen Doppelport-Datenspeicher unter Verwendung eines DPRAM, die Zahl 210 eine Systembus-Schnittstellenschaltung, die Zahl 211 eine Interrupterzeugungsschaltung und die Zahl 212 eine Störungserkennungsschaltung.
Eine Signalleitung α dient zum Leiten eines Interrupterzeugungssignals (für die Einheit 1), um Daten aufzunehmen, und eine Signalleitung e dient zum Leiten einer Störungsmitteilung und eines Erkennungssignals (SYS FALL).
Der Pufferspeicher 205, der DSP 200, der Programmspeicher 208, der Doppelport-Datenspeicher 209, die Interrupterzeugungsschaltung 211 und die Störungserkennungsschaltung 212 sind mit dem örtlichen Bus LB verbunden. Auch sind die Interrupterzeugungsschaltung 211 und die Störungserkennungsschaltung 212 mit dem Systembus B1 verbunden. Ferner ist der Doppelport-Datenspeicher 209 über die Systembus-Schnittstellenschaltung 210 mit dem Systembus B1 verbunden.
Nun wird unter Bezugnahme auf Fig. 8 eine Übersicht über den Verarbeitungsvorgang erläutert.
Nach einer Initialisierung in einem Schritt 2020 wird in einem Schritt 2021 überprüft, ob nach A/D-Umsetzung der eingegebenen Information (Systemspannung und -strom) ein Dateneingabeinterrupt aufgetreten ist, was durch Überprüfen der Signalleitung X erfolgt. Dies wird durch den in Fig. 7 dargestellten DSP 200 bewirkt.
Wenn ein Dateneingabeinterrupt aufgetreten ist, werden die Daten für alle Kanäle für den speziellen Abtastzeitpunkt in einem Schritt 2022 geliefert, und in einem Schritt 2023 erfolgt unter Verwendung der speziellen Daten und anderer Daten, wie sie bei einem vorigen Abtastzeitpunkt abgespeichert wurden, wie erforderlich, eine Filterberechnung (Digitalfilterberechnung) für alle Kanäle. Diese Berechnung wird selbstverständlich abhängig von einem im Programmspeicher 208 abgespeicherten Befehl vom DSP 200 ausgeführt. Später wird ein Überblick über den DSP und die Digitalfilterberechnung erläutert.
In einem Schritt 2024 erfolgt eine Überwachung und Überprüfung zum Verbessern der Zuverlässigkeit. Dieser Überwachungs- und Überprüfungsvorgang wird später beschrieben.
In einem Schritt 2025 wird der Zähler C schrittweise betätigt, und in einem Schritt 2026 wird entschieden, ob der Zähler C einen vorbestimmten Wert (α) erreicht hat. Der Vorgang in den Schritten 2025 und 2026 wird durch Zählen der Anzahl von Dateneingabeinterrupts im Schritt 2021 ausgeführt. Dieser Zähler C befindet sich z. B. im DSP 200.
Wenn im Schritt 2026 entschieden wird, daß der vorbestimmte Wert erreicht wurde, wird in einem Schritt 2027 der Zähler gelöscht. In einem Schritt 2028 wird das Ergebnis der Filterberechnung für alle Kanäle in den Doppelport-Datenspeicher (DPRAM) 209 eingespeichert, gefolgt von einem Schritt 2029 zum Starten eines Interrupts entgegen der Systemsteuereinheit in Fig. 1, um die Daten abzurufen.
Wie es aus der vorstehenden Beschreibung ersichtich ist, unterscheidet sich die analoge Eingabeeinheit 2 gemäß dem vorliegenden Ausführungsbeispiel hinsichtlich der Verarbeitungssequenz von der analogen Eingabe für das Digitalrelais, wie es im oben angegebenen Journal of the Institute of Electrical Engineers of Japan, Vo. 105, No. 12 beschrieben ist.
Genauer gesagt, erfolgt die letztgenannte, wohlbekannte analoge Eingabe von einem Filter (analog) an eine S/H(Abtast-Halte)-Schaltung, an einem MPX (Multiplexer), einen A/D(Analog/Digital)-Umsetzer, zu einer vorbestimmten Berechnung. Demgegenüber verläuft beim betrachteten Ausführungsbeispiel der analoge Eingabeabschnitt von einer S/H(Abtast-Halte)- Schaltung zu einem A/D-Umsetzer, zu einem digitalen Filter, zu einer vorbestimmten Berechnung.
Auch ist, wie es aus dem Schritt 2026 im Verarbeitungsablauf von Fig. 8 deutlich ist, die Periode der Digitalfilterberechnung im Schritt 2023 1/α (α: positive ganze Zahl) der Periode der Datenübertragung an eine andere Einheit. Als Beispiel sei angenommen, daß die Berechnungsperiode des digitalen Filters 167 µs (Abtastung mit 6 kHz) beträgt und α den Wert 10 hat. Die Periode der Datenübertragung an eine andere Einheit (gemäß dem vorliegenden Ausführungsbeispiel die in Fig. 1 dargestellte Systemsteuereinheit 1) beträgt 1667 µs (entsprechend einer Abtastung mit 600 Hz). Genauer gesagt, wird die Digitalberechnung in einer Periode von 1/10 der Periode der digitalen Schutzberechnung ausgeführt. Der Wert α kann selbstverständlich abhängig vom betroffenen System nach Wunsch eingestellt oder verändert werden.
Wenn ein System mehrere Kanäle benötigt, kann selbstverständlich eine Anzahl analoger Eingabeeinheiten mit jeweils einer Anzahl von Systembussen verbunden sein, und diese Einheiten werden über die in Fig. 7 dargestellten Schnittstellenschaltung 207 für Parallelverarbeitung synchronisiert.
Wie es aus der vorstehenden Beschreibung ersichtlich ist, ist die analoge Eingabeeinheit gemäß diesem Ausführungsbeispiel dergestalt, daß die Fehler der Schaltungen S/H, MPX und A/D (Versatzspannung, Störsignale, Quantisierungsfehler) gemeinsam durch das digitale Filter entfernt werden und die sich ergebenden Daten werden für die beabsichtigte Relaisberechnung verwendet, wodurch die Eigenschaften im Vergleich mit denen bei herkömmlichen Konfigurationen stark verbessert werden.
Nun wird unter Bezugnahme auf Fig. 9 ein Ausführungsbeispiel für die in Fig. 1 dargestellte Systemsteuereinheit 1 erläutert.
In Fig. 9 kennzeichnet die Zahl 100 einen Universalmikroprozessor und die Zahl 101 bezeichnet einen Controller für direkten Speicherzugriff (nachfolgend als DMAC bezeichnet) für Datenübertragung mit hoher Geschwindigkeit.
Die Zahl 102 kennzeichnet einen Programmspeicher unter Verwendung z. B. eines PROM, die Zahl 103 einen Datenspeicher unter Verwendung eines RAM, die Zahl 104 einen Vorgabedatenspeicher zum Einspeichern von Vorgabedaten, zu denen Einsteliwerte, Konstanten und Koeffizienten gehören, und zwar unter Verwendung eines elektrisch löschbaren und umschreibbaren, nicht flüchtigen Speichers E²PROM, und die Zahl 205 einen Analysedatenspeicher mit einem statischen Direktzugriffsspeicher (SRAM) und einen nichtflüchtigen Speicher E²PROM, ähnlich wie beim oben angegebenen Speicher, die auf demselben Chip (IC) angebracht sind, um Daten mit hoher Geschwindigkeit einzuspeichern und um eine Störung zu analysieren, wie sie auftreten kann.
Ferner kennzeichnet die Zahl 106 eine Systemlogik mit einer Systemrücksetz-, einer Systemtakt- und einer Buszugriffs- Prioritätszuteilungsschaltung, die Zahl 107 eine Systeminterrupt-Entscheidungsschaltung, die Zahl 108 eine Störungserkennungsschaltung, die Zahl 109 eine Kommunikationsschnittstellen(RS-232C)-Schaltung für Anschluß an einen PC oder dergleichen, und die Zahl 110 eine Systembus-Schnittstellenschaltung.
Der oben angegebene Analysedatenspeicher 105 enthält einen SRAM und einen E²PROM, und er verfügt über eine solche Funktion, daß einerseits alle Daten im SRAM durch ein Speichersteuersignal (Impuls) gleichzeitig an den E²PROM übertragen werden und andererseits alle Daten im E²PROM durch ein Abrufsteuersignal (Impuls) an den SRAM übertragen werden.
Im Ergebnis werden, wenn das System so konfiguriert ist, daß bei Spannungsausfall oder beim Erkennen einer Störung in einer Einheit oder dergleichen ein Speichersteuersignal erzeugt wird, die unmittelbar vorangehenden Daten im nichtflüchtigen E²PROM aufrechterhalten, was zum Neustarten des Betriebs oder zum Analysieren der Störung geeignet ist.
Der Mikroprozessor 100 ist mit einem örtlichen Bus LB verbunden. Dieser örtliche Bus LB ist mit einem DMAC 101, einem Vorgabedatenspeicher 104, einem Analysedatenspeicher 105, einer Systemschnittstellenschaltung 110, einem Programmspeicher 102, einem Datenspeicher 103, einer Störungserkennungsschaltung 108, einer Kommunikationsschnittstellenschaltung 109 und einer Systeminterrupt-Entscheidungsschaltung 107 verbunden.
Nun erfolgt eine Erläuterung zur Konfiguration der in Fig. 1 dargestellten Relaisberechnungseinheit 3 entsprechend einem Ausführungsbeispiel der Erfindung, wozu auf Fig. 10 Bezug genommen wird.
In Fig. 10 kennzeichnet die Zahl 300 einen Prozessor (DSP) zur Berechnungsverarbeitung, die Zahl 301 einen DSP-Programmspeicher unter Verwendung eines EPROM, die Zahl 302 einen Doppelport-Datenspeicher unter Verwendung eines Datenspeicherungs-DPRAM, die Zahl 303 eine Systembus-Schnittstellenschaltung und die Zahl 304 eine Störungserkennungsschaltung. Später wird eine Übersicht über den DSP erläutert.
Diese Relaisberechnungseinheit dient zum Verarbeiten der Vorgänge der Schritte 1 bis 5 mit hoher Geschwindigkeit. Genauer gesagt, handelt es sich um eine Prozessoreinheit zum Verarbeiten des Vorgangs für digitale Steuerung und Schutz eines Starkstromsystems. Abhängig vom speziellen System kann eine Anzahl dieser Einheiten für Parallelverarbeitung an einen Systembus angeschlossen sein.
Der Verarbeitungsvorgang gemäß einem Ausführungsbeispiel der in Fig. 9 dargestellten Systemsteuereinheit 1 wird unter Bezugnahme auf Fig. 11a kurz erläutert. Eine Übersicht über den Verarbeitungsvorgang in der Relaisberechnungseinheit 3 in Fig. 10 ist auch in Fig. 11b dargestellt.
Der Verarbeitungsvorgang in der Systemsteuereinheit 1 erfolgt auf die in Fig. 11a dargestellte Weise:
(1) Nach der Initialisierung erfolgt eine Entscheidung (warten auf einen Interrupt) dahingehend, ob eine Datenaufnahmeanforderung (das α-fache der Digitalfilter-Berechnungsperiode) von der analogen Eingabeeinheit 2 vorliegt (Schritte 1000, 1001).
(2) Wie es unter Bezugnahme auf die Fig. 2 und 3 erläutert wurde, erfolgt eine Datenübertragung zwischen den Einheiten (Schritt 1002). Genauer gesagt, erfolgt die Datenübertragungssteuerung zwischen den Einheiten durch die Systemsteuereinheit 1.
(3) Es erfolgt eine wechselseitige Überprüfung, um zu erkennen, ob die Datenübertragung zwischen den Einheiten normal erfolgte (Schritte 1003 bis 1007).
(4) Die örtliche und die Systeminterruptverarbeitung werden ausgeführt (Schritte 1008, 1009).
(5) Die in den Vorgabedatenspeicher 104 und den Analysedatenspeicher 105, wie in Fig. 9 dargestellt, einzuspeichernden Daten werden zusammengestellt. Dabei werden die Daten gesichert, falls eine Störung im System auftritt (Schritte 1010 bis 1012).
(6) Es wird eine Selbstdiagnose (Selbstüberprüfung) ausgeführt (Schritte 1013, 1015).
Die Systemsteuereinheit 1 führt die vorstehend angegebenen Verarbeitungen wiederholt für jeden Fall einer Datenaufnahmeanforderung aus, d.h. in jeder Schutz(Steuer)berechnungsperiode. Es ist leicht ersichtlich, daß im Fall eines Austauschs oder eines Hinzufügens von Einheiten die zugehörige Datenübertragungssteuerung selbstverständlich geändert wird, um die Verarbeitung auszuführen. Obwohl es nicht dargestellt ist, sind die Hardware und Software zum Steuern dieser Vorgänge selbstverständlich in die Einheiten eingebaut.
Nun wird unter Bezugnahme auf Fig. 11b eine Übersicht für den Verarbeitungsvorgang in der in Fig. 10 dargestellten Relaisberechnungseinheit 3 erläutert:
(a) Nach einem Initialisierungsschritt erfolgt eine Entscheidung dahingehend, ob die Datenübertragung von der Systemsteuereinheit 1 abgeschlossen ist (warten auf einen Interrupt unter Verwendung der Signalleitung INTRY in Fig. 10) (Schritte 3000, 3001).
(b) Die an den Doppelport-Datenspeicher in Fig. 10 übertragenen Daten werden erneut an den Datenspeicher im DSP 300 übertragen. Dies dient zum Verarbeiten des Berechnungsvorgangs unter Verwendung des DSP 300 mit hoher Geschwindigkeit.
(c) Der Schutzrelais-Verarbeitungsvorgang für das Stark stromsystem wird gemäß einem vorbestimmten Algorithmus ausgeführt (Schritt 3003).
(d) Das Berechnungsergebnis wird an den in Fig. 10 dargestellten Doppelport-Datenspeicher 302 übertragen (Schritt 3004). Dieses Berechnungsergebnis wird durch die Systemsteuereinheit 1 erneut an die später beschriebene Sequenzverarbeitungseinheit 4 übertragen.
(e) Der andauernde Überwachungsvorgang (Schritte 3009 bis 3011) mit einer wechselseitigen Prüfung und einer Selbstprüfung wird ausgeführt, um zu erkennen, ob die Datenübertragung mit der Systemsteuereinheit 1 normal ausgeführt wird (Schritte 3005 bis 3009).
Wie oben erläutert, wird die Relaisberechnungseinheit 3 für jede Datenübertragungsperiode, d.h. für jede Berechnungsperiode, wiederholt betrieben. Die Berechnungszeit kann vollständig ohne Overhead von einem Interrupt für das Ende der Datenübertragung bis zum nächsten Übertragungsinterrupt genutzt werden, wodurch sich die Verarbeitungsfähigkeit verbessert. Auch dient die Relaisberechnungsverarbeitung im Schritt 3003 zum Ausführen einer Vielzahl von Typen und Anzahlen von Verarbeitungsvorgängen, wie in den Fig. 5 und 6 angegeben.
Nun wird unter Bezugnahme auf die Fig. 11a und 11b eine Technik zum Erkennen einer Störung durch wechselseitige Prüfung und durch Überwachung bei Datenübertragung zwischen den Einheiten (Systemsteuereinheit 1 und Relaisberechnungseinheit 3) erläutert.
Als erstes wird der Überwachungsbetrieb der in Fig. 11A dargestellten Systemsteuereinheit 1 erläutert.

(Schritt 1003)

Dieser Schritt dient zum Überprüfen, ob die Relaisberechnungseinheit 3 in jeder Periode von der Systemssteuereinheit 1 einen vorbestimmten Datenwert (A bei diesem Beispiel) an diese übertragen hat. Die Systemsteuereinheit 1 überträgt in jeder Periode einen festgelegten Datenwert A an einen vorgegebenen, festliegenden Bereich (z. B. die Adresse N) des Doppelport-Datenspeichers 302 in FIg. 10).

(Schritt 1004)

Dieser Schritt dient dazu, daß die Systemsteuereinheit 1 einen festgelegten Datenwert B aus einem vorgegebenen, unveränderlichen Bereich (z. B. Adresse M) des Doppelport-Datenspeichers 302 in Fig. 10 aufnimmt. Der Datenwert B an der Adresse M wird durch die Systemsteuereinheit 1 in jeder Periode gelöscht und in jeder Periode durch die Relaisberechnungseinheit 3 eingestellt.

(Schritt 1005)

Angesichts der Tatsache, daß der Schritt 1004 den Datenwert (normalerweise B) von der Adresse M des Doppelport-Datenspeichers 302 in Fig. 10 empfängt, sollte in der nächsten Periode, wenn die Relaisberechnungseinheit 3 normal arbeitet, dieser Datenwert B unter der Adresse M eingespeichert sein. Der Schritt 1005 dient zum Löschen des Datenwerts B, um eine Unterscheidung gegen den Fall zu erhalten, daß der Datenwert aufrechterhalten blieb.

(Schritt 1006)

Dieser Schritt zum Entscheiden, ob der von der Adresse M gelieferte Datenwert der Wert B ist oder nicht. Wenn es der Wert B ist, wird entschieden, daß auch die Datenübertragung mit der Relaisberechnungseinheit 3 normal ist. Ferner wird entschieden, wenn der Datenwert der Wert B ist, daß die Relaisberechnungseinheit 3 den Schritt 3005 in Fig. 11b normal abarbeitet. Wenn der von der Adresse M erhaltene Datenwert nicht der Wert B ist, wird entschieden, daß die Relaisberechnungseinheit 3 nicht normal arbeitet. Dies, weil die Tatsache, ob Datenübertragung normal oder nicht ausgeführt wird, leicht dadurch erkannt werden kann, daß Zugriff auf eine andere Adresse (z. B. die Adresse M + 1) erfolgt, wenn nicht normal auf die Adresse M zugegriffen werden kann.
Nun wird der Prüf- und Überwachungsvorgang bei der Relaisberechnung gemäß Fig. 11b erläutert.

(Schritt 3005)

Dieser Schritt dient zum Einspeichern eines festgelegten Werts B mit jeder Periode unter der Adresse N des Doppelport-Datenspeichers 302 in Fig. 10. Dies erfolgt durch die Systemsteuereinheit 1, die mit jeder Periode einen festen Wert aufnimmt, um zu entscheiden, ob die Relaisberechnungseinheit 3 auf normale Weise arbeitet. Genauer gesagt, dient dieser Schritt dazu, daß andere Einheiten die spezielle Einheit überwachen.

(Schritte 3006, 3007, 3008)

Diese Schritte ermöglichen es der Relaisberechnungseinheit 3, die Systemsteuereinheit 1 zu überwachen.
Der Schritt 3006 nimmt Daten von der Adresse M des Doppelport-Datenspeichers 302 in Fig. 10 auf. Wie oben angegeben, wird der feste Wert A in jeder Periode an diese Adresse M übertragen, wenn die Systemsteuereinheit 1 normal arbeitet.
Der Schritt 3007 dient zum Löschen des Datenwerts unter der Adresse M, wie im Schritt 3006 empfangen. Wenn die Systemsteuereinheit 1 normal arbeitet, sollte der feste Wert A erneut vor der nächsten Periode an die Adresse M übertragen werden.
Der Schritt 3008 dient zum Entscheiden, ob der von der Adresse M empfangene Datenwert der Wert A ist oder nicht. Wenn es der Wert A ist, wird entschieden, daß die Systemsteuereinheit 1 normal arbeitet, und wenn der Datenwert nicht der Wert A ist, wird entschieden, daß die Systemsteuereinheit fehlerhaft ist.
Stattdessen kann der Speicher mit der Adresse M fehlerhaft sein, wenn die Entscheidung dahingeht, daß der Datenwert nicht der Wert A ist. Ob der Speicher fehlerhaft ist oder nicht, kann jedoch dadurch entschieden werden, daß Zugriff mittels des DSP 300 der Relaisberechnungseinheit 3 erfolgt. Wenn die Entscheidung dahingeht, daß nicht der Datenwert A vorliegt, kann andererseits die Systembus-Schnittstellenschaltung 303, nicht die Systemsteuereinheit 1, in Fig. 10 fehlerhaft sein. Diese Unterscheidung ergibt sich jedoch aus der Tatsache, daß dann, wenn die Systembus-Schnittstellenschaltung 303 fehlerhaft ist, der Verarbeitungsvorgang (Zugriff auf die Adresse N) der Systemsteuereinheit 1 ebenfalls fehlerhaft sein sollte.
Aus der vorstehenden Beschreibung ist es ersichtlich, daß die in den beiden Einheiten 1 und 3 angebrachten Prozessoren eine wechselseitige Überprüfung ermöglichen. Im Ergebnis ist eine Störung in jeder Einheit sowohl schnell als auch einfach erkennbar.
Die Systemsteuereinheit 1 nimmt auch eine wechselseitige Prüfung in bezug auf andere Einheiten auf ziemlich dieselbe Weise wie oben angegeben aus (Schritt 1007 in Fig. 11a).
Nun wird unter Bezugnahme auf Fig. 12 eine Konfiguration für ein Ausführungsbeispiel der Sequenzverarbeitungseinheit erläutert.
In Fig. 12 kennzeichnet die Zahl 400 einen Sequenzprozessor zum Ausführen des Sequenzverarbeitungsvorgangs unter Verwendung eines Universalcomputers in einem Starkstrom-Schutzrelaissystem, die Zahl 401 einen Programmspeicher unter Verwendung eines PROM, der ein Sequenzverarbeitungsprogramm einspeichert, die Zahl 402 einen Datenspeicher (RAM), die Zahl 403 einen Doppelport-Datenspeicher unter Verwendung eines DPRAM, die Zahl 404 eine Systembus-Schnittstellenschaltung, die Zahl 405 einen Eingabe/Ausgabe-Bus (nachfolgend als E/A-Bus bezeichnet) zum Bilden einer Schnittstelle zur später beschriebenen digitalen Eingabe/Ausgabe-Einheit 6 (in Fig. 1), die Zahl 406 eine Störungserkennungsschaltung und die Zahl 407 eine Universal-Kommunikationsschnittstellenschaltung (wie die Universalschnittstelle RS-232C), um eine Schnittstellenbildung zu einem PC oder dergleichen vorzunehmen.
Unter Bezugnahme auf Fig. 13 wird die Konfiguration eines Ausführungsbeispiels der digitalen Eingabe/Ausgabe-Einheit 6 erläutert, die über den E/A-Bus mit der oben angegebenen Sequenzeinheit verbunden ist.
In Fig. 13 kennzeichnet die Zahl 600 eine E/A-Busschnittstellenschaltung, die Zahl 601 eine Datenlatchschaltung, die Zahl 602 einen Optokoppler, die Zahl 603 eine Ausgabepufferschaltung, die Zahl 604 eine Eingabepufferschaltung und die Zahl 605 einen Optokoppler. Die Optokoppler 602 und 605 sind beides Schnittstellen für elektrische Isolierzwecke.
Nun wird unter Bezugnahme auf Fig. 14 der Verarbeitungsvorgang in der oben angegebenen Sequenzverarbeitungseinheit 4 kurz erläutert:
(1) Wie in der Relaisberechnungseinheit 3 wird nach einer Initialisierung (Schritt 4000) entschieden, (Schritt 4001), ob die gesamte für die Sequenzverarbeitung erforderlich Datenübertragung von der Systemsteuereinheit 1 abgeschlossen ist oder nicht. Diese Entscheidung erfolgt durch Überprüfen eines Interruptsignals INTSEQ, wie es bei Abschluß der Datenübertragung von der Systemsteuereinheit 1 erzeugt wird, wie in Fig. 12 dargestellt.
(2) Die von der Systemsteuereinheit 1 an den in Fig. 12 dargestellten Doppelport-Datenspeicher 403 übertragenen Daten werden ferner an den Datenspeicher 402 übertragen (Schritt 4002).
(3) Über den E/A-Bus 2 wird eine digitale Eingabeverarbeitung ausgeführt (Schritt 4003).
(4) Die Sequenzverarbeitung wird entsprechend einem vorbestimmten Algorithmus ausgeführt (Schritt 4004).
(5) Die Überprüfung- und Überwachungsverarbeitung in den jeweiligen Einheiten sowie eine Verarbeitung für wechselseitige Überprüfung und Überwachung zwischen den Einheiten, ähnlich derjenigen für die Systemsteuereinheit 1 und für die Relaisberechnungseinheit 3 beschrieben, werden ausgeführt (Schritte 4005 und 4006).
(6) Das Ergebnis der Sequenzverarbeitung wird über den E/A Bus B2 als Ausgabesignal (digitales Ausgabesignal) geliefert (Schritt 4007). Dieses Ausgabesignal wird über den digitalen Ausgabeabschnitt in Fig. 13 an die Digitalausgabe in Fig. 13 geliefert. Diese Information enthält selbstverständlich einen Abschaltbefehl für einen vorgesehenen Leistungsschutzschalter.
(7) Ferner wird das im Datenspeicher 402 in Fig. 12 abgespeicherte Ergebnis der Sequenzverarbeitung übertragen (Schritt 4008). Dies ist ein Prozeß, der es ermöglicht, daß die Systemsteuereinheit 1 auf diese Daten zugreifen kann. Die Systemsteuereinheit 1 überträgt diese Daten an die später beschriebene Einstell- und Anzeigeverarbeitungseinheit 5.
Unter Bezugnahme auf die Fig. 15 und 16 werden die Konfiguration und ein Überblick über den Verarbeitungsvorgang in der Einstell- und Anzeigeverarbeitung zur Einheit 5 erläutert. Fig. 15 zeigt die Konfiguration der Einstell- und Anzeigeverarbeitungseinheit 5.
In Fig. 15 kennzeichnet die Zahl 500 einen Mikroprozessor, die Zahl 501 einen Programmspeicher (PROM), die Zahl 502 einen Datenspeicher (RAM), die Zahl 503 einen Doppelport-Datenspeicher (DPRAM), die Zahl 504 eine Systembus-Schnittstellenschaltung, die Zahl 505 einen Vorgabewertspeicher mit einem nichtflüchtigen Speicher in Form eines E²PROM zum Einspeichern eines Vorgabewerts, die Zahl 506 eine Störungserkennungsschaltung, die Zahl 507 eine Kommunikationsschnittstellenschaltung zu einem PC oder dergleichen und die Zahl 508 eine Anzeigetafel-Schnittstellenschaltung zur Anzeigetafel 9 (in Fig. 1).
Der Verarbeitungsvorgang in dieser Einstell- und Anzeigeverarbeitungseinheit 5 wird nun kurz unter Bezugnahme auf Fig. 16 erläutert:
(1) Auf genau dieselbe Weise wie in der Sequenzverarbeitungseinheit wird nach einer Initialisierung (Schritt 5000) entschieden, ob die gesamte Datenübertragung von der Systemsteuereinheit 1 abgeschlossen ist (Schritt 5001).
(2) Die Anzeigeverarbeitung in der Anzeigetafel 9 in Fig. 1 wird ausgeführt (Schritt 5003).
(3) Die Verarbeitung zum Ändern eines Vorgabewerts (Koeffizient) von der Anzeigetafel 9 in Fig. 1 wird ausgeführt (Schritte 5004 und 5005).
(4) Die Überprüfung und Überwachung in den Einheiten sowie die wechselseitige Überprüfung und Überwachung zwischen den Einheiten werden auf genau dieselbe Weise wie in der oben angegebenen Sequenzverarbeitungseinheit 4 ausgeführt (Schritt 5006).
(5) Der im Vorgabewertspeicher 505 in Fig. 15 abgespeicherte Koeffizient (Vorgabewert) wird an den Doppelport-Datenspeicher 503 übertragen (Schritt 507). Dies ist ein Prozeß, der es der Systemsteuereinheit 1 ermöglicht, den Vorgabewert von dort an andere Einheiten (wie die Relaisberechnungseinheit) zu übertragen.
Aus der vorstehenden Beschreibung sind die Konfiguration und der allgemeine Verarbeitungsablauf in der Einstell- und Anzeigeverarbeitungseinheit 5 ersichtlich.
Schließlich werden die Funktionen und der allgemeine Verarbeitungsvorgang in der in Fig. 1 dargestellten Vorfallerkennungseinheit 7 erläutert.
Die Einheit 7 ist von den oben beschriebenen anderen Einheiten angesichts der Systemzuverlässigkeit getrennt. Genauer gesagt, ist sie elektrisch sowohl hinsichtlich des Eingangs als auch des Ausgangs mit keiner der oben erläuterten Einheiten verbunden.
Die Vorfallerkennungseinheit führt denselben Verarbeitungsvorgang wie jede Kombination von oben angegebenen Einheiten aus. Im Ergebnis wird, wie es in Fig. 1 dargestellt ist, Information von einem Starkstromsystem empfangen und das so empfangene Eingangssignal wird gemäß einem vorbestimmten Algorithmus verarbeitet, so daß das Verarbeitungsergebnis wie in den oben angegebenen Fällen an die in Fig. 1 dargestellte Hilfsrelaiseinheit 8 geliefert wird. Genauer gesagt, dient die Vorfallerkennungseinheit 7 für Ausfall-Sicherungsanwendungen. Der Umfang des von dieser Einheit ausgeführten Verarbeitungsvorgangs ist im allgemeinen wesentlich kleiner als der in jeder beliebigen Kombination oben angegebener Einheiten.
Untenstehend werden kurz eine Konfiguration und der Verarbeitungsvorgang in dieser Einheit erläutert:
(1) In Fig. 1 bezeichnet die Zahl 71 einen Relaisberechnungsabschnitt der Vorfallerkennungseinheit 7, der auf die selbe Weise wie die in Fig. 1 dargestellte analoge Eingangseinheit 2 konfiguriert ist. Es werden die folgenden Verarbeitungsvorgänge ausgeführt:
((1)) Die analoge Eingabe, die A/D-Umsetzung und die Verarbeitung in einem digitalen Filter.
((2)) Ein Vorgabewert wird als Eingangssignal empfangen (vom später beschriebenen Teil 72).
((3)) Es erfolgt eine Relaisberechnung zur Vorfallserkennung.
((4)) Diagnose.
(2) In Fig. 1 kennzeichnet die Zahl 72 einen Ablaufverarbeitungsabschnitt der Vorfallerkennungseinheit 7, deren Verarbeitungsvorgang nachfolgend kurz beschrieben wird:
(a) Das Berechnungsergebnis des Vorfallerkennungs-Relaisberechnungsabschnitts 71 wird über den E/A-Bus (B3) in Fig. 1 empfangen und es erfolgt eine digitale Eingabe- und Ausgabeverarbeitung desselben.
(b) Es erfolgt eine Sequenzverarbeitung für das Vorfallerkennungsrelais.
(c) Es erfolgt eine Einstell- und Anzeigeverarbeitung für das Vorfallerkennungsrelais.
(d) Diagnose.
Dieser Sequenzverarbeitungsabschnitt 72 verfügt, wie es leicht ersichtlich ist, über dieselbe Hardwarekonfiguration wie die Sequenzeinheit 4 in Fig. 1, wobei die digitale Eingabe- und Ausgabeeinheit 6 und die Anzeigetafel-Schnittstellenschaltung in ihm enthalten sind.
Jede Einheit gemäß den vorstehend angegebenen Ausführungsbeispielen ist mit Schaltungselementen wie ICs, die auf einer gedruckten Leiterplatte angebracht sind, konfiguriert. In diesem Fall kann für jede Einheit ein IC oder dergleichen gesondert gewählt werden, jedoch ist es erwünschter, solche für die Einheiten gemeinsam zu nutzen. Ein Ausführungsbeispiel mit einer solchen Konfiguration wird nachfolgend erläutert.
Beim in Fig. 1 dargestellten Ausführungsbeispiel können z. B. die folgenden Bauelemente von der analogen Eingabeeinheit 2 und der Relaisberechnungseinheit 3 gemeinsam verwendet werden:
1a. DSP
1b. DSP-Programmspeicher (PROM)
1c. Doppelport-Datenspeicher (DPRAM)
1d. Systembus-Schnittstellenschaltung
1e. Störungserkennungsschaltung
1f. Örtlicher Bus
Auch können beim Ausführungsbeispiel von Fig. 1 die Systemsteuereinheit 1, die Sequenzverarbeitungseinheit 4 und die Einstell- und Anzeigeverarbeitungseinheit 5 die folgenden Bauelemente gemeinsam nutzen:
2a. Universalmikroprozessor
2b. Programmspeicher (PROM)
2c. Datenspeicher
2d. Systembus-Schnittstellenschaltung
2e. Störungserkennungsschaltung
2f. Kommunikationsschnittstellenschaltung
2g. Örtlicher Bus
Ferner können die Einheiten 1 bis 5 die folgenden Bauelemente gemeinsam nutzen:
3a. Programmspeicher (PROM)
3b. Systembus-Schnittstellenschaltung
3c. Störungserkennungsschaltung
3d. Örtlicher Bus
Die vorstehend angegebene gemeinsame Nutzung ist veranschaulichend, und sie ist in verschiedenen Formen möglich, wobei das Leistungsvermögen, geschickter Einbau usw. für jedes Element berücksichtigt sind. Die von verschiedenen Einheiten gemeinsam zu nutzenden Bauelemente werden auf einer gemeinsamen gedruckten Leiterplatte angebracht, auf der zusätzlich nicht gemeinsam benutzte Bauelemente angebracht werden, um eine jeweilige Einheit aufzubauen. Im Ergebnis ist es erforderlich, eine gedruckte Leiterplatte mit Raum zum Montieren gemeinsamer Bauelemente und auch eine solche zu konzipieren, die keine gemeinsamen Bauelemente trägt.
Ferner kann dieses Konzept einen Schritt weiterentwickelt werden und es können gemeinsam genutzte Bauelemente zweckdienlich in einem LSI kombiniert werden.
Wenn Bauelemente gemeinsam genutzt werden und an einer vorgegebenen Einheit auch Bauelemente angebracht sind, die für diese nicht erforderlich sind, ist die gemeinsame Nutzung von Bauelementen verbessert, so daß es durch Einschreiben eines speziellen Programms in jeden Programmspeicher möglich ist, Systeme zu konfigurieren, die dieselbe Hardwarekonfiguration aber verschiedene Funktionen aufweisen. Dies ist zur Systemstandardisierung und -vereinheitlichung sehr von Vorteil.
Nachfolgend wird ein Beispiel für eine Hardwarekonfiguration beschrieben, die gemeinsame Bauelemente der Einheiten enthält.
Ein Universalmikroprozessor, ein PROM, ein DPRAM, ein RAM, eine Systembus-Schnittstellenschaltung, eine Störungserkennungsschaltung, eine Kommunikationsschnittstellenschaltung und ein örtlicher Bus bilden eine Hardwarekonfiguration, die einer Anzahl von Einheiten auf einer einzelnen gedruckten Leiterplatte gemeinsam ist.
Auch bilden ein DSP, ein DPRAM, ein PROM, eine Systembus- Schnittstellenschaltung, eine Störungserkennungsschaltung und ein örtlicher Bus eine Hardwarekonfiguration, die einer Anzahl von Einheiten auf einer einzelnen gedruckten Leiterplatte gemeinsam ist.
Jedes Bauteil, wie es bei den Hardwarekonfigurationen dieses Ausführungsbeispiels verwendet ist, dient nur als Beispiel, und alternativ können andere Bauteile verwendet werden, die dieselbe Funktion erzielen. Zum Beispiel kann ein dynamischer RAM durch einen statischen RAM oder ein PROM durch einen EPROM ersetzt werden. Auch kann der Prozessor durch einen solchen mit höherer Geschwindigkeit oder größerer Verarbeitungskapazität ersetzt werden. Wenn die zu verarbeitende Signalmenge klein ist, kann andererseits stattdessen ein Bauteil verwendet werden, das geringere Leistungsfähigkeit und auch niedrigere Kosten aufweist.
In einem solchen Fall ist das Gesamtsystem solange nicht beeinflußt, wie keine Änderung der Funktion oder des Funktionsumfangs einer Eingabe oder Ausgabe in bezug auf den Systembus jeder Einheit vorliegt. Im Ergebnis ist einerseits freie Konzeption für jede Einheit möglich, und andererseits ist eine Konzeptionsänderung erleichtert.
Genauer gesagt, kann gemäß dem vorliegenden Ausführungsbeispiel jede Einheit in solchem Ausmaß in das System eingebaut sein, daß die Eingabe von Daten sowie die Ausgabe aus der Systemsteuereinheit entsprechend einer vorbestimmten Spezifikation möglich ist. Gemäß dem vorliegenden Ausführungsbeispiel können daher Einheiten mit verschiedenen Funktionen frei in das System eingebaut sein und selbst nach dem das System zusammengebaut ist, können die Einheiten verbessert, modifiziert oder hinsichtlich der Anzahl erhöht werden, was je nach Bedarf erfolgt.
Nun wird der DSP (digitale Signalprozessor) erläutert, der eine Schlüsselkomponente einer die Erfindung verkörpernden Konfiguration bildet.
Die Konfiguration eines Ausführungsbeispiels des DSP ist im Detail in Fig. 17 dargestellt.
Der DSP gemäß diesem Ausführungsbeispiel enthält, wie dargestellt, ein Adreßregister 222 zum Spezifizieren einer Adresse in einem externen Speicher, ein als Parallelport verwendetes Datenregister 223, einen Daten-RAM 224, einen Hochgeschwindigkeits-Parallelmultiplizierer 225 für m Bits x m Bits, einen Anweisungs-ROM 226, eine Arithmetik-Logik-Einheit ALU 227 zum Ausführen derartiger Berechnungen wie Additionen und Subtraktionen, ein Register 228 wie einen Summierspeicher, eine Steuerschaltung 229 zum Steuern eines Interrupts oder dergleichen für ein Steuersignal (a, b oder c) in bezug auf eine externe Schaltung, und einen internen Bus 230 des DSP.
Der Multiplizierer 225 dient zum Multiplizieren des Inhalts von Inhaltssignalen von A und B während eines Anweisungszyklus und zum Liefern des zugehörigen Ergebnisses C an den internen Bus 230.
Die ALU 227 dient zum Addieren oder Subtrahieren der vom internen Bus 230 und vom Register 228 herkommenden Daten zueinander oder voneinander, und sie schreibt das zugehörige Ergebnis in das Register 228 ein.
Der DSP verfügt über ein solches Merkmal, daß, wie es wohlbekannt ist, eine Berechnung für die Summe von Produkten während eines Anweisungszyklus möglich ist und daß eine Pipelineverarbeitung zur Verfügung steht, um dadurch eine Hochgeschwindigkeits-Zahlenberechnung für Fest- und Gleitkommadaten zu realisieren. Im Ergebnis können die Eingabedaten betreffend mehrere Eingabepunkte über ein Filter in Echtzeit verarbeitet werden. Dieses Konzept ist bei einem Universalmikroprozessor mit niedriger Verarbeitungsgeschwindigkeit nicht anwendbar.
Nun wird ein Ausführungsbeispiel eines Digitalfilters unter Verwendung eines DSP erläutert.
Die Fig. 18A und 18B sind Diagramme, die schematisch typische Blockkonfigurationen eines Digitalfilters zeigen. Fig. 18A zeigt ein Filter vom IIR(Filter mit unbegrenzter Impulsantwort)-Typ, während Fig. 18B ein Filter vorn FIR(Filter mit begrenzter Impulsantwort)-Typ zeigt.
In Fig. 18A kennzeichnet Xn das Vorzeichen eines Eingabesignals, die Zahl 241 einen Koeffizientenblock, K einen Verstärkungskoeffizient, A&sub1;, A&sub2;, B&sub1; und B&sub2; Filterkoeffizienten. Die Zahl 242 kennzeichnet Verzögerungsblöcke einschließlich eines Verzögerungsblocks (Wn - 1) für eine Periode zum Verzögerns des Signals Wn um eine einer Periode T entsprechende Zeiteinheit, und mit einem Block (Wn - 2) zum Verzögern desselben Signals um zwei Zeiteinheiten. Die Zahl 243 kennzeichnet einen Addierblock, und Yn Filterausgabedaten. Wie es aus Fig. 18A ersichtlich ist, sind verschiedene Filter, wie sie durch die folgenden Gleichungen (5), (6), (7), (8) und (9) gekennzeichnet sind, dadurch realisiert, daß der Filterkoeffizient in der dargestellten Konfiguration eingestellt wird. H(z) kennzeichnet eine Übertragungsfunktion und Z ist das Äquivalent zu 5 in einem analogen System. (Tiefpaßfilter) (Bandpaßfilter) (Hochpaßfilter) (Kerbfilter)
wobei r = 2 cosπf&sub0; T gilt, mit T als Abtastperiode und f&sub0; als Sperrfrequenz. (Allpaßfilter)
In Fig. 18B kennzeichnet X'n einen Eingabedatenwert, und Y'n einen Ausgabedatenwert. Die Zahl 244 kennzeichnet Verzögerungsblöcke, von denen X'n - 1 ein solcher zum Verzögern um eine Zeiteinheit ist und X'n - 2 ein solcher zum Verzögern um zwei Zeiteinheiten ist. Die Zahl 245 kennzeichnet einen Filterkoeffizientenblock zum Einstellen der Filterkoeffizienten A'&sub0;, A'&sub1; und A'&sub2;. Die Zahl 246 kennzeichnet einen Addierblock.
Dieses Diagramm kann durch eine Berechnungsformel ausgedrückt werden, wie sie in der nachfolgenden Gleichung (10) angegeben ist.
Y'n = A'&sub0; X'n + A'&sub1; X'n-1 + A'&sub2; X'n-2 .....(10)
Wie oben beschrieben, wird ein Eingabesignal am vorliegenden Ausführungsbeispiel durch eine digitale Filtereinrichtung unter Verwendung eines DSP gefiltert. Dieser Vorgang wird wiederholt für jede Abtastperiode T auf Grundlage eines vorab eingestellten Filterkoeffizienten ausgeführt. Infolgedessen können Eingabesignale im Zeitmultiplex auf Softwareweise entsprechend der Anzahl von Eingabepunkten gefiltert werden, wodurch Erfordernissen zum Ändern der Anzahl von Eingabepunkten, für eine Modifizierung von Eigenschaften und für eine Standardisierung einer gedruckten Leiterplatte genügt ist.
Auch ist, da der Filtervorgang ohne Verwendung eines Analogfilters möglich ist, dieses Ausführungsbeispiel hinsichtlich solcher Faktoren völlig frei, die Elemente nachteilig beeinflussen, wie Langzeit- oder andere Schwankungen hinsichtlich des Elementwerts auf Grund eines Fehlers im Anfangswert oder auf Grund der Umgebungstemperatur bei solchen Bauteilen wie Widerständen und Kondensatoren, was abweichend vom Fall bei Analogfiltern ist, wodurch ohne Einstellung hohe Genauigkeit gewährleistet ist.
Auch ist eine externe Prüfschaltung beseitigt, da dem Erfordernis derselben durch interne Software genügt wird, so daß sich die Herstellprozesse stark verkürzen und das Erfordernis einer Wartung beseitigt ist, was zu höherer Genauigkeit, geringen Kosten und anderen Vorteilen hinsichtlich des Schutzrelaissystems führt.
Nun wird ein Beispiel für ein automatisches Prüfsystem beschrieben, das geeigneterweise auf den analogen Eingabeabschnitt einer erfindungsgemäßen analogen Eingabeeinheit angewandt wird.

(Ausführungsbeispiel: Automatische Überprüfung (1))

Fig. 19 ist ein Diagramm, das die Blockkonfiguration eines automatischen Prüfsystems für den analogen Abschnitt gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt.
In Fig. 19 kennzeichnen die Zahlen 201-1 bis 201-N Tiefpaßfilter (hauptsächlich dazu verwendet, Aliasingfehler beim Abtasten zu verhindern; sie werden nachfolgend als TPF abgekürzt) zum Entfernen hoher Oberwellen, die den analogen Eingabesignalen ml bis inn und einem von einer externen Quelle gelieferten digitalen Signal Tin überlagert werden, während diese Eingabesignale zueinander addiert werden. Die Zahlen 202-1 bis 202-N kennzeichnen Abtast-Halte-Schaltungen (nachfolgend als S/H bezeichnet), die Zahl 203 einen Multiplexer (nachfolgend als MPX bezeichnet), die Zahl 204 eine Analog- Digital-Umsetzerschaltung (nachfolgend als A/D-Umsetzer bezeichnet), und die Zahl 205 einen Pufferspeicher für die A/D-umgesetzten Daten unter Verwendung eines DPRAM.
Die Zahl 200 kennzeichnet einen DSP (digitalen Signalprozessor), die Zahl 212 einen Programmspeicher (ROM) zum Einspeichern von DSP-Anweisungen, LB einen örtlichen Bus, die Zahl 209 einen Doppelport-Datenspeicher zum Empfangen von Daten und zum Ausgeben von Daten an den Systembus, die Zahl 210 eine Systembus-Schnittstellenschaltung, und B1 einen Systembus.
Die Zahl 206 kennzeichnet eine Steuerzeitpunktsignal-Erzeugungsschaltung zum Steuern des Betriebs der S/H-Schaltungen 201-1 bis 202-N, des MPX 203, der A/D-Schaltung 204 sowie des Pufferspeichers 205 und zum Anlegen eines digitalen Signals an die TPFs 201-1 bis 201-N.
Fig. 20 ist ein Schaltbild, das die TPFs 201-1 bis 201-N in Fig. 19 im Detail zeigt.
In Fig. 20 kennzeichnen die Zahlen 201a, 201b, 201c und 201d Widerstände, die 201e einen Kondensator und die Zahl 201f einen Operationsverstärker (OP-Verstärker).
Die oben angegebenen TPFs dienen zum Addieren eines analogen Eingabesignals in und des digitalen Eingabesignals Tin zueinander sowie zum Filtern dieser Eingabesignale zum Entfernen der hohen Oberwellen.
Nun erfolgt eine Erläuterung zur Verarbeitungssequenz bei automatischer Prüfung (Störungserkennung für eine analoge Schaltung) für den analogen Eingabeabschhitt gemäß dem vorliegenden Ausführungsbeispiel, wozu auf das Flußdiagramm von Fig. 21 Bezug genommen wird.

(i) Eingabe, Kombinierung und A/D-Umsetzung eines Prüfsignals

Die TPFs 201-1 bis 201-N in Fig. 19 werden mit Eingabesignalen ml bis inn versorgt, die die Zustandsgrößen des Starkstromsystems repräsentieren, wie durch einen Transformator, einen Stromtransformator oder dergleichen (normalerweise 50 Hz oder 60 Hz) erfaßt. Auch werden sie mit einem digitalen Signal (Taktsignal) mit einer Frequenz fn von der in Fig. 19 dargestellten Steuerzeitpunktsignal-Erzeugungsschaltung 206 versorgt. Die TPFs 201-1 bis 201-N arbeiten so, daß sie diese Eingabesignale kombinieren, während sie gleichzeitig als Antialiasingfilter arbeiten&sub1; um einen Aliasingfehler zu vermeiden, wie er bei der Abtastung entsteht.
Das Filterausgangssignal wird für jede Periode T durch die in Fig. 19 dargestellten S/H-Schaltungen 202-1 bis 202-N abgetastet und gehalten.
Der MPX 203 in Fig. 19 schaltet die Ausgangssignale der S/H- Schaltungen 202-1 bis 202-N für jede Periode T' (Periode 1/n der Periode; n ist eine ganze Zahl) um, und er liefert die Daten in den S/H-Schaltungen an die in Fig. 19 dargestellte A/D-Umsetzerschaltung 204. Diese A/D-Umsetzerschaltung 204 setzt einen analogen Wert in einen digitalen Wert um und speichert das Umsetzungsergebnis in den in Fig. 19 dargestellten Pufferspeicher 205 ein.
Diese Operationen werden für jede Periode T wiederholt, die eine Abtastperiode des digitalen Filters bildet.

(ii) Initialisierung

In einem Initialisierungsschritt werden das Register und der Speicher im DSP 200 und der Pufferspeicher 205 gelöscht, um sie in den Anfangszustand zu versetzen (Schritt 2021a). Die Prozesse im Schritt (ii) und in den folgenden dienen zum Aktivieren des DSP 200 durch einen im Programmspeicher 212 eingespeicherten Befehl.

(iii) Dateneingabe

In einem Schritt 2021b werden die im Pufferspeicher 205 abgespeicherten Eingabedaten über den örtlichen Bus LB in den DSP 200 eingespeichert.

(iv) Eingabe von Filterkoeffizienten

In einem Schritt 2021c werden die vorab im Programmspeicher 212 abgespeicherten Filterkoeffizienten an den DSP 200 übertragen. Zu diesem Filterkoeffizienten gehören Koeffizienten (Filterkoeffizientengruppe A) zum Durchlassen der Frequenz (f&sub0;: 50 Hz oder 60 Hz) des oben angegebenen Starkstromsystems um die Eigenschaft einer Beseitigung hoher Oberwellen zu erzielen, sowie Koeffizienten (Filterkoeffizientengruppe B) zum starken Dämpfen der Frequenz f&sub0; des Starkstromsystems und zum Erzielen einer Eigenschaft zum Durchlassen nur der Frequenz fn des von der Steuerzeitpunktsignal-Erzeugungsschaltung 206 gelieferten Signals Tin. Diese Koeffizienten können über den Systembus B1 von anderen Einheiten geliefert werden.

(v) Digitalfilterberechnung (1)

Es stehen mehrere spezielle Verfahren zur Digitalfilterberechnung zur Verfügung, für die die durch die Gleichungen (11) und (12) dargestellten Verarbeitungsvorgänge ein Beispiel sind:
Wn = K Xn + B1 (Wn - 1) + B2 (Wn - 2) (1)
Yn = Wn + A1 (Wn - 1) + A2 (Wn - 2) (2),
mit K: Verstärkungskoeffizient,
A&sub1;, A&sub2;, B&sub1;, B&sub2;: Filterkoeffizienten,
Xn: Eingabedaten,
Yn: Ausgabedaten
Wn - 1: Um eine Zeiteinheit verzögerter Datenwert Wn,
Wn - 2: Um zwei Zeiteinheiten verzögerter Datenwert Wn.
Die Filterkoeffizientengruppe A wird als Filterkoeffizienten für die Filterberechnung im Schritt 2021b verwendet.
Fig. 22A zeigt ein Beispiel für die Verstärkungsfrequenzcharakteristik eines für den Verarbeitungsvorgang in diesem Schritt verwendeten Filters. Dieses Filter läßt die Frequenz f&sub0; durch und es schwächt die Frequenz fn mit solchem Ausmaß, daß sie keinen Einfluß auf die Schutzberechnung ausübt.
Die Schutzberechnung verwendet das in diesem Schritt erhaltene Filterausgangssignal. Im Ergebnis ist die Verwendung eines Eingabesignals Tin mit der Frequenz fn selbstverständlich ohne jeden Einfluß auf die Relaischarakteristik.

(vi) Digitalfilterberechnung (2)

Die Filterberechnung in einem Schritt 2021e ist genau dieselbe wie die im oben angegebenen Schritt (v) und demgemäß ist dasselbe Berechnungsprogramm betroffen. Für die Filterkoeffizienten wird die Filterkoeffizientengruppe B verwendet.
Fig. 22B zeigt die Verstärkungsfrequenzcharakteristik eines für den in diesem Schritt ausgeführten Verarbeitungsvorgang verwendeten Filters. Es wird nur die Frequenzkomponente (fn) des von der Steuerzeitpunktsignal-Erzeugungsschaltung gelieferten Signals durchgelassen, während die anderen Signale abgeschwächt werden. Genauer gesagt, wird die Güte Q auf einen sehr hohen Wert eingestellt. Auch kann für diesen Schritt ein anderes Berechnungsprogramm verwendet werden.

(vii) Entscheidung

In einem Schritt 2021f wird der Absolutwert des Filterausgangssignals für jeden Kanal, wie im Schritt (vi) berechnet, ermittelt und mit einem bekannten Vorgabewert verglichen. Im Ergebnis wird innerhalb des Bereichs eines bekannten Vorgabewerts entschieden, daß der Analogeingabeabschnitt, d.h. die TPFs 201-1 bis 201-N, die S/H-Schaltungen 202-1 bis 202- N, der MPX 203, die A/D-Umsetzschaltung 204 und der Pufferspeicher 205 auf normale Weise arbeiten. Außerhalb des bekannten Vorgabebereichs ist es andererseits bekannt, daß entweder der Analogeingabeabschnitt oder der Pufferspeicher 205 fehlerhaft ist.
Gemäß der Erfindung wird die vorstehend angegebene Berechnung durch einen DSP ausgeführt, weswegen eine Berechnung mit sehr hoher Genauigkeit möglich ist, was eine sehr genaue Entscheidung ermöglicht.

(viii) Datenausgabe

In einem Schritt 2021g wird das durch das Filter im Schritt (v) verarbeitete Filterausgangssignal an die Systemhaupteinheit (eine mit dem Systembus verbundene Einheit, die Systemsteuerfunktion ausübt) übertragen. Dieser Prozeß wird für jede Periode T wiederholt.
Die Haupteinheit zum Ausführen der vorstehend angegebenen Steuerung des Systems sperrt ein Relais auf Grundlage des oben angegebenen Entscheidungsergebnisses, während sie gleichzeitig fehlerhaften Betrieb mittels Systemstörungsanzeige verhindert. Auch ist der gestörte Bereich lokalisiert, da es bekannt ist, daß die Analogeingabeeinheit fehlerhaft arbeitet.
Dieser Vorgang ermöglicht eine automatische Prüfung des Analogeingabeabschnitts mit hoher Genauigkeit und Zuverlässigkeit. Ferner ist die Überprüfung des Analogeingabeabschnitts, die bisher schwierig war, ohne jede zusätzliche Schaltung ermöglicht. Im Ergebnis werden alle Prozesse ab der Dateneingabe bis zur Filterberechnung in ihrer Gesamtheit ausgeführt, was die Systemzuverlässigkeit stark verbessert
Beim vorstehend beschriebenen Ausführungsbeispiel wurde das an das TPF gelieferte Eingabesignal Tin mit der Frequenz fn in bezug auf einen Fall erläutert, bei dem dieses Eingabesignal von der Steuerzeitpunktsignal-Erzeugungsschaltung geliefert wird. Gemäß dem vorliegenden Ausführungsbeispiel kann das Eingabesignal Tin für die TPFs 201-1 bis 201-N nicht von der Steuerzeitpunktsignal-Erzeugungsschaltung sondem als Ausgabesignal einer Oszillatorschaltung geliefert werden, die gesondert vorhanden ist, was dieselbe Wirkung hat, wie es leicht ersichtlich ist.
Fig. 23 zeigt Signalverläufe, wie sie an verschiedenen Stellen des betrachteten Ausführungsbeispiels erzeugt werden. (a) kennzeichnet ein Eingangssignal des Starkstromsystems, (b) ein Takteingangssignal, (c) Ausgangssignalverläufe der TPFs 201-1 bis 201-N, (d) einen Ausgangsdatenwert des Digitalfilters A, (e) einen Ausgangsdatenwert des Digitalfilters B und (f) einen Ausgangsdatenwert, der als Absolutwert des Ausgangsdatenwert des Digitalfilters B bestimmt ist.
Obwohl das vorstehend angegebene Ausführungsbeispiel einen Fall betrifft, bei dem das in Fig. 23b dargestellte Taktsignal Tin an die TPFs 201-1 bis 201-N geliefert wird, kann nicht nur dieses Taktsignal sondern auch ein sinusförmiges Signal oder dergleichen mit gleichem Effekt zugeführt wird, was leicht ersichtlich ist.

(Ausführungsbeispiel: automatische Überprüfung - (2))

Abweichend vom vorstehend beschriebenen Ausführungsbeispiel, bei dem ein vorgegebenes Taktsignal an die in Fig. 19 dargestellten TPFs geliefert wird, wird beim nachfolgend erläuterten Ausführungsbeispiel ein Gleichspannungssignal zur automatischen Prüfung an die TPFs angelegt.
Dieses Ausführungsbeispiel verfügt über dieselbe Schaltungskonfiguration und denselben Verarbeitungsablauf, wie sie in den Fig. 19 und 21 dargestellt sind.
Fig. 24A zeigt genau dieselbe Frequenz-Verstärkungs-Charakteristik wie das in Fig. 22A dargestellte Filter. Fig. 24B zeigt die Frequenz-Verstärkungs-charakteristik eines Tiefpaßfilters (eines Digitalfilters C unter Verwendung einer Filterkoeffizientengruppe C). Im Ergebnis liegt die Differenz dieses Ausführungsbeispiels gegenüber den oben angegebenen in der Filtercharakteristik im Schritt 2021e (Filter B ist durch das Filter C ersetzt).
Nun wird der Betrieb dieses Ausführungsbeispiels erläutert.
Als erstes wird einer der zwei Eingabeanschlüsse der TPFs 201-1 bis 201-N mit einem Eingabesignal in vom in Fig. 25A dargestellten Starkstromsystem versorgt, und der andere Eingabeanschluß desselben wird mit einem Eingabesignal Tin' versorgt, das ein Gleichspannungssignal mit der Größe Vref ist, wie in Fig. 25B dargestellt. Wie oben erläutert, nehmen die Ausgangssignale der in Fig. 19 dargestellten TPFs 201-1 bis 201-N die in Fig. 25C dargestellten Verläufe ein.
Genauer gesagt, ist der Signalverlauf dergestalt, daß Vref zum Eingabesignal aus dem Starkstromsystem addiert ist.
Nun wird der Gleichspannungsanteil des Filterausgangssignals, für das die Filterkoeffizientengruppe A gilt, so abgeschnitten, wie es in Fig. 25B dargestellt ist. Im Ergebnis ist der Gleichspannungsanteil des für die Schutzrelaisberechnung verwendeten Filters A abgetrennt, weswegen die Auswirkung des Anlegens eines eingegebenen Gleichspannungssignals, die andernfalls hinsichtlich der Schutzrelaisberechnung bestehen würde, ganz beseitigt.
Fig. 25E zeigt das Ausgangssignal des Filters C. Wie es aus diesem Diagramm ersichtlich ist, wird, wenn der oben erläuterte Analogeingabeabschnitt normal arbeitet, der als Eingabe zugeführte Gleichspannungsanteil (mit der Größe Vref) getreu wiedergegeben, wie es in Fig. 25E dargestellt ist.
Es ist jedoch leicht ersichtlich, daß das Ausgangssignal des Filters C hinsichtlich der Verstärkung mit gewünschtem Ausmaß multipliziert werden kann.
Wenn der oben beschriebene Analogeingabeabschnitt nicht normal arbeitet, hat dagegen das Ausgangssignal des Filters C nicht die Größe Vref, weswegen eine Schaltungsstörung früher erkannt wird (mit einer Verzögerung, die nur der Verzögerung des Übergangsverhaltens des Filters C entspricht), wodurch die Zuverlässigkeit stark verbessert ist.
Fig. 26 ist ein Diagramm zum detaillierteren Erläutern des betrachteten Ausführungsbeispiels Fig. 26(a) zeigt das Ausgangssignal des Filters C und Fig. 26(b) zeigt eine DSP-Verarbeitung.
Es sei angenommen, daß die Analogschaltung vor einem Zeitpunkt TF normal arbeitet und daß zu diesem Zeitpunkt TF eine Schaltungsstörung aufgetreten ist.
Zu einem Zeitpunkt TF + α, der einige Abtastwerte später liegt, hat das Filterausgangssignal nicht die Größe Vref. Im Ergebnis sollte zu diesem Zeitpunkt eine Störung der Analogschaltung erkennbar sein. Genauer gesagt, ist selbstverständlich eine automatische Prüfung mit hoher Geschwindigkeit realisiert.

(Ausführungsbeispiel: automatische Überprüfung - (3))

Es wird noch ein anderes Ausführungsbeispiel erläutert. Dieses Ausführungsbeispiel verfügt, wie das oben erläuterte, über eine Schaltungskonfiguration und einen Berechnungsablauf, die denen ähnlich sind, die in den Fig 19 und 20 dargestellt sind. Dieses Ausführungsbeispiel unterscheidet sich jedoch hinsichtlich der Filterkoeffizienten in den Schritten 2021d und 2021e sowie hinsichtlich des an die in Fig. 19 dargestellten TPFs 201-1 bis 201-N angelegten Eingabesignals Tin.
Fig. 27A ist ein Diagramm, das ein Beispiel für die Frequenz-Verstärkungs-Charakteristik eines Filters zeigt, das dazu verwendet wird, die Frequenz f&sub0; des Starkstromsystems durchzulassen und die Schutzrelaisberechnung auszuführen (es wird die Filterkoeffizientengruppe D verwendet).
Die vorstehend angegebene Filtercharakteristik ist dergestalt, daß die Eingabe mit der Frequenz fn' null ist.
Fig. 27B ist ein Diagramm, das ein Beispiel für die Verstärkungs-Frequenz-Charakteristik eines Filters E (Filterkoeffizientengruppe E) zum Abschneiden der Frequenzkomponente f&sub0; des Starkstromsystems und zum ausschließlichen Durchlassen der Frequenzkomponente fn' des angelegten Signals zeigt, was im Gegensatz zum Fall von Fig. 27A steht.
So hat das Filter mit der in Fig. 27A dargestellten Charakteristik, das die Eingabe Tin mit der Frequenz fn' abschneidet, keinen nachteiligen Einfluß auf die Schutzrelaisberechnung.
Nun wird der Betrieb des vorliegenden Ausführungsbeispiels erläutert.
Fig. 28(a) zeigt ein S/H-Signal zum Abtasten des Filters. Fig. 28(b) ist ein Diagramm, das ein Eingabesignal Ti' zeigt, das den Eingabesignalverlaufliefert, wie er an die in Fig. 19 dargestellten TPFs 201-1 bis 201-N gegeben wird.
Das S/H-Signal ist hinsichtlich der zeitlichen Lage mit dem Eingabesignal Ti' synchronisiert. Genauer gesagt, verfügt das Eingabesignal Ti' über eine Periode, die das n-fache (n: ganze Zahl) der Periode des Signals S/H ist. Auch verfügt das Eingabesignal Ti' über einen Taktsignalverlauf, der zwischen positiv und negativ schwingt.
Der Ausgabesignalverlauf des vorstehend angegebenen Filters D ist in der Fig. 28(c) dargestellt. Dieses Filterausgangssignal nimmt auf Grund der oben angegebenen Filtercharakteristik einen Signalverlauf ein, der nur auf das Eingabesignal Ti' reagiert, und bei normalem Betrieb des Analogeingabeabschnitts ist es identisch mit den bekannten Daten zu den in Fig. 28(d) gekennzeichneten Zeitpunkten. Genauer gesagt, wird, da sich das S/H-Signal in Phase mit dem Eingabesignal Ti befindet, der in Fig. 19 dargestellte DSP 200 über die Anzahl von Verarbeitungen informiert, mit denen er ab dem Zeitpunkt der Polaritätsänderung des Eingabesignals Ti' beschäftigt war, und so ist das zugehörige Ausgangssignal vorab bekannt. Angesichts dieser Tatsache wird, wenn das Filterausgangssignal mit dem dem Abtastzeitpunkt entsprechenden bekannten Datenwert verglichen wird, eine Störung der Analogschaltung unter Verwendung des DSP schnell zu einem frühen Zeitpunkt erkannt.
Im Ergebnis ist eine schnelle Störungsentscheidung für jede Abtastperiode des Filters möglich, und daher kann das Schutzrelaissystem gesperrt werden, um einen fehlerhaften Betrieb zum Zeitpunkt einer Störung des Analogeingabeabschnitts zu verhindern.
Auch wird gemäß dem vorliegenden Ausführungsbeispiel, bei dem ein Eingabesignal zwischen positive und negativ schwingt, wie in Fig. 28(b) dargestellt, die Überprüfung der A/D-Umsetzschaltung, die im Stand der Technik als sehr wichtig angesehen wird, ebenfalls ausgeführt, was eine zusätzli che Überprüfungsschaltung ausschließlich für die A/D-Umsetzschaltung überflüssig macht. Im Ergebnis ist die Größe der Schaltung verringert und ihre Zuverlässigkeit ist verbessert.
Hinsichtlich des in Fig. 21 dargestellten Betriebsablaufs kann andererseits die zur Überprüfung verwendete Filterberechnung, wenn die Berechnungszeit beschränkt ist, im Zeitmultiplex nicht für jede Periode der Filterberechnung ausgeführt werden.
Das vorstehend angegebene Ausführungsbeispiel für automatische Überprüfung des Analogeingabeabschnitts beseitigt das Erfordernis einer zusätzlichen Schaltung für automatische Prüfung, und es ermöglicht eine genaue Störungserkennung zu einem frühen Zeitpunkt, was die Zuverlässigkeit als Schutzrelaissystem verbessert.
Ferner werden selbst zum Zeitpunkt eines Vorfalls im Starkstromsystem das Anlegen eines hochfrequenten Signals, das andernfalls bei einem Vorfall nicht erzeugt würde, und die Ansprecherkennung auf eine solche Eingabe zur automatischen Überprüfung verwendet, so daß eine hochgenaue automatische Überprüfung unabhängig davon möglich ist, ob ein Systemvorfall aufgetreten ist oder nicht. So ist es möglich, ein sehr zuverlässiges Schutzrelaissystem im Vergleich mit herkömmlichen Systemen zu realisieren, was zu einem großen Vorteil führt.
Die automatische Überprüfung des Analogeingabeabschnitts ist nicht nur auf eine Analogeingabeeinheit anwendbar, wie sie für ein Starkstromsignal-Verarbeitungssystem verwendet wird, sondern sie ist auch mit gleicher Wirkung auf eine Schaltung anwendbar, wie sie allgemein zum Umsetzen eines analogen in ein digitales Signal verwendet wird.
Abgesehen von den vorstehend beschriebenen Ausführungsbeispielen, bei denen ein erfindungsgemäßes Signalverarbeitungssystem auf ein Schutzrelaissystem angewandt ist, kann das erfindungsgemäße System auch auf anderen Gebieten angewandt werden, wie als Scheinleistungs-Kompensationssystem, oder bevorzugter besteht Anwendung auf eine Steuereinrichtung für ein statisches Blindleistungs-Kompensationssystem.
Das erfindungsgemäße Starkstromsignal-Verarbeitungssystem kann z. B. Anwendung bei einem Steuersystem zum Steuern des Ein/Aus-Zeitpunkts (Phasenwinkel α) eines Thyristors mit Drosselstrom finden, und zwar im Fall eines TCR-Systems, bei dem eine Drossel mit einem Thyristor kombiniert ist.
Im Fall eines TSC-Systems mit einem Leistungskondensator und einer Thyristorschalteinheit für den Kondensator ist das erfindungsgemäße System andererseits auf ein Steuersystem zur Ein/Aus-Steuerung des Thyristors anwendbar.
Auf diese Weise werden bei einem statischen Blindleistungs- Kompensationssystem Daten wie die Spannungsänderung des Systems oder dergleichen durch einen vorbestimmten Algorithmus unter Verwendung eines vorab eingestellten Parameters zum Steuern des Thyristors mit hoher Geschwindigkeit berechnet. Auch wird die Änderungsrate (ΔV) der Systemspannung erfaßt und die Systemspannung wird auf Grundlage dieser Erfassung stabilisiert.
Die Zahl 206 kennzeichnet eine Steuerzeitpunktsignal-Erzeugungsschaltung zum Steuern des Betriebs der S/H-Schaltungen 201-1 bis 202-N, des MPX 203, der A/D-Schaltung 204 sowie des Pufferspeichers 205 und zum Anlegen eines digitalen Signals an die TPFs 201-1 bis 201-N.
Fig. 20 ist ein Schaltbild, das die TPFs 201-1 bis 201-N in Fig. 19 im Detail zeigt.
In Fig. 20 kennzeichnen die Zahlen 201a, 201b, 201c und 201d Widerstände, die 201e einen Kondensator und die Zahl 201f einen Operationsverstärker (OP-Verstärker).
Die oben angegebenen TPFs dienen zum Addieren eines analogen Eingabesignals in und des digitalen Eingabesignals Tin zueinander sowie zum Filtern dieser Eingabesignale zum Entfernen der hohen Oberwellen.
Nun erfolgt eine Erläuterung zur Verarbeitungssequenz bei automatischer Prüfung (Störungserkennung für eine analoge Schaltung) für den analogen Eingabeabschnitt gemäß dem vorliegenden Ausführungsbeispiel, wozu auf das Flußdiagramm von Fig. 21 Bezug genommen wird.

(i) Eingabe, Kombinierung und A/D-Umsetzung eines Prüfsignals

Die TPFs 201-1 bis 201-N in Fig. 19 werden mit Eingabesignalen ml bis inn versorgt, die die Zustandsgrößen des Starkstromsystems repräsentieren, wie durch einen Transformator, einen Stromtransformator oder dergleichen (normalerweise 50 Hz oder 60 Hz) erfaßt. Auch werden sie mit einem digitalen Signal (Taktsignal) mit einer Frequenz fn von der in Fig. 19 dargestellten Steuerzeitpunktsignal-Erzeugungsschaltung 206 versorgt. Die TPFs 201-1 bis 201-N arbeiten so, daß sie diese Eingabesignale kombinieren, während sie gleichzeitig als Antialiasingfilter arbeiten, um einen Aliasingfehler zu vermeiden, wie er bei der Abtastung entsteht.
Das Filterausgangssignal wird für jede Periode T durch die in Fig. 19 dargestellten S/H-Schaltungen 202-1 bis 202-N abgetastet und gehalten.
Der MPX 203 in Fig. 19 schaltet die Ausgangssignale der S/H- Schaltungen 202-1 bis 202-N für jede Periode T' (Periode l/n der Periode; n ist eine ganze Zahl) um, und er liefert die Daten in den S/H-Schaltungen an die in Fig. 19 dargestellte A/D-Umsetzerschaltung 204. Diese A/D-Umsetzerschaltung 204 setzt einen analogen Wert in einen digitalen Wert um und speichert das Umsetzungsergebnis in den in Fig. 19 dargestellten Pufferspeicher 205 ein.
Diese Operationen werden für jede Periode T wiederholt, die eine Abtastperiode des digitalen Filters bildet.

(ii) Initialisierung

(iii) Dateneingabe

(iv) Eingabe von Filterkoeffizienten

(v) Digitalfilterberechnung (1)

(vi) Digitalfilterberechnung (2)

Die Filterberechnung in einem Schritt 2021e ist genau dieselbe wie die im oben angegebenen Schritt (v) und demgemäß ist dasselbe Berechnungsprogramm betroffen. Für die Filterkoeffizienten wird die Filterkoeffizientengruppe B verwendet.
Fig. 22B zeigt die Verstärkungsfrequenzcharakteristik eines für den in diesem Schritt ausgeführten Verarbeitungsvorgang verwendeten Filters. Es wird nur die Frequenzkomponente ('n) des von der Steuerzeitpunktsignal-Erzeugungsschaltung gelieferten Signais durchgelassen, während die anderen Signale abgeschwächt werden. Genauer gesagt, wird die Güte Q auf einen sehr hohen Wert eingestellt. Auch kann für diesen Schritt ein anderes Berechnungsprogramm verwendet werden.

(vii) Entscheidung

(viii) Datenausgabe

In einem Schritt 2021g wird das durch das Filter im Schritt (v) verarbeitete Filterausgangssignal an die Systemhaupteinheit (eine mit dem Systembus verbundene Einheit, die Systemsteuerfunktion ausübt) übertragen. Dieser Prozeß wird für jede Periode T wiederholt.
Die Haupteinheit zum Ausführen der vorstehend angegebenen Steuerung des Systems sperrt ein Relais auf Grundlage des oben angegebenen Entscheidungsergebnisses, während sie gleichzeitig fehlerhaften Betrieb mittels Systemstörungsanzeige verhindert. Auch ist der gestörte Bereich lokalisiert, da es bekannt ist, daß die Analogeingabeeinheit fehlerhaft arbeitet.
Dieser Vorgang ermöglicht eine automatische Prüfung des Analogeingabeabschnitts mit hoher Genauigkeit und Zuverlässigkeit. Ferner ist die Überprüfung des Analogeingabeabschnitts, die bisher schwierig war, ohne jede zusätzliche Schaltung ermöglicht. Im Ergebnis werden alle Prozesse ab der Dateneingabe bis zur Filterberechnung in ihrer Gesamtheit ausgeführt, was die Systemzuverlässigkeit stark verbessert.
Beim vorstehend beschriebenen Ausführungsbeispiel wurde das an das TPF gelieferte Eingabesignal Tin mit der Frequenz fn in bezug auf einen Fall erläutert, bei dem dieses Eingabesignal von der Steuerzeitpunktsignal-Erzeugungsschaltung geliefert wird. Gemäß dem vorliegenden Ausführungsbeispiel kann das Eingabesignal Tin für die TPFs 201-1 bis 201-N nicht von der Steuerzeitpunktsignal-Erzeugungsschaltung sondem als Ausgabesignal einer Oszillatorschaltung geliefert werden, die gesondert vorhanden ist, was dieselbe Wirkung hat, wie es leicht ersichtlich ist.
Fig. 23 zeigt Signalverläufe, wie sie an verschiedenen Stellen des betrachteten Ausführungsbeispiels erzeugt werden. (a) kennzeichnet ein Eingangssignal des Starkstromsystems, (b) ein Takteingangssignal, (c) Ausgangssignalverläufe der TPFs 201-1 bis 201-N, (d) einen Ausgangsdatenwert des Digitalfilters A, (e) einen Ausgangsdatenwert des Digitalfilters B und (f) einen Ausgangsdatenwert, der als Absolutwert des Ausgangsdatenwert des Digitalfilters B bestimmt ist.
Obwohl das vorstehend angegebene Ausführungsbeispiel einen Fall betrifft, bei dem das in Fig. 23b dargestellte Taktsignal Tin an die TPFs 201-1 bis 201-N geliefert wird, kann nicht nur dieses Taktsignal sondern auch ein sinusförmiges Signal oder dergleichen mit gleichem Effekt zugeführt wird, was leicht ersichtlich ist.

(Ausführungsbeispiel: automatische Überprüfung - (2))

Abweichend vom vorstehend beschriebenen Ausführungsbeispiel, bei dem ein vorgegebenes Taktsignal an die in Fig. 19 dargestellten TPFs geliefert wird, wird beim nachfolgend erläuterten Ausführungsbeispiel ein Gleichspannungssignal zur automatischen Prüfung an die TPFs angelegt.
Dieses Ausführungsbeispiel verfügt über dieselbe Schaltungskonfiguration und denselben Verarbeitungsablauf, wie sie in den Fig. 19 und 21 dargestellt sind.
Fig. 24A zeigt genau dieselbe Frequenz-Verstärkungs-Charakteristik wie das in Fig. 22A dargestellte Filter. Fig. 24B zeigt die Frequenz-Verstärkungs-Charakteristik eines Tiefpaßfilters (eines Digitalfilters C unter Verwendung einer Filterkoeffizientengruppe C). Im Ergebnis liegt die Differenz dieses Ausführungsbeispiels gegenüber den oben angegebenen in der Filtercharakteristik im Schritt 2021e (Filter B ist durch das Filter C ersetzt).
Nun wird der Betrieb dieses Ausführungsbeispiels erläutert.
Als erstes wird einer der zwei Eingabeanschlüsse der TPFs 201-1 bis 201-N mit einem Eingabesignal in vorn in Fig. 25A dargestellten Starkstromsystem versorgt, und der andere Eingabeanschluß desselben wird mit einem Eingabesignal Tin' versorgt, das ein Gleichspannungssignal mit der Größe Vref ist, wie in Fig. 25B dargestellt. Wie oben erläutert, nehmen die Ausgangssignale der in Fig. 19 dargestellten TPFs 201-1 bis 201-N die in Fig. 25C dargestellten Verläufe ein.
Genauer gesagt, ist der Signalverlauf dergestalt, daß Vref zum Eingabesignal aus dem Starkstromsystem addiert ist.
Nun wird der Gleichspannungsanteil des Filterausgangssignals, für das die Filterkoeffizientengruppe A gilt, so abgeschnitten, wie es in Fig. 25B dargestellt ist. Im Ergebnis ist der Gleichspannungsanteil des für die Schutzrelaisberechnung verwendeten Filters A abgetrennt, weswegen die Auswirkung des Anlegens eines eingegebenen Gleichspannungssignals, die andernfalls hinsichtlich der Schutzrelaisberechnung bestehen würde, ganz beseitigt.
Fig. 25E zeigt das Ausgangssignal des Filters C. Wie es aus diesem Diagramm ersichtlich ist, wird, wenn der oben erläuterte Analogeingabeabschnitt normal arbeitet, der als Eingabe zugeführte Gleichspannungsanteil (mit der Größe Vref) getreu wiedergegeben, wie es in Fig. 25E dargestellt ist.
Es ist jedoch leicht ersichtlich, daß das Ausgangssignal des Filters C hinsichtlich der Verstärkung mit gewünschtem Ausmaß multipliziert werden kann.
Wenn der oben beschriebene Analogeingabeabschnitt nicht normal arbeitet, hat dagegen das Ausgangssignal des Filters C nicht die Größe Vref, weswegen eine Schaltungsstörung früher erkannt wird (mit einer Verzögerung, die nur der Verzögerung des Übergangsverhaltens des Filters C entspricht), wodurch die Zuverlässigkeit stark verbessert ist.
Fig. 26 ist ein Diagramm zum detaillierteren Erläutern des betrachteten Ausführungsbeispiels Fig. 26(a) zeigt das Ausgangssignal des Filters C und Fig. 26(b) zeigt eine DSP-Verarbeitung.
Es sei angenommen, daß die Analogschaltung vor einem Zeitpunkt TF normal arbeitet und daß zu diesem Zeitpunkt TF eine Schaltungsstörung aufgetreten ist.
Zu einem Zeitpunkt TF + α, der einige Abtastwerte später liegt, hat das Filterausgangssignal nicht die Größe Vref. Im Ergebnis sollte zu diesem Zeitpunkt eine Störung der Analogschaltung erkennbar sein. Genauer gesagt, ist selbstverständlich eine automatische Prüfung mit hoher Geschwindigkeit realisiert.

(Ausführungsbeispiel: automatische Überprüfung - (3))

Es wird noch ein anderes Ausführungsbeispiel erläutert. Dieses Ausführungsbeispiel verfügt, wie das oben erläuterte, über eine Schaltungskonfiguration und einen Berechnungsablauf, die denen ähnlich sind, die in den Fig 19 und 20 dargestellt sind. Dieses Ausführungsbeispiel unterscheidet sich jedoch hinsichtlich der Filterkoeffizienten in den Schritten 2021d und 2021e sowie hinsichtlich des an die in Fig. 19 dargestellten TPFs 201-1 bis 201-N angelegten Eingabesignals Tin.
Fig. 27A ist ein Diagramm, das ein Beispiel für die Frequenz-Verstärkungs-Charakteristik eines Filters zeigt, das dazu verwendet wird, die Frequenz f&sub0; des Starkstromsystems durchzulassen und die Schutzrelaisberechnung auszuführen (es wird die Filterkoeffizientengruppe D verwendet).
Die vorstehend angegebene Filtercharakteristik ist dergestalt, daß die Eingabe mit der Frequenz fn' null ist.
Fig. 27B ist ein Diagramm, das ein Beispiel für die Verstärkungs-Frequenz-Charakteristik eines Filters E (Filterkoeffizientengruppe E) zum Abschneiden der Frequenzkomponente f&sub0; des Starkstromsystems und zum ausschließlichen Durchlassen der Frequenzkomponente fn' des angelegten Signals zeigt, was im Gegensatz zum Fall von Fig. 27A steht.
So hat das Filter mit der in Fig. 27A dargestellten Charakteristik, das die Eingabe Tin mit der Frequenz 'n' abschneidet, keinen nachteiligen Einfluß auf die Schutzrelaisberechnung.
Nun wird der Betrieb des vorliegenden Ausführungsbeispiels erläutert.
Fig. 28(a) zeigt ein S/H-Signal zum Abtasten des Filters. Fig. 28(b) ist ein Diagramm, das ein Eingabesignal Ti' zeigt, das den Eingabesignalverlaufliefert, wie er an die in Fig. 19 dargestellten TPFs 201-1 bis 201-N gegeben wird.
Das S/H-Signal ist hinsichtlich der zeitlichen Lage mit dem Eingabesignal Ti' synchronisiert. Genauer gesagt, verfügt das Eingabesignal Ti' über eine Periode, die das n-fache (n: ganze Zahl) der Periode des Signals S/H ist. Auch verfügt das Eingabesignal Ti' über einen Taktsignalverlauf, der zwischen positiv und negativ schwingt.
Der Ausgabesignalverlauf des vorstehend angegebenen Filters D ist in der Fig. 28(c) dargestellt. Dieses Filterausgangssignal nimmt auf Grund der oben angegebenen Filtercharakteristik einen Signalverlauf ein, der nur auf das Eingabesignal Ti' reagiert, und bei normalem Betrieb des Analogeingabeabschnitts ist es identisch mit den bekannten Daten zu den in Fig. 28(d) gekennzeichneten Zeitpunkten. Genauer gesagt, wird, da sich das S/H-Signal in Phase mit dem Eingabesignal Ti befindet, der in Fig. 19 dargestellte DSP 200 über die Anzahl von Verarbeitungen informiert, mit denen er ab dem Zeitpunkt der Polaritätsänderung des Eingabesignals Ti' beschäftigt war, und so ist das zugehörige Ausgangssignal vorab bekannt. Angesichts dieser Tatsache wird, wenn das Filterausgangssignal mit dem dem Abtastzeitpunkt entsprechenden bekannten Datenwert verglichen wird, eine Störung der Analogschaltung unter Verwendung des DSP schnell zu einem frühen Zeitpunkt erkannt.
Im Ergebnis ist eine schnelle Störungsentscheidung für jede Abtastperiode des Filters möglich, und daher kann das Schutzrelaissystem gesperrt werden, um einen fehlerhaften Betrieb zum Zeitpunkt einer Störung des Analogeingabeabschnitts zu verhindern.
Auch wird gemäß dem vorliegenden Ausführungsbeispiel, bei dem ein Eingabesignal zwischen positiv und negativ schwingt, wie in Fig. 28(b) dargestellt, die Überprüfung der A/D-Umsetzschaltung, die im Stand der Technik als sehr wichtig angesehen wird, ebenfalls ausgeführt, was eine zusätzliche Überprüfungsschaltung ausschließlich für die A/D-Umsetzschaltung überflüssig macht. Im Ergebnis ist die Größe der Schaltung verringert und ihre Zuverlässigkeit ist verbessert.
Hinsichtlich des in Fig. 21 dargestellten Betriebsablaufs kann andererseits die zur Überprüfung verwendete Filterberechnung, wenn die Berechnungszeit beschränkt ist, im Zeitmultiplex nicht für jede Periode der Filterberechnung ausgeführt werden.
Das vorstehend angegebene Ausführungsbeispiel für automatische Überprüfung des Analogeingabeabschnitts beseitigt das Erfordernis einer zusätzlichen Schaltung für automatische Prüfung, und es ermöglicht eine genaue Störungserkennung zu einem frühen Zeitpunkt, was die Zuverlässigkeit als Schutzrelaissystem verbessert.
Ferner werden selbst zum Zeitpunkt eines Vorfalls im Starkstromsystem das Anlegen eines hochfrequenten Signals, das andernfalls bei einem Vorfall nicht erzeugt würde, und die Ansprecherkennung auf eine solche Eingabe zur automatischen Überprüfung verwendet, so daß eine hochgenaue automatische Überprüfung unabhängig davon möglich ist, ob ein Systemvorfall aufgetreten ist oder nicht. So ist es möglich, ein sehr zuverlässiges Schutzrelaissystem im Vergleich mit herkömmlichen Systemen zu realisieren, was zu einem großen Vorteil führt.
Die automatische Überprüfung des Analogeingabeabschnitts ist nicht nur auf eine Analogeingabeeinheit anwendbar, wie sie für ein Starkstromsignal-Verarbeitungssystem verwendet wird, sondern sie ist auch mit gleicher Wirkung auf eine Schaltung anwendbar, wie sie allgemein zum Umsetzen eines analogen in ein digitales Signal verwendet wird.
Abgesehen von den vorstehend beschriebenen Ausführungsbeispielen, bei denen ein erfindungsgemäßes Signalverarbeitungssystem auf ein Schutzrelaissystem angewandt ist, kann das erfindungsgemäße system auch auf anderen Gebieten angewandt werden, wie als Scheinleistungs-Kompensationssystem, oder bevorzugter besteht Anwendung auf eine Steuereinrichtung für ein statisches Blindleistungs-Kompensationssystem.
Das erfindungsgemäße Starkstromsignal-Verarbeitungssystem kann z. B. Anwendung bei einem Steuersystem zum Steuern des Ein/Aus-Zeitpunkts (Phasenwinkel α) eines Thyristors mit Drosselstrom finden, und zwar im Fall eines TCR-Systems, bei dem eine Drossel mit einem Thyristor kombiniert ist.
Im Fall eines TSC-Systems mit einem Leistungskondensator und einer Thyristorschalteinheit für den Kondensator ist das erfindungsgemäße System andererseits auf ein Steuersystem zur Ein/Aus-Steuerung des Thyristors anwendbar.
Auf diese Weise werden bei einem statischen Blindleistungs- Kompensationssystem Daten wie die Spannungsänderung des Systems oder dergleichen durch einen vorbestimmten Algorithmus unter Verwendung eines vorab eingestellten Parameters zum Steuern des Thyristors mit hoher Geschwindigkeit berechnet. Auch wird die Änderungsrate (ΔV) der Systemspannung erfaßt und die Systemspannung wird auf Grundlage dieser Erfassung stabilisiert. Ferner wird die Änderungsrate der Effektivleistung (ΔP) oder der Frequenz (Δf) des Systems als Hilfssignal hinzugefügt, um Leistungsschwankungen zu dämpfen.
Beim Betreiben eines statischen Blindleistungs-Kompensationssystems verfügt die Steuereinheit daher über erforderliche Funktionen zum Verarbeiten verschiedener Eingangsdaten, die die Systembedingungen repräsentieren, und über die oben angegebene Hochgeschwindigkeitsberechnung. Zu anderen Funktionen, die nach Bedarf hinzugefügt werden, gehören eine Steuerinformation erzeugende Sequenzverarbeitung auf Grundlage des Berechnungsergebnisses sowie eine Hilfsrelaisfunktion zum Umsetzen der Steuerdaten in einen vorgegebenen Pegel und zum Erzeugen eben dieser Daten. Ferner ist die Einstell- und Anzeigeverarbeitungsfunktion als Mensch-Maschine- Schnittstelle erforderlich.
Diese Funktionen werden durch ein System realisiert, das dem in Fig. 1 dargestellten Signalverarbeitungssystem entspricht. Ein solches System unterscheidet sich selbstverständlich hinsichtlich des Prozessorprogramms in jeder Einheit von einem Schutzrelaissystem. Auch ist in diesem Fall keine Fehlererkennungseinheit erforderlich.
Nun wird ein anderes Beispiel einer Starkstromsystemsteuerung und eines Schutzsystem, bei dem das erfindungsgemäße Signalverarbeitungssystem anwendbar ist, beschrieben. Die Anwendung der Erfindung ist selbstverständlich nicht auf das wiedergegebene Beispiel beschränkt.

(Systemsteuerung)

(1) Systemstabilisierungssystem
(2) Automatisches Wiederherstellsystem
(3) Spannungsbezogenes Blindleistungs-Steuersystem
(4) Automatisches Betriebssystem für ein Umspannwerk
(5) Systemprüfsystem
(6) Fehlerpunkt-Auftragungssystem
(7) Automatisches Betriebsaufzeichnungssystem

(Systemschutz)

(1) Schutzrelaissystem für eine Spannungsübertragungsleitung
(2) Busschutzrelaissystem
(3) Synchronisierverlusterkennung und Systemtrennsystem
(4) Gleichspannungsübertragungssteuerung und Schutzsystem
Das erfindungsgemäße Signalverarbeitungssystem ist selbstverständlich auch auf Spannungsübertragungsleitungen, Busse, Transformatoren, Generatoren, Spannungsstabilisatoren; statische Blindleistungs-Kompensationssysteme usw. in einem großen Bereich von Starkstromsystemen von 500 kV bis 66 kV, wie auch in niedrigeren Spannungsbereichen, anwendbar.
Gemäß den vorstehend angegebenen Ausführungsbeispielen der Erfindung sind alle oder ein Teil der Wirkungen (1) bis (5), wie sie nachfolgend beschrieben werden, abhängig von der Realisierungsform der Erfindung erfüllt:
(1) Einheiten können hinzugefügt oder ausgetauscht werden, um ein kompaktes, hoch-zuverlässiges digitales Schutzsystem oder ein Steuersystem mit mehreren und ausgeklügelten Funktionen zu schaffen. Das heißt, daß es möglich ist, ein Systern und eine Vorrichtung zu schaffen, die hinsichtlich der Expandierbarkeit und Vielseitigkeit hervorragend sind.
(2) Die Digitalfilterverarbeitung unter Verwendung eines DSP führt zu einer starken Größenverringerung, einer Verbesserung der Zuverlässigkeit und zu einer Stabilisierung des Analogeingabeabschnitts. Gleichzeitig werden bei einer starken Verringerung von Quantisierungsfehlern im Digitalfilter die Eigenschaften der Steuerung und der Schutzrelaissysteme hinsichtlich der Genauigkeit stark verbessert, wobei das Erfordernis einer Einstellung beseitigt ist.
(3) Hochgeschwindigkeitsverarbeitung bei der Steuerung und der Schutzberechnung ermöglicht die Verarbeitung einer Vielzahl ausgeklügelter Funktionen für verbesserte Funktionsfähigkeit (hohe Genauigkeit und Betriebsgeschwindigkeit). Zusätzlich werden derartige Funktionen mit kleinem Hardwarevolumen erzielt, was zu Kompaktheit, verbesserter Zuverlässigkeit und geringeren Kosten führt.
(4) Eine Störung wird einheitsbezogen erkannt und so einfacher lokalisiert. Auch ermöglichen die einfache Wartung und Reparaturarbeit ein einfach zu betreibendes System.
(5) Das Erfordernis einer Überprüfung des Analogeingabeabschnitts ist beseitigt, was die Systemgröße stark verringert und gleichzeitig Softwareverarbeitung für die Prüfung einspart. Im Ergebnis ist keine Wartung erforderlich, was zu den großen Vorteilen höherer Genauigkeit und geringerer Kosten des Systems führt.
Ferner beseitigt die Beseitigung des Erfordernisses einer automatischen Prüfung auch die Ausschaltzeit des Systems, was zu einem sehr zuverlässigen System führt.
Ein noch anderes Ausführungsbeispiel der Erfindung wird unter Bezugnahme auf die Fig. 29 bis 37 erläutert.
In Fig. 29 ist die allgemeine Konfiguration eines digitalen Schutzrelaissystems gemäß einem noch anderen Ausführungsbeispiel der Erfindung dargestellt. Dieses Schutzrelaissystem verfügt über eine Analogeingabeeinheit 2, eine Systemsteuereinheit 1, eine Relaisberechnungseinheit 3, einen Universalsystembus B1 und eine Einstellkonsole 55, die mit der Systemsteuereinheit 1 verbunden ist.
Die Analogeingabeeinheit 2 dient zum Aufnehmen von Eingabedaten (einschließlich von Spannungs- und Stromdaten für die Spannungsübertragungsleitung), die die Zustandsgrößen des Starkstromsystems repräsentieren, und zum Verarbeiten derselben als Eingabe auf vorbestimmte Weise. Eine Anzahl von Eingabedaten wird über einen Pufferverstärker 251, eine Abtast-Halte(S/H)-Schaltung 252 und einen Multiplexer (MPX) in einen A/D-Umsetzer 254 eingegeben, und nach dem Umsetzen in digitale Werte durch diesen A/D-Umsetzer 254 werden sie über eine Systembus-Schnittstellenschaltung 255 an einen Systembus B1 gegeben.
Die Systemsteuereinheit 1 dient andererseits zur Datenübertragung zwischen den Einheiten, zur Sequenzverarbeitung für das Schutzrelais, zur Eingabe- und Ausgabeverarbeitung hinsichtlich externer Einheiten sowie zur Eingab everarbeitung für einen Relaisvorgabewert. Die Systemsteuereinheit 1 enthält demgemäß einen Mikroprozessor (MPU) 100, einen Programmspeicher 102, einen Datenspeicher 103, eine Systembus- Schnittstellenschaltung 110, eine Kommunikationsschnittstellenschaltung 109 mit externen Einheiten, eine Relaiseinstellungs-Schnittstellenschaltung 111 und einen damit verbundenen örtlichen Bus LB. Die Relaiseinstellungs-Schnittstellenschaltung 111 ist mit der Einstellkonsole 55 verbunden.
Die Relaisberechnungseinheit 3 nimmt die in der Analogeingabeeinheit 2 verarbeiteten Eingabedaten sowie Inhalte auf, die mit der Relaischarakteristik zusammenhängen, wie den von der Einstellkonsole 55 gelieferten Relaisvorgabewert, und sie führt die Schutzrelaisberechnung entsprechend einem vorbestimmten Berechnungsprogramm aus, um zu entscheiden, ob eine Störung vorliegt oder nicht, während das zugehörige Ergebnis erzeugt wird. Diese Relaisberechnungseinheit 3 enthält einen Digitalprozessor (DSP) 300, einen DSP-Programmspeicher 301, einen Datenspeicher (RAM) 305, einen Doppelport-Datenspeicher 302 und eine Systembus-Schnittstellenschaltung 303.
Das Innere des DSP 300 ist so aufgebaut, wie es in Fig. 30 dargestellt ist. In Fig. 30 kennzeichnet die Zahl 310 ein Adreßregister zum Spezifizieren einer Adresse in einem externen Speicher, die Zahl 320 ein Datenregister, die Zahl 330 einen Daten-RAM und die Zahl 340 einen Hochgeschwindigkeits-Parallelmultiplizierer für n Bits x n Bits. Der Hochgeschwindigkeits-Parallelmultiplizierer 340 dient zum Multiplizieren der ihm zugeführten Eingabedaten inX und inY während eines Anweisungszyklus sowie zum Erzeugen des zugehörigen Ergebnisses outz.
Die Zahl 350 kennzeichnet einen Anweisungs-ROM, der das Programm zum Steuern der Dateneingabe und -ausgabe und für den DSP-Verarbeitungsvorgang einspeichert, die Zahl 360 eine Steuerschaltung zum Steuern eines Interrupts wie hinsichtlich Steuersignalen a und b, die an eine externe Schaltung gegeben werden, die Zahl 370 eine ALU (Arithmetik-Logik-Einheit) zum Vornehmen solcher Berechnungen wie Additionen oder Subtraktionen, die Zahl 380 einen Summierspeicher, und die Zahl 390 einen internen Bus des DSP (Datenbus und Adreßbus).
Die Merkmale des DSP liegen darin, daß, wie oben angegeben, eine Berechnung von Produktsummen mit hoher Geschwindigkeit während eines Anweisungszyklus möglich ist, und das Pipelineverarbeitung möglich ist, wodurch Hochgeschwindigkeitszahlenberechnung für Fest- oder Gleitkommadaten möglich ist.
Der Verarbeitungsvorgang für ein Schutzrelais, wie er mit den Merkmalen der Erfindung in Beziehung steht, wird nachfolgend speziell beschrieben.
Die Charakteristiken dreier Arten von Schutzrelais sind in den Fig. 31A, 31B und 31C veranschaulichend dargestellt. Diese Charakteristiken sind wohlbekannt.
Fig. 31A zeigt die Charakteristik eines Reaktanzrelais, bei dem ZSX1, ZSX2 und ZSX3 Vorgabewerte für eine erste bis dritte Stufe sind. Die Berechnungsformel für dieses Relais ist wohlbekannt, und sie ist für die erste Stufe durch die folgende Gleichung gegeben:
wobei V die Spannung ist, I der Strom ist, K&sub1; eine Konstante ist, n die Anzahl von Abtastpunkten ist und N der Bereich von n ist.
In Fig. 31B ist die Charakteristik eines MHO-Relais dargestellt, wobei ZSH1, ZSH2 und ZSH3 jeweilige Vorgabewerte für die erste bis dritte Stufe kennzeichnen. Die Berechnungsformel für dieses Relais ist wohlbekannt, und sie ist nachfolgend für die erste Stufe wiedergegeben:
Fig. 31C zeigt die Charakteristik eines MHO-Versatzrelais, wobei ZF ein Vorwärts-Vorgabewert und ZB ein Rückwärts-Vorgabewert ist. Die Berechnungsformel für dieses Relais ist wohlbekannt, und sie ist durch die folgende Gleichung wiedergegeben:
Wie oben angegeben, ändert sich der Inhalt der Berechnungsformel von einem Schutzrelais zum andern. Wenn frei einstellbare Koeffizienten k&sub1;, k&sub2;, k&sub3;, k&sub4; und k&sub5; zusammen mit ebenfalls frei einstellbaren Vorgabewerten Z&sub1; und Z&sub2; verwendet werden, werden jedoch die Berechnungsformeln für das oben angegebene Schutzrelais so standardisiert, wie es durch die folgende Gleichung (16) dargestellt ist.
Fig. 32 zeigt eine Kombination der Werte der Koeffizienten k&sub1; bis k&sub5; zum Realisieren der durch die Gleichungen (13) bis (15) gegebenen Berechnungsformeln. Wenn die Einstellung z. B. k&sub1; = k&sub2; = k&sub5; = 1, k&sub3; = 0 und k&sub4; = -1 ist, wird der Verarbeitungsvorgang des durch die Gleichung (13) gegebenen Reaktanzrelais erzielt. Auf ähnliche Weise wird, wenn andererseits die Einstellung k&sub1; = k&sub2; = k&sub3; = k&sub5; = 1 und k&sub4; = 0 ist, das durch die Gleichung (14) gegebene MHO-Relais realisiert. Auch wird ein Versatzrelais erhalten, wenn die Einstellung k&sub1; bis k&sub5; = 1 ist. Obwohl es im Diagramm nicht dargestellt ist, ist auf ähnliche Weise auch ein Überstromrelais oder ein Kurzschlußrelais realisierbar.
Genauer gesagt, wird gemäß dem vorliegenden Ausführungsbeispiel ein Berechnungsprogramm betreffend das Schutzrelais unter Verwendung der Standardformel der Gleichung (16) erstellt und dieses spezielle Programm wird in den ROM 350 im DSP 300 eingespeichert. Gleichzeitig werden die Konstanten, wie sie der Relaischarakteristik zugeordnet sind, wozu die Vorgabewerte Z&sub1;, Z&sub2; sowie die Koeffizienten k&sub1; bis k&sub5; gehören, von außen her als Daten zugeführt, so daß eine Anzahl von Typen von Schutzrelais-Berechnungsverarbeitungen durch ein einzelnes Berechnungsprogramm ausgeführt werden.
Im Vergleich zur Verwendung einzelner Berechnungsformeln, wie sie durch die Gleichungen (13) bis (15) dargestellt sind, erhöht die Anzahl der Standardgleichung (16) die Multiplikationen. Unter Verwendung des DSP 300, der Multiplikationsverarbeitungen um eine Größenordnung oder mehr schneller als eine MPU ausführen kann, stellt sich kein Problem.
Nun erfolgt eine Erläutertung speziell zu einem Beispiel einer Schutzrelais-Berechnungsverarbeitung für ein Reaktanzrelais (mit drei Stufen) auf Grundlage der Standardgleichung (16), wobei auf das Verarbeitungsflußdiagramm von Fig. 33 Bezug genommen wird.
Als erstes liefert ein Schritt 331 die Koeffizienten k&sub1; bis k&sub5; (Fig. 32), die entsprechend dem Reaktanzrelais eingestellt wurden, an dem DSP 300, der eine Schutzrelais-Berechnungseinrichtung bildet. Dann liefert ein Schritt 332 Spannungs- und Stromdaten Va und Ia mit z. B. der Phase a für alle Eingabedaten. Ein Schritt 333 wendet den Relaisvorgabewert Z&sub1; = Z&sub2; = ZSX1 für die erste Stufe an. Im Ergebnis sind alle zur Berechnung der Phase a erforderlichen Bedingungen erfüllt. Ein Schritt 334 führt die Schutzrelaisberechnung entsprechend der Standardgleichung (16) aus. Im nächsten Schritt 335 wird entschieden, ob die Berechnung bis zur dritten Stufe des Reaktanzrelais abgeschlossen ist oder nicht. Da nur die erste Stufe abgeschlossen ist, kehrt der Prozeß zum Schritt 333 zurück, um den Vorgabewert Z&sub1; = Z&sub2; = ZSX2 für die zweite Stufe anzuwenden. In einem Schritt 334 wird dann, wie in der ersten Stufe, die Berechnung entsprechend der Standardgleichung (16) ausgeführt.
Auf diese Weise werden die Schritte 333 bis 335 wiederholt bis zur dritten Stufe ausgeführt. In der dritten Stufe wird der Vorgabewert Z&sub1; = Z&sub2; = ZSX3 verwendet.
Mit Abschluß der dritten Stufe geht der Prozeß zu einem Schritt 336 weiter, um zu entscheiden, ob die Schutzrelaisberechnung für die drei Phasen a bis c abgeschlossen ist. Wenn die Phase b oder c noch nicht abgeschlossen ist, kehrt der Prozeß zum Schritt 332 zurück, um die Eingabedaten Vc, Ic oder Vb, Ib für die Phase b oder c zu liefern, und die Berechnung für die erste bis dritte Stufe wird wie im oben angegebenen Fall sequentiell ausgeführt. Wenn die Antwort im Schritt 336 bejahend ist, geht der Prozeß zu einem Schritt 337 zum Weiterschalten des Abtastzeitpunkts zur Vorbereitung für die nächsten Abtastdaten weiter.
In Fig. 34 ist ein zeitbezogenes Diagramm für die vorstehend angegebene Berechnungssequenz dargestellt. In Fig. 34 kennzeichnet die Abszisse die Zeitachse, wobei die mit * markierte Zeitzone eine solche zum Ausführen der Schutzrelaisberechnung entsprechend dem Schritt 334 repräsentiert. Diese Berechnung dient zum Ausführen der Standardgleichung (16), d.h. zum wiederholten Ausführen exakt desselben Programms.
Wie oben beschrieben, werden die Koeffizienten k&sub1; bis k&sub5; sowie die Relaisvorgabewerte Z&sub1; und Z&sub2; zum Erzielen der gewünschten Funktionen des Schutzrelais ähnlich wie die Eingabedaten als Daten an den DSP 300 geliefert. Bei diesem Prozeß ist ein Programm im Datenspeicher 305, im Doppelport- Datenspeicher 302 oder im RAM 330 im DSP 300 in Fig. 29 abgespeichert, das in den DSP 300 überführt wird. Zum Abspeichern von Daten in diesen Speicher sind verschiedene Verfahren denkbar. Gemäß dem in Fig. 29 dargestellten Ausführungsbeispiel werden die Koeffizienten k&sub1; bis k&sub5; sowie die Vorgabewerte Z&sub1;, Z&sub2; über die Systemsteuereinheit 1 von der außerhalb angeordneten Einstellkonsole 55 geliefert und eingestellt.
Fig. 35 zeigt die Weise, auf die die Koeffizienten und Vorgabewerte betreffend die drei Stufen des Reaktanzrelais zusammen mit Eingabedaten zusammen in einen vorgegebenen Bereich im Speicher eingespeichert werden. Wenn die Funktion des Ausführens der dreiphasigen Verarbeitung für drei Stufen des MHO-Relais, wie in Fig. 31B dargestellt, vorliegt, werden die Werte der entsprechenden Koeffizienten, wie mit Nr. 2 in Fig. 32 dargestellt, in die Bereiche der Koeffizienten k&sub1; bis k&sub5; eingespeichert, und die drei Stufen von ZSH1, ZSH2 und ZSH3, wie in Fig. 31B dargestellt, werden in den Bereich des Vorgabewerts Z&sub1; eingespeichert. Auf ähnliche Weise werden, wenn die Funktion diejenige eines MHO-Versatzrelais ist, wie in Fig. 31C dargestellt ist, die unter Nr. 3 von Fig. 32 dargestellten Werte als Koeffizienten k&sub1; bis k&sub5; eingespeichert, und die Vorgabewerte Z&sub1; = ZF, Z&sub2; = ZB werden jeweils in entsprechende Bereiche eingespeichert. In diesem Fall bildet das MHO-Versatzrelais ein Element und jeder der Werte Z&sub1; und Z&sub2; bildet jeweils ein Element.
Wie oben beschrieben, liegen beim vorliegenden Ausführungsbeispiel die Berechnungsformeln betreffend verschiedene Typen von Schutzrelais als Standardgleichung wie (16), vor, und die Koeffizienten k&sub1; bis k&sub5; für diese Standardgleichung werden als externe Daten als Eingabe- und Vorgabedaten geliefert, während gleichzeitig Relaisvorgabewerte von einer externen Schaltung geliefert und eingestellt werden, wodurch die gewünschte Schutzrelaisberechnung bewirkt wird. Im Ergebnis werden verschiedene Typen von Schutzrelais durch dasselbe Berechnungsprogramm realisiert. Genauer gesagt, bleibt die Standardgleichung (16) für alle Schutzrelais oder Relaisvorgabewerte unverändert, weswegen ein Berechnungsprogramm festgelegt und als Unterroutine verwendet werden kann. Beim Konfigurieren eines Schutzrelaissystems ist daher das Erfordernis der Programmkapazität um ungefähr eine Größenordnung im Vergleich zu der beim herkömmlichen System verringert&sub1; das verschiedene Berechnungsprogramme für verschiedene Relais enthält, wodurch die Softwareproduktivität verbessert ist.
Fig. 36 zeigt ein Verarbeitungssequenz zum Realisieren mehrerer Typen von Schutzrelaisfunktionen mittels des in Fig. 29 dargestellten Schutzrelaissystems. Genauer gesagt, werden eine Anzahl von Koeffizienten k&sub1; bis k&sub5;, die einer Anzahl von Schutzrelais entsprechen und eine Anzahl von Vorgabewerten Z&sub1;, Z&sub2;, die einer Anzahl von Stufen jedes Relais entsprechen, bestimmt, so daß diese Schutzrelaisberechnungen für drei Phasen gleichzeitig durch ein einzelnes Berechnungsprogramm (Standardgleichung) ausgeführt werden. Fig. 37 zeigt den Inhalt eines RAM, der Eingabedaten, Koeffizienten, Vorgabewerte usw. speichert, wie sie für die Schutzrelaisberechnung erforderlich sind. Wie es in diesem Diagramm dargestellt ist, sind die Speicherbereiche in einen Eingabedaten betreffenden Bereich, einen Koeffizienten betreffenden Bereich und einen Vorgabewerte betreffenden Bereich unterteilt, die jeweils so ausgebildet sind, daß sie folgendes einspeichern: (1) die Anzahl von Eingabedaten (wie die den drei Phasen entsprechende Anzahl), die Kopfadressen von Eingabedaten und die Eingabedatengruppe, (2) die Anzahl von Typen von Koeffizienten (Anzahl entsprechend der Anzahl von Typen von Schutzrelais), die Kopfadressen der Koeffizienten, Koeffizienten (abhängig vorn Typ des Schutzrelais), und (3) die Anzahl von Vorgabewerten (wie die Anzahl von Stufen) die Kopfadressen der Vorgabewerte und die Vorgabewerte (entsprechend dem Typ des Schutzrelais).
Nun wird unter Bezugnahme auf das Flußdiagramm von Fig. 36 die Arbeitsfolge der Berechnungsverarbeitung für die Schutzrelais erläutert. In einem Schritt 361 werden als Anfangsprozeß die Speicher gelöscht und die Register gesetzt. In Schritten 363, 365, 366 werden dieselben Prozesse wie in den Schritten 331, 333 ausgeführt. In den Schritten 362, 364 und 366 werden dagegen die Anzahl von Phasen (normalerweise drei), die Anzahl von Koeffizienten (Anzahl von Typen von Schutzrelais), die Anzahl von Vorgabewerten (Anzahl von Stufen) und dergleichen wie zu verarbeiten, von einer externen Quelle zugeführt, wodurch das Programm auch für die Anzahl von Phasen, die Anzahl der mehreren Typen von Schutzrelais und der Anzahl von Stufen standardisiert ist. Diese Anzahlen werden schrittweise in den Schritten 369, 371 und 373 bearbeitet.
Die gehandhabten Schutzrelais sind von fünf Typen, einschließlich eines Überstromrelais und eines Kurzschlußrelais, wie durch die unten angegebenen Gleichungen (17) und (18) angegeben, zusätzlich zum Reaktanzrelais, zum MHO-Relais und zum MHO-Versatzrelais, wie unter Bezugnahme auf das in Fig. 29 dargestellte Ausführungsbeispiel beschrieben:
Wie oben erläutert, kann gemäß dem vorliegenden Ausführungsbeispiel dasselbe Berechnungsprogramm zum Ändern und zum Einstellen der Koeffizienten (k&sub1; bis k&sub5; verwendet werden, um dadurch ein beliebiges der folgenden Relais zu realisieren, Reaktanzrelais, MHO-Relais, MHO-Versatzrelais, Überstromrelais oder Kurzschlußrelais. Auch realisiert das Gleitkomma- Arithmetiksystem, in dem das Programm nicht geändert wird, um die Anzahl signifikanter Stellen abhängig von der Größe des Vorgabewerts sicherzustellen, eine Standardisierung der Software, d.h. eines Programms.
Der Effekt einer Verringerung der Programmkapazität wird speziell dadurch erläutert, daß spezielle Beispiele zitiert werden. Ein Reaktanzrelais mit der in Fig. 31A dargestellten Charakteristik verfügt z. B. über sechs Relaiselemente. Wenn dies für drei Phasen verarbeitet wird, beträgt die Gesamtanzahl bearbeiteter Relaiselemente 18. Ferner beträgt, wenn Kurzschlußschutz und Erdschlußschutz bereitgestellt werden, andererseits die Gesamtanzahl von Relaiselementen 36. Wenn diese durch ein herkömmliches System bearbeitet werden, sind ungefähr 3,6 K Schritte eines Berechnungsprogramms erforderlich, wobei ein Element 100 Schritte in Anspruch nimmt. Gemäß der vorliegenden Erfindung beträgt demgegenüber die Gesamtanzahl von Schritten nicht mehr als 200, und zwar selbst dann, wenn berücksichtigt wird, daß die Anzahl von Schritten für die Standardgleichung (16) doppelt so groß wie die Anzahl für das herkömmliche System ist, wodurch stark an Programmkapazität (auf ungefähr 1/20) eingespart wird. Im Ergebnis ist die Softwareproduktivität verbessert und Fehlersucharbeiten sind gleichzeitig erleichtert.
Obwohl jedes der vorstehend beschriebenen Ausführungsbeispiele einen Fall repräsentiert, bei dem ein Verarbeitungsvorgang auf Grundlage der Standardgleichung (16) durch einen digitalen Signalprozessor DSP mit Gleitkommaarithmetik ausgeführt wird, ist es selbstverständlich möglich, einen Universalmikroprozessor oder einen Mikrocomputer zu verwenden, wenn er vom Typ mit Gleitkommaarithmetik ist.
Ferner verfügt das vorliegende Ausführungsbeispiel über den Vorteil, daß es die Tatsache, daß das Berechnungsprogramm für das Schutzrelais festliegt und sehr klein ist, ermöglicht, das Programm sehr häufig zu überprüfen, wodurch ein sehr zuverlässiges System erzielt wird.
Auch sind die Systemkosten verringert, da das System einfach und auf schlichte Weise konfiguriert ist.
Wie oben beschrieben, können schließlich die Koeffizienten k&sub1; bis k&sub5; betreffend die Einstellung der Charakteristik des Schutzrelais im Datenspeicher (RAM) im DSP 300 abgespeichert werden, wobei der Eingabewert z. B. über die in Fig. 29 dargestellte Eingabekonsole 55 einstellbar ist. Nachfolgend wird ein Ausführungsbeispiel für ein Verfahren zum Einstellen des Eingabewerts erläutert.
In die Einstellschnittstelle 111 der Systemsteuereinheit 1 ist ein nichtflüchtiger Speicher (E²PROM) eingebaut, der normalerweise elektrisch umschreibbar ist, um den Vorgabewert für das Relais einzuspeichern, und in diesen Speicher wird ein Vorgabewert von der Einstellkonsole 55 eingeschneben. Durch vorteilhaftes Nutzen dieses Merkmals werden die Koeffizienten (k&sub1; bis k&sub5;) eingeschrieben und wie ein Vorgabewert eingestellt. Die so eingeschriebenen Koeffizienten werden durch den Mikroprozessor (MPU) 100 an den Doppelport- Datenspeicher 302 der Relaisberechnungseinheit 3 übertragen. Dann liest der DSP 300 die Koeffizienten (k&sub1; bis k&sub5;) aus dem Doppelport-Datenspeicher 302 und übernimmt sie in seinen eigenen Datenspeicher 330 zur Abspeicherung und zur Berechnung, wie es in den Fig. 35 und 37 dargestellt ist. Wie beim Einstellen der Koeffizienten (k&sub1; bis k&sub5;) kann die Anzahl von Koeffizienten oder die Information zur Kopfadresse der Koeffizienten von der Einstellkonsole 55 geliefert werden.
Auf diese Weise wird das Schutzrelaissystem unmittelbar ausgehend von der Einstellkonsole entwickelt. Anstelle einer Einstellkonsole kann ein PC zum Einstellen der Koeffizienten (k&sub1; bis k&sub5;) oder dergleichen verwendet werden, wodurch es ermöglicht ist, die Relaischarakteristik online einzustellen oder zu ändern.
Wie es aus der vorstehenden Beschreibung ersichtlich ist, werden gemäß einem anderen Ausführungsbeispiel der Erfindung die Berechnungsformeln betreffend eine Anzahl von Typen von Schutzrelais in einer einzelnen Standardgleichung standardisiert und es werden die Charakteristikkonstanten für die spezielle Standardgleichung variabel eingestellt. Angesichts dieser Tatsache wird eine Anzahl von Typen von Schutzrelais durch ein einzelnes Berechnungsprogramm realisiert, was die Programmerstellung stark vereinfacht, während es gleichzeitig die Programmkapazitätserfordernisse stark verringert. Im Ergebnis ist die Softwareproduktivität verbessert und es ist ein billiges, zuverlässiges Schutzrelaissystem realisiert. Außerdem gewährleistet kleine Programmkapazität häufige Programmprüfung und -überwachung, was einen wartungsfreien Betrieb ermöglicht.
Auch können die Charakteristikkonstanten einschließlich der Koeffizienten über eine Einstellkonsole oder einen PC eingestellt und in Daten umgewandelt werden, so daß ein Schutzrelais vom gewünschten Typ und mit der gewünschten Charaktenstik leicht realisierbar ist. Ferner kann die Konfiguration des Schutzrelaissystems leicht entwickelt, modifiziert, überprüft oder anderweitig gehandhabt werden, während es gleichzeitig ermöglicht ist, das Schutzrelaissystem und die Eigenschaften desselben online zu ändern.

Claims

1. Starkstromsignal-Verarbeitungssystem zum Aufnehmen eines Signals, das den Zustand eines Starkstromsystems repräsentiert, zum Unterwerfen des Signals unter eine digitale Berechnungsverarbeitung auf der Basis eines vorgegebenen Algorithmusses, und zum Erzeugen eines Signals zum Schützen oder Steuern des Starkstromsystems in Übereinstimmung mit dem Ergebnis der Berechnungen, mit

einer Anzahl von Prozessoreinheiten (2, 3, 4, 5, 6, 7, 8, 9) zum Ausführen einer Reihe von Verarbeitungsoperationen in verteilter Art entsprechend den jeweiligen Verarbeiis tungsfunktionen, und mit einer Systemsteuereinheit (1) zum Steuern der Datenübertragung zwischen den Prozessoreinheiten für die aufeinanderfolgende Ausführung der Reihe von Verarbeitungsoperationen, die entsprechend den Verarbeitungsfunktionen aufgeteilt sind, wobei jede der Prozessoreinheiten, deren Datenübertragung durch die Systemsteuereinheit gesteuert wird, einen Datenspeicher (12, 21, 31, 41, 51) aufweist, auf den sowohl von der jeweiligen Prozessoreinheit als auch von der Systemsteuereinheit zugegriffen werden kann; dadurch gekennzeichnet, daß

die Systemsteuereinheit einen Speicher (12; 103) zum Festhalten der zwischen den Prozessoreinheiten übertragenen Daten aufweist; und daß

die Systemsteuereinheit dadurch Daten zwischen den Prozessoreinheiten überträgt, daß sie die zu übertragenden Daten aus dem Datenspeicher einer Prozessoreinheit ausliest, diese zu übertragenden Daten im Speicher (12; 103) der Systemsteuereinheit speichert und die im Speicher (12; 103) der Systemsteuereinheit gespeicherten Daten in den Datenspeicher einer anderen Prozessoreinheit einschreibt, so daß die Datenübertragung zwischen den Prozessoreinheiten über die Systemsteuereinheit ausgeführt wird.

2. System nach Anspruch 1, wobei die Prozessoreinheiten und die Systemsteuereinheit jeweils auf einer eigenen Karte angeordnet und über einen Systembus (B1) verbunden sind.

3. System nach Anspruch 1, wobei die Prozessoreinheiten eine analoge Eingangsschaltung (2) zum Aufnehmen eines Analogsignais vom Starkstromsystem, zum Umwandeln des Analogsignais in ein Digitalsignal und zum Ausführen eines Filtervorganges, eine Relaisberechnungseinheit (3) zum Ausführen einer Relaisberechnung an den Daten mit dem Signal von der analogen Eingabeeinheit gemäß einem vorgegebenen Algorithmus, einer Sequenzverarbeitungseinheit (4) zum Ausführen einer Sequenzverarbeitung auf der Basis des Berechnungsergebnisses der Relaisberechnungseinheit, eine Einstell- und Anzeigeverarbeitungseinheit (5) zum Bestimmen eines Einstellwertes für die Relaisberechnung und zur Anzeige des Betriebszustandes des Systems, und eine digitale Ein/Ausgabeverarbeitungseinheit (6) zum Erzeugen des Ergebnisses der Berechnungsverarbeitung und zum Verarbeiten einer digitalen Dateneingabe von einer externen Quelle aufweist.

4. System nach Anspruch 3, wobei die analoge Eingangsschaltung (2) einen analogen Eingangsabschnitt (204) und einen digitalen Signalprozessor (200) zum Filtern des digitalen Signals aufweist;

die Sequenzverarbeitungseinheit (4) einen Mikroprozessor (400) umfaßt;

die digitale Ein/Ausgabeverarbeitungseinheit (6) mit der Sequenzverarbeitungseinheit (4) über einen speziellen Bus (B2) verbunden ist, um als Ein/Ausgabeinterface für eine externe Schaltung zu dienen und um das Ergebnis der Eerechnungsverarbeitung zu erzeugen;

die Systemsteuereinheit (1) einen Mikroprozessor (100) umfaßt; und

die analoge Eingangseinheit (2), die Relaisberechnungseinheit (3), die Sequenzverarbeitungseinheit (4) und die Einstell- und Anzeigeverarbeitungseinheit (5) jeweils einen Datenspeicher (209, 302, 403, 503) mit zwei Eingängen aufweist, auf den sowohl vom Prozessor der jeweiligen Verarbeitungseinheit als auch vom Mikroprozessor der Systemsteuereinheit zugegriffen werden kann, wobei die Einheiten zum Übertragen der Daten durch einen Systembus (B1) verbunden sind.