JP2694993B2 - 電力用信号処理システムおよびディジタル保護リレー装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電力系統、配電系統等の送配電系統におけ
る電力用保護システム、制御システムに用いて好適な電
力用信号処理システムに係り、特に、処理手段を処理機
能に基づいてそれぞれ複数のユニットに最適分散してな
る、マルチプロセッサ方式に基づく、電力用信号処理シ
ステムおよびそれに関連する装置に関する。

［従来の技術］ 近年、電力系統においては、保護継電器としてディジ
タルリレーが開発され、電圧、電流等の信号を、一定時
間間隔でサンプリングしたデータを演算処理し、系統故
障を検出し、系統を保護している。

この種のディジタルリレーとして、従来提案されてい
るものは、例えば、電気学会誌105巻12号12頁以下に記
載されているように、入力部、処理部、整定部および出
力部を備えて構成される。このリレーでは、前記入力部
に、フィルタ、サンプルホールド回路、マルチプレク
サ、アナログディジタル変換器およびバッファを有して
いる。また、前記処理部に、CPU（マイクロプロセッ
サ）、RAMおよびROMを備えて、リレー演算を行う。この
場合、複数のリレー機能を、CPUが時分割多重処理によ
り実行している。

また、同様のディジタルリレー装置として、第29図に
示すものが提案されている。

この装置は、入力部Ａ、整定パネルＢ、出力部Ｃおよ
びデータ処理部Ｄを有している。

入力部Ａは、補助変成器A1,A2と、アナログフィルタA
3,A4と、サンプルホールド回路A5,A6と、マルチプレク
サA7と、アナログディジタル変換器A8とを備えている。
出力部Ｃは、引き外し回路を備えている。また、データ
処理部Ｄは、システム内部の制御および入力データにつ
いての各種演算を実行する中央処理装置（CPU）D1と、
該CPUD1のワークエリアおよびデータ記憶エリアとなるR
AMD2と、CPUD1の制御プログラムおよび演算プログラム
を格納するROMD2と、前記入力部Ａおよび整定パネルＢ
からの入力信号を取り込む入力インタフェースD4と、演
算の結果得られる制御信号を出力部に出力する出力イン
タフェースD5とを備えて構成される。

このディジタルリレー装置は、送電線Ｌについて配設
された変流器CT、変圧器PT等から電流、電圧の信号を得
て、これについて、予め定めたアルゴリズムに従って演
算し、事故の有無を監視する。そして、例えば、送電線
Ｌに、地絡等の事故が発生すると、これにより変動した
電流、電圧信号を受け、これらの信号に基づいて演算し
て、事故点を求め、最適な位置にある遮断器の引き外し
を指示する信号を出力する。

ところで、近年、系統事故現象の複雑化に対処するた
め、保護性能の高度化、高速化、高精度化等が要求され
つつある。そのため、多数のデータを、種々のアルゴリ
ズムに従って、それぞれ高速で演算処理する必要が生じ
ている。

ところが、前述したような形式のディジタルリレーで
は、演算処理部の処理能力に限界があり、処理すべきデ
ータが多い場合には、対応が困難である。そのため、複
数台のディジタルリレーを並設して対応せざるを得ず、
システムが全体として大型化することが避けられないと
いう問題があった。

しかも、その場合でも、システムが、独立して機能す
る複数のディジタルリレーの集合体であるため、それら
の間での協調、例えば、演算結果の共用等が容易でな
く、結局、それぞれ独立に演算を実行せざるを得ず、効
率が悪いという問題がある。

これに対して、複数のマイクロプロセッサにより処理
を実行するマルチプロセッサ方式のものが提案されてい
る。

この種の方式としては、例えば、特開昭60−84912号
公報に開示されるように、保護演算処理を、保護リレー
の要素別に個別の演算処理に分割し、各演算処理をそれ
ぞれ独立した演算モジュールで行なうように構成し、か
つ、各構成モジュール間は、シリアル情報伝送ラインで
結合し、各演算モジュールで自己に必要な情報のみを入
力して、予め割り当てられた演算を行なって、シリアル
情報伝送ラインに出力するように接続して構成されるも
のがある。

また、昭和61年電気学会全国大会No.1319に記載され
る電力用のディジタル保護リレー装置がある。このもの
は、保護リレーに係る機能を複数のユニットに分割し、
それぞれのユニットを１枚のプリント板に実装し、これ
らをシステムバスを介して接続した構成となっている。
ユニットとしては、アナログ入力、演算、整定、事故検
出、電源、入力変換器、表示、出力、入力、補助リレー
に分割されている。

［発明が解決しようとする課題］ 上記従来技術のうち、複数個の演算モジュールにより
構成される例は、保護演算を要素別に分割し、各分割し
た保護演算を格別にパイプライン方式で演算している。

しかし、データをシリアル伝送ラインで転送している
ため、転送に時間がかかること、また、各モジュールに
おいてシリアルパラレル変換しなければならないこと等
により、各モジュールでの処理のオーバーヘッドが大き
くなり、多量のデータをリアルタイムで処理しなければ
ならない保護リレーには、処理能力の点で不十分であ
る。また、多数の要素があるリレー装置の場合、多数の
演算モジュールを必要として、装置が大型化すると共
に、各モジュールのデータの転送により多くの時間がか
かり、高速処理が困難と成る。

一方、電気学会誌に開示されたディジタルリレーは、
保護リレーに係る機能を複数のユニットに分割した構成
になってはいる。しかし、このものは、各ユニット間の
データ転送、動作のタイミング等の制御について配慮さ
れていない。

すなわち、あるユニットが、他のユニットとの間で、
データ転送を実行しようとする場合に、バスの使用権の
確保、それぞれのユニットが相互に通信可能か否か等の
制御を、それぞれのユニットにおいて実行しなければな
らないため、制御が複雑になると共に、各ユニットにそ
のための機能を必要として、オーバーヘッドが大きくな
るという問題がある。しかも、バスが他のユニットによ
り使用されていれば、データの転送を持たなければなら
ない。これは、短時間で多量のデータを処理する必要の
ある電力用のリレー装置としては、無視できない問題で
ある。

また、これらの制御機能は、システムの構成に合わせ
て各ユニット単位で設けられるため、システムごとに異
なり、標準化しにくいという欠点がある。

さらに、前記従来のリレー装置では、システムを拡張
する場合に、各ユニットごとに、制御機能の再設定を行
なう必要がある。この再設定は、各ユニットのマイクロ
プロセッサの制御プログラムの書き換えにより行なうこ
とになるので、すべてのマイクロプロセッサの制御プロ
グラムを書き換えなければならず、手間がかかる。しか
も、この場合、各ユニットの機能の特性の相違を考慮し
て、制御プログラムを作成する必要があるので、拡張の
許容範囲が狭いという問題がある。

また、マイクロプロセッサを用いて演算等の処理を行
なっているため、特に、高速演算を行なうユニットの処
理能力にも限界があり、高速性を求めると精度が低下
し、精度を求めると速度が低下するという問題がある。
これに対して、処理能力を向上させようとする場合に
は、多くのユニットを追加せざるを得ない。しかし、シ
ステム内にユニットを追加することは、前述したように
種々の問題がある。

このため、システム自体を複数台並設して、全体の処
理能力を向上することが考えられるが、装置が大規模化
すると共に、消費電力の増大、コストの上昇などの問題
があった。また、並設されるシステム間の連携が容易で
ないため、並設して動作するシステムの連携が必要な機
能については、信頼度が低下するので、高度な機能の実
現が困難である。

さらに、一般的に、アナログ入力部は信頼度が低いの
で、データの信頼性を上げるには、入力信号を点検信号
に切り換えて一定周期（例えば、１回/1日程度）で、全
チャネルを点検せざるをえない。このため、従来は、点
検用の特別の追加回路を有している。そのため、ハード
ウェア量が多くなると共に、ソフトウェア処理も複雑化
し、高信頼度化のネックとなっていた。

本発明の目的は、電力系統の広い範囲、例えば、電圧
階級500kV〜6.6kVで、送電線、母線、変圧器、発電機、
電圧安定制御装置、静止形無効電力補償装置などにシリ
ーズ展開ができるようにするために、ユニットの追加、
組み替えができて、小形で装置の拡張性、柔軟性、高機
能化、多機能化に対応できる、電力用信号処理システム
を提供することにある。

本発明の他の目的は、システムを大型化させることな
く、ユニットのディジタル演算処理能力を大幅に向上さ
せ（高速処理）、処理機能の高速化を図って高精度化を
実現することができる電力用信号処理システムを提供す
ることにある。

さらに、本発明の他の目的は、ユニットの最適機能分
割および各ユニットにプロセッサを搭載することによっ
て、診断機能を充実させ、装置の信頼度の向上を図ると
共に、装置のアナログ入力部からの点検入力を入れて行
なう自動点検機能をなくした小形で高信頼度、高性能な
電力用信号処理システムを提供することにある。

［課題を解決するための手段］ 本発明の目的は、次のようにして達成される。

すなわち、電力用信号処理システムにおける信号の取
り込みから演算結果に基づく信号の出力までの一連の処
理を、処理機能に基づいて分割して実行する複数のユニ
ットを設け、かつ、これらのユニット間のデータ転送
を、前記一連の処理が分割された処理機能ごとに順次実
行されるよう制御する機能を有するシステムコントロー
ルユニットを設けたことにより達成される。

また、本発明において、前記処理を分割して実行する
ユニットのうち、高速演算を実行するユニットに、ディ
ジタル・シグナル・プロセッサを搭載することにより、
高速演算処理が可能となる。

本発明の電力用信号処理システムにおける信号の取り
込みから演算結果に基づく信号の出力までの一連の処理
処理機能は、好ましくは、システムコントロール、
アナログ入力、保護演算（リレー演算）または制御演
算、シーケンス処理、整定・表示、ディジタル入
出力、に分割して、各々を個別のユニットとする。ま
た、これに、フェイルセーフを考慮して、独立に機能す
る、事故検出ユニットを付加することが好ましい。

これらのユニットは、次のように構成することが好ま
しい。

（１）上記〜およびのユニットには、プロセッサ
を搭載する。

（２）上記〜は、汎用システムバス、好ましくは、
例えば、マルチバス、VMEバスなどの世界標準バスを介
して接続する。

（３）上記のディジタル入出力ユニットは、上記の
シーケンス処理ユニットと上記汎用システムバスとは異
なるバスを介して接続する。

（４）上記の事故検出ユニットは、上記〜とはハ
ードウェアを全く分離して設ける。これは、互いに干渉
を避けるためである。

さらに、処理高速化の目的を達成するために、上記し
たように、〜のユニットにはプロセッサを搭載し、
特に、のアナログ入力ユニットとの保護（制御）演
算ユニットには、高速演算ができるディジタル・シグナ
ル・プロセッサDSPを搭載する。他のユニットのプロセ
ッサは、汎用のマイクロプロセッサを搭載する。そし
て、〜のユニットは、それぞれに並列動作ができる
ようにする。すなわち、システムコントロールユニット
により、各ユニットに対してデータを順次転送するよう
制御を行なうことにより、一連の処理を、各ユニットが
協調して実行するように制御する。

さらに、上記他の目的を達成するため、本発明は、各
処理ユニットに、それ自身と他のユニットの両者がアク
セスできるメモリを設け、このメモリに、予め設定した
情報を、当該ユニットまたは他のユニットが周期的に書
き込み、これを書き込んだユニットとは異なるユニット
が周期的に読みだして、読みだした情報が予め設定した
情報か否か判定して、ユニットの動作状態を監視する機
能を備える構成と成っている。

また、各ユニットはプロセッサを搭載しているので、
前記相互チェックのほか、自己判断（セルフチェック）
を実施するようにしてユニット単位の不良を検出できる
ようにしてもよい。

さらに、アナログ入力信号に、ハードチェックのため
のチェック信号を常に重畳させ、このチェック信号を、
ディジタルフィルタによりシステムの性能に影響のない
値まで除去すると共に、この信号成分のみを上記のア
ナログ入力ユニット内のディジタル・シグナル・プロセ
ッサで抽出し、アナログ入力部の正常性を常にチェック
するようにしてもよい。

［作用］ 電力系統の保護または制御に係る処理機能は、前記
〜を適宜選択、組み合わせることにより実現できる。
しかも、各ユニット間のデータ転送を、システムコント
ロールユニットが制御するので、システムを構築する
際、システムコントロールユニットによる転送制御につ
いて当該システム対応に設定するのみで、各ユニットは
必要な機能のものを必要な数量接続すればよい。従っ
て、システムの標準化が図れる。

例えば、前記した前記〜のユニットを１ユニット
ずつ揃えたシステムを、基本システムとして標準化して
おく。そして、構築すべきシステムによって、入力デー
タのチャネル数が多い場合には、アナログ入力ユニット
を増設し、また、演算量が多い場合には、演算ユニット
を増設することにより、対応ができる。

従って、本発明の信号処理システムを適用すれば、広
い用途について、システム構成を展開することができ
る。広い範囲の電圧クラス、例えば、500kV〜6.6kVで、
種々の保護対象、例えば、送電線、トランス、発電機、
母線等について、保護または制御するシステムが構築で
きる。

さらに、ユニットの増減、変更が容易であるから、小
形で高信頼度な多機能・高機能なディジタル保護（制
御）装置が実現できる。すなわち、拡張性・柔軟性に富
んだシステム構成が実現できる。

また、前記したおよびのユニットについて、高速
演算が可能なディジタル・シグナル・プロセッサ（DS
P）を搭載することにより、 １） 系統に発生する高調波成分をDSPを用いたディジ
タルフィルタにより除去でき、アナログ入力ユニット
の小形化、高信頼度化が実現できると共に、従来の数倍
（２〜３倍）の高性能（高精度、高安定度）化が実現で
きる。

２） 電力系統の保護または制御に係る演算が、短時間
で処理できると共に、浮動小数点演算形DSPではダイナ
ミックレンジが広くなり、スケーリングなどの手間も不
要となる。さらには、処理が高速になるため、多くの機
能（多機能）、高機能な処理が可能となり、制御および
保護特性の高性能化（高精度、高速動作）、小形化・高
信頼度化、低コスト化が実現できる。

一方、ユニット〜は、プロセッサを搭載し、それ
ぞれに演算周期をフルに使用したオーバーヘッドのない
並列動作が可能であるため、それぞれのユニット、すな
わち、システムの処理能力を向上（スループットの向
上）させることができる。

さらに、のユニットに高速のDSPを適用し、電力系
統に発生する高調波をディジタルフィルタにより除去す
ることにより、公知アナログフィルタにおける抵抗やコ
ンデンサなどのばらつきによる特性のばらつきがない
（高精度）、安定（経年変化がない、温度変動の影響を
受けない）な特性を実現できる。

また、のDSPは、アナログ入力信号に重畳させた点
検・監視（チェック）用信号を、電力系統の保護または
制御に係る性能に悪影響を与えないような値まで除去す
ると共に、該点検・監視用信号の振幅値および周波数を
高精度に常時チェックできる。従って、、アナログ入力
信号を点検信号に切り換えて、装置の異常の有無をチェ
ックする、従来の自動点検を省くことができる。

［実施例］ 以下、本発明を実施例に基づいて説明する。

第１図に本発明の信号処理システムを適用した電力用
ディジタル保護リレー装置の一実施例の全体ブロック構
成図を示す。

図示のように、本実施例は、保護リレーに係る処理機
能を９種のユニットに分割して構成されている。それら
のユニットは、マルチプロセッサシステムのためのシス
テムコントロールユニット１、アナログ入力のA/D変換
およびディジタルフィルタ処理を行なうアナログ入力ユ
ニット２、リレー演算ユニット３、シーケンス処理ユニ
ット４、整定・表示処理ユニット５、ディジタル入出力
ユニット６、事故検出ユニット７、補助リレーユニット
８、表面パネルユニット９から構成されている。

ユニット１〜５はそれぞれ汎用システムバスB1を介し
て接続されている。

また、シーケンス処理ユニットとディジタル入出力ユ
ニット６とは、汎用システムバスB1とは異なる入出力I/
OバスB2で接続されている。

さらに、事故検出ユニット７内のリレー演算部71とシ
ーケンス処理部72は、上記したバスB1およびB2とは異な
る入出力I/OバスB3で接続されている。

なお、システムには、図示しないが電源装置を備え、
これにより、各ユニットが駆動される。

次に、汎用システムバスB1に接続される１〜５のユニ
ット間のデータ転送制御、すなわち、マルチプロセッサ
のデータ転送制御の一例について、を第２図および第３
図を用いて説明する。第２図において、ユニット１〜５
は、第１図のユニット１〜５と全く同一のものである。

システムコントロールユニット１において、10は汎用
マイクロプロセッサを含む制御部、11は高速データ転送
のためのダイレクト・メモリ・アクセス・コントロール
（DMAC）、12はデータメモリである。

アナログ入力ユニット２において、20は浮動小数点演
算形（固定小数点演算形でも可）のディジタル・シグナ
ル・プロセッサDSPを含む信号処理部、21は例えばデュ
アルポートランダムアクセスデータメモリ（DPRAM）か
らなるデュアルポートデータメモリである。

リレー演算ユニット３において、30は浮動小数点演算
形（固定小数点演算形でも可）のDSPを含む演算処理
部、31はデュアルポート・ランダムアクセス・データメ
モリ（DPRAM）からなるデュアルポートデータメモリで
ある。

シーケンス処理ユニット４において、40は汎用マイク
ロプロセッサを含むシーケンソ処理部、41は前記データ
メモリ31と同様にDPRAMからなるデュアルポートデータ
メモリである。

整定・表示処理ユニット５において、50は汎用マイク
ロプロセッサを含む整定・表示処理部、51はDPRAMから
なるデュアルポートデータメモリである。

また、第２図中の信号線αは、データの取り込み周期
を知らせるための割込み信号、信号線ａ〜ｅは、各ユニ
ットの異常報知および異常認知信号（SYS FAIL）であ
る。

次に、この実施例におけるデータ転送方式について、
第３図をも参照して説明する。

第３図は、データ転送のタイミングを時系列的に表現
する。第３図において、 （ａ）がシステムコントロールユニット１の処理、 （ｂ）がアナログ入力ユニット２の処理、 （ｃ）がリレー演算ユニット３の処理 （ｄ）がシーケンス処理ユニット４の処理、 （ｅ）が整定・表示処理ユニット５の処理、 をそれぞれ示す。同図において、〜の点線の矢印の
方向はデータ転送の方向を示すものである。

まず、マスタユニット（汎用システムバスの使用権を
得、データ転送を開始できるユニット）であるシステム
コントロールユニット１が、スレーブユニット（マスタ
によって行なわれるデータ転送に応答するユニット）で
あるアナログ入力ユニット２からＮ周期のデータを入
力する。このデータは、Ｎ−１周期以前のサンプルデー
タを用いて、該アナログ入力ユニット２が、Ｎ周期にデ
ィジタルフィルタリング処理を行なった。例えば、電力
系統の電圧および電流情報である。このデータの入力
は、ユニット１内の制御部10で行なってもよいし、DMAC
11で行なってもよいものである。そして、入力したデー
タはデータメモリ12に記憶する。

次に、システムコントロールユニット１は、入力し記
憶しているデータを、スレーブユニットであるリレー
演算ユニット３にデータ転送する。これが、第２図中の
である。

さらに、Ｎ周期に演算したリレー演算結果（Ｎ−１周
期以前のアナログ入力ユニット出力を使用している）
を入力し、ユニット１内のデータメモリ13に記憶する。

次に、システムコントロールユニット１は、入力し、
記憶しているデータを、スレーブユニットであるシー
ケンス処理ユニット４にデータ転送する。これが、第２
図中のである。

さらに、Ｎ周期に演算したシーケンス処理結果（Ｎ−
１周期以前のリレー演算結果を使用している）を入力
し、ユニット１内のデータメモリ12に記憶する。

次に、システムコントロールユニット１は、入力し、
記憶しているデータを、スレーブユニットである整定
・表示処理ユニット５にデータ転送する。これが、第２
図中のである。

さらに、ユニット５中のDPRAMに記憶されているリレ
ー用整定値を入力し、システムコントロールユニット
１中のデータメモリ12に記憶する。このデータは、リ
レー用の整定値であるので、上記したデータに含ませ
て、システムコントロールユニット１が、リレー演算ユ
ニット３に毎サンプリング、ユニット２より入力したデ
ータと一緒に転送し、ユニット３中のDPRAM31に記憶
するようにするものである。このようにすることによ
り、整定値に変更があっても直ちに対応することができ
る。

第３図から明らかなように、各ユニットは、それぞれ
のデータ転送が終了すると、次のサンプル時刻まで、各
ユニットに与えられた機能をフルに処理できるものであ
ることが理解できる。すなわち、各ユニットは、その時
刻のデータ転送が終了してから、その時刻のデータを用
いた演算処理をサンプル周期を全て使用して演算が可能
である。これは、第２図に示した各ユニット内のデュア
ルポートデータメモリ21,31,41,51を設けていることの
効果によるものである。

第３図に示した、のデータ転送タイミングは、第２
図に示した割込み信号線αによって行なうものである。
この信号線αは、電力系統の電圧、電流をサンプリング
するサンプル指令に同期した信号線であり、ユニット２
より発せされるものである。このタイミングは、原サン
プリング信号のサンプリング周期を分周したものであ
る。

上記したデータ転送〜はのデータ転送の後、引
き続いて行なわれるものであることは言うまでもない。

以上、本実施例の適用されたディジタル保護リレー装
置の機能分割、全体ブロック構成および分割された各ユ
ニット間のデータ転送例について述べた。

ところで、上記実施例では、システムコントロールユ
ニット１が、他の四つのユニット２〜５を制御してい
る。しかし、システムコントロールユニット１の制御し
得るユニットはこれに限られない。第３図に示すよう
に、システムコントロール処理の１周期内にすべてのユ
ニットに対する転送処理が納まる範囲であれば、さらに
被制御ユニットを増加することができる。

ユニットの増設は、当該ユニットをシステムバスB1に
接続すると共に、該ユニットにアドレスを設定し、か
つ、システムコントロールユニットの制御プログラムを
変更すればよい。

増設するユニットは、例えば、あるユニットの処理能
力を向上する目的の場合には、同一機能のユニットを増
設すればよい。また、システムに、異なる機能を付加し
たい場合には、当該機能を有するユニットを増設すれば
よい。

例えば、アナログ入力ユニットを増設すれば、より多
くの信号の処理が可能となる。また、リレー演算ユニッ
トを増設すれば、より多くの演算が実行でき、リレーの
多機能化および高機能化が図れる。

一方、異なる機能を有するユニットを増設することに
より、ディジタルリレーに各種の機能を付加することが
できる。例えば、通信機能を設けて、他のリレー装置と
の情報交換を行なったり、本システムを子機として、親
機において集中制御を行なったりすることが可能とな
る。

また、本システムでは、ユニットの増加のみならず、
削減、変更が可能であることは、いうまでもない。

例えば、演算ユニットを、より高速処理のできるユニ
ットと交換することができる。これにより、例えば、１
周期内での演算処理能力が向上するので、処理できる情
報量が増大する。従って、より多くの信号の処理が可能
となる。また、それまで、複数の演算ユニットで実行し
ていた演算を、それより少ない数のユニットで処理可能
となり、ユニット数を削減することができる。逆に、処
理すべき情報が同じであれば、より高精度の演算、複雑
な演算が限られた時間内で実行可能となるので、システ
ムの高精度化、高機能化を図り得る。

このようなことは、システム構築の際にも適用でき、
目的に応じてユニットを選択することにより、ディジタ
ルリレー装置の他、種々のシステムが構築できる。

このように、本実施例の方式によれば、目的に応じて
種々のシステムが構築できると共に、一旦構築したシス
テムの拡張、機能付加、高速化、高精度化、高機能化等
が容易に行なえる柔軟性あるシステムが構成できる。

次に、各ユニットのそれぞれの詳細説明の前に電力用
ディジタル保護装置の概要について述べる。処理の概要
を第４図、第５図および第６図を用いて説明する。ま
ず、第４図を用いて、電力用保護装置の処理概要を述べ
る。

ステップ2001では、電力系統よりの情報、すなわち、
例えば、送電線の電圧、電流を入力し、さらにアナログ
量をディジタル量に変換する。

ステップ2002では、事故検出あるいは制御用の電気量
を導出する。この電気量の導出には、電力系統事故時の
電圧、電流の大きさ、事故点までのインピーダンスＺ、
抵抗分Ｒ、リアクタンス分Ｘ、事故点の方向、事故時の
周波数などがある。

ステップ2003では、ステップ2002で導出した電気量を
所定の整定値と比較判定する。比較判定結果、事故と判
定されたら、ステップ2004に進む。

ステップ2004では、ステップ2003で判定された事故条
件が継続されているかどうかの判定を行ない、継続され
ていればステップ2005に進む。

ステップ2005では、事故と判定されたのでその情報を
記憶する。

ステップ2006では、ステップ2005で記憶されている各
種リレーの動作を基に、公知のシステムのシーケンス処
理（外部条件、タイマーとの組み合わせもある）を行な
い、事故と判定された場合には、遮断器に対する遮断指
令を発するものである。

ステップ2007は、装置の点検・監視処理である。

電力用のディジタル制御保護装置は、上記した処理を
アナログ入力のサンプリング周期内に実行し、毎サンプ
ル繰り返し実行するものである。

第５図には公知のリアクタンスリレー（１要素分）と
モーリレー（１要素分）の特性例を示す。図において、
jxはインピーダンスの誘導リアクタンス分である。

第４図のステップ2002では、上記リレー要素を約30〜
50要素分処理し、ステップ2006のシーケンス処理はこれ
らのリレー要素出力を基に、システムに対応した所期の
シーケンス処理を行なうものである。第５図に示したZ₁
およびZ₂が整定値であり、保護リレーの場合には、この
値が保護範囲を決定する。この値は電力系統の変更、こ
れに伴う保護範囲の変更の場合には、人間により装置外
部よりオンラインにて変更されるものであることは公知
の技術である。

第６図には、第５図に示したリアクタンスリレーの処
理フロー例（第６図（ａ））とそれぞれの処理ステップ
に対応する処理波形例（第６図（ｂ））を示す。図にお
いて、（ａ）と（ｂ）のS1〜S7はそれぞれ対応するもの
である。

このリアクタンスリレーの場合、まず、電圧・電流デ
ータを入力し（ステップS1,2）、これらについて種々の
演算を実行し（ステップS3〜S7）、演算結果を整定値と
比較する（ステップS8）。ここで、演算結果が整定値よ
り大きければ、異常状態の持続時間を調べるためのカウ
ンタ（図示せず）を＋１歩進する（ステップ９）。

ついで、このカウンタの計数値が所定計数値より大き
くなったか否かを調べる（ステップS10）。ここで、カ
ウンタの計数値が所定計数値より大きければ、リレーを
動作させるべき状態と判断して、要素リレーの出力を１
とする（ステップS11）。一方、計数値が所定値に達し
ていなければ、要素リレーの出力を０として、動作させ
ないでおく（ステップS12）。

ところで、前記ステップS8において、演算結果が整定
値より小さければ、前記カウンタをクリアし（ステップ
S13）、当然のことながら、要素リレーの出力は０であ
る（ステップS14）。

以上の説明で電力用保護リレー装置の概要が理解でき
るであろう。

次に、電力系統用ディジタル保護装置に対し、小形で
装置の拡張、高機能、多機能化に対応でき、さらに、高
性能（高精度、高速度）、高信頼度化が実現できるよう
に最適機能分散化を図った第１図の各ユニットについて
の一実施例の構成とその処理機能について、以下に詳細
に述べる。

まず、第１図のアナログ入力ユニット２の一実施例に
ついて、構成および処理概要を第７図、第８図を用いて
述べる。第７図はアナログ入力ユニット（第１図の２）
の構成を示す。

図において、201は複数チャネルの折り返し誤差防止
用フィルタ、202は複数チャネルのサンプルホールド回
路（S/H）（全チャネル同時サンプリング方式）、203は
マルチプレクサ（MPX）、204はアナログ／ディジタル変
換回路、205はデュアルポート・ランダムアクセス・メ
モリ（以下DPRAMと略記する）を用いたデュアルポート
のバッファメモリ、206はタイミング発生回路、207はユ
ニット間，他系統，その他（入力信号など）と該ユニッ
トとの同期化を図るためのインターフェイス回路であ
る。

また、200はディジタル・シグナル・プロセッサ（以
下DSPと略記する）、208は前記DSP200用プログラムメモ
リ、209はDPRAMを用いたデュアルポートデータメモリ、
210はシステムバスインターフェイス回路、211は割込み
発生回路、212は異常検出回路である。

また、信号線αはデータ取り込み用の割込み発生信号
（ユニット１に対する発生信号）、信号線ｅは異常報知
および認知信号（SYS FAIL）である。

前記バッファメモリ205、DSP200、プログラムメモリ2
08、デューアルポートデータメモリ209、割込み発生回
路211および異常検出回路212は、ローカルバスLBに接続
されている。また、前記割込み発生回路211および異常
検出回路212は、システムバスB1にも接続される。さら
に、デュアルポートデータメモリ209は、システムバス
インターフェイス回路210を介してシステムバスB1に接
続される。

次に、第８図を用いて処理概要を述べる。

ステップ2020でイニシャル処理後、ステップ2021で、
第７図に示した信号線Ｘを監視し、入力情報（系統の電
圧・電流）のA/D変換後のデータ入力割込みが発生して
いるかをチェックする。これは、第７図に示すDSP200が
行なう。

データ入力割込みがある場合には、そのサンプル時刻
の全チャネルのデータをステップ2022で入力し、ステッ
プ2023では、そのデータおよび必要とするそれ以前のサ
ンプル時刻の記憶してあるデータを用いて、全チャネル
分のフィルタ演算（ディジタルフィルタ演算）を行な
う。もちろん、この演算は、DSP200が、プラグラムメモ
リ208に記憶されている命令に従って実行するものであ
る。DSPの概要とディジタルフィルタ演算の概要につい
ては後述する。

ステップ2024では、信頼度向上のための監視処理を行
なう。この監視処理についていは後述する。

ステップ2025ではカウンタＣの歩進を行ない、ステッ
プ2026で上記カウンタＣがある一定値（α）になったか
どうかの判定を行なう。ステップ2025,2026の処理は、
ステップ2021のデータ入力割込みの回数を計数してい
る。このカウンタＣは、例えば、DSP200内に設定され
る。

ステップ2026でカウンタＣがある一定値に達した場
合、ステップ2027でこのカウンタをクリアする。ステッ
プ2023で、フィルタ演算結果を全チャネル分、第７図の
デュアルポートデータメモリ（DPRAM）209に記憶して、
ステップ2029で、第１図システムコントロールユニット
１に対して、該データを取り出す割込み発生処理を行な
う。

以上の説明から明らかなように、本実施例のアナログ
入力ユニット２は、前述した電気学会誌105巻12号記載
のディジタルリレーにおけるアナログ入力とは、処理手
順に差異がある。

すなわち、後者の公知のアナログ入力では、フィルタ
（アナログ）→S/H（サンプルホールド）→MPX（マルチ
プレクサ）→A/D（アナログ／ディジタル変換）→所期
の演算の順であるのに対し、本実施例のアナログ入力部
は、 S/H→MPX→A/D→ディジタルフィルタ→所期の演算と
なっている。

また、第８図の処理フローのステップ2026から明らか
なように、ステップ2023のディジタルフィルタ演算の周
期は、他のユニットにデータ転送する周期の1/α（αの
正の整数）で行なう。例えば、ディジタルフィルタの演
算周期を167μｓ（6kHzサンプリング）として、α＝10
とすると、他のユニット（本実施例では第１図のシステ
ムコントロールユニット１）にデータ転送する周期は、
1667μｓ（600Hzサンプリング相当）となる。すなわ
ち、ディジタルフィルタ演算周期をディジタル保護演算
周期の1/10で行なうものである。このαは、システムに
より、任意に設定、変更可能なものであることは言うま
でもない。

また、システムにより、多くの入力チャネル数を必要
とする場合では、このユニットを複数システムバスに接
続し、これら複数ユニット間の同期を、第７図のインタ
ーフェイス回路207を介してとり、並列処理させるよう
にすればよいことは、いうまでもない。

以上の説明から明らかなように、本実施例のアナログ
入力ユニットによれば、S/H、MPX、A/D部の誤差（オフ
セット電圧、ノイズ、量子化誤差）を一括して、ディジ
タルフィルタが除去したデータを用いて所期のリレー演
算などが実行できるため、従来構成に比して、大幅な特
性改善ができる。

次に、第９図を用いて、第１図に示すシステムコント
ロールユニット１の一実施例について説明する。

同図において、100は汎用のマイクロプロセッサ、101
は高速データ転送用のダイレクト・メモリ・アクセス・
コントローラ（以下DMACと略記する）である。

また、102は例えばPROMを用いたプログラムメモリ、1
03はRAMを用いたデータメモリ、104は電気的消去・書替
え可能な不揮発性メモリE²PROMを用いて整定値等の設定
値、定数、係数などの設定データを記憶する設定データ
メモリ、105はスタティック・ランダムアクセス・メモ
リ（SRAM）と上記と同様の不揮発性メモリE²PROMとを同
一チップ（IC）内に実装して、データを不良発生時に高
速に記憶し、不良解析を行なうための解析データメモリ
である。

さらに、106はシステムリセット、システムクロッ
ク、バスアクセス調停回路などを有するシステムロジッ
ク、107はシステム割込み判定回路、108は異常検出回
路、109は、パーソナルコンピュータ等と接続する通信
インターフェイス（RS−232C）回路、110はシステムバ
スインターフェイス回路である。

前記解析データメモリ205は、前述のようにSRAMとE²P
ROMとを有して構成され、ストア制御信号（パルス）に
よって、SRAMの全データがE²PROMに一度に転送し、ま
た、リコール制御信号（パルス）によって、E²PROMの全
データを一度にSRAMに転送する機能を有する。

従って、例えば、電源オフ時、ユニットの異常検出時
等に、前記ストア制御信号を発生する構成としておくこ
とにより、直前のデータが不揮発性のE²PROMに保存で
き、運転再開、不良解析に好適である。

前記マイクロプロセッサ100は、ローカルバスLBに接
続される。また、このローカルバスLBには、DMAC101、
設定データメモリ104、解析データメモリ105、システム
バスインターフェイス回路110、プログラムメモリ102、
データメモリ103、異常検出回路108、通信インターフェ
イス回路109およびシステム割込み判定回路107が接続さ
れている。

次に、第10図を用いて、第１図に示すリレー演算ユニ
ット３の一実施例の構成について説明する。

同図において、300は演算処理用のプロッセッサ（DS
P）、301はEPROMを用いたDSP用プログラムメモリ、302
はデータ記憶用のDPRAMを用いたデュアルポートデータ
メモリ、303はシステムバスインターフェイス回路、304
は異常検出回路である。なお、上記DSPの概要について
は後述する。

このリレー演算ユニットが、第４図のステップ１〜ス
テップ５の処理を高速に処理するものである。すなわ
ち、電力用ディジタル制御および保護のための処理を行
なうプロセッサユニットである。システムによっては、
このユニットを複数個、システムバスに接続して、並列
処理させることができる。

次に、第11図（ａ）を用いて、第９図に示すシステム
コントロールユニット１の一実施例の処理概要を述べ
る。第11図（ｂ）には第10図に示すリレー演算ユニット
３の処理概要を併せて示している。

システムコントロールユニット１の処理は、第11図
（ａ）に示すように行なわれる。

イニシャル処理後、アナログ入力ユニット２からのデ
ータ取り込み要求（ディジタルフィルタ演算周期のα
倍）があるかどうかの判定（割込み待ち）を行なう（ス
テップ1000,1001）。

第２図および第３図を用いて説明したように、各ユニ
ットとのデータ転送処理を行なう（ステップ1002）。す
なわち、ユニット間のデータ転送制御は、このシステム
コントロールユニット１が行なう。

各ユニット間とのデータ転送が正常に行なわれている
かどうかの相互チェック処理を行なう（ステップ1003〜
1007）。

ローカルおよびシステム割込み処理を行なう（ステッ
プ1008,1009）。

第９図の設定データメモリ104および解析データメモ
リ105に記憶すべきデータの編集を行ない、かつ、系統
に事故が発生したときには、データのセーブ処理を行な
う（ステップ1010〜1012）。

自己診断（セルフチェック）処理を行なう（ステップ
1013,1015）。

システムコントロールユニット１は、以上述べたよう
な処理を繰り返し、データ取り込み要求、すなわち、保
護（またしは制御）演算周期ごとに実行するものであ
る。もちろん、ユニットの組み替え、追加などにはそれ
に対応してデータ転送制御を変更して処理を実行するよ
うにするものであることは、容易に推測できるものであ
り、図示はしていないが、これらを制御するハードウェ
アおよびソフトウェアをユニット内に内蔵していること
はいうまでもない。

次に、第10図に示すリレー演算ユニット３の処理概要
を第11図（ｂ）を参照して説明する。

（ａ）イニシャル処理後、前記システムコントロールユ
ニット１からのテータ転送が終了したかどうかの判定
（第10図の信号線INTRYを用いた割込み待ち）を行なう
（ステップ3000,3001。） （ｂ）第10図のデュアルポートデータメモリ302に転送
されたデータDSP300内部のデータメモリに転送する（ス
テップ3002）。これは、DSP300を用いた演算処理を高速
にするためである。

（ｃ）所期のアルゴリズムに従った電力用保護リレー演
算処理を行なう（ステップ3003）。

（ｄ）演算結果を、第10図に示したデュアルポートデー
タメモリ302に転送する（ステップ3004）。この演算結
果を、前記したシステムコントロールユニット１が後述
するシーケンス処理ユニット４に転送する。

（ｅ）システムコントロールユニット１とのデータ転送
が正常に行なわれているかどうか（ステップ3005〜300
7）の相互チェック、セルフチェックである常時監視処
理を行なう（ステップ3009〜3011）。

以上述べたように、リレー演算ユニット３は、データ
転送周期ごと、すなわち、演算周期ごとに、繰り返し、
実行されるものである。演算時間は、データ転送終了割
込みがあってから、次のデータ転送割込みがあるまで、
オーバヘッド処理がなく、フルに使用することができ、
処理能力を向上することができる。また、ステップ3003
のリレー演算処理は、第５図および第６図で説明したよ
うな処理を、多種かつ多数実行するものである。

次に、第11図を用いてユニット間（システムコントロ
ールユニット１とリレー演算ユニット３）のデータ転送
による相互監視によって不良を検出する手法例について
述べる。

まず、第11図（ａ）のシステムコントロールユニット
１に監視処理について述べる。

（ステップ1003） このステップは、リレー演算ユニット３側がシステム
コントロールユニット１より、毎周期、所定のデータ
（この例ではＡ）が転送されているかどうかをチェック
するための処理である。システムコントロールユニット
１は、第10図のデュアルポートデータメモリ302のある
固定エリア（例えばＮ番地とする）に毎周期、固定デー
タＡを転送する。

（ステップ1004） このステップは、システムコントロールユニット１
が、第10図のデュアルポートデータメモリ302のある固
定エリア（例えばＭ番地とする）から固定データＢを取
り込む処理である。このＭ番地のデータＢは、毎周期、
システムコントロールユニット１でクリアされ、毎周
期、リレー演算ユニット３でセットされるものである。

（ステップ1005） このステップは、ステップ1004で第10図のデュアルポ
ートデータメモリ302のＭ番地からデータ（正常であれ
ばＢ）を入力したので、リレー演算ユニット３が正常で
あれば次の周期で再びＭ番地にデータＢを記憶するはず
であるので、前データが残っている場合との区別のため
にクリアする処理である。

（ステップ1006） このステップは、Ｍ番地より入力したデータがＢかど
うかの判定を行なうステップである。Ｂであれば、リレ
ー演算ユニット３とのデータ転送も正常と判定できる。
さらに、Ｂであれば、リレー演算ユニット３も、毎周
期、第11図（ｂ）のステップ3005の処理を正常に処理し
ていると判定できる。Ｍ番地より入力したデータがＢで
ない場合には、リレー演算ユニット３が正常に動作して
いないと判定できる。なぜなら、データの転送が異常か
どうかは、Ｍ番地とのアクセスが正常にできなければ、
別の番地（例えばＭ＋１番地）をアクセスすることによ
り、その異常の有無は容易に判定することができるから
である。

次に、第11図（ｂ）のリレー演算の監視処理について
述べる。

（ステップ3005） このステップは、第10図のデュアルポートデータメモ
リ302のＮ番地に固定値Ｂを、毎周期、記憶する処理で
ある。これは、システムコントロールユニット１が上記
したように、毎周期取り込んで、該リレー演算ユニット
３が正常に動作しているかどうかを判定するためのもの
である。すなわち、このステップは、他のユニットに自
分を監視してもらうための処理である。

（ステップ3006,3007,3008） これらのステップは、リレー演算ユニット３がシステ
ムコントロールユニット１を監視するための処理であ
る。

ステップ3006は、第10図のデュアルポートデータメモ
リ302のＭ番地よりデータを取り込む。このＭ番地に
は、上記したように、システムコントロールユニット１
が、正常に動作していれば、固定値Ａを毎周期転送して
いる。

ステップ3007は、同Ｍ番地の内容を3006ステップで既
に入力したので、クリアしておく。システムコントロー
ルユニット１が正常に動作していれば、次周期までには
このＭ番地に再び固定値Ａが転送されているはずであ
る。

ステップ3008は、Ｍ番地より入力したデータがＡかど
うかの判定を行なう。Ａであれば、システムコントロー
ルユニット１は正常と判定する。Ａでなければ、システ
ムコントロール不良と判定する。

判定結果、Ａでないケースとしては、Ｍ番地を含めた
メモリ不良も考えられるが、これはリレー演算ユニット
３のDSP300でアクセスしてみて、その良否は判定でき
る。なお、判定結果Ａでないときには、第10図のシステ
ムバスインターフェイス回路303の不良も考えられる
が、その場合には、システムコントロールユニット１側
の処理（Ｎ番地とのアクセス）も不良となるはずである
ので、その区別は可能である。

以上の説明より、双方のユニット1,3にプロセッサを
搭載しているので、相互チェックが可能であることが分
かるであろう。これにより、ユニット単位の不良が高速
かつ容易に検出できる。

なお、システムコントロールユニット１は他のユニッ
トとも上記と全く同様の相互チェックを行なうものであ
る（第11図のステップ1007）。

次に、第12図を用いて、シーケンス処理ユニット４の
一実施例の構成について説明する。

同図において、400は電力用保護リレー装置におい
て、汎用マイクロコンピュータを用いてシーケンス処理
を行なうシーケンス処理プロセッサ、401はシーケンス
処理プログラムを格納するPROMを用いたプログラムメモ
リ、402はデータメモリ（RAM）、403は例えばDPRAMを用
いたデュアルポートデータメモリ、404はシステムバス
インターフェイス回路、405は後述するディジタル入出
力ユニット（第１図における６）とのインターフェイス
をとる入出力バス（以下I/Oバスという）インターフェ
イス回路、406は異常検出回路、407はパーソナルコンピ
ュータなどとのインターフェイスをとる汎用通信インタ
ーフェイス回路（例えば、汎用RS−232Cなど）である。

次に、第13図を用いて、上記したシーケンスユニット
とI/Oバスを介して接続させるディジタル入出力ユニッ
ト６の一実施例の構成について説明する。

同図において、600はI/Oバスインターフェイス回路、
601はデータラッチ回路、602はフォトカプラ、603は出
力バッファ回路、604は入力バッファ回路、605はフォト
カプラである。上記フォトカプラ602および605は、共
に、電気的絶縁のためのインターフェイスである。

次に、第14図を用いて、上記したシーケンス処理ユニ
ット４の処理の概要を述べる。

リレー演算ユニット３と同様、イニシャル処理（ステ
ップ4000）後、システムコントロールユニット１より、
シーケンス処理に必要なデータの転送が全て終了したか
どうかの判定を行なう（ステップ4001）。この判定は、
第12図に示したように、システムコントロールユニット
１からのデータ転送が終了すると発生する割込み信号IN
TSEQをチェックすることにより行なう。

システムコントロールユニット１からのデータ転送
は、第12図に示すデュアルポートデータメモリ403に行
なわれるので、これをデータメモリ402にデータ転送す
る（ステップ4002）。

I/OバスB2を介してディジタル入力処理を行なう（ス
テップ4003）。

所定のアルゴリズムに従ったシーケンス処理を行なう
（ステップ4004）。

ユニット内の監視処理、システムコントロールユニッ
ト１およびリレー演算ユニット３で述べたと同様のユニ
ット間相互監視処理を実行する（ステップ4005,400
6）。

シーケンス処理結果をI/OバスB2を介して出力（ディ
ジタル出力）する（ステップ4007）。この出力は、第13
図のディジタル出力部を介し、さらに、第１図に示す補
助リレーユニット８に与えられる。この情報の中には、
例えば、目的とする遮断器に対する遮断指令が含まれて
いることは言うまでもない。

さらに、第12図のデータメモリ402に記憶されている
シーケンス処理結果をデュアルポートデータメモリ403
に転送する（ステップ4008）。これは、システムコント
ロールユニット１がこのデータをアクセスできるように
するための処理である。システムコントロールユニット
１は、このデータを後述する整定・表示処理ユニット５
に転送する。

次に、第15図および第16図を用いて、整定・表示処理
ユニット５の一実施例の構成および処理の概要について
説明する。第15図は整定・表示処理ユニットの構成を示
す。

同図において、500はマイクロプロセッサ、501はプロ
グラムメモリ（PROM）、502はデータメモリ（RAM）、50
3はデュアルポートデータメモリ（DPRAM）、504はシス
テムバスインターフェイス回路、505は整定値を記憶す
る不揮発性メモリE₂PROMからなる整定値メモリ、506は
異常検出回路、507はパーソナルコンピュータなどとの
通信インターフェイス回路、508は表面パネル（第１図
の９）とのパネルインターフェイス回路である。

次に、この整定・表示処理ユニット５の処理概要を第
16図を用いて説明する。

シーケンス処理ユニット４などと全く同様、イニシャ
ル処理（ステップ5000）後、システムコントロールユニ
ット１からのデータ転送が全て終了したかどうかの判定
を行なう（ステップ5001）。

第１図に示す表面パネル９に対する表示処理を行なう
（ステップ5003）。

第１図の表面パネル９からの整定値（係数）変更に対
する処理を行なう（ステップ5004,5005）。

ユニット内の監視およびユニット間の相互監視は、前
記したシーケンス処理ユニット４と全く同様に行なう
（ステップ5006）。

第15図の整定値メモリ505に記憶している係数（整定
値）を、第15図のデュアルポートデータメモリ503に転
送する（ステップ5007）。これは、前記したシステムコ
ントロールユニット１が、このユニットからの整定値を
他のユニット（例えば、リレー演算ユニットなど）へ転
送できるようにするための処理である。

以上の説明より、整定・表示処理ユニット５の構成お
よび処理概要が理解できるであろう。

最後に、第１図に示す事故検出ユニット７の機能およ
び処理概要を述べる。

このユニット７は、システムの信頼度を考慮し、これ
まで説明した他のユニットとはハードウェア的に分離さ
せる。すなわち、これまで説明した各ユニットとは入力
から出力まで電気的な接続がないものである。

この事故検出ユニットの処理の内容は、これまでの各
ユニットの組み合わせと同様の処理を行なうものであ
る。従って、第１図に示したように、電力系統からの情
報を入力し、この入力に対して所定のアルゴリズムに従
った処理を施し、この結果を、これまでの説明と同様、
第１図の補助リレーユニット８に与える。すなわち、こ
の事故検出ユニット７は、フェイルセーフ用のユニット
である。処理内容の規模は、これまでの各ユニットの組
み合わせに対して、相当小さいものが一般的である。

以下に、構成および処理の概要を述べる。

（１）第１図において、71は、事故検出ユニット７のリ
レー演算部であり、構成は第１図に示すアナログ入力ユ
ニット２と同様である。処理の内容は、 アナログ入力のA/D変換およびディジタルフィルタ処
理 整定値の入力（後述の72より入力する） 事故検出用リレー演算 診断処理 などである。

（２）第１図において、72は、事故検出ユニット７のシ
ーケンス処理部である。以下に処理の概要を示す。

（ａ）上記した事故検出用リレー演算部71の演算結果
を、第１図に示したI/Oバス（B3）を介して入力する処
理およびディジタル入出力処理 （ｂ）事故検出リレー用シーケンス処理 （ｃ）事故検出リレー用整定・表示処理 （ｄ）診断処理 などがある。

このシーケンス処理部72は、ハードウェア構成的に
は、第１図のシーケンスユニット４の内部にディジタル
入出力ユニット６と表面パネルインターフェイス回路と
を実装したものと同じ構成となることは容易に推測でき
る。

前述した実施例の各ユニットは、各々IC等の回路素子
をプリント基板上に搭載して構成される。この場合、各
ユニット毎にIC等を選定して構成してもよいが、ユニッ
ト間で共通に構成することが好ましい。以下に、その一
実施例を示す。

第１図に示す実施例では、アナログ入力ユニット２お
よびリレー演算ユニット３について、例えば、次の構成
要素が共通化できる。

1a.DSP 1b.DSP用プログラムメモリ（PROM） 1c.デュアルポートデータメモリ（DPRAM） 1d.システムバスインターフェイス回路 1e.異常検出回路 1f.ローカルバス また、第１図に示す実施例では、システムコントロー
ルユニット１、シーケンス処理ユニット４および整定・
表示処理ユニット５について、例えば、次の構成要素が
共通化できる。

2a.汎用マイクロプロセッサ 2b.プログラムメモリ（PROM） 2c.データメモリ 2d.システムバスインターフェイス回路 2e.異常検出回路 2f.通信インターフェイス回路 2g.ローカルバス さらに、前記ユニット１〜５について、例えば、次の
構成要素が共通化できる。

3a.プログラムメモリ（PROM） 3b.システムバスインターフェイス回路 3c.異常検出回路 3d.ローカルバス 上記した共通化は、例示であって、各素子の容量、実
装の便宜等を考慮して、種々の態様が可能である。共通
化する場合には、共通の構成要素を、共通のプリント基
板上に搭載すると共に、共通でない構成要素をこれに付
加して搭載することにより、各ユニットが構成される。
従って、プリント基板には、ローカルバスと、共通構成
要素を搭載するスペースと、非共通構成要素を搭載する
スペースとを、予めレイアウトしておく。

さらに、一歩進めて、共通化できる構成要素を適宜組
み合わせてLSI化しておくこともできる。

なお、構成要素の共通化に際し、あるユニットには不
要である構成要素についても搭載する構成とすれば、そ
れだけ共通化が進むことになり、プログラムメモリに固
有のプログラムを書き込めば、同一ハードウェア構成の
システムにより、異なる機能を有するシステムを構成す
ることが可能となる。従って、システムの標準化、規格
化に好適である。

ユニットの共通化した部分のハードウェア構成を例示
すれば、次のとおりである。

汎用マイクロプロセッサ、PROM、DPRAM、RAM、システ
ムバスインターフェイス回路、異常検出回路、通信イン
ターフェイス回路およびローカルバスにより、共通化さ
れたユニットのハードウェアが１枚のプリント基板上に
構成される。

また、DSP、DPRAM、PROM、システムバスインターフェ
イス回路、異常検出回路およびローカルバスにより、共
通化されたユニットのハードウェアが１枚のプリント基
板上に構成される。

なお、本実施例のハードウェア構成において用いてい
る各デバイスは、一例に過ぎないものであって、同じ機
能を実現できるものであれば他のデバイスを用いること
もできる。例えば、ダイナミックRAMをスタティックRAM
としたり、PROMをEPROMとしたりすることができる。ま
た、プロセッサをより高速かつ処理能力の大きいものに
変えたりすることができる。逆に、処理すべき信号量が
少ない場合、性能が落ちるが、安価なデバイスに変える
ことができる。

この場合、各ユニットのシステムバスに対する入出力
の機能および性能に変化がなければ、システム全体には
影響が及ばない。従って、各ユニット毎に自由な設計が
でき、また、設計変更も容易である。

すなわち、本実施例では、各ユニットは、システムコ
ントロールユニットに対して、一定の仕様でデータを入
出力できれば、システムに組み込むことができる。従っ
て、本実施例では、種々の機能を有するユニットを自由
にシステムに取り入れることができ、また、システムを
構築した後でも、必要に応じてユニット自身の改良・変
更の他、ユニットの増減、変更が可能である。

次に、本発明の実施例の構成に際し、キーコンポーネ
ントとなるDSP（ディジタル・シグナル・プロセッサ）
について述べる。

第17図にDSPの一実施例の構成の詳細図を示す。

本実施例のDSPは、図示のように、外部メモリのアド
レス指定を行なうアドレスレジスタ222、パラレル・ポ
ートとして使用するデータレジスタ223、データRAM22
4、ｍビット×ｍビットの高速並列乗算器225、インスト
ラクション用ROM226、加減算等を行なうALU（Arithmeti
c Logic Unit）227、アキュムレータ等のレジスタ228、
外部との制御信号（a,bおよびｃなど）の割込み等をコ
ントロールする制御回路229、DSP内の内部バス230を含
んで構成されている。

前記乗算器225は、１インストラクションサイクルの
間に入力信号A,Bの内容を乗算し、その結果Ｃを、内部
バス230に出力するものである。

また、ALU227は、内部バス230からのデータとレジス
タ228のデータとを加減算し、結果をレジスタ228に書き
込む。

なお、DSPは、周知のように、１インストラクション
サイクルの間に積和演算が可能であること、パイプライ
ン処理が可能であることなどにより、固定および浮動小
数点データの高速な数値演算を実現できることを特徴と
する。これにより、多入力点数に係る入力データを実時
間でフィルタリング可能とするものである。この点、汎
用のマイクロプロセッサでは処理速度が遅いので、適用
できない。

次に、上記したDSPを用いたディジタルフィルタの実
施例を述べる。

第18図は、ディジタルフィルタの代表的なブロック概
念構成を示す。第18図の（ａ）はIIR形（Infinite−ext
ent Impulse Response）フィルタ、（ｂ）はFIR形（Fin
ite−extent Impulse Response）フィルタである。

同図（ａ）において、Xnは入力信号符号、241は各々
係数ブロックであり、Ｋはゲイン係数、A₁,A₂,B₁および
B₂はフィルタ係数である。242は遅延ブロックであり、
信号Wnを周期Ｔの１時刻分遅延するブロック（Wn−１）
と、同様に２時刻分遅延するブロック（Wn−２）とがあ
る。243は加算ブロック、Ynはフィルタ出力データであ
る。

図から判るように、図の構成において、フィルタ係数
を調整することにより、次式（５），（６），（７），
（８），（９）に示す各種のフィルタを実現できる。な
お、Ｈ（ｚ）は伝達関数であり、Ｚはアナログ系のＳに
相当する。

ここで、ｒ＝２・cos2πf₀・Ｔ T:サンプリング周期 f₀:阻止周波数 第18図（ｂ）において、Ｘ′ｎは入力データを、Ｙ′
ｎは出力データを示す。244は遅延ブロオックであり、
Ｘ′ｎ−１は前述と同様に１時刻分遅延するブロック、
Ｘ′ｎ−２は２時刻分遅延するブロックを示す。245は
フィルタ係数ブロックであり、各フィルタ係数Ａ′₀,
A′₁,A′_２が設定される。246は加算ブロックである。

同図を演算式で示すと、次式（10）で表わせる。

Ｙ′ｎ＝Ａ′_０・Ｘ′ｎ＋Ａ′_１・Ｘ′ｎ−１＋Ａ′_２・Ｘ′ｎ−２……（10） 上記したように、本実施例では、DSPを用いたディジ
タルフィルタ手段により入力信号のフィルタ処理を行な
う構成とし、予め設定されたフィルタ係数に基づきサン
プリング周期Ｔごとに繰り返して行なうようにしてい
る。従って、入力点数に応じて時分割によりフィルタ処
理を、ソフトウェア的に行なわせることができ、入力点
数の増減、特性の変更、プリント基板の標準化に対応す
ることが可能である。

また、アナログフィルタを用いずにフィルタ処理でき
ることから、アナログフィルタのように、抵抗、コンデ
ンサ等の素子の初期値偏差、周囲温度による素子値の変
動、経年変化による素子の劣化などの要因が全くなく、
高精度化、無調整化が達成できる。

また、外付けの点検回路が不要で、内部のソフトウェ
アで対応可能であるから、製作工程を大幅に短縮でき、
メンテナンスも不要となり、保護リレー装置の高精度
化、低コスト化等のメリットが非常に大きい。

次に、本発明を構成するアナログ入力ユニットのアナ
ログ入力部に適用することが好ましい、自動監視方式の
発明に関する実施例について説明する。

＜実施例 自動監視−＞ 第19図は本発明のアナログ部の自動監視の第１の実施
例を示すブロック構成図である。

第19図において、201−１〜201−Ｎは外部から入力す
るアナログ信号in1〜inNとディジタル信号Tinとを加算
すると共に、上記入力信号に重畳する高調波を除去する
ためのローパスフィルタ（主にサンプリングによる折り
返し誤差防止用に用いる、以下LPFと略記する）であ
る。202−１〜2002−Ｎはサンプルホールド（以下S/Hと
略記する）回路、203はマルチプレクサ（MPXと略記す
る）、204はアナログディジタル変換（以下A/Dと略記す
る）回路、205はDPRAMを用いたA/D変換データのバッフ
ァメモリである。

200はDSP（Digital Signal Processor）、212はDSPの
インストラクション格納用のプログラムメモリ（RO
M）、LBはローカルバス、209はシステムバスとのデータ
の受け渡し用のデュアルポートデータメモリ、210はシ
ステムバスインターフェイス回路、B1はシステムバスで
ある。

206はタイミング発生回路であって、S/H回路202−１
〜202−N,MPX203,A/D回路204およびバッファメモリ205
の動作を制御すると共に、LPF201−１〜201−Ｎにディ
ジタル信号を印加する。

第20図は第19図に示したLPF201−１〜201−Ｎの詳細
な回路図である。

第20図において、201a,201b,201cおよび201dは抵抗、
201eはコンデンサ、201fは演算増幅器（OPアンプ）であ
る。

上記LPFは、アナログ入力信号inおよびディジタル入
力信号Tinを加算すると共に、上記入力信号をフィルタ
リングし、高調波を除去するものである。

次に、第21図に示すフローチャートに沿って、本実施
例のアナログ入力部の自動監視（アナログ回路の故障検
出）の処理手順を説明する。

（ｉ）監視用信号の入力、合成およびA/D変換 第19図のLPF201−１〜201−Ｎに、変成器，変流器等
により検出された電力系統の状態量を表わす入力信号in
1〜inNを印加する（通常は50Hzまたは60Hzである）。ま
た、第19図に示したタイミング発生回路206より、周波
数fnのディジタル信号（クロック信号）を、監視用信号
として全チャネルに入力する。上記LPF201−１〜201−
Ｎは、上記入力信号を合成するように作用すると共に、
サンプリングによる折り返し誤差を防止するアンチェリ
アシングフィルタとしても作用する。

このフィルタ出力は、第19図のS/H回路202−１〜202
−Ｎによって周期Ｔごとにサンプルホールドされる。

第19図のMPX203は、上記S/H回路202−１〜202−Ｎの
出力を周期Ｔ′（周期Ｔの1/nの周期:nは整数）ごとに
順次切り換えて、S/H回路の内容を、第19図に示したA/D
変換回路204に入力する。A/D変換回路204は、アナログ
量をディジタル量に変換し、これらを、第19図に示すバ
ッファメモリ205に格納する。

これらの動作を周期Ｔごとに毎回繰り返す。この周期
Ｔは、ディジタルフィルタのサンプリング周期となる。

（ii）イニシャル処理 イニシャル処理として、DSP200内部のレジスタおよび
メモリとバッファメモリ205をクリアし、初期の状態に
設定する（ステップ2021a）。なお、（ii）以降の処理
は、プログラムメモリ212に記憶させた命令により、DSP
200を動作させて行なう処理である。

（iii）データ入力 2021bのステップでは、バッファメモリ205に格納した
入力データをローカルバスLBを介し、DSP200の内部に転
送する。

（iv）フィルタ係数入力 2021cのステップでは、プログラムメモリ212に予め格
納したフィルタ係数をDSP200の内部に転送する。このフ
ィルタ係数は、上記した電力系統の周波数（f₀:50Hzま
たは60Hz）を通過させ、高調波を除去する特性を実現す
る係数（フィルタ係数群Ａ）と、上記した電力系統の周
波数f₀を大幅に減衰させ、タイミング発生回路206より
印加した信号Tinの周波数fnのみを通過させる特性を実
現する係数（フィルタ係数群Ｂ）とである。また、これ
らの係数は、他のユニットからシステムバスB1を介して
入力してもよい。

（ｖ）ディジタルフィルタ演算（１） ディジタルフィルタ演算として、具体的にはいくつか
の方法が考えられるが、その一例として次式（11），
（12）に示す処理を行なう。

Wn＝Ｋ・Xn＋B₁・Wn−１＋B₂・Wn−２ ……（11） Yn＝Wn＋A₁・Wn−１＋A₂・Wn−２ ……（12） K:ゲイン係数 A₁,A₂,B₁,B₂:フィルタ係数 Xn:入力データ Yn:出力データ Wn−1:Wnの１時刻遅延データ Wn−2:Wnの２時刻遅延データ この2021dのステップのフィルタ演算のフィルタ係数
は、フィルタ係数群Ａを用いる。

第22図（ａ）に、このステップで演算処理するフィル
タのゲイン−周波数特性例を示す。このフィルタによれ
ば、周波数f₀を通過させ、周波数fnを保護演算に影響が
ないように十分減衰させる。

保護演算には、このステップのフィルタ出力を用い
る。従って、周波数fnの入力Tinを印加したことによる
リレー特性への影響がないことは、いうまでもないこと
である。

（vi）ディジタルフィルタ演算（２） この2021eのステップでのフィルタ演算は、前記
（ｖ）で示したフィルタ演算と全く同じ演算を行なう。
従って、演算プログラムは同じである。但し、フィルタ
係数は、フィルタ係数群Ｂを用いる。

第22図（ｂ）に、このステップで演算処理するフィル
タのゲイン−周波数特性を示す。タイミング発生回路か
ら印加した信号の周波数成分（fn）のみを通過させ、そ
れ以外は減衰させている。すなわち、非常に選択度Ｑを
高くしている。また、このステップでの演算プログラム
を別のプログラムとしてもよい。

（vii）判定処理 この2021fのステップでは、（vi）のステップにて演
算した各チャネルごとのフィルタ出力の絶対値を求め、
既知の設定値と比較する。従って、既知の設定値範囲内
であれば、アナログ入力部、すなわち、LPF201−１〜20
1−Ｎ、S/H回路201−１〜202−Ｎ、MPX203、A/D変換回
路204およびバッファメモリ205は、正常に動作している
と判断する。既知の設定値範囲外であれば、上記アナロ
グ入力部および上記バッフアメモリ205のいずれかが異
常であることが判る。

本発明では、DSPにて上記演算を行なっているため、
極めて高精度な演算が可能であることから、非常に正確
な判定が可能である。

（viii）データ出力 この2021gのステップでは、（ｖ）のステップで演算
したフィルタの出力および（vii）のステップにて判定
した判定結果を、システムのマスタ（システムバスに接
続したシステムコントロール機能を有するユニット）に
転送する。以上の処理を周期Ｔごとに繰り返す。

上記したシステムのコントロール処理を行なうマスタ
ユニットは、上記判定結果を基に、リレーをロックする
と共に、システムの異常表示を行ない、誤動作を防止す
る。また、アナログ入力ユニットが異常であることがわ
かるため、異常部のローカライズができる。

以上の動作より、アナログ入力部の自動監視が高精度
かつ信頼度よく行なえる。さらには、従来困難であった
アナログ入力部の点検監視が付加回路なしに行なえると
共に、データ入力からフィルタ演算までを一貫して行な
え、システムの信頼度を大幅に向上できる。

以上示した実施例では、LPFに印加した周波数fnの入
力Tinは、タイミング発生回路から与えた例について述
べた。本実施例では、上記した入力Tinについて、タイ
ミング発生回路から与えずに、発振回路を設け、この発
振回路の出力を、第19図に示したLPF201−１〜201−Ｎ
の入力Tinに印加しても実現できることは容易に理解で
きる。

第23図は上記した実施例の各部の波形を示す。第23図
において、（ａ）は電力系統の入力信号、（ｂ）はクロ
ック入力信号、（ｃ）はLPF201−１〜201−Ｎの出力波
形、（ｄ）はディジタルフィルタＡの出力データ、
（ｅ）はディジタルフィルタＢの出力データ、（ｆ）は
ディジタルフィルタＢの出力データの絶対値を求めた出
力データである。

上記した実施例では、第23図（ｂ）に示すようなクロ
ック信号TinをLPF201−１〜201−Ｎに印加した例につい
て述べたが、クロック信号のみならず正弦波信号などを
印加しても十分適用できることは容易に理解できる。

＜実施例 自動監視−＞ 以上述べた実施例では、任意のクロック信号を第19図
に示すLPFに印加した。次に述べる実施例では、直流信
号を上記LPFに印加し、自動監視する例について説明す
る。

回路構成および演算処理フローは第19図および第21図
に示すものと同様である。

第24図（ａ）は第22図（ａ）と全く同特性のフィルタ
の周波数−ゲイン特性、第24図（ｂ）はローパスフィル
タ（フィルタ係数群Ｃを使用するディジタルフィルタ
Ｃ）の周波数−ゲイン特性を示す。従って、先に述べた
実施例との相違点は、ステップ2021eのフィルタ特性
（フィルタＢがフィルタＣとなる）である。

次に、動作について説明する。

まず、第19図に示したLPF201−１〜201−Ｎの二つあ
る入力端子の一つに、第25図（ａ）に示す電力系統から
の入力信号inを印加すると共に、もう一つの入力端子
に、第25図（ｂ）に示すような大きさがVrefの直流電圧
である入力信号Tin′を印加する。上記により、第19図
に示したLPF201−１〜201−Ｎの出力は、第25図（ｃ）
に示すようになる。

すなわち、電力系統から入力信号にVrefを加算した波
形となる。

次に、フィルタ係数群Ａを適用したフィルタ出力は、
第25図（ｄ）に示すように、直流分をカットする。従っ
て、保護リレー演算に適用するフィルタＡは直流分をカ
ットするために、直流信号入力を印加することによる保
護リレー演算への影響は何もない。

第25図（ｅ）は、フィルタＣの出力である。この図で
示すように、先に説明したアナログ入力部が正常な動作
をしていれば、第25図（ｅ）に示すように、入力として
印加した直流分（大きさVref）を忠実に出力する。

但し、フィルタＣの出力は、任意の大きさにゲイン倍
してもよいことは容易に理解できることである。

もし、先に説明したアナログ入力部が正常に動作して
いない場合には、すぐにフィルタＣの出力の大きさがVr
efでなくなるので、早く（フィルタＣの過渡応答の遅れ
分のみ遅れる）回路の故障が検出できる。従って、信頼
度を大幅に向上できる。

第26図は上記した実施例をさらに詳細に説明するもの
である。第26図（ａ）はフィルタＣの出力、（ｂ）はDS
Pの処理を示す。

時刻ＴF以前はアナログ回路は正常に動作し、時刻ＴF
に回路の故障が発生したとする。

数サンプル後のＴF＋αの時刻では、フィルタ出力の
大きさはVrefとならない。従って、この時点でアナログ
回路の異常が検出できるわけである。すなわち、高速な
自動監視が実現できることは言うまでもない。

＜実施例 自動監視−＞ 次に、さらに異なる実施例について説明する。この実
施例も前に述べた実施例と同様に、回路構成および演算
処理フローは、第19図および第21図に示すものと同様で
ある。異なる点は、第21図に示したステップ2021dおよ
び2021eのフィルタの係数および第19図のLPF201−１〜2
01−Ｎに印加する入力信号Tinである。

第27図（ａ）は、電力系統の周波数f₀を通過させ、保
護リレー演算に用いるフィルタの周波数−ゲイン特性例
である。（フィルタ係数群Ｄを用いる。） 上記したフィルタ特性例は、周波数fn′の入力を零に
するようにしている。

第27図（ｂ）は、第27図（ａ）とは逆に、電力系統の
周波数成分であるf₀をカットし、印加した信号の周波数
成分fn′のみを通過させるフィルタＤ（フィルタ係数群
Ｄ）のゲイン−周波数特性例である。

従って、第27図（ａ）に示す特性のフィルタは周波数
fn′の入力Tinをカットするため、保護リレー演算には
悪影響はない。

次に、本実施例の動作について説明する。

第28図（ａ）はフィルタのサンプリングを行なうため
のS/H信号である。第28図（ｂ）は、第19図に示したLPF
201−１〜201−Ｎに印加する入力波形である入力信号T
i″である。

ここで、上記S/H信号とTi入力信号は、タイミング的
に同期させる。すなわち、入力信号Ti″は、S/H信号の
同期のｎ倍（ｎは整数）である。また、入力信号Ti″
は、正側、負側に振幅するクロック波形である。

第28図（ｃ）は先に述べたフィルタＤの出力波形であ
る。このフィルタ出力は、上記したフィルタ特性例によ
り入力信号Ti″のみの応答波形であり、アナログ入力部
が正常動作時は、（ｄ）に示した時刻に対し、全て、既
知のデータと同じとなる。すなわち、S/H信号とTi入力
信号が同期しているため、第19図に示すDSP200は、現在
の処理が入力信号Ti″の極性変化点から何回目かがわか
り、この出力は予めわかる。このことから、フィルタ出
力およびサンプリングの時刻に対応した既知データとを
比較することで、アナログ回路の異常が早く、しかも、
DSPを用いることにより、正確にわかる。

従って、フィルタのサンプリング周期ごとの高速な異
常検出が可能であることから、アナログ入力部が異常時
には、保護リレーシステムをロックでき、誤動作するこ
とを防止することができる。

また、本実施例では、第28図（ｂ）に示したように、
正側および負側に振幅させた入力を印加したことによ
り、従来、非常に重要としていたA/D変換回路の監視も
兼ねているため、従来のA/D変換回路のみの監視用の付
加回路を不要とすることができる。これにより、回路の
小形化、高信頼度化も図れる。

また、第21図に示した演算処理フローであるが、監視
を行なうために演算するフィルタ演算は、演算時間の制
約がある場合、フィルタ演算の周期Ｔごとに行なわず、
時分割に分けて演算してもよい。

以上述べたアナログ入力部の自動監視の実施例によれ
ば、自動監視用の付加回路を必要とせず、高精度に、し
かも早く異常検出ができるため、保護リレーシステムと
して高信頼度化を図ることができる。

さらに、電力系統が事故時でも、事故時には発生しな
い、高い周波数の信号を入力し、この入力に対する応答
を検出することにより自動監視することから、系統事故
の有無にかかわりなく、高精度な自動監視が可能であ
る。従って、従来にない高信頼度な保護リレーシステム
を実現でき、その効果は非常に大きい。

なお、アナログ入力部の自動監視は、電力用信号処理
システムに適用されるアナログ入力ユニットに限らず、
一般用の、アナログ信号をディジタル信号に変換する回
路にも適用することができる。

以上の実施例は、本発明の信号処理システムを保護リ
レー装置に適用した例であるが、本発明のシステムは、
他の用途にも適用できる。例えば、無効電力補償装置に
適用することができる。本システムは、特に静止形無効
電力補償装置の制御装置に好ましく適用することができ
る。

例えば、リアクトルとサイリスタとを組み合わせたTC
R方式の場合、リアクトル電流をサイリスタの入・切タ
イミング（位相角＝α）を制御する制御装置に、本発明
の信号処理システムを適用することができる。

また、電力用コンデンサと該コンデンサ用サイリスタ
開閉装置とを有するTSC方式の場合、サイリスタのオン
オフ制御を行なう制御装置に、本発明のシステムを適用
することができる。

このような静止形無効電力補償装置にあっては、系統
の電圧変化等のデータを、予め設定したパラメータ等を
用いて所定のアルゴリズムにより高速で演算して、サイ
リスタを制御する。また、系統電圧の変化分（ΔＶ）を
検出して、これに基づいて系統の電圧安定化制御を行な
ったり、さらに、系統の有効電力（ΔＰ）、系統の周波
数（Δｆ）の変化分を補助的信号として付加して、電力
動揺抑制制御を行なうこともできる。

従って、静止形無効電力補償装置を運用するにあたっ
て、制御装置として必要な機能は、例えば、系統の状態
を表わす各種データの入力処理を行なう機能、および、
前述した高速演算機能がある。また、必要により、演算
結果に基づいて、制御情報を形成するシーケンス処理機
能、および、制御情報を所定レベルに変換して出力する
補助リレー機能が付加される。さらに、マンマシンイン
ターフェイスとして、整定・表示処理機能が必要であ
る。

これらの機能は、第１図に示す信号処理システムと同
等のシステムにより、実現することができる。この場
合、保護リレー装置とは、各ユニットにおけるプロセッ
サのプログラムが異なることはいうまでもない。また、
事故検出ユニットが不要であることも同様である。

次に、本発明の信号処理システムが適用可能な電力系
統制御および保護装置の他の例を示す。勿論、本発明の
適用は、例示のものに限られない。

（系統制御） 系統安定化装置 自動復旧装置 電圧無効電力制御装置 変電所自動操作装置 系統監視装置 故障点標定装置 自動動作記録装置 （系統保護） 送電線保護継電装置 母線保護継電装置 脱調検出・系統分離装置 直流送電用制御・保護装置 なお、本発明の信号処理システムは、電力系統の広い
範囲、例えば、電圧階級500kv〜66kVで、送電線、母
線、変圧器、発電機、電圧安定制御装置、静止形無効電
力補償装置等に適用できる。また、これより低い電圧の
範囲にも適用できることは勿論である。

［発明の効果］ 本発明によれば、その実施態様により、以下の（１）
〜（５）の効果の一部ないし全部を実現することができ
る。

（１）ユニットの増加、組み替えによって、小形で高信
頼度な多機能・高機能ディジタル保護装置または制御装
置が実現できる。すなわち、拡張性・柔軟性に富んだシ
ステムおよび装置が実現できる。

（２）DSPを用いたディジタルフィルタ処理により、ア
ナログ入力部の大幅な小形化、高信頼度化および安定化
が実現できると共に、ディジタルフィルタは、量込化誤
差をも大幅に低減するため、制御装置および保護リレー
装置の特性の大幅な高精度化、無調整化が図れる。

（３）制御および保護演算を高速に処理できるため、多
くの機能（多機能）、より高機能な処理ができ、特性の
高性能化（高精度、高速動作）が図れる。しかも、これ
を少ないハードウェア量で実現できて、小形化、高信頼
度化、低コスト化が実現できる。

（４）ユニット単位に不良が検出でき、故障のローカラ
イズが容易となる。また、保守・補修が容易であり、使
いやすい装置が実現できる。

（５）アナログ入力部の点検回路が不要となり、装置の
大幅小形化、点検のためのソフト処理も削減できる。従
ってメンテナンスも不要となり、装置の高精度化、低コ
スト化などメリットが非常に大きい。

さらに、自動点検が不要になると、装置がダウンする
期間がなくなるので、信頼度の高いシステムを実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の信号処理システムの一実施例の全体構
成を示すブロック図、第２図はユニット間データ転送制
御の一実施例を示すブロック図、第３図はユニット間デ
ータ転送の一実施例のタイミングの１例を示すタイムチ
ャート、第４図は保護リレーの処理概要を示すフローチ
ャート、第５図は公知の保護リレー特性例を示すグラ
フ、第６図（ａ）はリアクタンスリレーの処理を示すフ
ローチャート、第６図は（ｂ）はその処理波形概要図、
第７図はアナログ入力ユニットの構成を示すブロック
図、第８図はアナログ入力ユニットの処理を示すフロー
チャート、第９図はシステムコントロールユニットの構
成を示すブロック図、第10図はリレー演算ユニットの構
成を示すブロック図、第11図はシステムコントロールユ
ニットとリレー演算ユニットの処理を示すフローチャー
ト、第12図はシーケンス処理ユニットの構成を示すブロ
ック図、第13図はディジタル入出力ユニットの構成を示
すブロック図、第14図はシーケンス処理ユニットの処理
を示すフローチャート、第15図は整定・表示処理ユニッ
トの構成を示すブロック図、第16図は整定・表示処理ユ
ニットの処理を示すフローチャート、第17図はディジタ
ル・シグナル・プロセッサの一実施例の機能ブロック
図、第18図はディジタルフィルタのシグナルフローの一
例を示すブロック図、第19図はアナログ入力ユニットの
詳細ブロック図、第20図はアナログ入力部内のローパス
フィルタの回路図、第21図はアナログ入力部の演算処理
を示すフローチャート、第22図はディジタルフィルタの
特性例を示すグラフ、第23図はアナログ入力部の第１の
自動監視方法を実施した際の各部の波形を示す波形図、
第24図はディジタルフィルタの特性例を示すグラフ、第
25図はアナログ入力部の第２の自動監視方法を実施した
際の各部の波形例を示す波形図、第26図は第２の自動監
視方法をさらに詳細に説明するための各部の波形例およ
びDSPの処理概要を示す説明図、第27図はディジタルフ
ィルタの特性例を示すグラフ、第28図はアナログ入力部
の第３の自動監視方法を実施する際の各部の波形例を示
す波形図、第29図は従来のディジタルリレー装置の構成
を示すブロック図である。 １……システムコントロールユニット ２……アナログ入力ユニット ３……リレー演算ユニット ４……シーケンス処理ユニット ５……整定・表示処理ユニット ６……ディジタル入出力ユニット ７……事故検出ユニット ８……補助リレーユニット ９……表示パネルユニット 10……制御部 11……DMAC 12……データメモリ 20……信号処理部 21,31,41,51……デュアルポートデータメモリ 30……演算処理部 40……シーケンス処理部 50……整定表示処理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川上 潤三 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 山中 義一 茨城県日立市国分町１丁目１番１号 株 式会社日立製作所国分工場内 (72)発明者 横山 一行 茨城県日立市国分町１丁目１番１号 株 式会社日立製作所国分工場内 (72)発明者 松山 敬和 茨城県日立市国分町１丁目１番１号 株 式会社日立製作所国分工場内 (72)発明者 河合 忠雄 茨城県日立市国分町１丁目１番１号 株 式会社日立製作所国分工場内 (72)発明者 森 茂 茨城県日立市国分町１丁目１番１号 株 式会社日立製作所国分工場内 (56)参考文献 特開 昭63−240313（ＪＰ，Ａ) 特開 昭63−305715（ＪＰ，Ａ) 特開 昭60−229620（ＪＰ，Ａ) 実開 昭62−112232（ＪＰ，Ｕ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】電力系統の状態を現わす信号を取り込み、
   該信号について、予め定めたアルゴリズムに基づいてデ
   ィジタル演算処理を行ない、その演算結果に基づいて電
   力系統の保護を行なうディジタル保護リレー装置におい
   て、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換する処理を少なとも実行するアナログ入力ユニッ
   トと、 該入力信号を含む被演算データについて、予め設定され
   たアルゴリズムに基づいてリレー演算を実行するリレー
   演算ユニットと、 該演算結果に基づいてシーケンス処理を実行するシーケ
   ンス処理ユニットと、 リレー演算のための整定値を設定すると共に、システム
   の動作状態を表示する処理を実行する整定・表示処理ユ
   ニットと、 これらのユニットが協調して動作するよう制御するシス
   テムコントロールユニットとをそれぞれ独立にユニット
   として少なくとも備え、かつ、 上記複数のユニットを接続するためのシステムバスを有
   し、 上記アナログ入力ユニットと、リレー演算ユニットと、
   シーケンス処理ユニットと、整定・表示処理ユニット
   と、システムコントロールユニットとがシステムバスを
   介して接続されること を特徴とするディジタル保護リレー装置。
2. 【請求項２】請求項１において、演算結果を出力すると
   共に、外部のディジタルデータの入力を処理するディジ
   タル入出力処理ユニットと、 二つのユニット間を個別に接続するためのI/Oバスとを
   さらに備え、 上記シーケンス処理ユニットとディジタル入出力処理ユ
   ニットとが上記I/Oバスで接続されること を特徴とするディジタル保護リレー装置。
3. 【請求項３】請求項１において、上記アナログ入力ユニ
   ット、リレー演算ユニットおよびシーケンス処理ユニッ
   トに、各々当該ユニット自身がアクセスできると共に、
   システムコントロールユニット側からもアクセスできる
   データメモリを設け、 前記システムコントロールユニットに、各ユニットとの
   間で転送するデータを一時保持するメモリを設け、 前記システムコントロールユニットが、データ転送を行
   なうべきユニットに対して、それらのユニットのデータ
   メモリに対して、データの読み取りおよび／または書き
   込みを行なうことにより、各ユニット間のデータの転送
   を、該システムコントロールユニットを介して実行する
   よう構成したこと を特徴とするディジタル保護リレー装置。
4. 【請求項４】電力系統の状態を現わす信号を取り込み、
   該信号について、予め定めたアルゴリズムに基づいてデ
   ィジタル演算処理を行ない、その演算結果に基づいて電
   力系統の保護または制御を行なう信号を出力する、電力
   用信号処理システムであって、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換する処理を少なとも実行するアナログ入力ユニッ
   トと、 上記入力信号を含む被演算データについて、予め設定さ
   れたアルゴリズムに基づいてリレー演算を実行するリレ
   ー演算ユニットと、 上記演算結果に基づいてシーケンス処理を実行して、電
   力系統の保護または制御を行なう信号を出力するシーケ
   ンス処理ユニットと、 これらのユニットが協調して動作するよう制御するシス
   テムコントロールユニットとを備え、 上記アナログ入力ユニット、リレー演算ユニットおよび
   シーケンス処理ユニットのそれぞれに、それ自身と他の
   ユニットの両者がアクセスできるメモリを設け、このメ
   モリに、予め設定した情報を、当該ユニットまたは他の
   ユニットが周期的に書き込み、これを書き込んだユニッ
   トとは異なるユニットが周期的に読みだして、読みだし
   た情報が予め設定した情報か否か判定して、ユニットの
   動作状態を監視する機能を備えたことを特徴とする電力
   用信号処理システム。
5. 【請求項５】信号を処理する機能を、処理機能に基づい
   て複数の処理ユニットに分割すると共に、これらのユニ
   ットが協調して動作するよう制御するシステムコントロ
   ールユニットを設け、かつ、これらをシステムバスによ
   り接続して構成される信号処理システムであって、 各処理ユニットに、それ自身とシステムコントロールユ
   ニットの両者がアクセスできるメモリを設け、このメモ
   リの特定領域に、予め設定した情報を、当該ユニットが
   周期的に書き込んで、これをシステムコントロールユニ
   ットが周期的に読みだして、読みだした情報が予め設定
   した情報か否か判定し、また、各処理ユニットの前記メ
   モリの他の特定領域に、予め設定した情報をシステムコ
   ントロールユニットが周期的に書き込み、これを当該ユ
   ニットが周期的に読みだして、読みだした情報が予め設
   定した情報か否か判定し、各処理ユニットとシステムコ
   ントロールユニットの動作状態を相互に監視する機能を
   備えたことを特徴とする信号処理システム。
6. 【請求項６】電力系統の状態を現わす信号を取り込み、
   該信号について、予め定めたアルゴリズムに基づいてデ
   ィジタル演算処理を行ない、その演算結果に基づいて電
   力系統の保護を行なうディジタル保護リレー装置であっ
   て、 信号の取り込みから演算結果に基づく信号の出力までの
   処理を実行する機能として、 電力系統からアナログ信号を取り込んでディジタル信号
   に変換するアナログ入力部、該ディジタル信号について
   フィルタリング処理を実行するディジタル・シグナル・
   プロセッサを有するアナログ入力ユニットと、 前記アナログ入力ユニットからのディジタル信号を含む
   被演算データについて、予め設定されたアルゴリズムに
   基づいてリレー演算を実行するディジタル・シグナル・
   プロセッサを有するリレー演算ユニットと、 該演算結果に基づいてシーケンス処理を実行するマイク
   ロプロセッサを有するシーケンス処理ユニットと、 リレー演算のための整定値を設定する処理と共に、シス
   テム内部の状態を表示する処理を実行するマイクロプロ
   セッサを有する整定・表示処理ユニットと、 前記シーケンス処理ユニットに、固有のバスにより接続
   されて、外部との入出力インターフェイスとして機能
   し、前記シーケンス処理ユニットの処理結果を出力する
   ディジタル入出力処理ユニットと、 これらのユニットが協調して動作するよう制御するマイ
   クロプロセッサを有するシステムコントロールユニット
   とを少なくとも備え、 前記アナログ入力ユニット、リレー演算ユニット、シー
   ケンス処理ユニットおよび整定・表示処理ユニットに、
   それぞれのプロセッサがアクセスできると共に、システ
   ムコントローラのプロセッサもアクセルできるデュアル
   ポートデータメモリを設け、かつ、システムコントロー
   ルユニットには、各ユニットとの間で転送されるデータ
   を一時保持するデータメモリを設け、これらのユニット
   をシステムバスに接続し、該バスを介してデータの転送
   を行なって、リレー演算動作を実行する構成としたこと
   を特徴とするディジタル保護リレー装置。