WO2006137387A1 - 信号処理装置及び方法 - Google Patents

信号処理装置及び方法 Download PDF

Info

Publication number
WO2006137387A1
WO2006137387A1 PCT/JP2006/312299 JP2006312299W WO2006137387A1 WO 2006137387 A1 WO2006137387 A1 WO 2006137387A1 JP 2006312299 W JP2006312299 W JP 2006312299W WO 2006137387 A1 WO2006137387 A1 WO 2006137387A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
level
detection
negative
positive
Prior art date
Application number
PCT/JP2006/312299
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Yanagisawa
Noriaki Matsuno
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2007522287A priority Critical patent/JP4666182B2/ja
Priority to US11/993,259 priority patent/US8059757B2/en
Publication of WO2006137387A1 publication Critical patent/WO2006137387A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators

Definitions

  • the present invention relates to a signal processing apparatus and method for correcting a DC shift component of a high frequency signal.
  • a baseband signal including user data is converted into a radio frequency signal by a signal processing device including a mixer and a power amplifier, and signal power is increased as necessary. Transmit after amplification.
  • the mixer when a direct current (DC) shift component is present in the baseband signal input to the mixer, the mixer includes a radio frequency (RF: RF) that includes carrier leakage caused by the DC shift component. Radio Frequency) signal is output.
  • RF radio frequency
  • a frequency spectrum of a radio frequency signal is monitored using a spectrum analyzer or the like to detect whether the radio frequency signal includes a carrier leak.
  • offset adjustment is performed so that the DC shift component is minimized, for example, in a baseband circuit that generates a baseband signal.
  • the mixer converts the baseband signal into a radio frequency signal by mixing the input baseband signal and a local signal of a predetermined frequency generated by the local signal generator.
  • the radio frequency signal frequency-converted by the mixer is amplified by the power amplifier and transmitted by the antenna (antenna device).
  • FIG. 1 shows the frequency spectrum of this transmission signal Pout.
  • the horizontal axis in Fig. 1 shows the frequency, and the vertical axis shows the strength of the signal component SGNL at each frequency.
  • the baseband signal input to the mixer is IZQ (In-phase / Quadrature-phase:
  • the transmission signal Pout changes as shown in equation (2).
  • the carrier leak Bsin ( ⁇ t) generated by the DC shift component B appears in the transmission signal Pout so that the force of equation (2) is also divided.
  • Fig. 2 shows an example of the frequency spectrum tram of the transmission signal Pout including the carrier leak generated by the DC shift component B.
  • the horizontal axis in Fig. 2 shows the frequency, and the vertical axis shows the strength of the signal component SGNL at each frequency.
  • a carrier leak CRLK generated by the DC shift component B is superimposed on the transmission signal Pout in addition to the normal signal component SGNL.
  • carrier leaks generated by such a DC shift component degrade EVM of a radio frequency signal used in a communication system, leading to deterioration of communication quality.
  • Carrier leak is known to occur in the same way even in a DC shift component of a circuit other than the mixer provided in the signal processing device, such as a power amplifier, a phase converter, or a frequency selector, Carrier leaks generated by the DC shift component of circuits other than the mixer also cause communication quality degradation. Therefore, in a communication system, the DC shift component should ideally be zero in order to suppress communication quality degradation.
  • this carrier leak is detected using a spectrum analyzer or the like, and offset adjustment is performed by a baseband circuit or the like so that the carrier leak is minimized. The carrier leak was suppressed.
  • Japanese Patent Laid-Open No. 10-136048 proposes a Cartesian loop negative feedback amplifier that operates stably by reducing the degradation of communication quality by adjusting the DC shift component of the quadrature modulator input. It has been.
  • a detection circuit for detecting the intensity of the DC shift component included in the transmission signal instead.
  • a known detection circuit is used as such a detection circuit.
  • the detection circuit has a problem that only a signal having a certain intensity or more can be accurately detected due to variations in circuit parameters.
  • FIG. 3 shows input / output characteristics of a general detection circuit.
  • the horizontal axis in Fig. 3 shows the input intensity of the detector circuit, and the vertical axis shows the output intensity of the detector circuit.
  • the output intensity does not change until the input signal reaches a predetermined intensity P1, and when the input signal exceeds the intensity P1, a signal having an intensity corresponding to the input signal is obtained. Is output.
  • the DC shift component is often a value smaller than the predetermined intensity P1 shown in FIG. 3, which is usually smaller than the intensity of the baseband signal. Therefore, in order to directly detect the DC shift component with the detection circuit having the input / output characteristics shown in FIG. 3, it is necessary to amplify the signal to be detected with a high-gain amplifier and then supply it to the detection circuit. In particular, when detecting the intensity of a radio frequency signal, a power amplifier for a high frequency signal is required, and the configuration of the detection circuit is complicated. In addition, since the detection circuit is provided with a power amplifier for high-frequency signals with high gain, there is a problem that the circuit scale increases and power consumption also increases.
  • an object of the present invention is to provide a signal processing apparatus and method capable of detecting a DC shift component without using a spectrum analyzer or a detection power amplifier.
  • Another object of the present invention is to provide a signal processing apparatus and method capable of correcting a detected DC shift component.
  • a positive signal having a first amplitude in a direction and a reference voltage having a first amplitude in a direction lower than the reference voltage set in advance A test signal having a negative signal power having a second amplitude of the same amplitude is generated, and the test signal is supplied to a signal processing circuit that performs frequency conversion of the modulation signal. And from the signal processing circuit The output signal is detected, a detection signal composed of a detection positive signal corresponding to the positive signal and a detection negative signal corresponding to the negative signal is generated, and the level of the detection positive signal is compared with the level of the detection negative signal. A comparison result indicating whether the detection positive signal and detection negative signal! /, And the level of deviation is high is output.
  • the level of the detected positive signal is equal to the level of the detected negative signal
  • the test signal contains a DC shift component
  • the test signal Although the amplitude of 1 and the second amplitude are equal, the level of the positive detection signal and the level of the negative detection signal are different. Therefore, the DC shift component of the test signal is detected by comparing the level of the detected positive signal and the detected negative signal.
  • the DC shift component detected at this time is equal to the DC shift component superimposed on the modulation signal by a signal processor or the like. Therefore, it is possible to detect the DC shift component of the modulation signal without using a spectrum analyzer or a detection power amplifier.
  • offset correction is performed so that the level difference between the detected positive signal and the detected negative signal falls within a preset allowable range based on the comparison result between the detected positive signal level and the detected negative signal level.
  • a signal is generated, and the offset of the modulation signal to which an external force is supplied is corrected according to the offset correction signal. Therefore, the DC shift component of the modulation signal can be corrected with a simple configuration. Therefore, by providing the signal processing device of the present invention, it is possible to obtain a communication system having a good communication quality with little carrier leak in the transmission signal.
  • FIG. 1 is a graph showing an example of a frequency spectrum of a transmission signal in which no carrier leak exists.
  • FIG. 2 is a diagram showing an example of a frequency spectrum of a transmission signal in which carrier leak exists.
  • FIG. 3 is a graph showing the input / output characteristics of a general detection circuit.
  • FIG. 4 is a block diagram showing an example of the configuration of the signal processing apparatus of the present invention.
  • FIG. 5 is a waveform diagram showing an example of a test signal consisting of a pulse signal force.
  • FIG. 6 is a waveform diagram showing an example of a test signal having a sinusoidal signal force.
  • FIG. 7 is a waveform diagram showing an example of a test signal not including a DC shift component.
  • FIG. 8 is a waveform diagram showing an example of a detection signal obtained from a high-frequency signal force obtained by frequency-converting the test signal shown in FIG.
  • FIG. 9 is a flowchart showing an example of a processing procedure of the signal processing device of the present invention.
  • FIG. 10 is a waveform diagram showing an example of a test signal on which a DC shift component is superimposed.
  • FIG. 11 is a waveform diagram showing an example of a detection signal that can also obtain a high-frequency signal force obtained by frequency-converting the test signal shown in FIG.
  • FIG. 12 is a waveform diagram showing an example of a test signal on which a large DC shift component is superimposed.
  • FIG. 13 is a waveform diagram showing an example of a detection signal that can also obtain a high-frequency signal force obtained by frequency-converting the test signal shown in FIG.
  • FIG. 14 is a waveform diagram showing an example of a test signal before and after a negative DC shift component is corrected.
  • FIG. 15 is a waveform diagram showing an example of a detection signal before and after the negative DC shift component shown in FIG. 14 is corrected.
  • FIG. 16 is a waveform diagram showing an example of a test signal before and after a positive DC shift component is corrected.
  • FIG. 17 is a waveform diagram showing an example of a detection signal before and after the positive direction DC shift component shown in FIG. 16 is corrected.
  • FIG. 18 is a flowchart showing a processing procedure for performing offset correction in a minute ⁇ unit.
  • FIG. 19 is a flowchart showing a processing procedure for performing offset correction in a minute amount ⁇ unit and updating the minute amount ⁇ .
  • FIG. 20 is a circuit diagram showing an embodiment of the signal generator shown in FIG.
  • FIG. 21 is a block diagram showing an embodiment of the level comparison unit shown in FIG. 4.
  • FIG. 22 is a block diagram showing a specific example of the level comparison unit shown in FIG.
  • FIG. 23 is a block diagram showing another embodiment of the level comparison unit shown in FIG.
  • FIG. 24 is a block diagram showing another embodiment of the level comparison unit shown in FIG. 4.
  • FIG. 25 is a block diagram showing an embodiment of the signal processing circuit shown in FIG. [FIG. 26]
  • FIG. 26 is a waveform diagram showing a signal waveform of the main part before offset correction processed by the signal processing apparatus shown in FIG.
  • FIG. 27 is a waveform diagram showing signal waveforms of the main part after offset correction processed by the signal processing apparatus shown in FIG. 25.
  • FIG. 28 is a waveform diagram showing an example of a test signal input / output to / from the nonlinear circuit.
  • FIG. 29 is a waveform diagram showing an example of test signals generated using a differential circuit.
  • FIG. 30 is a block diagram showing a modification of the signal processing apparatus shown in FIG.
  • FIG. 31 is a block diagram showing a configuration example of a communication system including the signal processing device of the present invention.
  • the signal processing apparatus of the present invention generates a test signal and corrects a DC shift component of the test signal and modulation signal, and a local oscillation of a predetermined frequency.
  • a local signal generator (hereinafter referred to as a local oscillator) 220 that generates a signal, a test signal and a baseband signal as inputs, and frequency conversion and power amplification using the local oscillation signal generated by the local oscillator 220
  • a level comparison unit 50 for comparison, and an offset adjustment unit 60 for generating an offset correction signal for correcting a DC shift component included in the output signal of the signal processing circuit 20 based on the comparison result of the level comparison unit 50It is formed.
  • the signal generation unit 10 generates a test signal and generates a DC shift component superimposed on the test signal and a baseband signal (modulation signal) supplied from a baseband circuit power (not shown) from the offset adjustment unit 60. Correction is performed according to the output offset correction signal.
  • the test signal generated by the signal generator 10 is a positive signal having a first amplitude in the direction in which the voltage is higher (positive direction) than the preset reference voltage, and the voltage is lower than the reference voltage. It consists of a negative signal with a second amplitude that is the same amplitude as the first amplitude in the direction (negative direction).
  • the baseband signal to be processed by the signal processing device is set in advance in the same manner as the test signal. It is composed of a positive signal having a predetermined amplitude in the positive direction from the reference voltage and a negative signal having a predetermined amplitude in the negative direction from the reference voltage, and the signals having the same positive signal amplitude and negative signal amplitude. is there.
  • the amplitude of the test signal can be set larger than a general DC shift component, and can be easily detected using a detection circuit. Therefore, in the present invention, the test signal is used instead of the baseband signal when correcting the DC shift component.
  • FIGS. 1-10 A specific example of this test signal is shown in FIGS.
  • FIG. 5 shows an example in which a pulse signal is used as a test signal
  • FIG. 6 shows an example in which a sinusoidal signal is used as a test signal. 5 and 6, the horizontal axis indicates time, and the vertical axis indicates output voltage.
  • the test signal shown in FIG. 5 includes a preset positive reference voltage Vtp force having a first amplitude Vpi in the positive direction and a second positive amplitude in the negative direction based on the reference voltage Vtp force. This is composed of a pulsed negative signal with Vnl, and this amplitude Vp 1 and amplitude Vnl are equal U ⁇ signals.
  • the test signal shown in FIG. 6 includes a sine wave positive signal having an amplitude Vp2 in the positive direction from a preset reference voltage Vts and a sine wave negative signal having an amplitude Vn2 in the negative direction from the reference voltage Vts.
  • the amplitude Vp2 and the amplitude Vn2 are equal to each other.
  • test signal is not limited in the generation order or interval of the positive signal and the negative signal as long as the amplitudes of the positive signal and the negative signal with respect to the reference voltage (or reference current) are equal. Further, the test signal is not limited to the pulse signal shown in FIG. 5 or the sinusoidal signal shown in FIG. 6 as long as the signal waveforms of the positive signal and the negative signal are equal.
  • the signal processing circuit 20 has, for example, an attenuator, a phase converter, a frequency filter, and an input signal that are composed of a frequency converter such as a mixer, a frequency multiplier, a power amplifier, and a resistor.
  • the configuration includes various high-frequency circuits such as a waveform synthesizer to synthesize.
  • the output signal of the signal processing circuit 20 becomes the output signal of the signal processing device of the present invention.
  • the level detection unit 30 outputs a detection signal indicating the intensity (level) of the output signal of the signal processing circuit 20 using, for example, a known envelope detector.
  • the detection signal is composed of a detection positive signal corresponding to the positive signal of the test signal and a detection negative signal corresponding to the negative signal.
  • FIG. 30 An example of the detection signal output from the level detection unit 30 is shown in FIG.
  • the detection signal shown in FIG. 8 indicates a signal obtained by envelope detection from a high-frequency signal obtained by frequency-converting the test signal shown in FIG.
  • the test signal shown in FIG. 7 is an example that does not include a DC shift component
  • the detection signal shown in FIG. 8 is an example in which the DC shift component is not superimposed on the test signal by a signal processing circuit or the like. 7 and 8, the horizontal axis indicates time, and the vertical axis indicates output voltage.
  • the test signal shown in FIG. 7 includes a pulsed positive signal SP3 having an amplitude Vp3 in the positive direction from the reference voltage V3 and a pulsed negative signal SN3 having an amplitude Vn3 in the negative direction from the reference voltage V3.
  • the peak output voltage of the positive signal SP3 is VSP3
  • the peak output voltage of the negative signal S N3 is VSN3.
  • the amplitude Vp3 of the positive signal SP3 and the amplitude Vn3 of the negative signal SN3 are equal to each other! /.
  • the detection signal shown in FIG. 8 includes a reference detection level D3 corresponding to the reference voltage V3 of the test signal, a detection level D3 corresponding to the peak output voltage VSP3 of the positive signal SP3, a detection positive signal DP3 reaching the DPT3, and a reference detection level. It consists of the detection negative signal DN3 from D3 to the detection level DNT3 corresponding to the peak output voltage VSN3 of the negative signal pulse SN3.
  • the detection level DPT3 and the detection level DNT3 of the detection signal shown in FIG. 8 are equal because the amplitude Vp3 of the positive signal SP3 of the test signal is equal to the amplitude Vp3 of the negative signal SN3.
  • the level comparison unit 50 compares the level (voltage) of the detection positive signal of the detection signal output from the level detection unit 30 with the level (voltage) of the detection negative signal, and outputs a difference voltage signal between them. A judgment result indicating whether the level of the detection positive signal or the level of the detection negative signal is higher is output.
  • the offset adjustment unit 60 calculates a DC offset component superimposed on the test signal based on a difference voltage signal or a determination result between the detection positive signal and the detection negative signal output from the level comparison unit 50. An offset correction signal for correction is generated. The offset correction signal generated by the offset adjustment unit 60 is fed back to the signal generation unit 10 and used for correcting the DC shift component.
  • FIG. 9 is a flowchart showing an example of the processing procedure of the signal processing apparatus of the present invention.
  • the test signal generated by the signal generator 10 is input to the signal processing circuit 20 (step 110 0).
  • the test signal including a DC shift component is shown in FIG. 10
  • an example of the detected signal is shown in FIG. 10 and 11, the horizontal axis indicates time, and the vertical axis indicates output voltage.
  • the test signal shown in FIG. 10 has a pulsed positive signal SP4 in which the reference voltage is DC-shifted in the positive direction to the voltage V4, and has an amplitude Vp3 in the positive direction from the voltage V4. It is composed of a pulsed negative signal SN4 with amplitude Vn3.
  • the test signal shown in FIG. 10 is a signal in which the amplitude Vp3 of the positive signal SP4 is equal to the amplitude Vn3 of the negative signal SN4! /.
  • the test signal shown in FIG. 10 is output after processing such as frequency conversion and power amplification is performed in the signal processing circuit 20.
  • the high frequency signal output from the signal processing circuit 20 is input to the level detection unit 30.
  • the level detection unit 30 detects the level of the high frequency signal by envelope detection and outputs the detection signal shown in FIG. 11 (step 1110).
  • the reference detection level is shifted to the detection level D4 because the reference voltage of the test signal (see FIG. 10) is DC shifted. For this reason, even if the amplitude Vp3 of the positive signal SP4 of the test signal is equal to the amplitude Vn3 of the negative signal SN4, the detection level DPT4 corresponding to the positive signal SP4 is greater than the detection level DNT4 corresponding to the negative signal SN4.
  • FIG. 12 shows an example of a test signal on which a larger DC shift component is superimposed
  • FIG. 13 shows an example of the detected signal. 12 and 13, the horizontal axis represents time, and the vertical axis represents output voltage.
  • the reference voltage is greatly DC shifted in the positive direction to the voltage V5.
  • a positive pulse signal SP5 having an amplitude Vp3 in the positive direction from the voltage V5 and a negative negative signal SN5 having an amplitude Vn3 in the negative direction from the voltage V5 are also configured.
  • the test signal shown in FIG. 12 is an equal signal in which the amplitude Vp3 of the positive signal SP5 is equal to the amplitude Vn3 of the negative signal SN5.
  • the reference detection level is greatly shifted to the detection level D5 because the reference voltage of the test signal is greatly DC-shifted. Therefore, even if the amplitude Vp3 of the positive signal SP5 of the test signal is equal to the amplitude Vn3 of the negative signal SN5, the detection level DPT5 corresponding to the positive signal SP5 is higher than the detection level DNT5 corresponding to the negative signal SN5. DNT5 is lower than detection level D5!
  • the level detection unit 30 detects the high frequency signal output from the signal processing circuit 20 and outputs a detection signal.
  • This detection signal is a signal in which the detection level of the detection positive signal corresponding to the positive signal of the modulation signal is equal to the detection level of the detection negative signal corresponding to the negative signal.
  • the signal processing circuit 20 when the test signal on which the DC shift component shown in FIG. 7 is superimposed is input to the signal processing circuit 20 having an ideal circuit configuration in which no DC shift occurs, the signal processing circuit 20 The processed high frequency signal is output.
  • the high-frequency signal output from the signal processing circuit 20 is detected by the level detection unit 30, and as shown in FIG. 8, a detection signal having the detection level DPT3 of the detection positive signal DP3 and the detection level DNT3 of the detection negative signal DN3 is equal. Is output.
  • the detection signal output from the level detection unit 30 is compared with the level of the detection positive signal and the level of the detection negative signal by the level comparison unit 50.
  • the level comparison unit 50 compares the detection positive signal level and the detection negative signal level of the detection signal to determine whether the detection positive signal level is lower than the detection negative signal level (step 1120). The result is output to the offset adjustment unit 60. To help.
  • the offset adjustment unit 60 When the level of the detection positive signal is lower than the level of the detection negative signal, the offset adjustment unit 60 generates an offset correction signal for correcting the test signal in the positive direction and outputs the offset correction signal to the signal generation unit 10 .
  • the signal generator 10 corrects the DC shift component of the test signal in the positive direction based on the offset correction signal (step 1130).
  • the offset adjustment unit 60 determines whether the level of the detection positive signal is higher than the level of the detection negative signal !. If the level of the detection positive signal is higher than the level of the detection negative signal !, the offset adjustment unit 60 generates an offset correction signal for correcting the test signal in the negative direction and generates the signal generation unit 10 Output to.
  • the signal generator 10 corrects the DC shift component of the test signal in the negative direction based on the offset correction signal (step 1135).
  • the offset adjusting unit 60 Generates an offset correction signal for zero correction of the test signal and outputs it to the signal generator 10.
  • the signal generator 10 outputs the signal to the signal processing circuit 20 without correcting the DC shift component of the test signal based on the offset correction signal.
  • FIG. 14 shows an example of the test signal (or modulation signal) before and after the negative DC shift component is corrected
  • FIG. 15 shows the test signal before and after the negative DC shift component shown in FIG. 14 is corrected.
  • An example of a detection signal is shown. 14 and 15, the horizontal axis represents time, and the vertical axis represents the output voltage.
  • the test signal before correction of the DC shift component shown in FIG. 14 is a pulsed positive signal S P6 in which the reference voltage is DC-shifted in the negative direction to the voltage V 6 and has an amplitude Vp3 in the positive direction from this voltage V6. And a negative pulse signal SN6 having an amplitude Vn3 in the negative direction from the voltage V6.
  • the test signal shown in FIG. 14 is a signal in which the amplitude Vp3 of the positive signal SP6 is equal to the amplitude Vn3 of the negative signal SN6.
  • the reference voltage is corrected in the positive direction from the voltage V6 to the voltage V7, and the pulse-like positive signal SP7 having the amplitude Vp3 from the voltage V7 and the voltage V7 force amplitude Vn3 are obtained. It consists of a negative negative signal SN7!
  • the amplitude Vp3 and amplitude Vn3 are the same as the test signal before offset correction.
  • the detection signal after offset correction is that the reference detection level is shifted from the detection level D6 to the detection level D7 because the reference voltage of the test signal is corrected in the positive direction from the voltage V6 to the voltage V7. .
  • the level of the detection negative signal DN 7 corresponding to the negative signal SN7 of the test signal decreases, and the level difference LV7 between the detection negative signal DN7 and the detection positive signal DP7 corresponding to the positive signal SP7 of the test signal is the level before correction.
  • the difference is smaller than LV6.
  • FIG. 16 shows an example of a test signal (or modulation signal) before and after the positive DC shift component is corrected
  • FIG. 17 shows the test signal before and after the positive DC shift component shown in FIG. 16 is corrected.
  • An example of a detection signal is shown. 16 and 17, the horizontal axis indicates time, and the vertical axis indicates output voltage.
  • the test signal before correction of the DC shift component shown in FIG. 16 is a pulsed positive signal SP4 having a reference voltage shifted in the positive direction to the voltage V4 and having an amplitude Vp3 in the positive direction from the voltage V4. And a negative pulse signal SN4 having an amplitude Vn3 in the negative direction from the voltage V4.
  • the test signal shown in FIG. 16 is a signal in which the amplitude Vp3 of the positive signal SP4 is equal to the amplitude Vn3 of the negative signal SN4.
  • the reference voltage is corrected in the negative direction from the voltage V4 to the voltage V9.
  • the pulsed positive signal SP9 having the amplitude Vp3 from the voltage V9 and the voltage V9 force amplitude Vn3 Consists of a pulsed negative signal SN9!
  • the amplitude Vp3 and amplitude Vn3 are the same as the test signal before offset correction.
  • the reference detection level is shifted to the detection level D4 due to the DC shift of the reference voltage of the test signal. Therefore, a level difference LV4 occurs between the detection positive signal DP4 corresponding to the positive signal SP4 of the test signal and the detection negative signal DN4 corresponding to the negative signal SN4.
  • the detection signal after the offset correction is shifted to the detection level D4 force detection level D9 because the reference voltage of the test signal is corrected in the negative direction from the voltage V4 to the voltage V9. . Therefore, detection positive signal DP corresponding to test signal positive signal SP9 The level of 9 decreases, and the level difference LV9 between the detection positive signal DP9 and the detection negative signal DN9 corresponding to the test signal negative signal SN9 is smaller than the level difference LV4 before correction.
  • the test signal is input to the signal processing circuit 20, and the DC shift component of the test signal is detected by comparing the detection positive signal of the detection signal output from the level detection unit 30 with the detection negative signal. Then, offset correction is performed so that the DC shift component of the test signal is within the preset allowable range. Thereafter, offset correction is performed on the modulation signal so that the DC shift component detected using the test signal is within a preset allowable range, thereby reducing carrier leakage caused by the DC shift component.
  • the amplitude of the detection signal output from the level detection unit 30 shown in FIG. 4 and the amplitude of the test signal output from the signal generation unit 10 are generally not equal values. This is because the test signal and the modulation signal are amplified or attenuated by the processing of the signal processing circuit 20, so that a detection signal having the same level as the test signal and the modulation signal input to the signal processing circuit 20 is not always obtained. Because.
  • the offset adjustment unit 60 directly uses the level difference between the detection positive signal and the detection negative signal (LV4 in FIG. 17 and LV6 in FIG. 15) obtained by the comparison processing of the level comparison unit 50 as an offset correction signal. It is preferable to determine the offset correction amount in consideration of the ratio between the amplitude of the test signal input to the signal processing circuit 20 and the amplitude of the detection signal output from the level detection unit 30.
  • FIG. 18 is a flowchart showing a processing procedure for performing offset correction in a very small ⁇ unit.
  • FIG. 19 is a flowchart showing a processing procedure for performing offset correction in units of a minute amount ⁇ and updating the minute amount ⁇ .
  • step 1100 to step 1120 shown in FIG. 18 and FIG. Since the processing is the same as that shown, the description thereof is omitted here.
  • the level comparison unit 50 compares the level of the detection positive signal and the detection negative signal of the detection signal, the level of the detection positive signal is lower than the level of the detection negative signal. If it is determined, the offset adjustment unit 60 generates an offset correction signal for correcting the test signal by a small amount ⁇ in the positive direction (step 1230), and outputs it to the signal generation unit 10.
  • the offset adjustment unit 60 corrects the test signal by a small amount ⁇ in the negative direction. Is generated (step 1235) and output to the signal generator 10
  • the offset adjustment unit 60 determines whether or not to end the offset correction process (step 1250). If the offset correction process is not ended, the process returns to step 1100 and returns to steps 1100 to 1235. Repeat the process.
  • the offset correction processing for example, when the level comparison unit 50 determines that the detection positive signal and the detection negative signal are equal, or the level difference between the detection positive signal and the detection negative signal is within a preset allowable range. If it is judged that there is, you can end it! When the level difference between the detection positive signal and the detection negative signal matches the preset allowable range boundary, it is preferable to decide in advance whether the offset correction processing is ended or the offset correction processing is performed again.
  • the DC shift component can be kept within a preset allowable range. For this reason, the DC shift component of the modulation signal can be further reduced, and the deterioration of communication quality due to the carrier leak caused by the DC shift component can be reduced.
  • the level of the detection positive signal is the level of the detection negative signal.
  • the offset adjustment unit 60 determines that the test signal is lower, the offset adjustment unit 60 generates an offset correction signal for correcting the test signal by a small amount ⁇ in the positive direction (step 1230) and outputs the signal to the signal generation unit 10.
  • the level comparison unit 50 the level of the detection positive signal is higher than the level of the detection negative signal. If it is determined, the offset adjustment unit 60 generates an offset correction signal for correcting the test signal by a small amount ⁇ in the negative direction (step 1235), and outputs it to the signal generation unit 10.
  • the offset adjustment unit 60 updates the value of the minute amount ⁇ set in advance (step 1340). For example, if the level comparison unit 50 determines that the level difference between the detected positive signal and the detected negative signal is within the preset allowable range, the minute amount ⁇ is reset to a smaller value. Thus, it is possible to perform offset correction with higher accuracy. When a small amount ⁇ is updated, even if the permissible range of the level difference between the detection positive signal and the detection negative signal used to determine whether or not the force to end the offset correction process is set, it will be set to a more narrow (small) value.
  • a small amount ⁇ is updated, even if the permissible range of the level difference between the detection positive signal and the detection negative signal used to determine whether or not the force to end the offset correction process is set, it will be set to a more narrow (small) value.
  • the offset adjustment unit 60 determines whether or not the force to end the offset correction process (step 1350). If the offset correction process is not ended, the process returns to step 1100 and steps 1100 to Repeat step 1340. As in the process shown in FIG. 18, the offset correction process is performed when the level comparison unit 50 determines that the detected positive signal and the detected negative signal are equal, or there is a level difference between the detected positive signal and the detected negative signal. May be terminated if it is determined that is within the preset allowable range. In addition, when the level difference between the detection positive signal and the detection negative signal coincides with the boundary of the allowable range set in advance, it may be determined in advance whether the offset correction processing is ended or the offset correction processing is performed again.
  • the offset correction process of the test signal is repeatedly executed in increments of ⁇ , and the DC shift component is further reduced than the processing shown in FIG. 18 by updating the minute amount ⁇ . it can. Therefore, it is possible to further reduce communication quality deterioration due to carrier leakage caused by the DC shift component.
  • the offset correction process in the positive direction and the offset correction process in the negative direction may be alternately repeated.
  • the state in which offset correction is alternately repeated in the positive direction and the negative direction as described above occurs, for example, when a DC shift component is generated due to noise entering the signal processing device from the outside.
  • the offset correction amount is twice the DC shift component, a state may occur in which offset correction is repeated alternately in the positive and negative directions.
  • the offset adjustment unit 60 determines the end of offset correction (FIG. 18). Before step 1350 in FIG. 19 and step 1350 in FIG. 19), the direction of offset correction (whether positive or negative) is stored in a storage device (not shown), and the positive and negative directions are stored. What is necessary is just to detect whether or not the force repeatedly repeats offset correction. When the offset correction is repeated alternately in the positive direction and the negative direction, for example, the value of a small amount ⁇ may be changed, or the offset correction processing repetition interval may be increased.
  • the amplitude of the positive and negative signals is equal U. Generate a test signal and convert the frequency of the modulated signal. Supply the test signal to the signal processing circuit, detect the signal processing circuit output, and detect the detected positive signal. Compares the level with the level of the detection negative signal and outputs a comparison result indicating whether the level of the deviation between the detection positive signal and the detection negative signal is high, thereby using a spectrum analyzer or detection power amplifier. It is possible to detect the DC shift component of the modulation signal without any problem. In addition, the power consumption of the circuit for performing level detection and offset correction can be reduced.
  • offset correction is performed so that the level difference between the detected positive signal and the detected negative signal is within a preset allowable range based on the comparison result between the detected positive signal level and the detected negative signal level. Since the signal is generated and the offset of the modulation signal to which an external force is also supplied is corrected according to the offset correction signal, the DC shift component of the modulation signal can be corrected with a simple configuration. Therefore, by providing the signal processing apparatus of the present invention, a communication system or communication terminal having a good communication quality with less carrier leak in the transmission signal can be obtained.
  • FIG. 4 In the first embodiment, an embodiment of the signal generator 10 shown in FIG. 4 is shown.
  • the signal generation unit 10 removes the DC component of the test signal from the signal source 110 that generates the test signal having the positive and negative amplitudes equal to the reference voltage. And a coil 130 for superimposing an offset correction signal on the test signal.
  • FIG. 20 shows only the function for generating the test signal included in the signal generation unit 10.
  • Modulated signal (baseband signal) supplied with an external force from the signal source 110 shown in FIG. Can be used as a circuit for processing a modulation signal (baseband signal).
  • the test signal output from the signal source 110 is removed from the DC component by the capacitor 120.
  • An offset correction signal supplied from the offset adjustment unit 60 is superimposed on the test signal output from the capacitor 120 via the input terminal T1 and the coil 130, and becomes an offset-corrected test signal.
  • the test signal after the offset correction is output from the output terminal T2 to the signal processing circuit 20.
  • a test signal used for detecting a DC shift component can be obtained with a simple circuit as shown in FIG. 20, and is generated in a signal processing circuit or the like using the test signal.
  • the direct current shift component can be corrected.
  • the level comparison unit 50 of the present embodiment includes a positive signal level holding unit 2810 that holds the detection level of the detection positive signal output from the level detection unit 30, and a level detection unit 30.
  • the negative signal level holding unit 2815 that holds the detection level of the detection negative signal output from, compares the detection levels output from the positive signal level holding unit 2810 and the negative signal level holding unit 2815, and outputs the comparison result And a difference signal output unit 2820.
  • the positive signal level holding unit 2810 for example, at the timing of the positive signal of the test signal input from the signal generation unit 10 or the signal generated from the positive signal (positive signal trigger) (for example, the level of the detected positive signal (for example, The detection level DPT4) of the detection positive signal DP4 shown in Fig. 11 is taken in, and the value is held'output.
  • the negative signal level holding unit 2815 is, for example, at the timing of the negative signal of the test signal input from the signal generation unit 10 or the signal that also generates the negative signal force (negative signal trigger) (the level of the detection negative signal ( For example, the detection level DNT4) of the detection positive signal DN4 shown in Fig. 11 is taken in, and the value is held'output.
  • the detection level of the positive detection signal output from the positive signal level holding unit 2810 and the detection level of the negative detection signal output from the negative signal level holding unit 2815 are usually DC voltages. is there.
  • the difference signal output unit 2820 compares the detection level of the detection positive signal output from the positive signal level holding unit 2810 with the detection level of the detection negative signal output from the negative signal level holding unit 2815, and compares the comparison result. Output.
  • the comparison result output by the difference signal output unit 2820 is the level difference voltage between the detected positive signal and the detected negative signal, which is based on the determination result indicating whether the detected positive signal level or the detected negative signal level is higher. Even so.
  • the difference signal output unit 2820 that outputs the determination result
  • a configuration using a comparator is conceivable. In that case, when the level of the detection positive signal is lower than the level of the detection negative signal, an inverted output of the comparator power is output, and when the level of the detection positive signal is higher than the level of the detection negative signal, the comparator power is not output.
  • the comparison result should be expressed in binary, such as by outputting an inverted output signal.
  • difference signal output unit 2820 that outputs the level difference voltage
  • an arithmetic circuit such as an operational amplifier or a subtractor can be considered.
  • the level comparison unit 50 shown in FIG. 4 can be realized with a simple circuit configuration as shown in FIG.
  • the third embodiment shows a specific example of the level comparison unit 50 shown in the second embodiment.
  • the level comparison unit 50 of the present embodiment holds the first sample Z hold circuit 311 0 that holds and outputs the detection level of the detection positive signal output from the level detection unit 30.
  • the second sample Z hold circuit 3115 that holds and outputs the detection level of the detection negative signal output from the level detector 30, and is output from the first sample Z hold circuit 3110 and the second sample Z hold circuit 3115.
  • a comparator 3120 that compares the detection levels and outputs the comparison result.
  • the first sample / hold circuit 3110 detects the level of the detected positive signal (positive signal trigger) at the timing of the positive signal of the test signal generated by the signal generator 10 or the signal generated from the positive signal (positive signal trigger). For example, the detection level DPT4) of the detection positive signal DP4 shown in Fig. 11 is captured. , Keep that value 'output.
  • the second sample Z-hold circuit 3115 receives the negative signal level of the detection signal (negative signal trigger) at the timing of the negative signal of the test signal input from the signal generator 10 or the signal generated (negative signal trigger). For example, the detection level DNT4) of the detection positive signal DN4 shown in FIG. 11 is taken in, and the value is held'output.
  • the comparator 3120 compares the detection level of the detection positive signal output from the first sample Z hold circuit 3110 with the detection level of the detection negative signal output from the second sample Z hold circuit 3115. Output the result.
  • the comparator 3120 outputs an inverted output signal when the level of the detection positive signal is lower than the level of the detection negative signal, and when the level of the detection positive signal is higher than the level of the detection negative signal, Outputs an inverted output signal.
  • the level comparison unit 50 shown in FIG. 4 can be realized with a simple circuit configuration as shown in FIG.
  • the fourth embodiment shows another embodiment of the level comparison unit 50 shown in FIG.
  • the level comparison unit 50 of the present embodiment captures, holds and outputs the detection level of the detection positive signal output from the level detection unit 30, and the sample Z hold circuit 3210.
  • the detection level output from the Z hold circuit 3210 is compared with the detection level of the detection negative signal output from the level detection unit 30, and the comparator (comparator) 3220 outputs the comparison result.
  • the sample Z hold circuit 3210 may be configured to capture, hold, and output the detection level of the detection negative signal output from the level detection unit 30.
  • the sample Z hold circuit 3210 detects the positive signal of the detection signal at the timing (signal trigger) of the positive signal of the test signal input from the signal generator 10 or the signal generated from the positive signal.
  • a bell for example, the detection level DPT4 of the detection positive signal DP4 shown in FIG. 11
  • the level of the detection negative signal is detected at the timing of the negative signal of the test signal input from the signal generator 10 or the signal that also generates the negative signal force (signal trigger).
  • the detection level DNT4 of the detection positive signal DN4 shown in FIG. 11 is taken in, and the value is held'output.
  • the comparator 3220 compares the detection level of the detection positive signal (or detection level of the detection negative signal) output from the sample / hold circuit 3210 and the detection level of the detection signal (the detection positive signal and the detection negative signal). The signal that also generates the differential force) is latched at the timing of the negative signal (or positive signal) of the test signal, and the comparison result is output.
  • the comparator 3220 outputs an inverted output signal when the level of the detection positive signal is lower than the level of the detection negative signal, for example, as in the third embodiment, and the level of the detection positive signal is When it is higher than the level of the detection negative signal, a non-inverted output signal is output.
  • the level comparison unit 50 shown in FIG. 4 can be realized by one sample Z hold circuit and one comparator. That is, the level comparison unit 50 can be realized with a simpler circuit than the circuit configurations shown in the second and third embodiments.
  • the fifth embodiment shows another embodiment of the level comparison unit 50 shown in FIG.
  • the level comparison unit 50 of this embodiment includes an AZD converter (analog Z-digital converter) 2910 that converts the detection signal output from the level detection unit 30 into a digital signal, and a digital signal.
  • AZD converter analog Z-digital converter
  • Positive signal level register 2920 that holds the detection level (digital value) of the detected positive signal converted into a signal
  • negative signal level register that holds the detection level (digital value) of the detected negative signal converted into a digital signal 2925
  • the subtractor that calculates the difference between the detection level of the detection positive signal output from the positive signal level register 2920 and the detection level of the detection negative signal output from the negative signal level register 2925, and outputs the calculation result 2930.
  • the positive signal level register 2920 is a positive signal of the test signal input from the signal generator 10. Alternatively, at the timing of the signal generated from the positive signal (positive signal trigger), the detection level (digital value) of the detected positive signal is captured, and the value is held and output.
  • the negative signal level register 2925 detects the detection level (digital signal) of the negative signal of the test signal input from the signal generator 10 or the timing of the signal generated from the negative signal (negative signal trigger). Territory) and hold the value.
  • the subtracter 2930 subtracts the detection level of the detection negative signal output from the negative signal level register 2925 from the detection level force of the detection positive signal output from the positive signal level register 2920, for example. Output.
  • the level comparison section 50 can be realized by a digital circuit other than the analog circuit as shown in the second to fourth embodiments.
  • the sixth embodiment shows an embodiment of the signal processing circuit 20 shown in FIG.
  • the signal processing apparatus of the present embodiment is an example in which the signal processing circuit 20 shown in FIG. 4 includes a mixer 210 that performs frequency conversion.
  • the high frequency signal output from the mixer 210 is transmitted through the antenna 240, for example.
  • the mixer 210 mixes the modulation signal or test signal output from the signal generation unit 10 with the local oscillation signal (local signal) generated by the local oscillator 220, thereby generating the modulation signal or test signal. Convert to high frequency signal and output.
  • the signal supplied from the mixer 210 to the level detection unit 30 is not a DC signal or a low frequency signal but a signal having a specific high frequency component. Therefore, by providing the level detector 30 with, for example, an envelope detector, the level of the high-frequency signal output from the mixer 210 can be easily detected by envelope detection (envelope detector).
  • envelope detection envelope detector
  • Fig. 25 shows signal waveforms of the main part before offset correction processed by the signal processing device shown in Fig. 25.
  • Fig. 27 shows the signal waveform of the main part shown in Fig. 26 after offset correction.
  • FIG. 26 (a) shows a local oscillation signal supplied to the mixer 210
  • FIG. FIG. 26 (c) shows a high-frequency signal output from the mixer 210
  • FIG. 26 (d) shows a detection signal output from the level detection unit 30.
  • FIG. 27 (a) shows a local oscillation signal supplied to the mixer 210
  • FIG. 27 (b) shows a test signal or a modulation signal input to the mixer 210
  • FIG. 27 (c) A high-frequency signal output from the mixer 210 is shown
  • FIG. 27 (d) shows a detection signal output from the level detection unit 30.
  • test signal or modulation signal shown in Fig. 26 (b) is offset-corrected, so that the test signal (or modulation signal) is DC-shifted in the positive direction. Therefore, as shown in FIG. 26 (c), the amplitude of the high-frequency signal when modulated with a positive signal is different from the amplitude of the high-frequency signal when modulated with a negative signal. As a result, as shown in Fig. 26 (d), it can be seen that the detection signal is not constant and fluctuates in accordance with the amplitude of the high-frequency signal.
  • the test signal or modulation signal shown in FIG. 27 (b) is offset-corrected, so that the test signal (or modulation signal) has no DC shift. Therefore, the amplitude of the high-frequency signal corresponding to the positive signal and the amplitude of the high-frequency signal corresponding to the negative signal are as shown in Fig. 27 (c) where the amplitude of the positive signal and the amplitude of the negative signal are equal to the reference voltage. Are equal. As a result, as shown in FIG. 27 (d), the detection signal is constant corresponding to the amplitude of the high-frequency signal.
  • the detection level of the detection positive signal and the detection level of the detection negative signal of the detection signal output from the level detection unit 30 are the positive signal and negative of the test signal. Although it changes according to the signal, by performing offset correction, this change is removed and the detection level of the detection positive signal and the detection level of the detection negative signal become the same level.
  • the seventh embodiment shows an example in which a differential circuit is used for the signal generator 10 shown in FIG. Normally, when the signal generator 10 outputs the test signal shown in FIG. 5 or FIG. 6, the output signal of the pulse signal generation circuit or the oscillator (oscillation circuit) that oscillates a sine wave signal is used. For example, a test signal having a necessary amplitude is obtained by amplifying with a power amplifier (not shown).
  • the pulse signal generation circuit power (not shown) as the test signal is equal to the amplitude of the positive signal and the amplitude of the negative signal with respect to the reference level (reference voltage).
  • this test signal S1 is output and amplified by the power amplifier, the power amplifier is not connected even if the test signal S1 with the same positive signal amplitude and negative signal amplitude is generated by the pulse signal generation circuit.
  • a test signal S2 in which the positive signal and the negative signal have different amplitudes is output at the output terminal of the non-linear circuit 190 due to the non-linearity of the circuit (power amplifier).
  • the test signal S2 has different positive and negative signal amplitudes, so the detection level of the detection signal is different from the detection level of the detection negative signal, and accurate offset correction cannot be performed. End up.
  • the amplitude of the positive signal is equal to the amplitude of the negative signal.
  • a configuration example using a differential circuit (or differential amplifier circuit) to output the test signal from the signal generator 10 Indicates.
  • Fig. 29 shows the signal waveform when the test signal is generated using the differential circuit 195.
  • the test signal S1 generated by the above-described pulse signal generation circuit and having the same positive signal amplitude and negative signal amplitude is supplied to the two differential input transistors included in the differential circuit 195. Each is entered. At this time, the test signal S1 is input to one of the two differential input transistors of the differential circuit 195 as the signal S3 having the same phase as the test signal S1, and the other is input to the other as the signal S5 having the opposite phase to the test signal S1.
  • the output of the two differential input transistors included in these differential circuits 195 has a positive signal amplitude and a negative signal amplitude for the signal S3 in phase with the test signal S1 due to the nonlinearity of each differential input transistor.
  • the signal S4 is different from the test signal S1
  • the signal S5 having the opposite phase to the test signal S1 is a signal S6 in which the amplitudes of the positive signal and the negative signal are different.
  • the differential circuit 195 includes signals S4 and S6 output from two differential input transistors.
  • the test signal S7 is output so that the positive signal and negative signal have the same amplitude.
  • test signal S7 output from the differential circuit 195 is an ideal test signal in which the amplitude of the positive signal is equal to the amplitude of the negative signal.
  • the signal processing circuit 20 can accurately detect the DC shift component superimposed on the test signal, and accurate offset correction can be realized.
  • the signal processing apparatus of the eighth embodiment has a configuration in which a frequency change prohibiting unit 230 is added to the configuration shown in the sixth embodiment (see FIG. 25).
  • a test signal is output from the signal generation unit 10
  • an offset correction signal is generated in the force offset adjustment unit 60, and offset correction is performed in the signal generation unit 10. During this time, changing the oscillation frequency of the local oscillation signal output from the local oscillator 220 is prohibited.
  • the carrier frequency of the transmission signal (high frequency signal) output from the signal processing circuit 20 (mixer 210) cannot be forcibly changed.
  • the signal processing device can reduce the influence of the error of the DC shift component generated by changing the carrier frequency. Can be eliminated.
  • FIG. 31 is a block diagram illustrating a configuration example of the signal processing device according to the ninth embodiment.
  • the signal processing apparatus of the ninth embodiment includes a transmission baseband circuit 101 that generates a modulation signal and a test signal, and frequency conversion and power of the output signal of the transmission baseband circuit 101.
  • a transmission circuit 201 that performs signal processing such as amplification and transmits the signal, and a frequency of the received signal
  • Receiving circuit 301 that performs signal processing such as number conversion and power amplification and outputs
  • receiving baseband circuit 302 that demodulates and outputs the signal output from receiving circuit 301, and demodulating that is output from receiving baseband circuit 302
  • a level comparison unit 50 that compares signal levels
  • an offset adjustment unit 60 that generates an offset correction signal based on the level comparison of the level comparison unit 50
  • the received signal is subjected to frequency conversion and power amplification by the receiving circuit 301, and then demodulated by the receiving baseband circuit 302 to generate a received baseband signal. .
  • the transmission baseband signal (transmission modulation signal) output from the transmission baseband circuit 101 is subjected to processing such as frequency conversion and power amplification by the transmission circuit 201 and then transmitted.
  • the configuration shown in FIG. 31 has functions of these ordinary transmitters and receivers, and also has a function of detecting a DC shift component and its offset correction function as described with reference to FIG.
  • the transmission baseband circuit 101 has the function of the signal generation unit 10 shown in FIG. 4, and the transmission circuit 201 includes the signal processing circuit 20 and the local oscillator shown in FIG.
  • the reception circuit 301 and the reception baseband circuit 302 have the function of the level detection unit 30 shown in FIG.
  • the test signal output together with the transmission baseband signal from the transmission baseband circuit 101 is subjected to high-frequency signal processing in the transmission circuit 201, and then transmitted from the transmission circuit 201 to the high-frequency signal. (Ie, a transmission signal). While the high-frequency signal including this test signal is output, the switch 70 is set to be closed, and the high-frequency signal is attenuated as necessary and then input to the receiving circuit 301.
  • the high-frequency signal input to reception circuit 301 is subjected to signal processing such as frequency conversion and power amplification in the same manner as the reception signal, and then input to reception baseband circuit 302.
  • the signal input to the reception baseband circuit 302 is demodulated to reproduce the test signal and detect the envelope. That is, the high frequency including the test signal output from the transmission circuit 201
  • the signal is input to the reception baseband circuit 302 and subjected to envelope detection.
  • the detection signal subjected to the envelope detection is input to the level comparison unit 50, and thereafter, as already described with reference to FIGS. 4 and 9, etc., offset correction is performed according to the comparison result of the level comparison unit 50.
  • the signal is input from the offset adjustment unit 60 to the transmission baseband circuit 101, the baseband signal after offset correction output from the transmission baseband circuit 101 is input to the transmission circuit 201, and the high-frequency signal is transmitted from the transmission circuit 201 .
  • the switch 70 When transmitting a high frequency signal from the transmission circuit 201, the switch 70 is set to OFF.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

 正方向及び負方向の振幅が等しいテスト信号を生成し、周波数変換を行う信号処理回路に供給し、信号処理回路から出力される信号を検波することでテスト信号の正信号に対応する検波正信号と負信号に対応する検波負信号から成る検波信号を得る。そして、検波正信号と検波負信号のレベルを比較し、いずれのレベルが高いかを示す比較結果を出力する。さらに、比較結果を基に検波正信号と検波負信号のレベル差を予め設定した許容範囲内にするためのオフセット補正信号を生成し、オフセット補正信号にしたがってテスト信号及び外部から供給される変調信号のオフセット補正を行う。

Description

信号処理装置及び方法
技術分野
[0001] 本発明は高周波信号の直流シフト成分を補正するための信号処理装置及び方法 に関する。
背景技術
[0002] 通信システムや通信端末等が備える送信機では、ユーザデータを含むベースバン ド信号を、ミキサゃ電力増幅器等を備えた信号処理装置で無線周波数信号に変換 し、必要に応じて信号電力を増幅した後、送信する。
[0003] ここで、ミキサに入力されるベースバンド信号に直流(DC : Direct Current)シフト成 分が存在する場合、ミキサは直流シフト成分に起因して発生するキャリアリークを含む 無線周波数 (RF: Radio Frequency)信号を出力する。
[0004] キャリアリークが発生した場合、ミキサ力 出力される無線周波数信号の信号波形 が理想的な波形からずれを生じ、無線周波数信号の EVM (Error Vector Magnitud e:変調精度)が劣化してしまう。
[0005] そのため、従来はスペクトラムアナライザ等を用いて無線周波数信号の周波数スぺ クトラムを監視し、無線周波数信号にキャリアリークが含まれているカゝ否かを検出して いた。そして、キャリアリークを検出した場合は、例えばベースバンド信号を生成する ベースバンド回路等にて直流シフト成分が最小となるようにオフセット調整を行ってい た。
[0006] このベースバンド信号の直流シフト成分と送信する無線周波数信号に含まれるキヤ リアリークとの関係について詳しく説明する。
[0007] ミキサは、入力されたベースバンド信号と局部信号発生器で生成された所定周波 数のローカル信号とをミキシングすることで、ベースバンド信号を無線周波数信号に 変換する。ミキサによって周波数変換された無線周波数信号は電力増幅器により増 幅されて空中線 (アンテナ装置)等力 送信される。このとき、直流シフト成分がない 理想的な送信信号 Poutは下記(1)式で表すことができる。 [0008] Pout = A (t) · sin( ω t) ( 1 )
但し、 A(t)はベースバンド信号を示し、 sin ( co t)はローカル信号を示している。こ の送信信号 Poutの周波数スペクトラムは図 1に示すようになる。図 1の横軸は周波数 を示し、縦軸は各周波数における信号成分 SGNLの強度を示して 、る。
[0009] ここで、ミキサに入力されるベースバンド信号を IZQ (In- phase/Quadrature- phase :
同相 Z直交位相)信号とし、この IZQ信号に直流シフト成分 Bが存在する場合、送信 信号 Poutは(2)式のように変化する。
[0010] Pout=A(t) - sin C o t) +Bsin ( o t) (2)
(2)式力も分力るように、送信信号 Poutには直流シフト成分 Bにより発生したキヤリ ァリーク Bsin ( ω t)が現れる。
[0011] 直流シフト成分 Bにより発生するキャリアリークを含む送信信号 Poutの周波数スぺ タトラムの例を図 2に示す。図 2の横軸は周波数を示し、縦軸は各周波数における信 号成分 SGNLの強度を示して 、る。
[0012] 図 2に示すように、送信信号 Poutには、通常の信号成分 SGNL以外に、直流シフ ト成分 Bにより発生したキャリアリーク CRLKが重畳されている。上述したように、この ような直流シフト成分により発生するキャリアリークは、通信システムで用いる無線周 波数信号の EVMを劣化させ、通信品質の劣化が招くことが知られて 、る。
[0013] キャリアリークは、上記信号処理装置が備えるミキサ以外の回路、例えば電力増幅 器、位相変換器、あるいは周波数選択器等が持つ直流シフト成分でも同様に発生す ることが知られており、ミキサ以外の回路が持つ直流シフト成分で発生するキャリアリ ークも通信品質の劣化要因となる。そこで、通信システムでは、通信品質の劣化を抑 制するために、直流シフト成分を理想的にはゼロにする必要がある。
[0014] 上述したように、従来の通信システムでは、このキャリアリークをスペクトラムアナライ ザ等を用いて検出し、キャリアリークが最小となるようにベースバンド回路等でオフセ ット調整を行うことで、キャリアリークを抑制していた。
[0015] なお、特開平 10— 136048号公報には、直交変調器入力の直流シフト成分を調整 することで、通信品質の劣化を低減して安定に動作するカーテシアンループ方式の 負帰還増幅器が提案されて 、る。 [0016] ところで、スペクトラムアナライザ等を用いてキャリアリークを測定しない場合、代わり に送信信号に含まれる直流シフト成分の強度を検出する検出回路を備える必要があ る。一般に、このような検出回路には周知の検波回路が用いられる。し力しながら、検 波回路は、回路パラメータのばらつきにより、ある一定値以上の強度の信号しか正確 に検出できな 、と 、う問題がある。
[0017] 図 3に一般的な検波回路の入出力特性を示す。図 3の横軸は検波回路の入力強 度を示し、縦軸は検波回路の出力強度を示している。
[0018] 図 3に示すように、一般的な検波回路は、入力信号が所定の強度 P1に達するまで 出力強度が変化せず、入力信号が強度 P1を超えると入力信号に応じた強度の信号 を出力する。
[0019] 直流シフト成分は、通常、ベースバンド信号の強度に比べて小さぐ図 3に示す所 定の強度 P1よりも小さな値であることが多い。そのため、図 3に示した入出力特性を 持つ検波回路で直流シフト成分を直接検出するためには、検出対象の信号を高利 得の増幅器で増幅した後、検波回路へ供給する必要がある。特に、無線周波数信号 の強度を検出する場合は、高周波信号用の電力増幅器が必要であり、検出回路の 構成が複雑になるという問題がある。また、検出回路に高利得の高周波信号用の電 力増幅器を備えることで、回路規模が大きくなり、消費電力も増加する問題があった 発明の開示
[0020] そこで、本発明は、スペクトラムアナライザや検出用の電力増幅器を用いることなく 直流シフト成分を検出することが可能な信号処理装置及び方法を提供することを目 的とする。
[0021] また、本発明は検出した直流シフト成分を補正することが可能な信号処理装置及 び方法を提供することを目的とする。
[0022] 上記目的を達成するため本発明では、予め設定された基準電圧から電圧が高!、方 向に第 1の振幅を有する正信号及び基準電圧力 電圧が低い方向に第 1の振幅と 同じ振幅の第 2の振幅を有する負信号力 成るテスト信号を生成し、変調信号の周 波数変換を行う信号処理回路にテスト信号を供給する。そして、信号処理回路から 出力される信号を検波し、正信号に対応する検波正信号及び負信号に対応する検 波負信号から成る検波信号を生成し、検波正信号のレベルと検波負信号のレベルと を比較して検波正信号と検波負信号の!/、ずれのレベルが高!、かを示す比較結果を 出力する。
[0023] この場合、テスト信号に直流シフト成分が無い場合は検波正信号のレベルと検波負 信号のレベルとが等しくなり、テスト信号に直流シフト成分が含まれている場合はテス ト信号の第 1の振幅と第 2の振幅とが等しいにもかかわらず、検波正信号のレベルと 検波負信号のレベルとが異なる値となる。そこで、検波正信号と検波負信号のレベル を比較することで、テスト信号の直流シフト成分を検出する。このとき検出される直流 シフト成分は信号処理装置等により変調信号に重畳される直流シフト成分に等しい。 したがって、スペクトラムアナライザや検出用の電力増幅器を用いることなく変調信号 の直流シフト成分を検出することが可能である。
[0024] また、本発明では、検波正信号のレベルと検波負信号のレベルの比較結果を基に 検波正信号と検波負信号のレベル差を予め設定した許容範囲内にするためのオフ セット補正信号を生成し、オフセット補正信号にしたがって外部力も供給される変調 信号のオフセットを補正する。そのため、変調信号の直流シフト成分を簡易な構成で 補正できる。したがって、本発明の信号処理装置を備えることで、送信信号にキャリア リークの少ない通信品質の良好な通信システムが得られる。
図面の簡単な説明
[0025] [図 1]図 1はキャリアリークが存在しない送信信号の周波数スペクトルの一例を示すグ ラフである。
[図 2]図 2はキャリアリークが存在する送信信号の周波数スペクトルの一例を示すダラ フである。
[図 3]図 3は一般的な検波回路の入出力特性を示すグラフである。
[図 4]図 4は本発明の信号処理装置の一構成例を示すブロック図である。
[図 5]図 5はパルス信号力 成るテスト信号の一例を示す波形図である。
[図 6]図 6は正弦波状の信号力も成るテスト信号の一例を示す波形図である。
[図 7]図 7は直流シフト成分を含まないテスト信号の一例を示す波形図である。 圆 8]図 8は図 7に示したテスト信号を周波数変換した高周波信号力 得られる検波 信号の一例を示す波形図である。
[図 9]図 9は本発明の信号処理装置の処理手順の一例を示すフローチャートである。
[図 10]図 10は直流シフト成分が重畳されたテスト信号の一例を示す波形図である。 圆 11]図 11は図 10に示したテスト信号を周波数変換した高周波信号力も得られる検 波信号の一例を示す波形図である。
圆 12]図 12は大きな直流シフト成分が重畳されたテスト信号の一例を示す波形図で ある。
圆 13]図 13は図 12に示したテスト信号を周波数変換した高周波信号力も得られる検 波信号の一例を示す波形図である。
[図 14]図 14は負方向の直流シフト成分が補正される前後のテスト信号の一例を示す 波形図である。
[図 15]図 15は図 14に示した負方向の直流シフト成分が補正される前後の検波信号 の一例を示す波形図である。
[図 16]図 16は正方向の直流シフト成分が補正される前後のテスト信号の一例を示す 波形図である。
[図 17]図 17は図 16に示した正方向の直流シフト成分が補正される前後の検波信号 の一例を示す波形図である。
[図 18]図 18はオフセット補正を微少量 Δ単位で行う処理手順を示すフローチャート である。
[図 19]図 19はオフセット補正を微少量 Δ単位で行うと共に、その微少量 Δを更新す る処理手順を示すフローチャートである。
圆 20]図 20は図 4に示した信号発生部の実施例を示す回路図である。
[図 21]図 21は図 4に示したレベル比較部の実施例を示すブロック図である。
[図 22]図 22は図 21に示したレベル比較部の具体例を示すブロック図である。
[図 23]図 23は図 4に示したレベル比較部の他の実施例を示すブロック図である。
[図 24]図 24は図 4に示したレベル比較部の他の実施例を示すブロック図である。
[図 25]図 25は図 4に示した信号処理回路の実施例を示すブロック図である。 [図 26]図 26は図 25に示した信号処理装置で処理されたオフセット補正前の要部の 信号波形を示す波形図である。
[図 27]図 27は図 25に示した信号処理装置で処理されたオフセット補正後の要部の 信号波形を示す波形図である。
[図 28]図 28は非線形回路に入出力されるテスト信号の一例を示す波形図である。
[図 29]図 29は差動回路を用いて生成するテスト信号ぼ一例を示す波形図である。
[図 30]図 30は図 25に示した信号処理装置の変形例を示すブロック図である。
[図 31]図 31は本発明の信号処理装置を備えた通信システムの一構成例を示すプロ ック図である。
発明を実施するための最良の形態
[0026] 図 4に示すように、本発明の信号処理装置は、テスト信号を生成すると共に該テスト 信号や変調信号の直流シフト成分を補正する信号発生部 10と、所定の周波数の局 部発振信号を生成する局部信号発生器 (以下、局部発振器と称す) 220と、テスト信 号やベースバンド信号を入力とし、局部発振器 220で生成された局部発振信号を用 いた周波数変換、電力増幅等を行う信号処理回路 20と、信号処理回路 20の出力信 号の強度(レベル)を検出するレベル検出部 30と、レベル検出部 30で検出された信 号処理回路 20の出力信号の正負のレベルを比較するレベル比較部 50と、レベル比 較部 50の比較結果に基づいて信号処理回路 20の出力信号に含まれる直流シフト 成分を補正するためのオフセット補正信号を生成するオフセット調整部 60とを有する 構成である。
[0027] 信号発生部 10は、テスト信号を生成すると共に、テスト信号及び不図示のベースバ ンド回路力 供給されるベースバンド信号 (変調信号)に重畳される直流シフト成分を 、オフセット調整部 60から出力されるオフセット補正信号にしたがって補正する。
[0028] 信号発生部 10で生成するテスト信号は、予め設定された基準電圧に対して電圧が 高い方向(正方向)に第 1の振幅を有する正信号と、基準電圧に対して電圧が低い 方向 (負方向)に第 1の振幅と同じ振幅の第 2の振幅を有する負信号とから構成され る。
[0029] 信号処理装置の処理対象となるベースバンド信号は、テスト信号と同様に予め設定 された基準電圧から正方向に所定の振幅を有する正信号と基準電圧から負方向に 所定の振幅を有する負信号とから構成され、正信号の振幅と負信号の振幅とが等し い信号である。
[0030] 一般に、ベースバンド信号の振幅は小さいため、信号処理装置に入力されるべ一 スバンド信号に直流シフト成分が含まれていても、ベースバンド信号の振幅と直流シ フト成分との差が少なぐ検波回路を用いてベースバンド信号に含まれる微少な直流 シフト成分を検出するのは困難である。
[0031] それに対してテスト信号の振幅は、一般的な直流シフト成分よりも大きく設定するこ とが可能であり、検波回路を用いて容易に検出することが可能である。そのため、本 発明では直流シフト成分を補正する際にベースバンド信号に代わってテスト信号を 使用する。
[0032] このテスト信号の具体例を図 5及び図 6に示す。
[0033] 図 5はテスト信号にパルス信号を用いた例であり、図 6はテスト信号に正弦波状の信 号を用いた例である。図 5及び図 6の横軸は時間を示し、縦軸は出力電圧を示してい る。
[0034] 図 5に示すテスト信号は、予め設定された基準電圧 Vtp力 正方向に第 1の振幅 V piを有するパルス状の正信号と、基準電圧 Vtp力ゝら負方向に第 2の振幅 Vnlを有す るパルス状の負信号とから構成され、この振幅 Vp 1と振幅 Vnlとが等 Uヽ信号である
[0035] 図 6に示すテスト信号は、予め設定された基準電圧 Vtsから正方向に振幅 Vp2を有 する正弦波状の正信号と、基準電圧 Vtsから負方向に振幅 Vn2を有する正弦波状 の負信号とから構成され、この振幅 Vp2と振幅 Vn2とが等 、信号である。
[0036] テスト信号は、基準電圧 (または基準電流)に対する正信号と負信号の振幅が等し ければよぐ正信号と負信号の発生順序や間隔等が制限されるものではない。また、 テスト信号は、正信号と負信号の信号波形が等しければどのようなものでもよぐ図 5 に示したパルス信号や図 6に示した正弦波状の信号に限定されるものではない。
[0037] 信号処理回路 20は、例えばミキサゃ周波数遁倍器等の周波数変換器、電力増幅 器、抵抗器等から構成される減衰器、位相変換器、周波数濾波器、入力信号を波形 合成する波形合成器等の各種の高周波回路を備えた構成である。本実施形態では
、この信号処理回路 20の出力信号が本発明の信号処理装置の出力信号となる。
[0038] レベル検出部 30は、例えば周知の包絡線検波器を用い、信号処理回路 20の出力 信号の強度 (レベル)を示す検波信号を出力する。検波信号は、テスト信号の正信号 に対応する検波正信号と、負信号に対応する検波負信号とから構成される。
[0039] レベル検出部 30から出力される検波信号の一例を図 8に示す。
[0040] 図 8に示す検波信号は、図 7に示すテスト信号を周波数変換した高周波信号から 包絡線検波で得られる信号を示している。なお、図 7に示すテスト信号は直流シフト 成分を含まない例であり、図 8に示す検波信号は信号処理回路等によりテスト信号に 直流シフト成分が重畳されていない例である。図 7及び図 8の横軸は時間を示し、縦 軸は出力電圧を示している。
[0041] 図 7に示すテスト信号は、基準電圧 V3から正方向に振幅 Vp3を有するパルス状の 正信号 SP3と、基準電圧 V3から負方向に振幅 Vn3を有するパルス状の負信号 SN3 とから構成されている。この正信号 SP3のピーク出力電圧は VSP3であり、負信号 S N3のピーク出力電圧は VSN3である。また、正信号 SP3の振幅 Vp3と負信号 SN3 の振幅 Vn3とは等し!/、値である。
[0042] 図 8に示す検波信号は、テスト信号の基準電圧 V3に対応した基準検波レベル D3 力 正信号 SP3のピーク出力電圧 VSP3に対応した検波レベル DPT3に至る検波 正信号 DP3と、基準検波レベル D3から負信号パルス SN3のピーク出力電圧 VSN3 に対応した検波レベル DNT3に至る検波負信号 DN3とから構成されている。図 8に 示す検波信号の検波レベル DPT3と検波レベル DNT3とは、テスト信号の正信号 S P3の振幅 Vp3と負信号 SN3の振幅 Vp3とが等しいため、等しい値となる。
[0043] レベル比較部 50は、レベル検出部 30から出力される検波信号の検波正信号のレ ベル (電圧)と検波負信号のレベル (電圧)とを比較し、それらの差電圧信号、または 検波正信号のレベルと検波負信号のレベルのどちらが高いかを示す判定結果を出 力する。
[0044] オフセット調整部 60は、レベル比較部 50から出力される検波正信号と検波負信号 の差電圧信号または判定結果を基にテスト信号に重畳された直流オフセット成分を 補正するためのオフセット補正信号を生成する。オフセット調整部 60で生成されたォ フセット補正信号は、信号発生部 10に帰還され、直流シフト成分の補正に用いられ る。
[0045] 次に本発明の信号処理装置の動作について図 9〜図 19を用いて説明する。
[0046] 図 9は本発明の信号処理装置の処理手順の一例を示すフローチャートである。
[0047] 図 9に示すように、本発明の信号処理装置では、直流シフト成分の補正時、まず信 号発生部 10で生成されたテスト信号が信号処理回路 20へ入力される (ステップ 110 0)。ここで、直流シフト成分を含むテスト信号の一例を図 10に示し、その検波信号の 一例を図 11に示す。図 10及び図 11の横軸は時間を示し、縦軸は出力電圧を示して いる。
[0048] 図 10に示すテスト信号は、基準電圧が正方向に電圧 V4まで直流シフトし、この電 圧 V4から正方向に振幅 Vp3を有するパルス状の正信号 SP4と、電圧 V4から負方向 に振幅 Vn3を有するパルス状の負信号 SN4と力 構成されている。図 10に示すテス ト信号は、この正信号 SP4の振幅 Vp3と負信号 SN4の振幅 Vn3とが等し!/、信号であ る。図 10に示したテスト信号は、信号処理回路 20にて周波数変換や電力増幅等の 処理が行われた後、出力される。
[0049] 信号処理回路 20から出力された高周波信号はレベル検出部 30へ入力される。レ ベル検出部 30は、高周波信号のレベルを包絡線検波し、図 11に示す検波信号を出 力する (ステップ 1110)。
[0050] 図 11に示す検波信号は、テスト信号 (図 10参照)の基準電圧が直流シフトしたこと により、基準検波レベルが検波レベル D4へ移動している。そのため、テスト信号の正 信号 SP4の振幅 Vp3と負信号 SN4の振幅 Vn3とが等しくても、正信号 SP4に対応 する検波レベル DPT4力 負信号 SN4に対応する検波レベル DNT4よりも大きくな つている。
[0051] 次に、より大きい直流シフト成分が重畳されたテスト信号の一例を図 12に示し、そ の検波信号の一例を図 13に示す。図 12及び図 13の横軸は時間を示し、縦軸は出 力電圧を示している。
[0052] 図 12に示すテスト信号は、基準電圧が正方向に電圧 V5まで大きく直流シフトし、こ の電圧 V5から正方向に振幅 Vp3を有するパルス状の正信号 SP5と、電圧 V5から負 方向に振幅 Vn3を有するノ ルス状の負信号 SN5と力も構成されている。図 12に示 すテスト信号は、この正信号 SP5の振幅 Vp3と負信号 SN5の振幅 Vn3とが等し ヽ信 号である。
[0053] 図 13に示す検波信号は、テスト信号の基準電圧が大きく直流シフトしたことにより、 基準検波レベルが検波レベル D5へ大きく移動している。そのため、テスト信号の正 信号 SP5の振幅 Vp3と負信号 SN5の振幅 Vn3とが等しくても、正信号 SP5に対応 する検波レベル DPT5が負信号 SN5に対応する検波レベル DNT5よりも大きぐ検 波レベル DNT5が検波レベル D5よりも低!、値となって!/、る。
[0054] ここで、直流シフトが発生しない理想的な回路構成の信号処理回路 20に、正信号 の振幅と負信号の振幅が等しい変調信号が入力された場合を考える。
[0055] この場合、レベル検出部 30は、信号処理回路 20から出力された高周波信号を検 波して検波信号を出力する。この検波信号は、変調信号の正信号に対応する検波 正信号の検波レベルと負信号に対応する検波負信号の検波レベルとが等しい信号 である。
[0056] 同様に、直流シフトが発生しない理想的な回路構成の信号処理回路 20に、図 7に 示した直流シフト成分が重畳されたテスト信号が入力されると、信号処理回路 20によ り処理された高周波信号が出力される。信号処理回路 20から出力された高周波信 号はレベル検出部 30で検波され、図 8に示したように検波正信号 DP3の検波レベル DPT3と検波負信号 DN3の検波レベル DNT3とが等しい検波信号が出力される。
[0057] これに対して、信号処理回路 20にてテスト信号や変調信号に対して何らかの要因 で直流シフト成分が重畳された場合、または図 10や図 12に示したような直流シフト 成分が重畳されたテスト信号や変調信号が信号処理回路 20で処理された場合、レ ベル検出部 30からは図 11または図 13で示したような検波信号が出力される。
[0058] レベル検出部 30から出力された検波信号は、レベル比較部 50にて検波正信号の レベルと検波負信号のレベルとが比較される。レベル比較部 50は、検波信号の検波 正信号と検波負信号のレベルを比較し、検波正信号のレベルが検波負信号のレべ ルよりも低いか否かを判定し (ステップ 1120)、判定結果をオフセット調整部 60へ出 力する。
[0059] オフセット調整部 60は、検波正信号のレベルが検波負信号のレベルよりも低い場 合、テスト信号を正方向へ補正するためのオフセット補正信号を生成し信号発生部 1 0へ出力する。信号発生部 10はオフセット補正信号に基づきテスト信号の直流シフト 成分を正方向に補正する (ステップ 1130)。
[0060] 一方、検波正信号のレベルが検波負信号のレベルよりも高!、場合、オフセット調整 部 60は、テスト信号を負方向へ補正するためのオフセット補正信号を生成し信号発 生部 10へ出力する。信号発生部 10はオフセット補正信号に基づきテスト信号の直流 シフト成分を負方向に補正する (ステップ 1135)。
[0061] なお、図 9に示した処理では、ステップ 1120の処理で検波正信号と検波負信号の レベルが等しいと判定した場合、ステップ 1135の処理へ移行する力 このとき、オフ セット調整部 60は、テスト信号を 0補正するためのオフセット補正信号を生成し信号 発生部 10へ出力する。その場合、信号発生部 10はオフセット補正信号に基づきテス ト信号の直流シフト成分を補正することなぐ信号処理回路 20へ出力する。
[0062] 図 14は負方向の直流シフト成分が補正される前後のテスト信号 (または変調信号) の一例を示し、図 15は図 14に示した負方向の直流シフト成分が補正される前後の 検波信号の一例を示している。図 14及び図 15の横軸は時間を示し、縦軸は出力電 圧を示している。
[0063] 図 14に示す直流シフト成分の補正前のテスト信号は、基準電圧が負方向に電圧 V 6まで直流シフトし、この電圧 V6から正方向に振幅 Vp3を有するパルス状の正信号 S P6と、電圧 V6から負方向に振幅 Vn3を有するパルス状の負信号 SN6とカゝら構成さ れている。図 14に示すテスト信号は、この正信号 SP6の振幅 Vp3と負信号 SN6の振 幅 Vn3とが等し 、信号である。
[0064] 一方、オフセット補正後のテスト信号は、基準電圧が電圧 V6から電圧 V7へ正方向 に補正され、この電圧 V7から振幅 Vp3を有するパルス状の正信号 SP7と、電圧 V7 力 振幅 Vn3を有するパルス状の負信号 SN7とから構成されて!、る。この振幅 Vp3 及び振幅 Vn3はオフセット補正前のテスト信号と同一である。
[0065] 図 15に示す直流シフト成分の補正前の検波信号は、テスト信号の基準電圧が直流 シフトしたことにより、基準検波レベルが検波レベル D6へ移動している。そのため、テ スト信号の正信号 SP6に対応する検波正信号 DP6と、負信号 SN6に対応する検波 負信号 DN6とにレベル差 LV6が発生して!/、る。
[0066] 一方、オフセット補正後の検波信号は、テスト信号の基準電圧が電圧 V6から電圧 V7へ正方向に補正されたことで、基準検波レベルが検波レベル D6から検波レベル D7へ移動している。そのため、テスト信号の負信号 SN7に対応する検波負信号 DN 7のレベルが低下し、検波負信号 DN7とテスト信号の正信号 SP7に対応する検波正 信号 DP7とのレベル差 LV7が補正前のレベル差 LV6よりも小さくなつている。
[0067] 図 16は正方向の直流シフト成分が補正される前後のテスト信号 (または変調信号) の一例を示し、図 17は図 16に示した正方向の直流シフト成分が補正される前後の 検波信号の一例を示している。図 16及び図 17の横軸は時間を示し、縦軸は出力電 圧を示している。
[0068] 図 16に示す直流シフト成分の補正前のテスト信号は、基準電圧が正方向に電圧 V 4まで直流シフトし、この電圧 V4から正方向に振幅 Vp3を有するパルス状の正信号 S P4と、電圧 V4力ゝら負方向に振幅 Vn3を有するパルス状の負信号 SN4とカゝら構成さ れている。図 16に示すテスト信号は、この正信号 SP4の振幅 Vp3と負信号 SN4の振 幅 Vn3とが等し 、信号である。
[0069] 一方、オフセット補正後のテスト信号は、基準電圧が電圧 V4から電圧 V9へ負方向 に補正され、この電圧 V9から振幅 Vp3を有するパルス状の正信号 SP9と、電圧 V9 力 振幅 Vn3を有するパルス状の負信号 SN9とから構成されて!、る。この振幅 Vp3 及び振幅 Vn3はオフセット補正前のテスト信号と同一である。
[0070] 図 17に示す直流シフト成分の補正前の検波信号は、テスト信号の基準電圧が直流 シフトしたことにより、基準検波レベルが検波レベル D4へ移動している。そのため、テ スト信号の正信号 SP4に対応する検波正信号 DP4と、負信号 SN4に対応する検波 負信号 DN4とにレベル差 LV4が発生して!/、る。
[0071] 一方、オフセット補正後の検波信号は、テスト信号の基準電圧が電圧 V4から電圧 V9へ負方向に補正されたことで、基準検波レベルが検波レベル D4力 検波レベル D9へ移動している。そのため、テスト信号の正信号 SP9に対応する検波正信号 DP 9のレベルが低下し、検波正信号 DP9とテスト信号の負信号 SN9に対応する検波負 信号 DN9とのレベル差 LV9が補正前のレベル差 LV4よりも小さくなつている。
[0072] このように信号処理回路 20にテスト信号を入力し、レベル検出部 30から出力される 検波信号の検波正信号と検波負信号とを比較することでテスト信号の直流シフト成 分を検出し、テスト信号の直流シフト成分が予め設定した許容範囲内となるようにォ フセット補正を行う。その後、テスト信号を用いて検出した直流シフト成分が予め設定 した許容範囲内となるように変調信号に対してオフセット補正を行うことで、直流シフ ト成分により発生するキャリアリークを低減する。
[0073] なお、図 4に示したレベル検出部 30から出力される検波信号の振幅と信号発生部 10から出力されるテスト信号の振幅とは一般に等しい値ではない。これは、テスト信 号や変調信号が信号処理回路 20の処理によって増幅または減衰するため、信号処 理回路 20に入力されたテスト信号や変調信号と同一レベルの検波信号が得られると は限らないからである。
[0074] したがって、オフセット調整部 60は、レベル比較部 50の比較処理で得られる検波 正信号と検波負信号のレベル差(図 17では LV4、図 15では LV6)をそのままオフセ ット補正信号として用いるのではなぐ信号処理回路 20に入力されるテスト信号の振 幅とレベル検出部 30から出力される検波信号の振幅の比を考慮して、オフセット補 正量を決定するのが好まし ヽ。
[0075] ところで、レベル検出部 30で検出された直流シフト成分に応じて正方向または負方 向にオフセット補正を行う場合、図 9に示した処理手順ではオフセット補正を 1度だけ しか実施しな 、ため、図 14〜図 17で示したようにテスト信号に直流シフト成分が残る 可能性がある。
[0076] 以下では、テスト信号に重畳される直流シフト成分を、より低減するための処理手順 について図 18及び図 19を用いて説明する。
[0077] 図 18はオフセット補正を微少量 Δ単位で行う処理手順を示すフローチャートであり
、図 19はオフセット補正を微少量 Δ単位で行うと共に、その微少量 Δを更新する処 理手順を示すフローチャートである。
[0078] なお、図 18及び図 19に示すステップ 1100からステップ 1120までの処理は図 9で 示した処理と同様であるため、ここではその説明を省略する。
[0079] 図 18に示す処理手順では、レベル比較部 50にて検波信号の検波正信号と検波 負信号のレベル比較を行った結果、検波正信号のレベルが検波負信号のレベルより も低いと判定された場合、オフセット調整部 60は、テスト信号を正方向に微少量 Δだ け補正するためのオフセット補正信号を生成し (ステップ 1230)、信号発生部 10へ 出力する。
[0080] また、レベル比較部 50にて検波正信号のレベルが検波負信号のレベルよりも高い と判定された場合、オフセット調整部 60は、テスト信号を負方向に微少量 Δだけ補正 するためのオフセット補正信号を生成し (ステップ 1235)、信号発生部 10へ出力する
[0081] そして、オフセット調整部 60は、オフセット補正処理を終了する力否かを判定し (ス テツプ 1250)、オフセット補正処理を終了しない場合はステップ 1100の処理に戻つ てステップ 1100〜ステップ 1235の処理を繰り返す。オフセット補正処理は、例えば レベル比較部 50にて検波正信号と検波負信号とが等しいと判定された場合、あるい は検波正信号と検波負信号とのレベル差が予め設定した許容範囲内であると判定さ れた場合に終了すればよ!、。検波正信号と検波負信号とのレベル差が予め設定し た許容範囲の境界と一致する場合、オフセット補正処理を終了するか、もう一度オフ セット補正処理を行うかは予め決めておくとよい。
[0082] 図 18に示すようにテスト信号のオフセット補正処理を微少量 Δ単位で繰り返し実行 すれば、直流シフト成分を予め設定した許容範囲内に収めることができる。そのため 、変調信号の直流シフト成分をより低減して、直流シフト成分に起因して発生するキ ャリアリークによる通信品質の劣化を軽減できる。
[0083] 一方、図 19に示す処理手順では、レベル比較部 50にて検波信号の検波正信号と 検波負信号のレベル比較を行った結果、検波正信号のレベルが検波負信号のレべ ルよりも低いと判定した場合、オフセット調整部 60は、テスト信号を正方向に微少量 Δだけ補正するためのオフセット補正信号を生成し (ステップ 1230)、信号発生部 10 へ出力する。
[0084] また、レベル比較部 50にて検波正信号のレベルが検波負信号のレベルよりも高い と判定した場合、オフセット調整部 60は、テスト信号を負方向に微少量 Δだけ補正す るためのオフセット補正信号を生成し (ステップ 1235)、信号発生部 10へ出力する。
[0085] 次に、オフセット調整部 60は、予め設定した微少量 Δの値を更新する (ステップ 13 40)。微少量 Δは、例えばレベル比較部 50にて検波正信号と検波負信号とのレべ ル差が予め設定した許容範囲内であると判定した場合に微少量 Δをより小さい値に 再設定することで、さらに精度の高いオフセット補正を可能にする。微少量 Δを更新 した場合、オフセット補正処理を終了する力否かの判定に用いる検波正信号と検波 負信号のレベル差の許容範囲につ 、てもさらに狭 ヽ (小さ 、)値に設定すればょ 、。
[0086] 続、て、オフセット調整部 60は、オフセット補正処理を終了する力否かを判定し (ス テツプ 1350)、オフセット補正処理を終了しない場合はステップ 1100の処理に戻つ てステップ 1100〜ステップ 1340の処理を繰り返す。オフセット補正処理は、図 18に 示した処理と同様に、レベル比較部 50にて検波正信号と検波負信号とが等しいと判 定した場合、ある 、は検波正信号と検波負信号のレベル差が予め設定した許容範 囲内であると判定した場合に終了すればよい。また、検波正信号と検波負信号とのレ ベル差が予め設定した許容範囲の境界と一致する場合、オフセット補正処理を終了 するか、もう一度オフセット補正処理を行うかは予め決めておくとよい。
[0087] 図 19に示すようにテスト信号のオフセット補正処理を微少量 Δ単位で繰り返し実行 すると共に、微少量 Δを更新することで、図 18に示した処理よりもさらに直流シフト成 分を低減できる。そのため、直流シフト成分に起因して発生するキャリアリークによる 通信品質の劣化をより軽減できる。
[0088] なお、図 18及び図 19の処理では、オフセット補正を繰り返す過程で、正方向にォ フセット補正する処理と負方向にオフセット補正する処理とを交互に繰り返す場合が ある。
[0089] このように正方向と負方向とに交互にオフセット補正を繰り返す状態は、例えば外 部から信号処理装置内に入り込む雑音により直流シフト成分が発生している場合等 に生じる。また、オフセット補正量が直流シフト成分の 2倍である場合等も正方向と負 方向に交互にオフセット補正を繰り返す状態が生じることがある。
[0090] このような場合、例えばオフセット調整部 60にてオフセット補正の終了判定(図 18 のステップ 1350、図 19のステップ 1350)の前にオフセット補正の方向(正方向であ るか負方向であるか)を不図示の記憶装置等に格納しておき、正方向と負方向とに 交互にオフセット補正を繰り返している力否かを検出すればよい。正方向と負方向と に交互にオフセット補正を繰り返して 、る場合、例えば微少量 Δの値を変更したり、 オフセット補正処理の繰り返し間隔を長くする等を実施すればよい。
[0091] 本発明によれば、
正信号と負信号の振幅が等 U、テスト信号を生成し、変調信号の周波数変換を行う 信号処理回路にテスト信号を供給し、信号処理回路力 出力される信号を検波し、 検波正信号のレベルと検波負信号のレベルとを比較して検波正信号と検波負信号 の 、ずれのレベルが高 、かを示す比較結果を出力することで、スペクトラムアナライ ザや検出用の電力増幅器を用いることなく変調信号の直流シフト成分を検出すること が可能である。また、レベル検出及びオフセット補正を行うための回路の消費電力を 低減できる。
[0092] また、本発明では、検波正信号のレベルと検波負信号のレベルの比較結果を基に 検波正信号と検波負信号のレベル差を予め設定した許容範囲内にするためのオフ セット補正信号を生成し、オフセット補正信号にしたがって外部力も供給される変調 信号のオフセットを補正するため、変調信号の直流シフト成分を簡易な構成で補正 できる。したがって、本発明の信号処理装置を備えることで、送信信号にキャリアリー クの少ない通信品質の良好な通信システムや通信端末が得られる。
(第 1実施例)
次に本発明の信号処理装置の第 1実施例について図面を用いて説明する。
[0093] 第 1実施例では図 4に示した信号発生部 10の実施例を示す。
[0094] 図 20に示すように、信号発生部 10は、基準電圧に対して正方向の振幅と負方向 の振幅とが等しいテスト信号を生成する信号源 110と、テスト信号の直流成分を除去 するコンデンサ 120と、テスト信号にオフセット補正信号を重畳するためのコイル 130 とを有する構成である。
[0095] なお、図 20は信号発生部 10が備えるテスト信号を生成するための機能のみ示して いる力 図 20に示す信号源 110を外部力も供給される変調信号 (ベースバンド信号) を入力するための端子に代えれば、変調信号 (ベースバンド信号)を処理するための 回路として利用できる。
[0096] 信号源 110から出力されたテスト信号は、コンデンサ 120により直流分が除去され る。コンデンサ 120から出力されたテスト信号には、オフセット調整部 60から供給され るオフセット補正信号が入力端子 T1及びコイル 130を介して重畳され、オフセット補 正されたテスト信号となる。このオフセット補正後のテスト信号が出力端子 T2から信 号処理回路 20へ出力される。
[0097] 本実施例によれば、直流シフト成分の検出に用いるテスト信号を図 20に示したよう に簡単な回路で得ることが可能であり、テスト信号を用いて信号処理回路等で発生し た直流シフト成分を補正することができる。
(第 2実施例)
次に本発明の信号処理装置の第 2実施例について図面を用いて説明する。
[0098] 第 2実施例では図 4に示したレベル比較部 50の実施例を示す。
[0099] 図 21に示すように、本実施例のレベル比較部 50は、レベル検出部 30から出力さ れた検波正信号の検波レベルを保持する正信号レベル保持部 2810と、レベル検出 部 30から出力された検波負信号の検波レベルを保持する負信号レベル保持部 281 5と、正信号レベル保持部 2810及び負信号レベル保持部 2815から出力された検波 レベルを比較し、比較結果を出力する差信号出力器 2820とを有する構成である。
[0100] 正信号レベル保持部 2810は、例えば信号発生部 10から入力されたテスト信号の 正信号または該正信号から生成される信号のタイミング (正信号トリガ)で、検波正信 号のレベル(例えば図 11に示した検波正信号 DP4の検波レベル DPT4)を取り込み 、その値を保持'出力する。
[0101] 負信号レベル保持部 2815は、例えば信号発生部 10から入力されたテスト信号の 負信号または該負信号力も生成される信号のタイミング (負信号トリガ)で、検波負信 号のレベル(例えば図 11に示した検波正信号 DN4の検波レベル DNT4)を取り込 み、その値を保持'出力する。
[0102] 正信号レベル保持部 2810から出力される検波正信号の検波レベル、及び負信号 レベル保持部 2815から出力される検波負信号の検波レベルは、通常、直流電圧で ある。
[0103] 差信号出力器 2820は、正信号レベル保持部 2810から出力された検波正信号の 検波レベルと負信号レベル保持部 2815から出力された検波負信号の検波レベルを 比較し、比較結果を出力する。
[0104] 差信号出力器 2820で出力する比較結果は、検波正信号のレベルと検波負信号の レベルのどちらが高いかを示す判定結果でもよぐ検波正信号と検波負信号のレべ ル差電圧であってもよ 、。
[0105] 判定結果を出力する差信号出力器 2820としては、比較器 (コンパレータ)を用いる 構成が考えられる。その場合、検波正信号のレベルが検波負信号のレベルよりも低 い場合はコンパレータ力 反転出力信号を出力し、検波正信号のレベルが検波負信 号のレベルよりも高 、場合はコンパレータ力 非反転出力信号を出力する等、比較 結果を 2値で示すとよい。
[0106] また、レベル差電圧を出力する差信号出力器 2820としては、演算増幅器や減算 器等の演算回路が考えられる。
[0107] 本実施例によれば、図 21に示したような簡単な回路構成で図 4に示したレベル比 較部 50を実現できる。
(第 3実施例)
次に本発明の信号処理装置の第 3実施例について図面を用いて説明する。
[0108] 第 3実施例では第 2実施例で示したレベル比較部 50の具体例を示す。
[0109] 図 22に示すように、本実施例のレベル比較部 50は、レベル検出部 30から出力さ れた検波正信号の検波レベルを保持 ·出力する第 1のサンプル Zホールド回路 311 0と、レベル検出部 30から出力された検波負信号の検波レベルを保持 ·出力する第 2 のサンプル Zホールド回路 3115と、第 1のサンプル Zホールド回路 3110及び第 2 のサンプル Zホールド回路 3115から出力された検波レベルを比較し、比較結果を 出力するコンパレータ 3120とを有する構成である。
[0110] 第 1のサンプル/ホールド回路 3110は、信号発生部 10で生成されたテスト信号の 正信号または該正信号から生成される信号のタイミング (正信号トリガ)で、検波正信 号のレベル(例えば図 11に示した検波正信号 DP4の検波レベル DPT4)を取り込み 、その値を保持'出力する。
[0111] 第 2のサンプル Zホールド回路 3115は、信号発生部 10から入力されたテスト信号 の負信号または該負信号力 生成される信号のタイミング (負信号トリガ)で、検波負 信号のレベル(例えば図 11に示した検波正信号 DN4の検波レベル DNT4)を取り 込み、その値を保持'出力する。
[0112] 第 1のサンプル Zホールド回路 3110から出力される検波正信号の検波レベル、及 び第 2のサンプル Zホールド回路 3115から出力される検波負信号の検波レベルは
、通常、直流電圧である。
[0113] コンパレータ 3120は、第 1のサンプル Zホールド回路 3110から出力された検波正 信号の検波レベルと第 2のサンプル Zホールド回路 3115から出力された検波負信 号の検波レベルを比較し、比較結果を出力する。
[0114] コンパレータ 3120は、例えば検波正信号のレベルが検波負信号のレベルよりも低 い場合に反転出力信号を出力し、検波正信号のレベルが検波負信号のレベルよりも 高 、場合は非反転出力信号を出力する。
[0115] 本実施例によれば、図 22に示したような簡単な回路構成で図 4に示したレベル比 較部 50を実現できる。
(第 4実施例)
次に本発明の信号処理装置の第 4実施例について図面を用いて説明する。
[0116] 第 4実施例では図 4に示したレベル比較部 50の他の実施例を示す。
[0117] 図 23に示すように、本実施例のレベル比較部 50は、レベル検出部 30から出力さ れた検波正信号の検波レベルを取り込み、保持'出力するサンプル Zホールド回路 3210と、サンプル Zホールド回路 3210から出力された検波レベルとレベル検出部 3 0から出力された検波負信号の検波レベルとを比較し、比較結果を出力する比較器( コンパレータ) 3220とを有する構成である。なお、サンプル Zホールド回路 3210は、 レベル検出部 30から出力された検波負信号の検波レベルを取り込み、保持,出力す る構成であってもよい。
[0118] サンプル Zホールド回路 3210は、信号発生部 10から入力されたテスト信号の正信 号または該正信号から生成される信号のタイミング (信号トリガ)で、検波正信号のレ ベル(例えば図 11に示した検波正信号 DP4の検波レベル DPT4)を取り込み、その 値を保持'出力する。サンプル Zホールド回路 3210で検波負信号を取り込む場合 は、信号発生部 10から入力されたテスト信号の負信号または該負信号力も生成され る信号のタイミング (信号トリガ)で、検波負信号のレベル (例えば図 11に示した検波 正信号 DN4の検波レベル DNT4)を取り込み、その値を保持'出力する。
[0119] コンパレータ 3220は、サンプル/ホールド回路 3210から出力された検波正信号 の検出レベル (または検波負信号の検波レベル)と検波信号の検波レベルの比較結 果 (検波正信号と検波負信号の差力も生成される信号)をテスト信号の負信号 (また は正信号)のタイミングでラッチし、このラッチしたときの比較結果を出力する。
[0120] このとき、コンパレータ 3220からは、例えば第 3実施例と同様に、検波正信号のレ ベルが検波負信号のレベルよりも低い場合に反転出力信号が出力され、検波正信 号のレベルが検波負信号のレベルよりも高い場合は非反転出力信号が出力される。
[0121] 本実施例によれば、図 23に示したように、 1つのサンプル Zホールド回路と 1つのコ ンパレータとで図 4に示したレベル比較部 50を実現できる。すなわち、第 2実施例や 第 3実施例で示した回路構成よりもさらに簡易な回路でレベル比較部 50を実現でき る。
(第 5実施例)
次に本発明の信号処理装置の第 5実施例について図面を用いて説明する。
[0122] 第 5実施例では図 4に示したレベル比較部 50の他の実施例を示す。
[0123] 図 24に示すように、本実施例のレベル比較部 50は、レベル検出部 30から出力さ れた検波信号をデジタル信号に変換する AZDコンバータ (アナログ Zデジタル変換 器) 2910と、デジタル信号に変換された検波正信号の検波レベル (デジタル値)を保 持する正信号レベルレジスタ 2920と、デジタル信号に変換された検波負信号の検 波レベル(デジタル値)を保持する負信号レベルレジスタ 2925と、正信号レベルレジ スタ 2920から出力される検波正信号の検波レベルと負信号レベルレジスタ 2925か ら出力される検波負信号の検波レベルの差を計算し、その計算結果を出力する減算 器 2930とを有する構成である。
[0124] 正信号レベルレジスタ 2920は、信号発生部 10から入力されたテスト信号の正信号 または該正信号から生成される信号のタイミング (正信号トリガ)で、検波正信号の検 波レベル (デジタル値)を取り込み、その値を保持'出力する。
[0125] 負信号レベルレジスタ 2925は、信号発生部 10から入力されたテスト信号の負信号 または該負信号から生成される信号のタイミング (負信号トリガ)で、検波負信号の検 波レベル (デジタル地)を取り込み、その値を保持'出力する。
[0126] 減算器 2930は、例えば正信号レベルレジスタ 2920から出力された検波正信号の 検波レベル力も負信号レベルレジスタ 2925から出力された検波負信号の検波レべ ルを減算し、その計算結果を出力する。
[0127] 本実施例によれば、レベル比較部 50を、第 2実施例〜第 4実施例で示したようなァ ナログ回路ではなぐデジタル回路でも実現することが可能である。
(第 6実施例)
次に本発明の信号処理装置の第 6実施例について図面を用いて説明する。
[0128] 第 6実施例では図 4に示した信号処理回路 20の実施例を示す。
[0129] 図 25に示すように、本実施例の信号処理装置は、図 4に示した信号処理回路 20に 周波数変換を行うミキサ 210を備えた例である。ミキサ 210から出力された高周波信 号は、例えば空中線 240を介して送信される。
[0130] ミキサ 210は、信号発生部 10から出力される変調信号またはテスト信号と局部発振 器 220で生成された局部発振信号 (ローカル信号)とをミキシングすることで、変調信 号またはテスト信号を高周波信号に変換して出力する。
[0131] この場合、ミキサ 210により周波数変換が行われるためミキサ 210からレベル検出 部 30に供給される信号は、直流信号または低周波信号ではなく特定の高周波成分 を備えた信号になる。そのため、レベル検出部 30に、例えば包絡線検波器を備える ことで、ミキサ 210から出力される高周波信号のレベルを包絡線検波(エンベロープ ディテクタ)により容易に検出できる。その他の構成は、図 4〜図 24を用いて説明した 構成と同様であるため、ここではその説明を省略する。
[0132] 図 25に示した信号処理装置で処理されたオフセット補正前の要部の信号波形を図
26に示し、オフセット補正後の要部の信号波形を図 27に示す。
[0133] 図 26 (a)はミキサ 210へ供給される局部発振信号を示し、図 26 (b)はミキサ 210へ 入力されるテスト信号または変調信号を示し、図 26 (c)はミキサ 210から出力される 高周波信号を示し、図 26 (d)はレベル検出部 30から出力される検波信号を示してい る。
[0134] また、図 27 (a)はミキサ 210へ供給される局部発振信号を示し、図 27 (b)はミキサ 2 10へ入力されるテスト信号または変調信号を示し、図 27 (c)はミキサ 210から出力さ れる高周波信号を示し、図 27 (d)はレベル検出部 30から出力される検波信号を示し ている。
[0135] 図 26 (b)に示すテスト信号または変調信号は、オフセット補正が行われて 、な!/、た め、正方向にテスト信号 (または変調信号)が直流シフトしている。そのため、図 26 (c )に示すように、正信号で変調されたときの高周波信号の振幅と、負信号で変調され たときの高周波信号の振幅とが異なっている。この結果、図 26 (d)に示すように検波 信号が一定ではなく高周波信号の振幅に対応して揺らいでいることが分かる。
[0136] これに対して、図 27 (b)に示すテスト信号または変調信号は、オフセット補正が行 われているため、テスト信号 (または変調信号)に直流シフトがない。そのため、正信 号の振幅と負信号の振幅が基準電圧に対して等しぐ図 27 (c)に示すように正信号 に対応する高周波信号の振幅と、負信号に対応する高周波信号の振幅とが等しくな つている。この結果、図 27 (d)に示すように検波信号が高周波信号の振幅に対応し て一定となっている。
[0137] このように、直流シフト成分が存在する場合は、レベル検出部 30から出力される検 波信号の検波正信号の検波レベルと検波負信号の検波レベルとがテスト信号の正 信号と負信号とに応じて変化するが、オフセット補正を行うことにより、この変化を除 去して検波正信号の検波レベルと検波負信号の検波レベルとを同じレベルになる。
[0138] これは、信号処理装置においてオフセット補正が良好に行われて直流シフト成分が ない状態を示しており、本実施例の信号処理装置を備えることで、キャリアリークのな V、通信品質の良好な通信システムや通信端末を実現できる。
(第 7実施例)
次に本発明の信号処理装置の第 7実施例について図面を用いて説明する。
[0139] 第 7実施例では図 4に示した信号発生部 10に差動回路を用いる例を示す。 [0140] 通常、信号発生部 10では、図 5または図 6に示したテスト信号を出力する際に、パ ルス信号の発生回路または正弦波状の信号を発振する発振器 (発振回路)の出力 信号を、例えば不図示の電力増幅器にて増幅することで必要な振幅を有するテスト 信号を得ている。
[0141] ここで、図 28に示すように、テスト信号として不図示のパルス信号発生回路力も基 準レベル (基準電圧)に対する正信号の振幅と負信号の振幅とが等 、テスト信号 S 1を出力し、このテスト信号 S1を電力増幅器で増幅する場合、パルス信号発生回路 にて正信号の振幅と負信号の振幅とが等しいテスト信号 S1が生成されても電力増幅 器が図に示すような非線形回路 190として動作する場合、この非線形回路 190の出 力端では回路 (電力増幅器)の非線形性により正信号と負信号の振幅が異なったテ スト信号 S2が出力される。
[0142] このようなテスト信号 S2は、正信号と負信号の振幅が異なっているため、検波信号 の検波正信号の検波レベルと検波負信号の検波レベルも異なり、正確なオフセット 補正ができなくなってしまう。
[0143] 本実施例では、正信号の振幅と負信号の振幅とが等 ヽテスト信号を信号発生部 10から出力するために、例えば差動回路 (または差動増幅回路)を用いた構成例を 示す。
[0144] 図 29は差動回路 195を用 ヽてテスト信号を生成する際の信号波形を示して!/ヽる。
[0145] 図 29に示すように、上述したパルス信号発生回路で生成された、正信号と負信号 の振幅とが等しいテスト信号 S1は、差動回路 195が備える 2つの差動入カトランジス タにそれぞれ入力される。このとき、テスト信号 S1は、差動回路 195が備える 2つの差 動入力トランジスタの一方にテスト信号 S1と同相の信号 S3として入力され、他方にテ スト信号 S1と逆相の信号 S5として入力される。
[0146] これら差動回路 195が備える 2つの差動入力トランジスタの出力には、各差動入力 トランジスタの非線形性によりテスト信号 S1と同相の信号 S3は正信号の振幅と負信 号の振幅が異なる信号 S4となり、テスト信号 S1と逆相の信号 S5は正信号の振幅と 負信号の振幅が異なる信号 S6となる。
[0147] 差動回路 195は、 2つの差動入力トランジスタから出力される信号 S4及び信号 S6 の非線形性を相殺するように動作し、正信号の振幅と負信号の振幅が等しいテスト 信号 S7を出力する。
[0148] このように、差動回路 195から出力されたテスト信号 S7は、正信号の振幅と負信号 の振幅とが等 U、理想的なテスト信号である。
[0149] このテスト信号を用いて、オフセット補正を行うことで、信号処理回路 20にてテスト 信号に重畳される直流シフト成分を正確に検出することができ、正確なオフセット補 正を実現できる。
(第 8実施例)
次に本発明の信号処理装置の第 8実施例について図面を用いて説明する。
[0150] 第 8実施例では第 6実施例で示した信号処理装置の変形例を示す。
[0151] 第 8実施例の信号処理装置は、図 30に示すように第 6実施例で示した構成(図 25 参照)に周波数変更禁止部 230を追加した構成である。
[0152] 周波数変更禁止部 230は、信号発生部 10からテスト信号が出力されて力 オフセ ット調整部 60にてオフセット補正信号が生成されて信号発生部 10においてオフセッ ト補正が行われている間、局部発振器 220から出力される局部発振信号の発振周波 数の変更を禁止する。
[0153] このような周波数変更禁止部 230を備えることで、オフセット補正が行われている間
、信号処理回路 20 (ミキサ 210)から出力される送信信号 (高周波信号)の搬送波周 波数を強制的に変更できな 、ようにする。
[0154] このようにオフセット補正中に局部発振器 220の発信周波数の変更を強制的に禁 止することで、信号処理装置は、搬送波周波数を変更することで発生する直流シフト 成分の誤差の影響をなくすことができる。
(第 9実施例)
次に本発明の信号処理装置の第 9実施例について図面を用いて説明する。
[0155] 図 31は第 9実施例の信号処理装置の構成例を示すブロック図である。
[0156] 図 31に示すように、第 9実施例の信号処理装置は、変調信号及びテスト信号を生 成する送信ベースバンド回路 101と、送信ベースバンド回路 101の出力信号の周波 数変換や電力増幅等の信号処理を行い送信する送信回路 201と、受信信号の周波 数変換や電力増幅等の信号処理を行い出力する受信回路 301と、受信回路 301か ら出力された信号を復調して出力する受信ベースバンド回路 302と、受信ベースバ ンド回路 302から出力された復調信号のレベルを比較するレベル比較部 50と、レべ ル比較部 50のレベル比較に基づいてオフセット補正信号を生成するオフセット調整 部 60と、送信回路 201と受信回路 301間を接続 Z切断する開閉器 70とを有する構 成である。
[0157] 第 9実施例の信号処理装置では、受信信号が、受信回路 301により周波数変換や 電力増幅が行われた後、受信ベースバンド回路 302にて復調されて受信ベースバン ド信号が生成される。
[0158] 一方、送信ベースバンド回路 101から出力された送信ベースバンド信号 (送信変調 信号)は、送信回路 201により周波数変換や電力増幅等の処理が行われた後、送信 される。
[0159] 図 31に示した構成は、これら通常の送信機及び受信機が有する機能を有する他、 図 4を用いて説明したように直流シフト成分の検出やそのオフセット補正機能を備え ている。
[0160] 本実施例の信号処理装置では、送信ベースバンド回路 101が図 4に示した信号発 生部 10の機能を備え、送信回路 201が図 4に示した信号処理回路 20及び局部発振 器 220の機能を備え、受信回路 301及び受信ベースバンド回路 302が図 4に示した レベル検出部 30の機能を備えている。
[0161] このような構成のため、送信ベースバンド回路 101から送信ベースバンド信号と共 に出力されたテスト信号は、送信回路 201で高周波信号処理が行われた後、送信回 路 201から高周波信号 (すなわち送信信号)として出力される。このテスト信号を含む 高周波信号が出力される間、開閉器 70は閉に設定され、高周波信号は必要に応じ て減衰された後、受信回路 301に入力される。
[0162] 受信回路 301に入力された高周波信号は、受信信号と同様に周波数変換や電力 増幅等の信号処理が行われた後、受信ベースバンド回路 302に入力される。受信べ ースバンド回路 302に入力された信号は復調されることでテスト信号が再生されて包 絡線検波される。すなわち、送信回路 201から出力されたテスト信号を含む高周波 信号は、受信ベースバンド回路 302に入力されて包絡線検波される。
[0163] 包絡線検波された検波信号は、レベル比較部 50に入力され、以降、図 4や図 9等 を用いて既に説明したように、レベル比較部 50の比較結果に応じて、オフセット補正 信号がオフセット調整部 60から送信ベースバンド回路 101に入力され、送信ベース バンド回路 101から出力されたオフセット補正後のベースバンド信号が送信回路 201 に入力され、送信回路 201から高周波信号が送信される。
[0164] なお、送信回路 201から高周波信号を送信するときは、開閉器 70は断に設定され る。
[0165] このように、受信回路 301及び受信ベースバンド回路 302を、図 4に示したレベル 検出部 30として利用することで、直流シフト成分の検出及びオフセット補正を行うた めの回路を、部品点数を大幅に増やすことなく簡単に実現できる。このため、本実施 例の信号処理装置を備えることで、小型の通信システムや通信端末を実現できる。

Claims

請求の範囲
[1] 予め設定された基準電圧力 電圧が高い方向に第 1の振幅を有する正信号及び 前記基準電圧から電圧が低い方向に前記第 1の振幅と同じ振幅の第 2の振幅を有 する負信号から成るテスト信号を生成する信号発生部と、
前記信号発生部から供給される前記テスト信号または変調信号の周波数変換を行 う信号処理回路と、
前記信号処理回路から出力される信号を検波し、前記正信号に対応する検波正信 号及び前記負信号に対応する検波負信号力 成る検波信号を出力するレベル検出 部と、
前記検波正信号のレベルと前記検波負信号のレベルとを比較し、前記検波正信号 と前記検波負信号の 、ずれのレベルが高 、かを示す比較結果を出力するレベル比 較部と、
を有する信号処理装置。
[2] 前記レベル比較部の比較結果を基に、前記検波正信号と前記検波負信号のレべ ル差を予め設定した許容範囲内にするための前記オフセット補正信号を生成するォ フセット調整部をさらに有し、
前記信号発生部は、
前記オフセット調整部力 供給されるオフセット補正信号にしたがって変調信号の オフセット補正を行う請求項 1記載の信号処理装置。
[3] 前記レベル比較部は、
前記検波正信号のレベルを保持する正信号レベル保持部と、
前記検波負信号のレベルを保持する負信号レベル保持部と、
前記正信号レベル保持部で保持された前記検波正信号のレベルと前記負信号レ ベル保持部で保持された前記検波負信号のレベルの比較結果を出力する差信号出 力器と、
を有する請求項 1記載の信号処理装置。
[4] 前記レベル比較部は、
前記テスト信号の正信号または該正信号力 生成される信号のタイミングで前記検 波正信号のレベルを保持する第 lのサンプル Zホールド回路と、
前記テスト信号の負信号または該負信号力 生成される信号のタイミングで前記検 波負信号のレベルを保持する第 2のサンプル Zホールド回路と、
前記第 1のサンプル Zホールド回路で保持された前記検波正信号のレベルと前記 第 2のサンプル Zホールド回路で保持された前記検波負信号のレベルの比較結果 を出力する比較器と、
を有する請求項 1記載の信号処理装置。
[5] 前記レベル比較部は、
前記検波正信号のレベルまたは前記検波負信号のレベルを保持するサンプル Z ホールド回路と、
前記サンプル Zホールド回路で保持された前記検波正信号のレベルと前記検波 負信号のレベルの比較結果、または前記サンプル Zホールド回路で保持された前 記検波負信号のレベルと前記検波正信号のレベルの比較結果を出力する比較器と を有する請求項 1記載の信号処理装置。
[6] 前記レベル比較部は、
アナログ値である前記検波信号をデジタル値に変換するアナログ デジタル変換 器と、
前記デジタル値に変換された検波正信号のレベルを保持する正信号レベルレジス タと、
前記デジタル値に変換された検波負信号のレベルを保持する負信号レベルレジス タと、
前記正信号レベルレジスタで保持された前記検波正信号のレベルと前記負信号レ ベルレジスタで保持された前記検波負信号のレベルの差を出力する減算器と、 を有する請求項 1記載の信号処理装置。
[7] 前記周波数変換に用いる、所定の周波数信号を生成する局部信号発生器と、 前記局部信号発生器で生成する、前記周波数信号の周波数変化を禁止する周波 数変更禁止部と、 をさらに有する請求項 1記載の信号処理装置。
[8] 前記信号発生部が差動回路を備える請求項 1記載の信号処理装置。
[9] 前記レベル検出部は、
前記信号処理回路から出力された信号を包絡線検波する請求項 1記載の信号処 理装置。
[10] 予め設定された基準電圧力 電圧が高い方向に第 1の振幅を有する正信号及び 前記基準電圧から電圧が低い方向に前記第 1の振幅と同じ振幅の第 2の振幅を有 する負信号力 成るテスト信号を生成し、
変調信号の周波数変換を行う信号処理回路に前記テスト信号を供給し、前記信号 処理回路から出力される信号を検波し、前記正信号に対応する検波正信号及び前 記負信号に対応する検波負信号力 成る検波信号を出力し、
前記検波正信号のレベルと前記検波負信号のレベルとを比較し、前記検波正信号 と前記検波負信号の 、ずれのレベルが高 、かを示す比較結果を出力する信号処理 方法。
[11] 前記比較結果を基に、前記検波正信号と前記検波負信号のレベル差を予め設定 した許容範囲内にするための前記オフセット補正信号を生成し、
前記オフセット補正信号を用いて前記変調信号のオフセット補正を行う信号処理方 法。
PCT/JP2006/312299 2005-06-21 2006-06-20 信号処理装置及び方法 WO2006137387A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007522287A JP4666182B2 (ja) 2005-06-21 2006-06-20 信号処理装置及び方法
US11/993,259 US8059757B2 (en) 2005-06-21 2006-06-20 Signal processing device and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005180636 2005-06-21
JP2005-180636 2005-06-21

Publications (1)

Publication Number Publication Date
WO2006137387A1 true WO2006137387A1 (ja) 2006-12-28

Family

ID=37570416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312299 WO2006137387A1 (ja) 2005-06-21 2006-06-20 信号処理装置及び方法

Country Status (3)

Country Link
US (1) US8059757B2 (ja)
JP (1) JP4666182B2 (ja)
WO (1) WO2006137387A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122844A1 (ja) * 2006-04-21 2007-11-01 Nec Corporation 直流オフセット補正装置および直流オフセット補正方法
JP2008205810A (ja) * 2007-02-20 2008-09-04 Matsushita Electric Works Ltd ダイレクトコンバージョン方式の無線送受信装置
JP2014045503A (ja) * 2013-10-24 2014-03-13 Hitachi Automotive Systems Ltd 電流制御用半導体素子およびそれを用いた制御装置
CN104181407A (zh) * 2013-05-22 2014-12-03 浙江大华系统工程有限公司 一种电话线路状态检测电路、方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885814B2 (en) * 2006-07-25 2014-11-11 Broadcom Europe Limited Feedback impedance control for driving a signal
CN102420536A (zh) * 2011-12-12 2012-04-18 西安福安创意咨询有限责任公司 一种led隔离型双电源方法
US9103873B1 (en) * 2013-03-01 2015-08-11 Anritsu Company Systems and methods for improved power control in millimeter wave transceivers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285387A (ja) * 2000-01-28 2001-10-12 Hitachi Kokusai Electric Inc 負帰還回路を備えた電力増幅回路及び位相制御方法
JP2004221653A (ja) * 2003-01-09 2004-08-05 Hitachi Kokusai Electric Inc 送信機

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399409A (en) * 1981-03-02 1983-08-16 Ael Microtel, Ltd. Apparatus for testing the linearity of a frequency modulated oscillator
US4399408A (en) * 1981-03-02 1983-08-16 Ael Microtel, Ltd. Apparatus for testing the linearity of a frequency modulated oscillator
US4873984A (en) * 1986-05-30 1989-10-17 Hewlett-Packard Company Techniques for calculating ultrasonic integrated backscatter using frequency or time domain techniques
JP2694993B2 (ja) 1989-02-22 1997-12-24 株式会社日立製作所 電力用信号処理システムおよびディジタル保護リレー装置
JP3093494B2 (ja) 1992-11-18 2000-10-03 株式会社東芝 多様性信号処理装置
US5355356A (en) * 1993-05-19 1994-10-11 Maxoptix Corporation Charge pump for restoring DC in an optical recording read channel
JP3494462B2 (ja) 1993-12-28 2004-02-09 株式会社東芝 信号処理装置
US5583934A (en) * 1995-03-03 1996-12-10 Advanced Micro Devices, Inc. DC level control for an electronic telephone line card
JPH09266499A (ja) 1996-01-26 1997-10-07 Oki Electric Ind Co Ltd デジタル復調回路、最大値検出回路及び受信装置
JP3564858B2 (ja) 1996-03-05 2004-09-15 ソニー株式会社 デジタルpll回路
JPH09270827A (ja) 1996-04-01 1997-10-14 Advantest Corp デジタル直交変調信号のパラメータ測定装置
JP3402071B2 (ja) 1996-05-31 2003-04-28 日本ビクター株式会社 情報信号処理装置
JP2877109B2 (ja) 1996-12-12 1999-03-31 日本電気株式会社 情報検出装置および情報検出方法
US6192321B1 (en) * 1997-09-29 2001-02-20 Fisher Controls International, Inc. Method of and apparatus for deterministically obtaining measurements
JP3348019B2 (ja) 1998-07-06 2002-11-20 シャープ株式会社 パルス波増幅装置
US6765615B1 (en) * 1999-11-15 2004-07-20 Umax Data Systems Inc. Apparatus for reducing exposing time of an image processing system
US6384677B2 (en) 2000-01-28 2002-05-07 Hitachi Kokusai Electric Inc. Power amplifier having negative feedback circuit for transmitter
JP2001245139A (ja) 2000-02-28 2001-09-07 Sony Corp ディジタル画像記録装置および方法、並びに伝送方法
JP2002026700A (ja) 2000-07-11 2002-01-25 Olympus Optical Co Ltd 比較回路
JP3377000B2 (ja) 2001-05-15 2003-02-17 日本電気株式会社 半導体装置
JP2004228836A (ja) 2003-01-22 2004-08-12 Fujitsu Ltd 信号レベル検出装置
JP2005020121A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 通信用半導体集積回路および無線通信システム並びにdcオフセットおよびゲインの補正方法
JP2005020120A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2005020119A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 通信用半導体集積回路および無線通信システム並びにゲインおよびオフセットの調整方法
US8184740B2 (en) * 2006-04-21 2012-05-22 Nec Corporation Signal processing circuit
JP4763570B2 (ja) * 2006-10-13 2011-08-31 ルネサスエレクトロニクス株式会社 変調回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285387A (ja) * 2000-01-28 2001-10-12 Hitachi Kokusai Electric Inc 負帰還回路を備えた電力増幅回路及び位相制御方法
JP2004221653A (ja) * 2003-01-09 2004-08-05 Hitachi Kokusai Electric Inc 送信機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122844A1 (ja) * 2006-04-21 2007-11-01 Nec Corporation 直流オフセット補正装置および直流オフセット補正方法
US7791395B2 (en) 2006-04-21 2010-09-07 Nec Corporation DC offset correcting device and DC offset correcting method
JP4798399B2 (ja) * 2006-04-21 2011-10-19 日本電気株式会社 直流オフセット補正装置および直流オフセット補正方法
JP2008205810A (ja) * 2007-02-20 2008-09-04 Matsushita Electric Works Ltd ダイレクトコンバージョン方式の無線送受信装置
CN104181407A (zh) * 2013-05-22 2014-12-03 浙江大华系统工程有限公司 一种电话线路状态检测电路、方法及装置
JP2014045503A (ja) * 2013-10-24 2014-03-13 Hitachi Automotive Systems Ltd 電流制御用半導体素子およびそれを用いた制御装置

Also Published As

Publication number Publication date
JP4666182B2 (ja) 2011-04-06
JPWO2006137387A1 (ja) 2009-01-22
US20080159367A1 (en) 2008-07-03
US8059757B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
JP4666182B2 (ja) 信号処理装置及び方法
EP1374421B1 (en) Interference reduction for direct conversion receivers
US6593812B2 (en) Automatic optimization of linearity for envelope feedback RF amplifier linearization
US8280327B2 (en) Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof
JP3709316B2 (ja) 通信装置及び通信方法
US9413294B2 (en) Apparatus and method for correcting IQ imbalance
US7532874B2 (en) Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
US7944984B1 (en) I/Q calibration in the presence of phase offset
US8867596B2 (en) Methods and apparatuses of calibrating I/Q mismatch in communication circuit
JP2006025426A (ja) Lo漏洩及び側波帯像の校正システム及び方法
JP2006101388A (ja) 受信機、受信方法及び携帯無線端末
Hsieh et al. An auto-I/Q calibrated CMOS transceiver for 802.11 g
US7949324B2 (en) Method for compensating transmission carrier leakage and transceiving circuit embodying the same
JP2019057878A (ja) 直交変調器におけるキャリアリーク補正方法
US7791395B2 (en) DC offset correcting device and DC offset correcting method
JP3144649B2 (ja) 歪補償直交変調器
JP5292061B2 (ja) 直交復調器
JP3647756B2 (ja) 半導体集積回路
JP2007173896A (ja) オフセット補正装置及び無線装置
JP2001007869A (ja) キャリアリーク抑制回路
GB2377103A (en) Tuning a station
US20110007848A1 (en) Method for calibrating iq matching of receiver
JPH06334629A (ja) 周波数ホッピング通信における受信装置
JP2004120244A (ja) ディジタル変調信号の品質測定方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007522287

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11993259

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06766960

Country of ref document: EP

Kind code of ref document: A1