JP3494462B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号処理装置に係り、
特に、原稿を光学的手段で走査し、前記原稿の画像に対
応する光学像を多数の光電変換素子を具備したＣＣＤラ
インセンサを用いて原稿画像を読み取る手段を有する信
号処理装置に関する。

【０００２】

【従来の技術】近年、スキャナ装置としての画像読取装
置もしくはファクシミリ装置やデジタル複写機などに用
いられる画像読取部にはＣＣＤラインセンサが広く使用
されている。

【０００３】この種のＣＣＤラインセンサは様々の改良
が加えられ、現在では２系統出力型のＣＣＤラインセン
サが主流となっている。この場合、ＣＣＤラインセンサ
からの読み出し方式としては、逆相読み出し方式と同相
読み出し方式の２種類が存在する。

【０００４】逆相読み出し方式では奇数画素の画像信号
と偶数画素の画像信号としてそれぞれ個別の転送レジス
タで電荷を転送し、２チャンネルで互いに１８０°の位
相差をもって画像信号を出力する。逆相読み出し方式の
ＣＣＤラインセンサは一方のチャンネルの転送クロック
ノイズが他のチャンネルの画像信号出力に誘導されるた
め、転送周波数があまり上げられないという欠点があ
る。

【０００５】また、同相読み出し方式では奇数画素の画
像信号と偶数画素の画像信号がそれぞれ個別の転送レジ
スタで転送され、２チャンネルで互いに０°の同じ位相
をもって画像信号を出力する。同相読み出し方式のＣＣ
Ｄラインセンサは一方のチャンネルの転送クロックノイ
ズが他のチャンネルの画像信号出力に誘導されないた
め、転送周波数が上げられるという利点がある。

【０００６】そのため、デジタル複写機の複写スピード
によって、逆相読み出しタイプＣＣＤラインセンサと同
相読み出しタイプＣＣＤラインセンサの使い分けを行う
必要性が生じた。

【０００７】一方、ＣＣＤラインセンサからのアナログ
画像信号に対する画像処理はＣＣＤラインセンサのタイ
プにより異なっていた。すなわち、逆相読み出しタイプ
ＣＣＤラインセンサはＣＣＤラインセンサからの２チャ
ンネルの出力信号を単に加算して１出力にして画像前処
理、即ちアナログ信号をクランプ補正、サンプルホール
ド処理、可変ゲイン処理及びＡ／Ｄ変換処理してデジタ
ル化する処理を行っていた。同相読み出しタイプＣＣＤ
ラインセンサは片方のチャンネルの画像信号をアナログ
遅延線などで遅延させた後、２チャンネルの信号を加算
して前記画像処理を行っていた。

【０００８】しかしながら、近年、回路の安定性並びに
解像度の安定性などの観点から、同相読み出し方式の方
が逆相読み出し方式に比べて、有効な駆動方法であると
１９９０年、テレビジョン学会年次大会で報告がなされ
ている。

【０００９】そこで、ＣＣＤラインセンサからの出力信
号を処理する画像前処理用のＬＳＩにおいても、従来は
ＣＣＤラインセンサの出力信号が逆相読み出し方式で出
力されたアナログ画像信号の場合にしか対応できないも
のが主であったのに対し、同相読み出し方式で出力され
たアナログ画像信号に対しても処理を可能とすることが
必要となってきた。

【００１０】また、高速画像処理に対応して、次開発用
ＣＣＤラインセンサの転送レジスタの構造などは駆動周
波数が高く、かつ駆動能力も必要とされることから、数
本の転送レジスタを有した多出力型のＣＣＤラインセン
サが研究されており、こうしたＣＣＤラインセンサにも
対応した前記画像前処理用のＬＳＩの存在が望まれてき
た。

【００１１】例えば、ファクシミリ装置でのアナログ画
像信号の処理においては、ＣＣＤラインセンサ及び画像
前処理回路部分の画像転送レートの周波数が低いため
に、クランプ補正、サンプルホールド処理、可変ゲイン
処理及びＡ／Ｄ変換処理を施す専用の画像処理ＬＳＩが
すでに開発されているが、その一方で、高速化、高画質
化、及びカラー化などの要求が急速に高まっているデジ
タル複写機においては、画像転送レートの周波数が高い
ために、クランプ補正、サンプルホールド処理、可変ゲ
イン処理及びＡ／Ｄ変換処理をディスクリート方式、即
ち個々の回路が分離した個別回路方式で構成していた。

【００１２】

【発明が解決しようとする課題】上記したように、従来
においては、ＣＣＤラインセンサから出力されたアナロ
グ画像信号に対し、前記画像前処理をディスクリート方
式で構成することで高速化に対応してきた。

【００１３】ところが、そのための部品コストは大きな
ものとなり、さらに、クランプ回路のオフセット成分を
除去するための調整や、ＣＣＤラインセンサのアナログ
画像信号のレベル調整や、Ａ／Ｄ変換器の入力レンジに
前記アナログ画像信号の信号振幅を減衰または増幅させ
て信号処理の最適化を行うためのゲイン調整などは、作
業員が製造ラインにおいて、オシロスコープ等の測定器
等を用いて、可変抵抗器等を手動で操作して行っていた
ために、調整に時間を要し、かつ正確性に欠け、また、
可変アンプのゲインは制御回路装置（ＣＰＵ）等によ
り、ソフト制御の介在でＣＰＵ内部タイマーを利用する
ことによる制御の必要があるなど、調整後の装置間にお
ける性能の均一化を図るのが困難であり、この調整コス
トや、機器の製造面、設計面の部品コストなど、全面的
にコスト高となるという問題点を有していた。

【００１４】また、従来においては、逆相読み出し方式
ＣＣＤラインセンサにて出力された画像信号にしか対応
できないのが一般的であり、同相読み出し方式ＣＣＤラ
インセンサにて出力された画像信号に対応させようとす
ると、回路処理の共有性が保てなくなり、ＬＳＩとして
の汎用性に欠けるため、同相／逆相読み出し対応及び、
多出力型ＣＣＤラインセンサ対応の集積回路装置（ＬＳ
Ｉ）を簡単に使用できるデジタル複写機をいまだ開発で
きないという問題点を有していた。

【００１５】また、従来においては、正極性出力型ＣＣ
Ｄラインセンサ及び負極性出力型ＣＣＤラインセンサを
使用する場合にはＬＳＩの外部に画像出力の極性を反転
させるための補助回路を設ける必要があった。

【００１６】また、従来においては、ＣＣＤラインセン
サから出力されたアナログ画像信号に対し、信号処理装
置である前記画像前処理回路（アナログ信号をクランプ
補正、サンプルホールド処理、可変ゲイン処理及びＡ／
Ｄ変換処理してデジタル化する処理）を盛り込んで開発
されたＬＳＩであっても、対応機種がファクシミリ装置
であるために、画像信号転送レートが著しく遅く他の早
い動作速度を要する機器には使用できないという問題点
を有していた。

【００１７】そこで、本発明は、ＣＣＤラインセンサ出
力の画像信号の前処理を高速に、正確に、しかも自動化
でき、装置間における調整のばらつきを最小限に抑える
ことが可能で、且つ逆相、同相いずれの読み出し方式の
ＣＣＤラインセンサにも適用可能な集積回路化された信
号処理装置を提供することを目的とする。

【００１８】また、ＣＣＤラインセンサ出力のアナログ
画像信号の振幅調整を自動化でき、装置間における調整
のばらつきを最小限に抑えることが可能な信号処理装置
である集積回路装置及びそれを用いたデジタル複写機等
の画像読み取り装置を提供することを目的とする。

【００１９】更に、付属回路を設けることなく、タイプ
の異なるＣＣＤラインセンサを接続することが可能な信
号処理装置である集積回路装置、及びそれを用いたデジ
タル複写機等の画像読み取り装置を提供することを目的
とする。

【００２０】また、可変アンプのゲインを作業員の手作
業をなくして完全に自動化して調整できる画像信号の前
処理回路を１チップ化して提供することを目的とする。

【００２１】また、機器の製造面、設計面におけるコス
ト高を招くことのないデジタル複写機をはじめ、画像読
み取り装置に使用する信号処理装置を提供することを目
的とする。

【００２２】

【課題を解決するための手段】第１の発明は、原稿を光
学的手段で走査して前記原稿の画像に対応する画像信号
を生成するＣＣＤラインセンサからその画像信号を受け
取る手段と、前記画像信号の利得を制御する可変ゲイン
アンプ手段、前記可変ゲインアンプ手段の出力信号をデ
ジタル変換する手段、前記デジタル変換手段の出力信号
をピーク値検出する手段、及び、前記ピーク値に基づい
て前記可変ゲインアンプ手段のゲイン調整制御を行う手
段を１チップに集積した集積回路素子と、を有する信号
処理装置として構成される。

【００２３】第２の発明は、原稿を光学的手段で走査し
て前記原稿の画像に対応する画像信号を生成するＣＣＤ
ラインセンサからその画像信号を受け取る手段と、前記
画像信号のうちのＣＣＤラインセンサの有効画像部から
の出力信号をクランプする手段、前記クランプ手段の出
力信号をサンプルホールドする手段、前記サンプルホー
ルド手段の出力信号の利得を制御する可変ゲインアンプ
手段、前記可変ゲインアンプ手段の出力信号を暗補正す
る手段、前記暗補正手段の出力信号をデジタル変換する
手段、前記デジタル変換手段の出力信号を歪補正する手
段、前記デジタル変換手段の出力信号をピーク値検出す
る手段、及び、前記ピーク値に基づいて前記可変ゲイン
アンプのゲイン調整制御を行う手段を１チップに集積し
た集積回路素子と、を有する信号処理装置として構成さ
れる。

【００２４】第３の発明は、原稿を光学的手段で走査し
て前記原稿の画像に対応する画像信号を生成するＣＣＤ
ラインセンサからその画像信号を受け取るためのカップ
リングコンデンサを含む受取り手段と、前記ＣＣＤライ
ンセンサの有効画像部からの出力信号をクランプする手
段、前記クランプ手段の出力信号をサンプルホールドす
る手段、前記サンプルホールド手段の出力信号の利得を
制御する可変ゲインアンプ手段、前記可変ゲインアンプ
手段の出力信号を暗補正する手段、前記暗補正手段の出
力信号をデジタル変換する手段、前記デジタル変換手段
の出力信号を歪補正する手段、前記デジタル変換手段の
出力信号をピーク値検出する手段、前記ピーク値に基づ
いて前記可変ゲインアンプのゲイン調整制御を行う手
段、前記ＣＣＤラインセンサの有効画素領域外の複数画
素の期間において、内部発生電圧を基準信号レベルとし
て検出する手段、及び、前記内部発生電圧を前記カップ
リングコンデンサへ充放電することで基準レベルを設定
する手段を１チップに集積した集積回路素子と、を有
し、前記基準レベルを基に前記ＣＣＤラインセンサの有
効画素の出力振幅をクランプ補正することを特徴とする
信号処理装置として構成される。

【００２５】第４の発明は、原稿を光学的手段で走査し
て前記原稿の画像に対応する出力信号を生成するＣＣＤ
ラインセンサからその出力信号を受け取る手段と、前記
ＣＣＤラインセンサの出力信号の利得を可変するアナロ
グ処理手段、前記アナログ処理した信号をデジタル値に
変換するＡ／Ｄ変換手段、前記Ａ／Ｄ変換手段の出力信
号から黒基準信号レベルを検出する手段、及び、前記黒
基準信号に基づき前記ＣＣＤラインセンサの有効画素の
出力信号を暗補正する手段を１チップに集積した集積回
路素子と、を有し、前記暗補正値の検出は前記ＣＣＤラ
インセンサの有効画素領域外の期間で行い、かつ前記有
効画素領域外の複数画素の出力信号を加算し、平均化す
ることで値を設定することを特徴とする信号処理装置と
して構成される。

【００２６】第５の発明は、原稿を光学的手段で走査し
て前記原稿の画像に対応する画像信号を生成するＣＣＤ
ラインセンサからその画像信号を受け取る手段と、前記
ＣＣＤラインセンサの出力信号の利得を可変する可変ゲ
インアンプ手段、前記Ａ／Ｄ変換手段の出力信号からピ
ーク値検出を行う手段、及び、前記ピーク値に基づいて
前記可変ゲインアンプのゲイン調整制御を行う手段を１
チップに集積した集積回路素子と、を有し、前記ピーク
値の検出は前記ＣＣＤラインセンサの有効画素領域で行
い、かつ前記有効画素の複数画素の出力信号を加算し、
平均化することで値を設定することを特徴とする信号処
理装置として構成される。

【００２７】第６の発明は、原稿を光学的手段で走査し
て前記原稿の画像に対応する画像信号を出力するＣＣＤ
ラインセンサと、前記ＣＣＤラインセンサの出力信号の
利得を可変する可変ゲインアンプ手段、前記Ａ／Ｄ変換
手段の出力信号からピーク値検出を行う手段、及び、前
記ピーク値に基づいて前記可変ゲインアンプのゲイン調
整制御を行う手段を１チップに集積した集積回路素子
と、前記集積回路素子からの出力信号に応じて露光を行
い潜像を形成する潜像形成手段と、前記潜像形成手段で
形成された潜像を顕像化する現像手段と、前記現像手段
で顕像化された現像剤像を被画像形成媒体上に形成する
画像形成手段と、を具備し、前記ピーク値の検出は前記
ＣＣＤラインセンサの有効画素領域で行い、かつ前記有
効画素の複数画素の出力信号を加算し、平均化すること
でピーク値を設定することを特徴とする画像形成装置と
して構成される。

【００２８】

【作用】本発明に係る信号処理装置は、光学的手段によ
り原稿を走査して原稿の画像に対応する画像信号を出力
するＣＣＤラインセンサからその出力信号を受取り、前
記ＣＣＤラインセンサの有効画素からの出力信号をクラ
ンプし、クランプして得られた出力信号をサンプルホー
ルドし、サンプルホールドされた出力信号の利得を制御
し、その制御により得られた出力信号を暗補正し、暗補
正された信号をデジタル変換し、デジタル変換された信
号のピーク値を検出し、検出されたピーク値に基づいて
前記ゲイン調整が行われる、。

【００２９】その際、本発明に係る信号処理装置は、従
来例のように、ディスクリートな回路を用いるのではな
く、集積回路装置（ＬＳＩ）を用いている。したがっ
て、クランプ補正を高速に、正確に、しかも自動化で
き、装置間のばらつきを最小限に抑えることが可能とな
る。

【００３０】また、ＣＣＤラインセンサ出力のアナログ
画像信号の振幅の調整を自動化でき、装置間におけるば
らつきを最小限に抑えることが可能となる。さらに、付
属回路を設けることなく、タイプの異なるＣＣＤライン
センサを接続することが可能となる。また、上記ＬＳＩ
を用いることにより、ＣＰＵの内部タイマーを利用する
必要がなくなり完全自動化が可能となる。

【００３１】尚、本発明に係る信号処理装置に、前記集
積回路素子からの出力信号に応じて、露光を行い潜像を
形成する潜像手段と、前記潜像形成手段で形成された潜
像を顕像化する現像手段と、前記現像手段で顕像化され
た現像剤像を被画像形成媒体上に形成する画像形成手段
とを具備することにより画像形成装置が構成される。

【００３２】

【実施例】図１は画像読取装置と画像形成装置とを有す
るデジタル複写機の概略構成図を示す。本実施例ではこ
のデジタル複写機に前記信号処理装置を適用した場合を
示す。

【００３３】デジタル複写機の画像読取装置本体４１の
上面には原稿ガラス２２０が設けられており、この原稿
ガラス２２０の表面に原稿ＯＧがセットされる。さらに
原稿ＯＧの上面には原稿ＯＧを原稿ガラス２２０に固定
させる原稿固定カバー２１２が設けられている。さらに
画像読取装置４１の上面の原稿ガラス２２０に近接し、
かつイニシャライズ時のキャリッジ位置近傍には白基準
板２１５が設けられている。画像読取装置４１の内部に
は図中の矢印Ｂの方向に移動可能なキャリッジ２２１，
２２２が設けられている。これらのキャリッジ２２１，
２２２は図示を省略したステッピングモータによって、
キャリッジ２２１のスピードがキャリッジ２２２のスピ
ードの２倍になるように駆動される。キャリッジ２２
１，２２２がこのように駆動されるのは光学系の光路長
を一定にするためである。

【００３４】キャリッジ２２１には原稿ＯＧを照射する
ための光源２２３と原稿ＯＧからの光を直角方向に反射
させる第１ミラー２２４が設けられている。キャリッジ
２２２には第１ミラー２２４からの光を直角方向に反射
させる第２ミラー２２５、第２ミラー２２５からの光を
直角方向に反射させる第３ミラー２２６が設けられてい
る。

【００３５】さらに、画像読取装置４１内にはレンズ２
２７、本実施例に係る信号処理装置の一部を構成するＣ
ＣＤラインセンサ２２８が設けられている。

【００３６】レンズ２２７は第３ミラー２２６によって
反射された光をＣＣＤラインセンサ２２８上で結像させ
る。ＣＣＤラインセンサ２２８は入力された光の明暗を
画素毎に電気信号に変換してアナログのイメージ信号を
出力する。

【００３７】上述したＣＣＤラインセンサ２２８の駆動
信号、ＣＣＤラインセンサ２２８から出力されるイメー
ジ信号のアナログ画像処理、デジタル画像処理、および
キャリッジ２２１，２２２の移動等の機械的制御は制御
ボード２２９によって行われる。

【００３８】デジタル複写機の画像形成装置４３のほぼ
中央には感光ドラム２４６が設けられておりその感光ド
ラム２４６の上部に一様に電荷をのせるための帯電チャ
ージャー２４７が設けられている。回転体ミラーモータ
２４２は多面体ミラーで構成され、回転動作を行うこと
で半導体レーザ２４１から発光した、画像情報を変調し
たレーザ光をミラー２４４へ反射し、感光ドラム２４６
上に走査する。よって感光ドラム２４６上には静電潜像
が形成される。前記静電潜像にあわせて感光ドラム２４
６上にトナー現像を行うための現像器２４８が設けられ
ている。感光ドラム２４６上に現像されたトナー像は転
写チャージャー２４９によって用紙に転写され、転写を
完了した用紙は感光ドラム２４６から引き離すために剥
離チャージャー２５０が設けられている。感光ドラム２
４６から剥離された用紙は搬送ベルト２５６によって搬
送され、定着器２５７で用紙上のトナー像は圧力と熱で
用紙に定着される。定着後画像形成装置４３から排出ロ
ーラ２５８によって用紙を機外へ搬出し、搬出された用
紙を回収するために排紙トレー２５９が設けられてい
る。そのとき感光ドラム２４６の表面には用紙に転写し
きれなかったトナー及び紙粉等が残っているのでそれら
を除去、回収するためにクリーナ２５１が設けられてい
る。２５２は画像形成装置４３へ用紙を供給するための
給紙カセットである。２５３，２５４は給紙ローラ、２
５５はレジストローラである。上述した半導体レーザ２
４１の変調制御や回転体ミラーモータ２４２感光ドラム
２４６、現像器２４８、定着器２５７クリーナ２５１等
のエレキ、メカ制御は制御ボード２４３によって行われ
る。

【００３９】次に、デジタル複写機の動作について説明
する。

【００４０】まず、原稿ガラス２２０に原稿ＯＧがセッ
トされている状態とする。このときオペレータによって
複写開始指示を与えると、画像読取装置４１はステッピ
ングモータ（図示省略）に指令を与えて、第１ミラー２
２４が白基準板２１５の下にくるようにキャリッジ２２
１を移動させる。

【００４１】光源２２３を点灯させ、白基準板２１５の
表面イメージをＣＣＤラインセンサ２２８によって読み
取る。ＣＣＤラインセンサ２２８で読み取られたイメー
ジデータは白シェーディングデータと呼ばれ、ＣＣＤラ
インセンサ２２８の固有の明レベルノイズ（高周波ノイ
ズ）及び光源２２３やレンズ２２７等の光学系による低
周波歪を除去するための補正データとして用いる。この
白シェーディングデータが制御ボード２２９内の後述す
る画像前処理装置１０内の記憶回路部へ入力されて、補
正演算処理はこの補正データを基に所定の処理ルーチン
中で実施される。

【００４２】同時に、画像形成装置４３内では給紙カセ
ット２５２から用紙を取り出し感光ドラム２４６へ搬送
する。光源２２３が消灯されていれば光源２２３を点灯
させ、キャリッジ２２１を原稿ＯＧの下方に移動し原稿
ＯＧの走査を開始する。キャリッジ２２１が定速で原稿
ＯＧを走査すると、ＣＣＤラインセンサ２２８は水平同
期信号φＳＨにより制御されて１ライン毎のアナログイ
メージ信号を出力する。このアナログイメージ信号は制
御ボード２２９内の本発明にかかる画像前処理装置（Ｌ
ＳＩ）１０でアナログ画像処理、デジタル画像処理が行
われ、前記装置内１０のシェーディング補正演算回路で
前記シェーディング補正用メモリに格納されている補正
データを参照してシェーディング補正が実行されて、補
正後のデータは画像前処理装置１０から後述する各種画
像処理回路２３へ出力され、その後、２値化処理あるい
は中間処理等の画像処理が実施され、デジタルイメージ
データは画像読取装置４１から画像形成装置４３内の制
御ボード２４３へ転送され、最終的に半導体レーザ２４
１の制御回路へ入力され、半導体レーザ２４１の制御回
路はこのデジタルイメージデータをもとに半導体レーザ
の変調動作を行う。

【００４３】半導体レーザ２４１の出力光は回転体ミラ
ーモータ２４２で反射されミラー２４４を反射して感光
ドラム２４６上の長手方向に露光走査２４６Ａが行われ
る。感光ドラム２４６はあらかじめ帯電チャージャー２
４７によって一様に電荷を帯電されているものとする。
露光走査後感光ドラムにはＣＣＤラインセンサ２２８で
読み取った画像の静電潜像が作像される。すなわち半導
体レーザ２４１のレーザ変調によって感光ドラム２４６
上の電荷が残ったり、消滅したりする。

【００４４】感光ドラム２４６を図示している矢印方向
に回転することで、感光ドラム２４６上の静電潜像が現
像器２４８の設置箇所に達すると、前記電荷の状態によ
ってトナーが電気的な作用で付着し現像が起こる。用紙
は既に給紙カセット２５２から搬送されているので、用
紙は感光ドラム２４６と転写チャージャー２４９との間
へ挿入され、感光ドラム２４６上のトナーは転写チャー
ジャー２４９により用紙上へ転写され、トナー画像が用
紙上に形成される。その後用紙は剥離チャージャー２５
０によって感光ドラム２４６から剥離され搬送ベルト２
５６で搬送され、用紙上のトナー像は定着器２４８の加
圧と熱の作用により用紙に固定され画像形成装置４３か
ら排紙トレー２５９へ送出される。感光ドラム２４６上
に残った余剰トナー及び紙粉等はクリーナ２５１で除去
されて帯電チャージャー２４７へ移動し感光ドラム２４
６上に再び一様な電荷をのせる。

【００４５】以上のプロセスを繰り返すことによって半
導体レーザを露光手段としたデジタル複写機の印字動作
は行われる。

【００４６】図２は負極性、逆位相型、２チャンネル出
力対応ＣＣＤラインセンサ２２８の構成例を示す。この
ＣＣＤラインセンサ２２８は中央付近にフォトダイオー
ドアレイ２２８ａを有しており、その両側にそれぞれ蓄
積電極２２８ｂ，２２８ｃ、シフトゲート２２８ｄ，２
２８ｅ及びＣＣＤアナログシフトレジスタ２２８ｆ，２
２８ｇ等が設けられている。

【００４７】フォトダイオードアレイ２２８ａは中央部
の５０００画素のフォトダイオードＳ１〜Ｓ５０００が
有効画素信号として用いられる。その前後の素子Ｄ１３
〜Ｄ６４，Ｄ６５〜Ｄ９２がダミー画素として用いられ
る。ダミー画素は“空送り”画素と“光シールド”画素
で構成される。原稿台ガラス２２０上の主走査幅に有効
画素信号用の素子Ｓ１〜Ｓ５０００のほぼ全長が対応す
るように、前記結像レンズ２２７等の光学系の倍率が定
められている。例えば本実施例の装置はＡ３サイズの原
稿を１６ｄｏｔ／ｍｍの解像度で読み取る。ダミー用の
素子Ｄ１３〜Ｄ６４のうち、素子Ｄ１３〜Ｄ２９は“空
送り”画素、素子Ｄ３０〜Ｄ６４は“光シールド”画素
で、この素子のフォトダイオードの受光面は光を遮断す
るためにアルミ蒸着膜でカバーされ、これらのフォトダ
イオードはＣＣＤラインセンサ出力の基準電圧を生成す
るための黒基準画素として使用される。シフトゲート信
号の入力端子２２８ｈは蓄積電極２２８ｂ，２２８ｃの
電荷をＣＣＤアナログシフトレジスタ２２８ｆ，２２８
ｇへ転送するためのゲートパルス信号が入力されるその
ゲートパルス信号の周期は主走査周期に一致し、光蓄積
時間と呼ばれる。転送クロック信号の入力端子２２８
ｉ，２２８ｊはＣＣＤアナログシフトレジスタ２２８
ｆ，２２８ｇへ転送された前記電荷を出力端子方向へシ
フトするためのシフトクロック信号が入力される。リセ
ット信号入力端子２２８ｋは、出力段のフローティング
キャパシタの電圧を初期化するためのリセット信号が入
力され、このリセット信号は出力ゲートに加えられる。

【００４８】ここで、ＣＣＤアナログシフトレジスタ２
２８ｆ，２２８ｇに加えられる端子２２８ｉ，２２８ｊ
からのシフトクロック信号、及び端子２２８ｋに加えら
れるリセット信号は、５０００のフォトダイオードアレ
イ２２８ａの各素子に対応して生成され、これにより画
像の１走査分のデータが時系列的に得られる。ＣＣＤラ
インセンサ２２８の出力端子２２８ｍ，２２８ｎにはア
ナログシフトレジスタによってシフトされた電荷に比例
する出力が順次発生される。

【００４９】このＣＣＤラインセンサ２２８のように、
最近では、出力信号を高速にシフトする目的でフォトダ
イオードアレイの各素子を偶数番目と奇数番目の画素に
分け、２系統（２チャンネル）、又はそれ以上の出力系
統を有するＣＣＤラインセンサが主流となりつつある。

【００５０】図３（Ａ）（Ｂ）はＣＣＤラインセンサの
２種類の出力信号波形の例を示す。図３（Ａ）は出力信
号が電圧０Ｖ（ＧＮＤ）から一定の直流成分だけオフセ
ットされ、そのオフセット直流電圧からＧＮＤ方向に、
各画素に対応するアナログ信号出力が発生する例であ
る。このタイプの出力信号を発生するＣＣＤラインセン
サは負極性出力型のＣＣＤラインセンサと今後呼ぶこと
にする。

【００５１】図３（Ｂ）は出力信号が電圧０Ｖ（ＧＮ
Ｄ）から一定の直流成分だけオフセットされ、そのオフ
セット直流電圧からＧＮＤとは逆の方向に、各画素に対
応するアナログ信号出力が発生する例である。このタイ
プの出力信号を発生するＣＣＤラインセンサは正極性出
力型のＣＣＤラインセンサと今後呼ぶことにする。

【００５２】本実施例のように負極性出力型のＣＣＤラ
インセンサ２２８の出力信号のパターンは１ラインの読
取り時間がＣＣＤラインセンサ２２８の光信号蓄積時間
となりＣＣＤラインセンサ２２８の次の主要動作点が決
定される。空送り部は実際に画素はないが、感光部と出
力部をつなぐためのレジスタが存在し、ＣＣＤラインセ
ンサ２２８のオフセット電圧を観測することができる。

【００５３】光シールド部はフォトダイオードがアルミ
膜で覆われているため、光には反応しないが、暗時出力
電圧を検出することができる。前記暗時出力電圧は黒基
準信号として使用している。

【００５４】画像信号有効部は感光部にｐｎフォトダイ
オードを使用し、ｐｎフォトダイオードに受光される光
量に比例した有効信号電圧を出力する。ダミー部はフォ
トダイオードがアルミ膜で覆われている部分と覆われて
いない部分との境面であるため通常は使用しない。

【００５５】図４（Ａ）（Ｂ）は２系統出力型のＣＣＤ
ラインセンサの出力タイミングを示す。

【００５６】図４（Ａ）（Ｂ）ともに２系統出力型ＣＣ
Ｄラインセンサの出力信号の出力波形と、ＣＣＤライン
センサに接続されている後述する画像前処理装置１０で
扱われるサンプルホールド信号と、そしてサンプルホー
ルドされた後の出力信号の波形を示したものである。

【００５７】図４（Ａ）は２系統出力型のＣＣＤライン
センサの出力信号ＯＳ１，ＯＳ２の位相が１８０°ずれ
ている場合の出力信号波形の例を示し、このタイプの信
号を発生するＣＣＤラインセンサは逆位相出力型と今後
呼ぶことにする。

【００５８】この図から明らかであるが、ＣＣＤライン
センサの出力信号ＯＳ１，ＯＳ２の波形はリセットノイ
ズと呼ばれる（図の山型の部分）と実際にフォトダイオ
ードで読み込まれた画像信号部分（図の山型と山型の間
の部分）で形成されている。そこで画像信号として必要
とされる、前記信号波形の中で斜線で示した部分をサン
プルホールド信号φＳＨ１，φＳＨ２でサンプリング
し、そのサンプリングした信号レベルをホールドするこ
とで、図に示したごとく、奇数画素出力、偶数画素出力
のように、ＣＣＤラインセンサの出力信号から画像信号
部分だけを安定させて取り出すことができる。

【００５９】また、図４（Ｂ）は２系統出力型のＣＣＤ
ラインセンサの出力信号ＯＳ１，ＯＳ２の位相が一致し
ている場合の出力信号波形の例を示し、このタイプの信
号を発生するＣＣＤラインセンサは同位相出力型と今後
呼ぶことにする。この図から明らかであるが、ＣＣＤラ
インセンサの出力信号ＯＳ１，ＯＳ２信号波形はリセッ
トノイズと呼ばれる（図の山型の部分）と実際にフォト
ダイオードで読み込まれた画像信号部分（図の山型と山
型の間の部分）で形成されている。そこで画像信号とし
て必要とされる、前記信号波形の中で傾斜で示した部分
をサンプルホールド信号φＳＨ３でサンプリングし、そ
のサンプリングした信号レベルをホールドすることで、
図に示したごとく、奇数画素出力、偶数画素出力のよう
に、ＣＣＤラインセンサの出力信号から画像信号部分だ
けを安定させて取り出すことができる。

【００６０】図５はデジタル複写機の画像読取装置本体
４１に内蔵される制御ボード２２９の構成を示す。

【００６１】制御ボード２２９には本発明の実施例に係
る信号処理装置の一部を構成する画像前処理装置（画像
処理用ＬＳＩ）１０と画像読取制御部２０とが設けられ
ている。

【００６２】画像読取制御部２０は画像読取装置４１の
全体的な制御を司るＣＰＵ２１、各種画像処理回路２
３、インターフェイス回路２４、ＲＯＭ２５、ワーキン
グＲＡＭ２６、入出力回路（Ｉ／Ｏ）２７，２８，２９
及び画像信号制御回路３０などを具備し、これらはアド
レス・バス３１及びデータバス３２を介して互いに接続
されている。

【００６３】画像前処理装置１０内のシェーディング補
正回路はＲＡＭで構成される。このＲＡＭに格納された
白シェーディングデータ（後述される）により、ＣＣＤ
ラインセンサ２２８のアナログ出力画像信号に含まれる
各光電素子間の感度ばらつきや、高周波歪や光学系の低
周波歪などのシェーディング歪が補正される。

【００６４】各種画像処理回路２３は前記シェーディン
グ補正回路でシェーディング歪の補正されたデジタル画
像データに対して２値化変換やディザ変換や多値変換や
γ補正やエッジ強調などの各種画像処理を施す。インタ
ーフェイス回路２４は各種画像処理回路２３から出力さ
れる画像データを画像形成装置４３あるいはホストコン
ピュータなどの外部周辺機器に出力する。ＲＯＭ２５は
画像読取装置４１を動作させるための制御プログラム及
びデータテーブルなどを記憶する。ワーキングＲＡＭ２
６は一時保存用の制御データや演算データなどを格納す
る。Ｉ／Ｏ２７はＣＰＵ２１と画像前処理装置１０との
間で制御信号及びデータ信号などの情報の交換を行う。
Ｉ／Ｏ２８はＣＰＵ２１とパルスモータ２及びエンコー
ダ３との間で第１、第２キャリッジ２２１，２２２の駆
動制御を行うためのモータ制御回路として機能するもの
である。Ｉ／Ｏ２９はＣＰＵ２１と蛍光灯の光源２２３
及び光量検知回路４との間で、蛍光灯２２３の点灯、消
灯、光量などの制御を行うためのランプ制御回路として
機能する。

【００６５】次に、上記した画像読取制御部２０の動作
について説明する。

【００６６】先ず、画像形成装置４３あるいはホストコ
ンピュータなどの外部周辺機器から用紙サイズ設定コマ
ンド、倍率設定コマンド、移動設定コマンド等の各種設
定コマンドがインターフェイス回路２４により受信され
ると、ＣＰＵ２１により解読され、画像読取装置４１の
状態がステータスデータとしてインターフェイス回路２
４を介して画像形成装置４３あるいはホストコンピュー
タ等の外部周辺機器に戻される。

【００６７】従って、前記外部周辺機器は前記ステータ
スを受信することで、画像読取装置４１の動作状態を検
出することができる。そして、前記外部周辺機器は原稿
読取コマンドを送出し、ＣＰＵ２１がインターフェイス
回路２４を介して受信すると、ＣＰＵ２１によりＩ／Ｏ
２７を介して画像前処理装置１０に指示が与えられ、画
像前処理装置１０の内部が原稿読取可能状態に設定され
る（詳細は後述する）。

【００６８】次に、ＣＰＵ２１によりＩ／Ｏ２８に対し
て指示が与えられ、モータ２及びエンコーダ３による第
１、第２キャリッジ２２１，２２２の駆動が制御され
る。このとき、ミラー２２４が白基準板２１５の下に位
置するように第１キャリッジ２２１が移動される。

【００６９】そして、ＣＰＵ２１によりＩ／Ｏ２９に対
して指示が与えられ、蛍光灯２２３が点灯する。モータ
２及びエンコーダ３によって第１キャリッジ２２１が白
基準板２１５の下を移動するとき、白基準板２１５の表
面イメージはＣＣＤラインセンサ２２８上に結像され、
その画像の読み取りが行われる。このときにＣＣＤライ
ンセンサ２２８で読み取られた白基準板２１５のイメー
ジデータは白シェーディングデータとして画像前処理装
置１０内のラインメモリに格納される。この格納された
白シェーディングデータはＣＣＤラインセンサ２２８の
固有の明レベルノイズ（高周波ノイズ）及び蛍光灯２２
３結像レンズ２２７等の光学系による低周波歪を除去す
るための補正データとして用いられる。

【００７０】白シェーディングデータの読み取りが終わ
ると、蛍光灯２２３は点灯されたまま、第１キャリッジ
２２１助走開始位置まで移動し停止する。そして、画像
読取装置４１は前記外部周辺機器からのＶＳＹＮＣコマ
ンド待ちの状態となる。この状態で、ＣＰＵ２１が前記
外部周辺機器からのＶＳＹＮＣコマンドをインターフェ
イス回路２４を介して受信すると、原稿ＯＧの読取走査
が開始される。すなわちＣＰＵ２１によりＩ／Ｏ２８に
対して指示が与えられ、モータ２及びエンコーダ３によ
る第１、第２キャリッジ２２１，２２２の駆動が制御さ
れる。この場合、モータが予め設定されている回転数に
達すると、第１、第２キャリッジ２２１，２２２は定速
動作に切り替えられ、所定の速度で原稿台ガラス２２０
の下を原稿台ガラス２２０上の原稿ＯＧの画像を読み取
りながら移動する。しかし、このときＣＰＵ２１が前記
外部周辺機器からＶＳＹＮＣコマンドを既に設定された
時間（例えば１秒）以上受信しなかった場合は、画像読
取装置４１のＣＰＵ２１は前記外部周辺機器に対してＶ
ＳＹＮＣコマンド再送要求を出力し、ＶＳＹＮＣコマン
ドの転送を催促する。しかし、それでもさらに１秒以上
待っても受信しない場合は蛍光灯２２３を消灯しＶＳＹ
ＮＣコマンド待ちの待機状態となる。もしさらに１秒以
上待ってもＶＳＹＮＣコマンドを受信しない場合は、Ｃ
ＰＵ２１は前記外部周辺機器に対してコマンド転送エラ
ーを送信し、デジタル複写機が正常な動作を行っていな
いことをオペレータに知らせる。前記外部周辺機器、す
なわち画像形成装置４３が前記信号を受信すると、画像
読取装置４１と画像形成装置４３間で前コマンド／ステ
ータス送信を開始し、自己診断、自己修復を行い、デジ
タル複写機を正常な動作状態に戻す。

【００７１】次に、第１、第２キャリッジ２２１，２２
２が定速で原稿ＯＧを走査する間、ＣＣＤラインセンサ
２２８は画像信号制御回路３０からの水平同期信号（そ
の周期はＣＣＤラインセンサ２２８を駆動させるための
光蓄積時間）によって制御される。ＣＣＤラインセンサ
２２８の受光面で結像された光信号はアナログ画像信号
に変換され画像前処理装置１０に送られる。前記アナロ
グ画像信号は画像前処理装置１０によりクランプ補正や
ゲイン調整や暗補正やシェーディング補正などの処理が
施され後、次段の各種画像処理回路２３にて既に設定さ
れるγ補正やエッジ強調や２値変換や中間調処理などが
行われる。処理された画像データはインターフェイス回
路２４を介して画像形成装置４３あるいはホストコンピ
ュータなどの前記外部周辺機器に出力され、画像形成装
置４３で画像形成動作が行われる。 このようにして、
ＣＣＤラインセンサ２２８で読み取った画像データは前
記外部周辺機器で原画像に近い再生画として出力され
る。

【００７２】原稿ＯＧの読取領域について、ＣＣＤライ
ンセンサ２２８の長手方向（主走査方向）の動作と、キ
ャリッジ２２１，２２２の移動方向（副走査方向）の動
作とを同時に実行することで、原稿ＯＧ上の画像情報が
連続的に読み取られる。

【００７３】さて、原稿ＯＧの読み取りが終了すると、
ＣＰＵ２１によりＩ／Ｏ２８に対して指示が与えられ、
モータ２及びエンコーダ３により第１、第２キャリッジ
２２１，２２２の駆動が制御される。今度は、第１、第
２キャリッジ２２１，２２２が原稿読み取りとは逆の方
向に高速度で移動始める。ＣＰＵ２１が画像形成装置４
３あるいはホストコンピュータなどの前記外部周辺機器
から読み取り終了コマンドをインターフェイス回路２４
を介して受信すると、第１キャリッジ２２１が白基準板
２１５の近傍の最初のキャリッジ助走開始点で停止され
る。また、ＣＰＵ２１によりＩ／Ｏ２９に対して指示が
与えられ、蛍光灯２２３が消灯される。そして、画像読
取装置４１は画像形成装置４３あるいはホストコンピュ
ータなどの前記外部周辺機器から次のコマンドを待ち状
態となる。

【００７４】図６は本実施例に係る信号処理装置の一部
を構成する画像前処理装置１０（画像前処理ＬＳＩ）の
構成図である。

【００７５】図６において、本実施例の画像前処理装置
１０（画像前処理ＬＳＩ）は２系統（２チャンネル）出
力型のＣＣＤラインセンサに対して使用されるものであ
り、ＣＣＤラインセンサと画像前処理装置１０（画像前
処理ＬＳＩ）とをカップリングコンデンサＣ．Ｃで接続
する。

【００７６】画像前処理装置１０（画像前処理ＬＳＩ）
内部はタイミングクロック発生回路６０、クランプレベ
ル電圧発生回路６１、サンプルホールド回路（Ｓ／Ｈ）
６２、マルチプレクサ回路（ＭＰＸ）６３、ゲインアン
プ制御回路６４、オートゲインアンプ回路（ＡＧＡ）６
５、Ａ／Ｄコンバータ回路（ＡＤＣ）６６、暗補正回路
６７、ラインメモリ６８、歪補正演算機６９、ピーク検
出回路７０、マルチプレクサ回路（ＭＰＸ）７１、背景
制御回路７２、モード設定回路７３から構成されてい
る。

【００７７】モード設定回路７３はＩ／Ｏ２７と接続さ
れており、ＣＰＵ２１から画像前処理装置１０（画像前
処理ＬＳＩ）内のモード設定用レジスタに情報を書き込
み、様々な機能を設定することができる。例えば接続さ
れるＣＣＤ出力が正極性、負極性のどちらにも対応でき
るように、ＣＰＵ２１からＩ／Ｏ２７を介してモード設
定回路７３に設定データを送り込むと、画像前処理装置
１０（画像前処理ＬＳＩ）は内部機能を切り換えること
ができる。この点については後で詳述する。

【００７８】ＣＣＤラインセンサ２２８はフォトダイオ
ードに受光した光量に応じたアナログ電圧を出力する光
電変換素子で、原稿の画像情報を電気信号に変換する。
ＣＣＤラインセンサ２２８の駆動信号であるシフトパル
ス、転送パルス、リセットパルス等は画像前処理装置
（ＬＳＩ）１０内部のモード設定回路７３のレジスタの
内容とタイミングクロック発生回路６０で生成されたＣ
ＣＤ駆動信号ＣＣＤＣＫ（シフトパルス、転送パルス、
リセットパルス）とで設定する。タイミングクロック発
生回路６０は画像前処理装置（ＬＳＩ）１０外部の画像
信号制御回路３０で生成されたマスタクロック入力信号
ＭＳＴＣＫで設定する。

【００７９】クランプレベル電圧発生回路６１はＣＣＤ
ラインセンサ２２８と画像前処理装置１０（画像前処理
ＬＳＩ）間のカップリングコンデンサＣ．Ｃに電荷の充
放電を行い、ＣＣＤラインセンサ２２８のアナログ出力
信号を画像前処理装置（ＬＳＩ）１０内で処理できるよ
うな信号レベルにクランプさせる。

【００８０】クランプ期間は画像前処理装置（ＬＳＩ）
１０内部のモード設定回路７３のレジスタの内容とタイ
ミングクロック発生回路６０で生成されたクランプ制御
信号ＣＬＭＰ１，２とで設定する。タイミングクロック
発生回路６０は画像前処理装置（ＬＳＩ）１０外部の画
像信号制御回路３０で生成されたマスタクロック入力信
号ＭＳＴＣＫで設定する。

【００８１】サンプルホールド回路（Ｓ／Ｈ）６２は有
効画像信号とそれ以外のリセットノイズから構成される
ＣＣＤラインセンサ２２８のアナログ出力信号から有効
画像信号部分のみをサンプリングしホールドする。サン
プルホールドは画像前処理装置（ＬＳＩ）１０内部のモ
ード設定回路７３のレジスタの内容とタイミングクロッ
ク発生回路６０で生成されたサンプルホールドクロック
制御信号ＳＨＣＬＫ１，２を印加することで行い、ＣＣ
Ｄラインセンサ２２８に含まれるノイズを除去し安定し
た画像信号を取り出すことができる。

【００８２】タイミングクロック発生回路６０は画像前
処理装置（ＬＳＩ）１０外部の画像信号制御回路３０で
生成されたマスタクロック入力信号ＭＳＴＣＫで設定す
る。

【００８３】マルチプレクサ回路（ＭＰＸ）６３は２チ
ャンネル出力型ＣＣＤラインセンサ２２８から出力され
た奇数画素アナログ信号ＯＤＤ、偶数画素アナログ信号
ＥＶＥＮをそれぞれクランプレベル補正、及びサンプル
ホールドされた画像信号を剛性する。マルチプレクサ回
路（ＭＰＸ）６３のマルチプレクサクロック発生回路６
０は画像前処理装置（ＬＳＩ）１０外部の画像信号制御
回路３０で生成されたマスタクロック入力信号ＭＳＴＣ
Ｋで設定する。

【００８４】オートゲインアンプ回路（ＡＧＡ）６５は
そのゲインを可変することで、サンプルホールド回路
（Ｓ／Ｈ）６２からの画像信号の振幅を調整するもので
あり、例えば光源の経時変化による光量低下でＣＣＤラ
インセンサ２２８の出力信号が減少しても、画像信号レ
ベルを一定に保つ必要がある。そこで後述するピーク検
出回路７０の出力データをゲインアンプ制御回路６４へ
入力し、オートゲインアンプ回路（ＡＧＡ）６５のゲイ
ンを自動調整させることで、次段Ａ／Ｄコンバータ回路
（ＡＤＣ）６６のダイナミックレンジに合わせてアナロ
グ画像信号をフル振幅させることができ、Ｓ／Ｎ比を向
上させ安定した画像を得ることができる。

【００８５】Ａ／Ｄコンバータ回路（ＡＤＣ）６６は前
段のサンプルホールド回路（Ｓ／Ｈ）６２でサンプルホ
ールドされた画像信号を高速Ａ／Ｄコンバータでデジタ
ル値に変換を行う。Ａ／Ｄコンバータ回路（ＡＤＣ）６
６のＡ／Ｄクロック信号ＡＤＣＫはタイミングクロック
発生回路６０で生成され、タイミングクロック発生回路
６０は画像前処理装置（ＬＳＩ）１０外部の画像信号制
御回路３０で生成されたマスタクロック入力信号ＭＳＴ
ＣＫで動作する。Ａ／Ｄコンバータ回路（ＡＤＣ）６６
の出力値はＣＣＤラインセンサ２２８の暗レベルをＯ
（Ｈ）、明レベルを１ＦＦ（Ｈ）で出力する。また、画
像前処理装置（ＬＳＩ）１０は正極性、負極性のどちら
のＣＣＤラインセンサ出力にも対応できるように、Ａ／
Ｄコンバータ回路（ＡＤＣ）６６出力値を反転できる機
能を持っている。

【００８６】暗補正回路６７はクランプレベルがアナロ
グ回路の黒基準となっているのに対してデジタル信号処
理において黒基準レベルがＯ（Ｈ）となるように、即ち
（画像信号）−（暗補正データ）の演算を行っている。
暗レベルはＣＣＤラインセンサ２２８の暗出力がばらつ
くことを考慮にいれてＡ／Ｄコンバータ回路（ＡＤＣ）
６６の最小リファレンス電圧値より高めに設定する。

【００８７】暗補正回路６７のダーククロック信号ＤＲ
ＫＣＫはタイミングクロック発生回路６０で生成されタ
イミングクロック発生回路６０は画像前処理装置（ＬＳ
Ｉ）１０外部の画像信号制御回路３０で生成されたマス
タクロック入力信号ＭＳＴＣＫで動作する。

【００８８】歪補正演算器６９はＣＣＤラインセンサ２
２８から出力された１ライン分の基準板（通常は白色）
の読取波形で補正を行う。基準板（通常は白色）の読取
波形は１が素単位の特性ばらつきやゴミや傷等により発
生する高周波歪及び光源の端の光量低下による不均一性
やレンズの周辺光量の低下等により発生するシェーディ
ング歪からなる。

【００８９】歪補正波形データは基準板を読取内部のラ
インメモリ６８へ格納する。その後、歪補正演算器６９
へ入力されたＣＣＤラインセンサ２２８の原稿読取画像
信号は前記ラインメモリ６８の歪補正波形データで補正
演算を行い、前記高周波歪やシェーディング歪を補正
し、後段のマルチプレクサ回路（ＭＰＸ）７１、または
ピーク検出回路７０へ出力する。前記ラインメモリ６８
のメモリクロック信号ＭＭＣＫはタイミングクロック発
生回路６０で生成され、タイミングクロック発生回路６
０は画像前装置処理装置（ＬＳＩ）１０外部の画像信号
制御回路３０で生成されたマスタクロック入力信号ＭＳ
ＴＣＫで動作する。

【００９０】ピーク検出回路７０は１ライン読み取った
ＣＣＤラインセンサ２２８の画像信号の中でＡ／Ｄコン
バータ回路（ＡＤＣ）６６の出力値を例えば４画素毎に
加算平均して、その算出データの中で最大値を検出して
保持する。前記加算平均は４画素毎だけでなく、複数画
素を加算平均できればよく、４画素毎には特別な意味は
ない。

【００９１】前記ピーク値は前記オートゲインアンプ回
路（ＡＧＡ）６５のゲインを自動調整するための基準デ
ータとなる。ピーク検出期間は画像前処理装置（ＬＳ
Ｉ）１０内部のモード設定回路７３のレジスタの内容と
タイミングクロック発生回路６０で生成されたピーク制
御クロック信号ＰＥＡＫＣＫとで設定する。タイミング
クロック発生回路６０は画像前処理装置（ＬＳＩ）１０
外部の画像信号制御回路３０で生成されたマスタクロッ
ク入力信号ＭＳＴＣＫで設定する。

【００９２】マルチプレクサ回路（ＭＰＸ）７１はＩ／
Ｏ２７のＭｏｄｅ信号でモード設定回路７３を介してモ
ード設定することで、歪補正演算器６９からの出力信号
を画像前処理装置（ＬＳＩ）１０外部へ出力（Ｖｏｕ
ｔ）させるか、暗補正６７からの出力信号を画像前処理
装置（ＬＳＩ）１０外部へ出力（Ｖｏｕｔ）させるかを
選択する。

【００９３】背景制御回路７２は例えば背景が黒ずんだ
原稿を読み取ったときに読取信号のピーク値を検出し、
そのピーク値を基に制御することで読取原稿の背景を削
除する。背景制御は背景制御回路７２から出力されるリ
ファレンス制御信号（ｒｅｆ）をＡ／Ｄコンバータ回路
（ＡＤＣ）６６へ入力し、Ａ／Ｄコンバータ回路（ＡＤ
Ｃ）６６のリファレンス及びＡ／Ｄコンバータ（ＡＤ
Ｃ）６６を構成する複数のアンプによるスレッショレベ
ルの制御で行っている。

【００９４】モニター出力信号（Ｍｏｎｉｔｏｒ）端子
は画像前処理装置（ＬＳＩ）１０の内部信号処理を外部
制御回路でモニターするための端子で、例えばオートゲ
インアンプ回路（ＡＧＡ）６５とＡ／Ｄコンバータ回路
（ＡＤＣ）６６の間に接続することで、オートゲインア
ンプ回路（ＡＧＡ）６５後のアナログ画像信号を検出す
ることができる。

【００９５】図７は、画像前処理ＬＳＩ１０内のモード
指定回路７３及びタイミングクロック発生回路６０の構
成図である。

【００９６】モード設定回路７３はアドレス部とＤ７〜
Ｄ０の８ビットのデータ部からなるレジスタから構成さ
れ、外部制御回路、すなわちＩ／Ｏ２７を介してＣＰＵ
からアドレスを指定されデータを書き込み格納制御を行
っている。

【００９７】符号８１は、モード設定回路７３で設定さ
れたビットに従って、その意味を解釈し、画像前処理Ｌ
ＳＩ１０の機能を選択することで、画像前処理ＬＳＩの
各ブロックの制御を行っている解釈・制御回路である。
図７に示すように解釈・制御回路８１からの制御信号は
タイミングクロック発生回路６０、オートゲインアンプ
回路６５、Ａ／Ｄコンバータ回路６６、暗補正回路６
７、ラインメモリ６８、歪補正演算回路６９、ピーク検
出回路７０、マルチプレクサ回路７１等、各ブロックに
接続され制御を行っている。

【００９８】符号８２はタイミングクロック発生回路６
０内に位置し、基本クロックを発生しているマスタクロ
ック発生回路を示す。

【００９９】符号８３はタイミングクロック発生回路６
０内に位置し、マスタクロック発生回路８２からの基本
クロックを入力し、同位相出力型タイプのＣＣＤライセ
ンサを駆動するためのタイミングパルスを生成するため
の同位相タイミングクロック発生回路である。その回路
からはクロック信号φ、φＲＳが出力されている。

【０１００】符号８４はタイミングクロック発生回路６
０内に位置し、マスタクロック発生回路８２からの基本
クロックを入力し、逆位相出力型タイプのＣＣＤライン
センサを駆動するためのタイミングパスルを生成するた
めの逆位相タイミングクロック発生回路である。その回
路からはクロック信号φ１、φ２、φＲＳ１、φＲＳ２
が出力されている。

【０１０１】符号８５はタイミングクロック発生回路６
０内に位置し、マスタクロック発生回路８２からの基本
クロックを入力し、ＣＣＤラインセンサを駆動するため
のシフトパルスを生成するためのシフトパルス発生回路
である。

【０１０２】その回路からはシフトパルスクロック信号
ＳＨが出力されている。

【０１０３】前記シフトパルスクロック信号ＳＨは画像
前処理ＬＳＩ１０から出力されＣＣＤラインセンサに入
力される。

【０１０４】符号８６は同位相タイミングクロック発生
回路８３のクロック信号φ、φＲＳを出力するか、逆位
相タイミングクロック発生回路８４のクロック信号φ
１、φ２、φＲＳ１、φＲＳ２を出力するかをモード設
定回路７３の設定フラグにより選択を行うためのアナロ
グスイッチである。

【０１０５】アナログスイッチ８６の出力クロック信号
は図６に示すように、画像前処理ＬＳＩ１０から出力さ
れＣＣＤラインセンサ２２８に入力される。

【０１０６】図８は、画像前処理ＬＳＩ内のモード設定
回路７３のレジスタの内容を示している。前記レジスタ
はアドレス指定されたＲＡＭから構成されており、１ア
ドレスに対してＤ７〜Ｄ０の８ビットのデータからなっ
ている。

【０１０７】例えば、アドレス８０００（Ｈ）のＤ７は
ＡＧＡＳＥＴ信号の制御を行い、Ｄ７にビット“１”を
たてることで、オートゲインアンプ回路ＡＧＡ６５を最
小ゲインに初期設定する動作を行う。

【０１０８】同様にＤ６はＳＨＤＷＰ信号の制御を行
い、Ｄ６にビット“１”をたてることで、ラインメモリ
６８への歪補正データ書き込み許可動作を行う。

【０１０９】また、Ｄ５はＩＳＯＳＥＴ信号の制御を行
い、Ｄ５にビット“１”をたてることで、ＣＣＤライン
センサが同位相駆動用か、逆位相駆動用かを選択するた
めの設定動作を行う。

【０１１０】例えば、ＣＰＵからコマンドデータをモー
ド設定回路７３へ書き込み、アドレス８０００（Ｈ）番
地のＤ５にビット“１”をたてると、解釈・制御回路８
１は画像前処理ＬＳＩ１０に接続されたＣＣＤラインセ
ンサは逆位相駆動タイプと判断し、アナログスイッチ８
６を逆位相タイミングクロック発生回路８４側へ接続
し、逆位相タイミングクロックφ１、φ２、φＲＳ１，
φＲＳ２を出力することでＣＣＤラインセンサの駆動を
行っている。

【０１１１】実施例でのモード設定回路７３のレジスタ
設定は前記のごとく３点の説明しかないが、画像前処理
ＬＳＩ１０の機能を拡張できるように複数のレジスタを
設定できるように構成されている。

【０１１２】図９はクランプ補正回路の構成の具体例を
示す。

【０１１３】ＣＣＤラインセンサ２２８の奇数画素デー
タ出力端子ＣＣＤ−ＯＤＤと偶数画素データ出力端子Ｃ
ＣＤ ＥＶＥＮは画像前処理装置１０（画像前処理ＬＳ
Ｉ）とカップリングコンデンサＣ．Ｃ．を介して接続さ
れており、ＣＣＤラインセンサ２２８のアナログ画像信
号はサンプルホールド回路６２へ入力される。カップリ
ングコンデンサＣ．Ｃ．とサンプルホールド回路６２と
の間にはアナログスイッチ６４を介してクランプレベル
電圧回路発生回路６１をクランプ制御信号φＣＬＭＰ
１，２により制御することで行っている。クランプ補正
は前記カップリングコンデンサＣ．Ｃ．を利用して行わ
れる。

【０１１４】例えば、図２２のように負極性出力型ＣＣ
Ｄラインセンサを接続した場合、ＣＣＤラインセンサの
アナログ出力信号は４〜６Ｖのオフセット直流電圧に１
００ｍＶ〜１Ｖ程度の信号電圧分が含まれている波形形
状をしており、信号電圧分はフォトダイオードへの受光
量に比例して出力される。このようにＣＣＤラインセン
サ２２８のアナログ出力信号には一般的に前記オフセッ
ト直流電圧が印加されているので、前記アナログ出力信
号を画像前処理装置（ＬＳＩ）１０内で処理できるよう
な信号レベルにクランプさせる必要がある。クランプ補
正は前記クランプレベル電圧発生回路６１の直流電圧を
前記カップリングコンデンサＣ．Ｃ．へ電荷を充放電し
て行う。

【０１１５】図１０は前記カップリングコンデンサＣ．
Ｃ．へ電荷を充放電するクランプ期間のタイミングチャ
ートを示す。

【０１１６】ＳＨは光信号蓄積時間と呼ばれる、１ライ
ン読取時間を表している。ＳＩＧはＣＣＤラインセンサ
２２８の出力信号を示し、空送り画素、光シールド画
素、有効画素から構成される。クランプ制御信号φＣＬ
ＭＰ１，２は“Ｈ”レベル期間でクランプ動作を行う。
前記φＣＬＭＰ１，２は図６のように、画像前処理装置
１０内部のタイミングクロック発生回路６０で発生さ
れ、ＣＣＤラインセンサ２２８の出力信号の中で“空送
り”画素と呼称される、実際には画素はないが、ＣＣＤ
ラインセンサ内の感光部と出力部をつなぐためのレジス
タ部分の出力信号の電圧レベルを発生する部分を利用し
ている。この領域はフォトダイオードが組込まれていな
いので入射光に対する影響もなく前記クランプ動作は最
適に実行できる。

【０１１７】前記クランプ期間は図１０のようにＣＣＤ
ラインセンサ２２８の“空送り”領域の任意の１画素で
クランプ値を設定する場合と、図１１のようにＣＣＤラ
インセンサ２２８の“空送り”領域の任意の複数画素を
平均化することでクランプ値を設定する場合とが考えら
れる。

【０１１８】複数の“空送り”画素を利用してクランプ
補正を行う利点は、１画素でクランプ補正を行うとＣＣ
Ｄラインセンサの画素に特異点があった場合に誤差が発
生するが、複数の“空送り”画素を利用してクランプ補
正を行うとそのような誤差は発生しない。また、複数の
“空送り”画素を利用することはＣＣＤラインセンサの
各画素毎の出力信号のばらつきを均一にすることがで
き、すなわちフィルター効果をねらっている。

【０１１９】図１２はサンプルホールド回路（Ｓ／Ｈ）
６２のタイミングチャートを示し、また、その回路構成
は図９で示す。

【０１２０】ＣＣＤラインセンサ２２８の奇数画素デー
タ出力端子ＣＣＤ−ＯＤＤと偶数画素データ出力端子Ｃ
ＣＤ−ＥＶＥＮ画像前処理装置１０（画像前処理ＬＳ
Ｉ）とカップリングコンデンサＣ．Ｃ．を介して接続さ
れており、ＣＣＤラインセンサ２２８のアナログ画像信
号はサンプルホールド回路６２へ入力される。サンプル
ホールド回路６２の出力信号は次段のマルチプレクサ回
路６３へ入力し、ＣＣＤラインセンサ２２８の奇数画素
データＣＣＤ−ＯＤＤと偶数画素データＣＣＤＥＶＥＮ
とを合成し出力する。

【０１２１】サンプルホールド回路（Ｓ／Ｈ）６２の機
能は、有効画像信号とそれ以外のリセットノイズから構
成されるＣＣＤラインセンサ（ＣＣＤ−ＳＩＧ．）のア
ナログ出力信号から黒基準電位から有効画像信号電圧Ｖ
のみをサンプリング及びホールドすることで、サンプル
ホールド回路（Ｓ／Ｈ）６２から画像信号Ｓ／Ｈ−ＯＵ
Ｔを出力する。

【０１２２】前記サンプルホールド信号ＳＨＣＬＫ１，
２は画像前処理装置（ＬＳＩ）１０外部の画像信号制御
回路３０で生成された信号を印加する。このようにサン
プルホールドを行うことで、ＣＣＤラインセンサ２２８
に含まれるノイズを除去し安定した画像信号を取り出す
ことができる。

【０１２３】図１３はオートゲインアンプ回路（ＡＧ
Ａ）６５の構成の具体例を示す。

【０１２４】マルチプレクサ回路（ＭＰＸ）６３からは
奇数チャンネル画素及び偶数チャンネル画素の合成され
た画像信号が出力され、その出力信号はオートゲインア
ンプ回路６５へ入力される。オートゲインアンプ回路６
５は利得の異なる複数の可変ゲインアンプ回路から構成
され、ゲインアンプ制御回路６４からのゲイン設定信号
ＫＧＳＧＹを入力することで、複数の可変ゲインアンプ
回路から最適な組み合わせを選択する。前記可変ゲイン
アンプは選択の仕方によって利得は異なる。オートゲイ
ンアンプ回路６５からの出力信号はＡ／Ｄコンバータ回
路（ＡＤＣ）６６と、モニター出力用のバッファ回路９
０へ出力される。

【０１２５】Ａ／Ｄコンバータ回路（ＡＤＣ）６６は入
力されたアナログ画像信号をデジタル信号に変換するも
ので、そのデジタル出力信号は次段の暗補正回路６７へ
出力される。

【０１２６】バッファ回路９０はオートゲインアンプ回
路（ＡＧＡ）６５とＡ／Ｄコンバータ回路（ＡＤＣ）６
６の間に接続し、オートゲインアンプ回路（ＡＧＡ）６
５後のアナログ画像信号を増幅するバッファである。前
記バッファ回路は画像前処理装置（ＬＳＩ）１０の内部
アナログ信号処理を外部制御回路でモニターできるよう
に外部端子を具備している。

【０１２７】前記端子からはモニター出力信号（Ｍｏｎ
ｉｔｏｒ）を観測できる。しかるに暗補正回路６７で暗
補正された画像デジタル信号はその一方をピーク検出回
路７０へ入力し、ＣＣＤラインセンサ２２８の有効画素
の中で算出したピーク値を前記ピーク検出回路７０内部
のレジスタへ記憶させる。前記レジスタに書き込まれた
データはゲインアンプ制御回路６４に入力され、前記ゲ
イン設定信号ＫＧＳＧＹを生成する。

【０１２８】オートゲインアンプ回路（ＡＧＡ）６５は
そのゲインを可変することで、図２２、図２３のよう
に、サンプルホールド回路（Ｓ／Ｈ）６２からの画像信
号の利得を調整するものであり、後述するピーク検出回
路７０の出力データをゲインアンプ制御回路６４へ入力
し、オートゲインアンプ回路（ＡＧＡ）６５のゲインを
自動調整させることで、次段Ａ／Ｄコンバータ回路（Ａ
ＤＣ）６６のダイナミックレンジに合わせてアナログ画
像信号をフル振幅させることができ、Ｓ／Ｎ比を向上さ
せ安定した画像を得ることができる。

【０１２９】図１４、図１５を用いて、このオートゲイ
ンアンプ回路６５のゲイン調整方法について説明を行
う。

【０１３０】先ず、蛍光灯２２３を点灯させ（ＳＴ
１）、白基準板２１５の読み取りを行う（ＳＴ２）、そ
のときのＣＣＤラインセンサ２２８の出力信号がＡ／Ｄ
コンバータ回路６６によってデジタル画像信号に変換さ
れる（ＳＴ３）。前記デジタル画像信号は暗補正回路６
７で暗補正後ピーク検出回路７０へ入力され、前記ピー
ク検出回路７０でピーク値を検出する（ＳＴ４）。検出
されたピーク値はゲインアンプ制御回路６４で既に設定
されているオートゲインアンプ回路６５のゲイン値と比
較され、最適なゲインを算出する（ＳＴ５）。算出され
たゲインはレジスタに入力されラッチされる（ＳＴ
６）。ラッチされたゲイン値はオートゲインアンプ回路
６５に入力され、オートゲインアンプ回路６５のゲイン
は最適値に設定される（ＳＴ７）。算出方法は図１５で
示すテーブルデータで行われる。例えばピーク検出回路
７０からの検出値がゲインアンプ制御回路６４へ入力さ
れると、そのピーク値と既に設定されているゲイン量を
比較し、新ゲイン量を算出し、オートゲインアンプ回路
６５へ制御信号（ＫＧＳＧＹ）ｓｇ０〜３のデータの組
み合わせでゲインの設定を行う。

【０１３１】例えば、ｓｇ２＝ｓｇ１＝ｓｇ０＝１と設
定すればオートゲインアンプ回路６５のゲイン量は−２
ｄＢに設定され、ｓｇ２＝ｓｇ１＝ｓｇ０＝０と設定す
ればオートゲインアンプ回路６５のゲイン量は０ｄＢに
設定され、ｓｇ２＝ｓｇ１＝０，ｓｇ０＝１と設定すれ
ばオートゲインアンプ回路６５のゲイン量は２ｄｂに設
定され、ｓｇ２＝ｓｇ０＝０，ｓｇ１＝１と設定すれば
オートゲインアンプ回路６５のゲイン量は４ｄＢに設定
され、ｓｇ１＝ｓｇ０＝１，ｓｇ２＝０と設定すればオ
ートゲインアンプ回路６５のゲイン量は６ｄＢに設定さ
れ、ｓｇ１＝ｓｇ０＝０，ｓｇ２＝１と設定すればオー
トゲインアンプ回路６５のゲイン量は８ｄＢに設定さ
れ、ｓｇ２＝ｓｇ０＝１，ｓｇ１＝０と設定すればオー
トゲインアンプ回路６５のゲイン量は１０ｄＢに設定さ
れ、ｓｇ２＝ｓｇ１＝１，ｓｇ０＝０と設定すればオー
トゲインアンプ回路６５のゲイン量は１２ｄＢに設定さ
れ、すなわち、図１４のように２ｄＢづつオートゲイン
アンプ回路６５のゲイン量を可変できる。

【０１３２】一般に原稿の読取倍率が大きい等のキャリ
ッジ２２１，２２２の走査速度が遅い場合あるいは蛍光
灯の光量が比較的明るい場合はオートゲインアンプ回路
６５のゲイン量を小さく設定することができ、ＣＣＤラ
インセンサ２２８の画像信号は後段のＡ／Ｄコンバータ
回路６６のリファレンスに合うように、オートゲインア
ンプ回路６５によってゲイン調整される。

【０１３３】また、原稿の読取倍率が小さい等のキャリ
ッジ２２１，２２２の走査速度が速い場合あるいは蛍光
灯の経時変化によって、光量が比較的暗くなった場合に
はオートゲインアンプ回路６５のゲイン量を大きく設定
することで、ＣＣＤラインセンサ２２８の画像信号は後
段のＡ／Ｄコンバータ回路６６のリファレンスに合うよ
うに、オートゲインアンプ回路６５によってゲイン調整
される。本実施例ではゲイン設定のための制御信号を３
ビットで示したが、このビット数を増やすことでゲイン
量をより細かく設定することができる。

【０１３４】暗補正を図２３を用いて説明する。

【０１３５】暗補正データの取り込みは画像前処理装置
（ＬＳＩ）１０の画像信号制御回路３０で生成されたＤ
ＲＫＣＫ信号のトリガにより、ＣＣＤラインセンサ２２
８の出力信号の中で“光シールド”画素と呼称されるフ
ォトダイオードをＡ１膜で覆った、光には反応しない、
暗時データの出力を行っている複数の画素を、加算平均
することで行い、画像前処理ＬＳＩ１０内部のレジスタ
に蓄積される。

【０１３６】前記暗補正期間は図１６のようにＣＣＤラ
インセンサ２２８の“光シールド”画素領域の任意の１
画素で暗補正を行う場合と、図１７のようにＣＣＤライ
ンセンサ２２８の“光シールド”画素領域の任意の複数
画素を平均化することで暗補正を行う場合とが考えられ
る。

【０１３７】複数の“光シールド”画素を利用して暗補
正を行う利点は、１画粗で暗補正を行うとＣＣＤライン
センサの画素に特異点があった場合に誤差が発生する
が、複数の“光シールド”画素を利用して暗補正を行う
とそのような誤差は発生しない。

【０１３８】また、複数の“光シールド”画素を利用す
ることはＣＣＤラインセンサの各画素毎の出力信号のば
らつきを均一にすることができ、すなわちフィルター効
果をねらっている。

【０１３９】前記暗補正はＣＣＤラインセンサの複数の
“光シールド”画素を利用して暗補正を行うばかりか、
場合によっては複数の“空送り”画素領域を利用しても
よい。

【０１４０】暗補正の動作を図２３を用いて説明する。

【０１４１】図２３のように、Ａ／Ｄコンバータ回路
（ＡＤＣ）６６から出力されたデジタル信号は黒基準レ
ベルがＯ（Ｈ）となるように、（画像信号）−（暗補正
データ）の演算を行う。このとき、暗レベルはＣＣＤラ
インセンサ２２８の暗出力がばらつくことを考慮にいれ
てＡ／Ｄコンバータ回路（ＡＤＣ）６６の最小リファレ
ンス電圧値より高めに設定する。

【０１４２】図１８（Ａ）、図１８（Ｂ）は歪補正演算
器６９の回路構成とその演算式、及びＣＣＤラインセン
サ２２８から出力された１ランク分の基準板（通常は白
色）の読取波形を示す。

【０１４３】図１８（Ａ）は１ライン分の基準板（通常
は白色）の読取波形で、１が素単位の特性ばらつきやゴ
ミや傷等により発生する高周波歪及び光源の端の光量低
下による不均一性やレンズの周辺光量の低下等により発
生するシェーディング歪からなる。この歪補正波形デー
タを画像前処理装置（ＬＳＩ）１０内部のラインメモリ
６８へ格納する。その後、デジタル複写機が原稿読取状
態になったとき、暗補正回路６７から出力された原稿読
取画像信号ＳＧ０〜８はラインメモリ６８から歪補正デ
ータＷＨ０〜８により図１８（Ｂ）の演算式で歪補正さ
れ、歪補正演算器６９から画像信号データＤＯＵＴ０〜
７を出力する。このとき画像信号ＳＧ０〜８と歪補正デ
ータＷＨ０〜８は９ビットのデータバスであるが前記演
算を施すことで、最小ビットは誤差ビットになり、有効
８ビットのデータＤＯＵＴ０〜７を出力する。図２４は
歪補正演算器６９へ入力されたＣＣＤラインセンサ２２
８の原稿読取画像信号が前記ラインメモリ６８の歪補正
波形データで補正演算を行い、前記高周波歪やシェーデ
ィング歪を除去し、歪補正することで平坦な波形に変換
された画像信号を示したものである。

【０１４４】図１９は１ライン読み取ったＣＣＤライン
センサ２２８の画像信号の中でピーク値の部位をプロッ
トしたものである。ＣＣＤラインセンサ２２８のフォト
ダイオードに光が受光されていないときＣＣＤラインセ
ンサ２２８は黒側のレベルを出力し、ＣＣＤラインセン
サ２２８のフォトダイオードに光が受光されると、前記
フォトダイオードの受光量に比例して、ＣＣＤラインセ
ンサ２２８は白側レベルの信号を出力する。図１９はＣ
ＣＤラインセンサ２２８が基準板（通常の白色）を読み
取ったときに発生する波形で、１画素単位の特性ばらつ
きやゴミや傷等により発生する高周波歪及び光源の端の
光量低下による不均一性やレンズの周辺光量の低下等に
より発生するシェーディング歪で湾曲な形を出力する。

【０１４５】また、図２０のように、ピーク検出データ
の取り込み期間は画像前処理装置（ＬＳＩ）１０内部の
タイミングクロック発生回路６０で生成されたピーク制
御クロック信号ＰＥＡＫＣＫのトリガにより、ＣＣＤラ
インセンサ２２８の有効画素信号の出力値を４画素毎に
加算平均して、その算出データの中で最大値を検出して
ピーク検出回路７０内のレジスタに格納する。

【０１４６】このように複数の“有効画素”を利用して
ピーク値の検出を行う。これは１画素でピーク値検出を
行うと、ＣＣＤラインセンサ２２８の画素に特異点があ
った場合に、誤差が発生するためである。また、複数の
“有効画素”を利用することはＣＣＤラインセンサの各
画素毎の出力信号のばらつきを均一にすることができ、
フィルター効果をねらっている。

【０１４７】ところで、前記加算平均は４画素毎だけで
なく、複数画素を加算平均できればよい。しかし、その
条件は本実施例のように、２チャネル出力対応ＣＣＤラ
インセンサ２２８の場合には奇数画素チャネル、偶数画
素チャネルの画像信号を出力するため、前記加算平均は
偶数倍率の画素数が対象となる。

【０１４８】Ａ／Ｄコンバータの機能を図２３を用いて
説明する。

【０１４９】Ａ／Ｄコンバータ回路（ＡＤＣ）６６は前
段のサンプルホールド回路（Ｓ／Ｈ）６２でサンプルホ
ールドされた画像信号を高速Ａ／Ｄコンバータでデジタ
ル値に変換を行う。例えば、Ａ／Ｄコンバータ回路の黒
側のリファレンス電圧を３．５Ｖ（デジタル値に換算し
て５１１〔Ｈ〕）、白側のリファレンス電圧を０．５Ｖ
（デジタル値に換算して０〔Ｈ〕）のときに負極性出力
型ＣＣＤラインセンサを接続した場合、クランプ電圧レ
ベルは３．３５Ｖ（４８６〔Ｈ〕）に設定され、オート
ゲインアンプ回路（ＡＧＡ）６５からの画像信号はクラ
ンプ電圧レベル３．３５Ｖ（４８６〔Ｈ〕）から白側レ
ベル０．５Ｖ（０〔Ｈ〕）まで出力される。また、画像
前処理装置（ＬＳＩ）１０は正極性、負極性のどちらの
ＣＣＤラインセンサ出力にも対応できるように、Ａ／Ｄ
コンバータ回路（ＡＤＣ）６６の出力値を反転できる機
能を持っている。

【０１５０】背景制御の機能を図２１を用いて説明す
る。

【０１５１】図２１はＣＣＤラインセンサの出力波形を
示す。背景処理は例えば新聞の様に文字以外の背景の部
分が黒ずんだ原稿を読み取って印字出力を行うと、この
黒ずんだ背景の部分がノイズとして再現され、印字画像
の文字が非常に読みにくくなる。そこで、この文字以外
あるいは画像データとして意味を持たないノイズ部分を
削除すれば、明瞭とした画像が再現できる。この目的を
達成したのが背景制御回路７２である。背景制御回路７
２は前記ピーク検出回路７０の検出信号を入力すること
で制御する。

【０１５２】前記背景制御の動作を説明する。

【０１５３】原稿を読み取ったときに読取信号のピーク
値（ｐｅａｋ）をピーク検出回路７０で検出し、そのピ
ーク値（ｐｅａｋ）を基に、Ａ／Ｄコンバータ回路（Ａ
ＤＣ）６６のリファレンス及びＡ／Ｄコンバータ回路
（ＡＤＣ）６６を構成する複数のアンプのスレッショレ
ベルを制御することで背景処理を行う。すなわち、図２
１のように、明るい背景の原稿の出力信号を１ラインの
画像信号をサンプルしてみた場合、画像データの振幅幅
は広くなるため、Ａ／Ｄコンバータ回路（ＡＤＣ）６６
を構成する複数のアンプのスレッショレベルは広めに設
定することで、前記ノイズ部分を削除した明瞭とした画
像を再現可能な画像データを抽出することができる。ま
た、暗い背景の原稿の出力信号を１ラインの画像信号を
サンプルしてみた場合、画像データの振幅幅は狭くなる
ため、Ａ／Ｄコンバータ回路（ＡＤＣ）６６を構成する
複数のアンプのスレッショレベルは狭めに設定すること
で、前記ノイズ部分を削除した明瞭とした画像を再現可
能な画像データを抽出することができる。

【０１５４】次に、図６に示した画像前処理装置１０
（画像前処理ＬＳＩ）を例に、本発明によるＬＳＩ回路
の基本的動作について図２２、図２３、図２４を用いて
説明する。

【０１５５】ＣＣＤラインセンサ２２８から出力された
アナログ画像信号は、クランプレベル電圧発生回路６１
及びカップリングコンデンサＣ．Ｃ．で構成されるクラ
ンプ補正回路でクランプされ、図２２で示したように前
記アナログ画像信号に含まれる直流電圧成分（オフセッ
ト）を補正する。クランプ補正回路から出力された画像
信号はリセットノイズや誘導ノイズ等を含んでいるた
め、次段のサンプルホールド回路６２に入力すること
で、それらのノイズが除去された図２２で示したような
階段状の画像信号が生成される。このサンプルホールド
回路６２から出力された画像信号は次段のマルチプレク
サ回路６３で、２チャンネル出力型ＣＣＤラインセンサ
２２８から出力された奇数画素アナログ信号ＯＤＤ、偶
数画素アナログ信号ＥＶＥＮをそれぞれクランプレベル
補正、及びサンプルホールドされた画像信号を合成す
る。その合成画像信号は次段のＡ／Ｄコンバータ回路６
６のリファレンスに合うように、オートゲインアンプ回
路６５によってゲイン調整される。さて、図６のよう
に、オートゲインアンプ回路６５から出力される画像信
号はＡ／Ｄコンバータ回路６６へ入力され、ここでデジ
タル信号に変換される。そして、次段の暗補正回路６７
でデジタル信号処理において黒基準レベルがＯ（Ｈ）と
なるように、（画像信号）−（暗補正データ）の演算を
行う。演算後の画像信号は歪補正演算器６９へ入力さ
れ、既にラインメモリ６８に格納されている歪補正波形
データを読み出し、歪補正演算器６９内で補正演算を行
い、前記高周波歪や前記シェーディング歪を除去した画
像信号を算出する。歪補正演算器６９からは後段のマル
チプレクサ回路（ＭＰＸ）７１とピーク検出回路６４へ
ゲイン設定データを出力し、オートゲインアンプ回路６
５のゲイン調整用に使用される。また、マルチプレクサ
回路（ＭＰＸ）７１へ入力された画像信号はＶｏｕｔ信
号として画像前処理装置１０（画像前処理ＬＳＩ）から
ＬＳＩ外部へ出力される。画像前処理装置１０（画像前
処理ＬＳＩ）から出力された画像信号は次段の各種画像
処理回路２３、インターフェイス回路２４を通り、前記
した画像形成装置４３へ転送される。

【０１５６】画像読取装置４１と画像形成装置４３とは
インターフェイス回路を通じて、コマンド及びステータ
ス体系の通信制御により、互いのユニットの情報を交換
し、画像読取装置４１で読み取った原稿の画像情報を画
像形成装置４３へ転送し、そこで画像形成することで再
現される。

【０１５７】上記したように、ＣＣＤラインセンサ２２
８から出力されたアナログ画像信号の処理を行う画像前
処理装置（ＬＳＩ）１０において、クランプ補正やサン
プルホールドやＡ／Ｄ変換や暗補正や歪補正や背景制御
やピーク値検出等の機能をすべて内蔵し、しかもオート
ゲインアンプ回路６５のゲイン設定に関しては完全自動
化することで、原稿を１ライン読み取り毎に前記ゲイン
を調整できることが可能となった。

【０１５８】また、ＬＳＩ内部で各種モードを設定でき
るモード設定回路７３が具備されているため、回路の変
更や外部回路の追加等が必要なく、異なるタイプのＣＣ
Ｄラインセンサを容易に接続することができる。

【０１５９】尚、上記実施例においては、画像前処理装
置（画像前処理ＬＳＩ）１０を１チップ構成とした場合
について説明したが、これに限らず、例えば機能毎に分
割することで２チップ以上で構成することも可能であ
る。

【０１６０】本発明の画像前処理装置（画像前処理ＬＳ
Ｉ）１０はデジタル複写機に限らず、例えばファクシミ
リ装置やスキャナ装置又は、有価証券や郵便物の特殊画
像読み取りを対象とした省力機器などにも適用できる。

【０１６１】図２５は本実施例に係る画像前処理装置
（画像前処理ＬＳＩ）をスキャナ装置に適用した場合を
示すものである。

【０１６２】この場合、スキャナ装置１００は原稿ＯＧ
がセットされる原稿ガラス１０１、白基準板１０２、光
源１０４、ミラー１０４が設けられた第１キャリッジ１
０６、ミラー１０７，１０８の設けられた第２キャリッ
ジ１０９、結像レンズ１１０、光電変換素子のＣＣＤラ
インセンサ１１１、アナログ処理部１１２、デジタル処
理部１１３として画像前処理装置（画像前処理ＬＳＩ）
を構成している。また、画像前処理装置（画像前処理Ｌ
ＳＩ）からの出力画像信号はデジタル処理部１１３内の
各種画像処理回路及びインターフェイス回路を介してス
キャナ装置１００から外部制御装置へ出力されている。
上記したデジタル複写機の画像読み取り装置４１とほぼ
同様な動作制御により原稿画像を読み取るようになって
いる。

【０１６３】その他、この発明の要旨を変えない範囲に
おいて、様々な変形、応用の実施が可能なことは勿論で
ある。

【０１６４】

【発明の効果】以上、この発明によれば、本発明に係る
信号処理装置のＣＣＤラインセンサ出力のアナログ画像
信号のクランプ補正を高速に、正確に、しかも自動化で
き、装置間における調整のばらつきを最小限に抑えるこ
とが可能な集積回路装置（ＬＳＩ）及びそれを用いたデ
ジタル複写機をはじめ、画像読取装置を提供できる。

【０１６５】以上この発明によれば、ＣＣＤラインセン
サ出力のアナログ画像信号の振幅の調整を自動化でき、
装置間における調整のばらつきを最小限に抑えることが
可能な集積回路装置（ＬＳＩ）及びそれを用いたデジタ
ル複写機をはじめ、画像読取装置を提供できる。

【０１６６】以上、この発明によれば、付属回路を設け
ることなく、タイプの異なるＣＣＤラインセンサを接続
することが可能な集積回路装置（ＬＳＩ）及びそれを用
いたデジタル複写機をはじめ、画像読取装置を提供でき
る。

【０１６７】また、従来ＣＣＤラインセンサ出力のアナ
ログ画像信号をデジタル化する前記画像前処理（アナロ
グ信号をクランプ補正、サンプルホールド処理、可変ゲ
イン処理及びＡ／Ｄ変換処理してデジタル化する処理）
は、ディスクリートで構成されていたため、クランプレ
ベルの補正は手作業の調整で行い、また、可変アンプの
ゲインは制御回路装置（ＣＰＵ）等により、ソフト制御
の介在で行っていたが、この発明によるＬＳＩを使用す
ることでＣＰＵの内部タイマーを利用することによる前
記ＬＳＩの制御は必要なく、完全自動化が可能となっ
た。

【０１６８】従って、この発明によれば、機器の製造
面、設計面におけるコスト高を招くことのないデジタル
複写機をはじめ、画像読取装置を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る複合デジタル複写機の
全体機器構成図。

【図２】実施例に係る負極性、逆位相型、２チャンネル
出力対応ＣＣＤラインセンサの構成例を示す図。

【図３】実施例に係るＣＣＤラインセンサの出力信号波
形の例を示す図。

【図４】実施例に係る２系統出力型のＣＣＤラインセン
サの出力タイミングを示す図。

【図５】実施例に係るデジタル複写機の画像読取装置本
体に内蔵される制御ボードを示す図。

【図６】実施例に係る画像前処理装置を示す図。

【図７】実施例に係る画像前処理ＬＳＩ内のモード指定
回路及びライミングクロック発生回路を示す図。

【図８】実施例に係る画像前処理ＬＳＩ内のモード設定
回路のレジスタの内容を示す図。

【図９】実施例に係るクランプ補正回路の構成例を示す
図。

【図１０】実施例に係るクランプ期間のタイミングチャ
ート。

【図１１】実施例に係るクランプ期間のタイミングチャ
ート。

【図１２】実施例に係るサンプルホールド回路のタイミ
ングチャート。

【図１３】実施例に係るオートゲインアンプ回路の構成
例を示す図。

【図１４】実施例に係るオートゲインアンプ回路のゲイ
ン調整方法を示す図。

【図１５】実施例に係るオートゲインアンプ回路のゲイ
ン調整方法を示す図。

【図１６】実施例に係る暗補正期間のタイミングチャー
ト。

【図１７】実施例に係る暗補正期間のタイミングチャー
ト。

【図１８】実施例に係る基準板の読取波形、歪補正演算
器の回路構成、及び演算式を示す図。

【図１９】実施例に係るＣＣＤラインセンサの画像信号
中でピーク値の部位のプロットを示す図。

【図２０】実施例に係るピーク検出データの取り込み期
間のタイミングチャート。

【図２１】実施例に係るラインセンサの出力波形を示す
図。

【図２２】実施例に係るアナログ画像信号に含まれる直
流電圧成分の補正を示す図。

【図２３】実施例に係る暗補正動作説明図。

【図２４】実施例に係る歪補正動作説明図。

【図２５】実施例に係る画像前処理装置をスキャナ装置
に適用した場合を示す図。

【符号の説明】

２…モータ、３…エンコーダ、４…光量検知回路、１０
…画像前処理装置、２０…画像読取制御部、２１…ＣＰ
Ｕ、２３…各種画像処理回路、２４…インターフェイ
ス、２５…ＲＯＭ、２６…ワーキングＲＡＭ、２７，２
８，２９…入出力回路、３０…画像信号制御回路、３１
…アドレスバス、３２…データバス、４１…原稿読取装
置、４３…画像形成装置、６０…タイミングクロック発
生回路、６１…クランプレベル電圧発生回路、６２…サ
ンプルホールド回路、６３…マルチプレクサ回路、６４
…ゲインアンプ制御回路、６５…オートゲインアンプ回
路、６６…Ａ／Ｄコンバータ回路、６７…暗補正回路、
６８…ラインメモリ、６９…歪補正演算回路、７０…ピ
ーク検出回路、７１…マルチプレクサ回路、７２…背景
制御回路、７３…モード設定回路、９０…バッファ、１
００…スキャナ装置、１０１…原稿ガラス、１０２…白
基準板、１０４…光源、１０６…第１キャリッジ、１０
７，１０８…ミラー、１０９…第２キャリッジ、１１０
…結像レンズ、１１１…ＣＣＤラインセンサ、１１２…
アナログ処理回路、１１３…デジタル処理回路、２２０
…原稿ガラス、２２１，２２２…キャリッジ、２２３…
光源、２２４…第１ミラー、２２５…第２ミラー、２２
６…第３ミラー、２２７…レンズ、２２８…ＣＣＤライ
ンセンサ、２２８ａ…フォトダイオードアレイ、２２８
ｂ，２２８ｃ…蓄積電極、２２８ｄ，２２８ｅ…シフト
ゲート、２２８ｆ，２２８ｇ…ＣＣＤアナログシフトレ
ジスタ、２２８ｈ，２２８ｉ，２２８ｊ…入力端子、２
２８ｋ…リセット端子、２２８ｍ，２２８ｎ…出力端
子、２２９…制御ボード、２４１…半導体レーザ、２４
２…回転体ミラーモータ、２４３…制御ボード、２４４
…ミラー、２４６…感光ドラム、２４６Ａ…露光走査、
２４７…帯電チャージャー、２４８…現像器、２４９…
転写チャージャー、２５０…剥離チャージャー、２５１
…クリーナ、２５２…給紙カセット、２５３，２５４…
給紙ローラ、２５５…レジストローラ、２５６…搬送ベ
ルト、２５７…定着器、２５８…排紙ローラ、２５９…
排紙トレー、ＯＧ…原稿。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−63975（ＪＰ，Ａ) 特開 平４−56477（ＪＰ，Ａ) 特開 平４−21267（ＪＰ，Ａ) 特開 平５−68140（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/19

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】外部制御回路から装置各部のモードを設定
   するためのモードデータを受信し格納し、１チップ内に
   設けられたモード設定手段と、 前記チップ内に設けられ、前記モード設定手段に格納さ
   れた前記モードデータを解釈し、前記装置各部を制御す
   る解釈手段と、 前記チップ内に設けられ、同位相出力タイプのＣＣＤラ
   インセンサを駆動するためのタイミングパルスを生成す
   る同位相タイミングクロック発生手段と、 前記チップ内に設けられ、逆位相出力タイプのＣＣＤラ
   インセンサを駆動するためのタイミングパルスを生成す
   る逆位相タイミングクロック発生手段と、 前記チップ内に設けられ、同位相タイミングクロック発
   生手段及び逆位相タイミングクロック発生手段により生
   成されたクロック信号の一方を、前記解釈手段の解釈結
   果に応じて選択するクロック選択用スイッチと、 原稿を光学的に走査して前記原稿の画像に対応する画像
   信号を生成し、前記クロック選択用スイッチにより選択
   されたクロック信号により駆動されるＣＣＤラインセン
   サから、その出力画像信号を受信し、アナログ信号処理
   を行う、前記チップ内に設けられたアナログ信号処理手
   段と、 前記チップ内に設けられ、前記アナログ信号処理手段の
   出力信号をデジタル値に変換するＡ／Ｄ変換手段とを具
   備し、 前記アナログ信号処理手段は、前記同位相出力タイプの
   ＣＣＤラインセンサからの奇数画素出力及び偶数画素出
   力に対しては、互いに同一のタイミングでサンプルホー
   ルドを行い、逆位相出力タイプのＣＣＤラインセンサか
   らの奇数画素出力及び偶数画素出力に対しては、互いに
   異なるタイミングでサンプルホールドを行うサンプルホ
   ールド手段を具備することを特徴とする信号処理装置。
2. 【請求項２】前記チップ内に設けられ、前記原稿を読取
   ったときの前記Ａ／Ｄ変換手段の出力信号のピーク値を
   検出するピーク値検出手段、 前記チップ内に設けられ、前記ピーク値検出手段により
   検出されたピーク値を基に、背景制御を行うためのリフ
   ァレンス信号を生成する背景制御手段を具備し、 前記Ａ／Ｄ変換手段は、前記背景制御手段により生成さ
   れたリファレンス信号を基にＡ／Ｄ変換を行うことで、
   背景ノイズが削除された信号を出力することを特徴とす
   る請求項１記載の信号処理装置。
3. 【請求項３】前記チップ内に設けられ、前記選択された
   クロック信号により駆動されるＣＣＤラインセンサの出
   力画像信号から暗補正値を決定し、前記Ａ／Ｄ変換手段
   の出力信号を暗補正する手段を更に具備し、前記暗補正
   値は前記ＣＣＤラインセンサの有効画素領域外の複数画
   素の出力信号を加算し、平均化することで決定されるこ
   とを特徴とする請求項１記載の信号処理装置。
4. 【請求項４】装置各部のモードを設定するためのモード
   データを受信し格納し、１チップ内に設けられたモード
   設定手段と、 前記チップ内に設けられ、前記モード設定手段に格納さ
   れた前記モードデータを解釈する解釈手段と、 前記チップ内に設けられ、同位相出力タイプのＣＣＤラ
   インセンサを駆動するためのタイミングパルスを生成す
   る同位相タイミングクロック発生手段と、 前記チップ内に設けられ、逆位相出力タイプのＣＣＤラ
   インセンサを駆動するためのタイミングパルスを生成す
   る逆位相タイミングクロック発生手段と、 前記チップ内に設けられ、同位相タイミングクロック発
   生手段及び逆位相タイミングクロック発生手段により生
   成されたクロック信号の一方を、前記解釈手段の解釈結
   果に応じて選択するクロック選択用スイッチと、 原稿を光学的に走査して前記原稿の画像に対応する画像
   信号を生成し、前記クロック選択用スイッチにより選択
   されたクロック信号により駆動されるＣＣＤラインセン
   サと、 前記チップ内に設けられ、前記選択されたクロック信号
   により駆動されるＣＣＤから、その出力画像信号を受信
   しアナログ信号処理を行うアナログ信号処理手段と、 前記チップ内に設けられ、前記アナログ信号処理手段の
   出力信号をデジタル値に変換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段から提供される画像信号を処理する
   画像処理手段と、 前記画像処理手段からの出力信号に応じて露光を行い潜
   像を形成する潜像形成手段と、 前記潜像形成手段で形成された潜像を顕像化する現像手
   段と、 前記現像手段で顕像化された現像剤像を非画像形成媒体
   に上に形成する画像形成手段とを具備し、 前記アナログ信号処理手段は、前記選択されたクロック
   信号により駆動されるＣＣＤラインセンサが同位相出力
   タイプの場合に該ＣＣＤラインセンサからの奇数画素出
   力及び偶数画素出力に対して互いに同一のタイミングで
   サンプルホールドを行い、逆位相出力タイプの場合に該
   ＣＣＤラインセンサからの奇数画素出力及び偶数画素出
   力に対して互いに異なるタイミングでサンプルホールド
   を行うサンプルホールド手段を具備することを特徴とす
   る画像形成装置。