JP2008236246A - 画像読取装置および画像形成装置 - Google Patents

Abstract

【課題】リーク電流によるオフセット電位のズレを、実使用上問題とならないレベルにまで低減し、常に安定した画像読み取りを行えるようにする。
【解決手段】３ラインＣＣＤ２８から出力されるアナログ画像信号をコンデンサＣを介して交流結合によって入力するナログ信号処理回路３１内に、入力するアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、そのクランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、アナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段とを設けている。これらを制御する制御部４０が、上記クランプ手段のクランプ期間を、３ラインＣＣＤ２８の主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を有する。
【選択図】 図２

Description

この発明は、スキャナや電子写真方式の複写機の画像読取部（スキャナ部）等の画像読取装置、およびその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタの機能を複合した複合機等の画像形成装置に関する。

スキャナ等の画像読取装置は、原稿の画像を光電変換手段で読み取ってアナログ画像信号とし、それをデジタル信号に変換して各種の処理をした画像データを出力する装置である。従来の一般的な画像読取装置の構造を図１４に模式的な断面図で示す。
この画像読取装置は、スキャナ本体１の上面に原稿１１を載置するコンタクトガラス２が設けられ、その下側となるスキャナ本体１の内部に、原稿を露光する露光手段であるキセノンランプ３と第１反射ミラー４ａからなる第１キャリッジ４と、第２反射ミラー５ａと第３反射ミラー５ｂからなる第２キャリッジ５と、レンズユニット６とからなる走査光学系が設けられている。

さらに、センサボード７に搭載した光電変換手段であるＣＣＤリニアイメージセンサ（以下単に「ＣＣＤ」と称す）８と、その画像読取信号を信号ケーブル９を通して入力して処理する信号処理部１０を備えている。また、スキャナ本体１の上面のコンタクトガラス２より手前側に、各種の歪を補正するための白基準板１２を設けている。

この画像読取装置による原稿読み取り時には、走査光学系の第１キャリッジ４及び第２キャリッジ５が、ステッピングモータによって駆動されて副走査方向である矢示Ａ方向に移動する。第２キャリッジ５の移動速度は第１キャリッジ４の移動速度の１／２である。その移動中、コンタクトガラス２上に載置された原稿１１の下面（画像面）を第１キャリッジ４のキセノンランプ３によって露光する。

そして、その原稿１１の下面によって反射された光は、第１キャリッジ４の第１反射ミラー４ａと第２キャリッジ５の第２反射ミラー５ａ及び第３反射ミラー５ｂによって順次反射偏向されてレンズユニット６に導かれ、そのレンズユニット６によってＣＣＤ８の受光面上に原稿１１の画像が縮小されて結像される。ＣＣＤ８はその画像を主走査ライン周期で１ラインずつその濃淡（反射光の強度による）に応じた電気信号に変換してアナログ画像信号を出力し、それが、センサボード７から信号ケーブル９を通して信号処理部１０に入力される。

このような従来の画像読取装置における信号処理部１０として、例えば特許文献１に記載されているようなものがある。その信号処理部は図１５に示すように、クランプ回路１７と、サンプルホールド回路１８、増幅回路１９、マルチプレクス回路２０、増幅回路２１、およびＡ／Ｄ変換回路２２からなるアナログ信号処理回路１６と、その後段のシェーディング補正回路２３、γ補正回路２４、およびインタフェース（Ｉ／Ｆ）回路２５を備えている。さらに、発振器（ＯＳＣ）２６と、各部（回路）の動作タイミングを制御するタイミング信号発生回路２７を備えている。

そのタイミング信号発生回路２７から各回路部への制御信号線を破線で示している。また、図示していない制御部に設けらられたマイクロコンピュータ（ＣＰＵと略称する）の制御線を白抜き太矢印で示している。
特開２００６−２１１０４２号公報

ＣＣＤ８から駆動パルスに同期して偶数画素のアナログ画像信号Ｖｅと奇数画素のアナログ画像信号Ｖｏが出力され、それぞれコンデンサＣによって交流結合されてアナログ信号処理回路１６に入力する。
そしてまず、クランプ回路１７によって、その各アナログ画像信号Ｖｅ，Ｖｏの黒オフセットレベルが所定の電位にクランプされる。その後、サンプルホールド回路１８によってアナログ画像信号Ｖｅ，Ｖｏをそれぞれサンプルパルスによりサンプリングして保持することによって、連続したアナログ信号にした後、増幅回路１９において奇数画素と偶数画素の画像信号Ｖｅ，Ｖｏの出力を一定レベルに合わせた後、マルチプレクス回路２０においてマルチプレクスしてアナログ画像信号Ｖにする。

そのアナログ画像信号Ｖを増幅回路２１でＡ／Ｄ変換の基準電圧のレベルに増幅し、Ａ／Ｄ変換回路２２によって８ｂｉｔのデジタルデータに変換する。こうして得られたデジタル画像信号は、シェーディング補正回路２３においてＣＣＤ８の画素の感度バラツキや光照射系の配光ムラが補正され、γ補正回路２４によってγ補正されるなどのデジタル処理がなされる。
ＣＣＤ８およびその他の回路の動作に必要なパルス信号や制御信号は、発振器２６によるクロックパルスをもとにタイミング信号発生回路２７で生成して各回路に与える。このタイミング信号発生回路２７は、図示していない制御部のＣＰＵによって制御される。

このような従来の画像読取装置のアナログ信号処理回路１６では、ＣＣＤ８から出力されるアナログ画像信号Ｖｅ，ＶｏをコンデンサＣによって交流結合して、図１６、図１７に示すようなクランプ回路１７（この回路が２つある）において、そのアナログ画像信号Ｖｅ（Ｖｏ）の黒レベルが所定のオフセット電位（黒オフセットレベル）にクランプされるように制御してきた。

このクランプ回路１７では、図１８のタイミングチャートに示すように、ＣＣＤシフトパルスによってＣＣＤ８から１ラインに画像信号を読み出す主走査ライン周期（ライン同期信号ＬＳＹＮＣの周期、以下単に「ライン周期」という）におけるＣＣＤ出力の黒基準画素領域（画素は存在するが光学的にマスクされている）でクランプパルスが入力され、図１７に示すようにクランプスイッチＳＷ１が閉じて、信号処理部１０の電源電圧Ｖccを直列に接続した同じ抵抗値の２個の抵抗Ｒによって１／２に分圧した基準電位Ｖcc／２になるようにコンデンサＣに電荷がチャージされる。クランプ回路１７のクランプスイッチＳＷ１が開いた後は、サンプルホールド回路１８には基準電位Ｖcc／２とオフセットされたアナログ画像信号とが入力される。

しかしながら、このようなＣＣＤ８のアナログ画像信号を交流結合してクランプ動作を行う回路構成の場合、交流結合コンデンサＣとクランプ回路１７との間でリーク電流が発生すると、図１６に示すようにリークの基準となる電位ＶＬとリーク抵抗ＲＬなるものが仮想的に存在して、クランプスイッチＳＷ１がオフの間、コンデンサＣにリーク電流ＩＬがながれ、電荷が充電（もしくは放電）される。その後、図１７に示すようにクランプスイッチＳＷ１がオンになると、クランプスイッチＳＷ１のＯＮ抵抗にコンデンサＣに充電（もしくは放電）された電荷による電流Ｉｓｗが流れ、電圧降下（もしくは上昇）が生じて、画像信号のオフセット電位がクランプ電位（Ｖcc／２）からずれてしまう。

後段のサンプルホールド回路１８ではクランプ電位（Ｖcc／２）を基準電位(黒レベル)として処理するので、リーク電流の大きさによっては黒レベルのオフセットズレが無視できなくなるし、後段の増幅回路１９（図１５）において、このオフセットのズレはさらに増幅される。アナログ信号処理回路１６の内部に黒オフセット補正回路（図示を省略）を設けているが、それによる補正範囲はあまり大きくないのが通常であるので、オフセットのズレ量によっては補正しきれない。補正しきれないオフセットは画像データとして暗時の量子化後のデジタル画像出力の値が「０」より大きく（もしくは小さく）なり、読み取った画像の濃度が実際より薄く（もしくは濃く）なってしまうような異常画像になる。

このようなリーク電流の発生原因としては、回路を実装するプリント配線基板（ＰＷＢ）の配線パターン間のリーク、交流結合コンデンサのリーク、後段のアナログ信号処理回路部１６（通常はＩＣ化されている）で発生するリークなどが挙げられる。
前述したクランプ回路部１７でのオフセット電位のずれは、クランプスイッチＳＷ１のオフの期間とオンの期間の比に依存し、オフの期間の比率が高い程リーク電流が多くなり、オフセット電位のずれが大きくなる。

従来の画像読取装置では、一般に図１８に示すようにライン周期ごとの黒基準画素領域の期間内にクランプ期間を設定していた。
通常、黒基準画素数は１００画素程度であり、実際にはこの黒基準画素期間でクランプ期間のほかに、黒オフセット補正回路の黒検出期間、さらにその後段でアナログ信号処理回路で付加したオフセットを減算する黒減算処理での黒検出期間も必要となるので、実際には黒基準画素数の約半分の５０画素程度しかクランプ期間として利用できなかった。

さらに、実際のクランプ動作は画素信号のリセットノイズの影響を除くために各画素周期のうちの画像信号領域期間（画素周期の約１／２）でのみなされるので、実効クランプ期間（上記クランプスイッチＳＷ１のオフの期間）は、見かけ上のクランプ期間の約半分になる。
そのため、実行クランプ期間は比較的短かくなり、クランプスイッチＳＷ１のオフの期間とオンの期間の比において、オフの期間の比率が高かったためリーク電流が多くなり、オフセット電位のずれが大きくなり、黒オフセット補正手段で補正可能な範囲を越えてしまう恐れもあった。

この発明は、このような問題を解決するためになされたものであり、光電変換手段で読み取ったアナログ画像信号を交流結合してクランプ手段及びアナログ信号処理手段に入力させる構成の画像読取装置及びそれを備えた画像形成装置において、交流結合用コンデンサＣからクランプ手段までの間で発生するリーク電流によるオフセット電位のズレを、実使用上問題とならないレベル、あるいは従来から設けられている黒オフセット補正手段によって補正可能なレベルにまで低減し、常に安定した画像読み取りを行えるようにすることを目的とする。

この発明による画像読取装置は上記の目的を達成するため、原稿を露光する露光手段と、その露光手段によって露光された原稿からの反射光の強度を電気信号に変換して、主走査ライン周期でアナログ画像信号を出力する光電変換手段と、その光電変換手段から出力されるアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、該クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、そのアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段とを備えた画像読取装置において、
上記クランプ手段のクランプ期間を、上記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を設けたものである。

さらに、上記アナログ的な処理を施す手段には、上記クランプ電位の誤差を補正する黒オフセット補正回路を備え、上記クランプ期間設定手段は、上記アナログ画像信号を交流結合するためのコンデンサから上記クランプ手段までに発生し得るリーク電流を予め算出して、そのリーク電流によるクランプ電位の誤差を上記黒オフセット補正回路によって補正可能なレベルに低減させるように上記クランプ期間を広げるようにするとよい。

上記クランプ期間設定手段は、上記主走査ライン周期と、クランプ期間と、予め算出したリーク電流と、上記クランプ手段に設けたクランプスイッチのＯＮ抵抗とに基いて、上記リーク電流によるクランプ電位の誤差ΔＶを
ΔＶ＝(主走査ライン周期／クランプ期間）×リーク電流×クランプスイッチのＯＮ抵抗
の演算によって算出し、そのクランプ電位の誤差ΔＶが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定するとなおよい。

これらの画像読取装置において、上記光電変換手段が、ＣＣＤリニアラインセンサあるいは３ラインＣＣＤカラーリニアラインセンサであるとよい。
また、上記Ａ／Ｄ変換手段によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理手段を備えてもよい。

この発明による画像形成装置は、上記のいずれかの画像読取装置による画像読取部と、その画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたものである。

この発明による画像読取装置及び画像形成装置は、上記クランプ手段のクランプ期間を上記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定することによって、クランプ期間を広げることができ、それによって発生するリーク電流を低減して、オフセット電位のズレを実使用上問題とならないレベル、あるいは黒オフセット補正手段によって補正可能なレベルにまで低減することができ、常に安定した画像読み取りを行うことが可能になる。
装置で発生し得るリーク電流を予め算出しておき、その影響を無視できるようになるクランプ期間を空転送期間に設定すれば、一層確実にオフセット電位のズレを少なくすることができる。

以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
図１は、この発明による画像読取装置の一実施例の構造を模式的な断面図であり、図１４と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この画像読取装置の走査光学系の構成は図１４に示した従来の画像読取装置と同じであるが、スキャナ本体１の上面に、コンタクトガラス２を覆うように原稿押さえ部材である圧板１３がヒンジ部１４によって開閉可能に取り付けられている。この圧板１３によって、原稿１１をコンタクトガラス２に押し付けて平らにすると共に、原稿読み取り時に外光を遮断するようにしている。さらに、その圧板１３の開閉状態を検知するための圧板開閉センサ１５を設けている。この圧板開閉センサ１５としては、マイクロスイッチや光電センサ等が用いられる。

また、この実施例はカラー画像読取装置であり、走査光学系のレンズユニット６によって結像される原稿１１の画像の濃淡を電気信号に変換して読み取る光電変換手段として、通常ＲＧＢ三原色の波長成分に分解して読み取る３本の読取ライン（画素列）を持つ３ラインＣＣＤカラーリニアイメージセンサ（以下単に「３ラインＣＣＤ」と称す）２８を、センサボード７に設けている。そして、その３ラインＣＣＤ２８で読み取ったＲ（赤）Ｇ（緑）Ｂ（青）の各色成分ごとのアナログ画像信号を、センサボード７から信号ケーブル２９を通して信号処理部３０に入力させる。

図２はその信号処理部３０の構成を示すブロック図である。この信号処理部３０は、図１５に示した従来の信号処理部１０と同様に、３ラインＣＣＤ２８から入力される各色のアナログ画像信号にアナログ信号処理を施した後、デジタル画像信号に変換し、さらにデジタル画像処理を施して出力する。
この図２に示す信号処理部３０は、３ラインＣＣＤ２８が出力するＲ，Ｇ，Ｂのアナログ画像信号ＲＯ，ＧＯ，ＢＯを、それぞれコンデンサＣを通して交流結合して入力する入力端子ＲＩＮ，ＧＩＮ，ＢＩＮを有するアナログ信号処理回路（アナログ・フロント・エンド：ＡＦＥとも称す）３１と、それに続くライン間補正回路３２、シェーディング補正回路３３、γ補正回路３４、およびインタフェース（Ｉ／Ｆ）３５と、、発振器（ＯＳＣ）３６および各部（回路）の動作タイミングを制御するタイミング信号発生回路３７を備えている。

また、ＣＰＵ制御線３８によって、これらの回路がこの画像読取装置全体を制御する制御部４０のマイクロコンピュータ（以下「ＣＰＵ」と略称する）４１に接続されている。
その制御部４０には、読取モード選択操作などを行う操作パネル４５および図１に示した圧板開閉センサ１５が接続されている。
タイミング信号発生回路３７は、制御部４０のＣＰＵ４１からの指示に基いて、３ラインＣＣＤ２８の駆動およびその他の各回路の動作に必要なパルス信号や制御信号を、発振器３６によるクロックパルスをもとに生成して各回路に与える。

アナログ信号処理回路３１は、図３に示すように、入力端子ＲＩＮ，ＧＩＮ，ＢＩＮ毎に、クランプ回路（ＣＬＭＰ）５０、サンプルホールド回路（ＳＨ）５１、電圧制御型可変ゲインアンプ（ＶＧＡ）による増幅回路５２、およびＡ／Ｄ変換回路（ＡＤＣ）５３と、黒オフセット補正回路５４からなる信号処理系統を３系統備えている。そして、各系統のデジタル画像信号を、各出力端子ＲＤＯ，ＧＤＯ，ＢＤＯからそれぞれ出力する。このアナログ信号処理回路３１は、半導体集積回路（ＩＣ）として製造することができる。

この実施例においては、この図３に示すクランプ回路５０が、入力するアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段である。そして、サンプルホールド回路５１と増幅回路５２が、クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段である。Ａ／Ｄ変換回路５３が、そのアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段である。さらに、黒オフセット補正回路５４が、アナログ画像信号の黒オフセットレベルを補正する黒オフセットレベル補正手である。

また、図２に示す制御部４０が、クランプ手段であるクランプ回路５０のクランプ期間を、主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段の機能の果たす。
さらに、この制御部４０は、そのクランプ期間設定手段の機能として、上記アナログ画像信号を交流結合するためのコンデンサＣから上記クランプ回路５０までに発生し得るリーク電流を予め算出して、そのリーク電流によるクランプ電位の誤差を黒オフセット補正回路５４によって補正可能なレベルに低減させるように上記クランプ期間を広げる機能も果たすことができる。

その場合、上記主走査ライン周期と、クランプ期間と、予め算出したリーク電流と、上記クランプ回路５０に設けたクランプスイッチ（図４に示すＳＷ１）のＯＮ抵抗とに基いて、リーク電流によるクランプ電位の誤差ΔＶを
ΔＶ＝(主走査ライン周期／クランプ期間）×リーク電流×クランプスイッチのＯＮ抵抗
の演算によって算出し、そのクランプ電位の誤差ΔＶが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定する機能も、制御部４０が果たすことができる。

各系統のクランプ回路５０は、いずれも図４に示すように、電源電圧Ｖccを直列に接続した同じ抵抗値の２個の抵抗Ｒによって１／２に分圧して、基準電圧Ｖcc／２を作る分圧回路と、その分圧点ｂと入力端子（Ｒ系統用の場合はＲＩＮ）との間に設けたクランプスイッチＳＷ１とによって構成されている。そのクランプスイッチＳＷ１はスイッチングトランジスタ等のスイッチング素子であり、常時は図示のようにオフになっており、タイミング信号発生回路３７が出力するクランプパルスＣＬＰの印加によってオンになる。

各系統のクランプ回路５０は、それぞれ３ラインＣＣＤ２８からアナログ画像信号ＲＯ，ＧＯ，ＢＯを出力させる主走査ライン周期に同期した適切なタイミングで、クランプ期間の間だけクランプパルスＣＬＰが印加される。
アナログ信号処理回路３１の各系統におけるその他の回路も、それぞれタイミング信号発生回路３７から出力される制御パルスによって最適なタイミングで所定期間だけ動作するが、図３ではそれらの各信号線は図示を省略している。

ここで、この画像読取装置の図２に示した信号処理部３０の動作を説明する。
まず、３ラインＣＣＤ２８から駆動パルスに同期してアナログ画像信号ＲＯ，ＧＯ，ＢＯが出力され、それぞれコンデンサＣによって交流結合されて、アナログ信号処理回路３１に入力される。

アナログ信号処理回路３１の内部では、図３に示すクランプ回路５０においてある所定のオフセットレベルを決定され、サンプルホールド回路５１によってノイズを含む画像信号を、それぞれタイミング信号発生回路３７から出力されるサンプルパルスによってサンプリングして保持することにより、画像信号を連続したアナログ信号にする。そして、そのアナログ画像信号を増幅回路５２でＡ／Ｄ変換の基準電圧のレベルに増幅し、Ａ／Ｄ変換回路５３によって８bitのデジタル画像信号（データ）に変換する。また、黒オフセット補正回路５４によって、クランプ回路５０で設定したオフセットレベルが所望のレベルになるように、必要なオフセット電圧を印加できるようにしている。

この画像読取装置は、高速読取モードと低速読取モード（高画質）の２つの線速を有する。その読取モードの選択は、図２に示した操作パネル４５を使用者が操作して発せられる選択信号を制御部４０が判別して、あるいはネットワーク接続されている場合にはこの画像読取装置を使用する機器からのコマンドを制御部４０が認識することによってなされる。その読取モードの変更による速度切り替えは、主走査方向については３ラインＣＣＤ２８の露光時間つまり主走査ライン周期（ＣＣＤのシフト信号の周期)を変化させることによって実現し、副走査方向（図１に示した矢示Ａ方向）についてはステッピングモータによる第１キャリッジ４と第２キャリッジ５の移動速度を変化させることによって実現する。

このようにしてアナログ信号処理回路３１から出力される各色のデジタル画像信号は、ライン間補正回路３２において、３ラインＣＣＤ２８でのＲ，Ｇ，Ｂの３ラインによるアナログ画像信号の出力間の副走査方向の時間差を補正し、シェーディング補正回路３３において図１のキセノンランプ３で照射された白基準板１２の反射光を３ラインＣＣＤ２８で読み取ることにより、各色成分毎に所定の濃度のレベルを得て記憶し、それを用いてその後のデジタル画像信号に対して、３ラインＣＣＤ２８の感度バラツキや照射系の配光ムラを補正し、さらにはγ補正回路３４でγ補正（自然に近い出力画像を得るための明度補正）などのデジタル処理を行って、インタフェース３５から出力する。

次に、この実施例におけるオフセットレベルを決定するクランプ動作について図４から図７を参照して説明する。なお、以下の説明においては、主走査ライン周期を単に「ライン周期」という。図５は、ライン周期とＣＣＤ出力とクランクパルスとの関係を示すタイミングチャートであり、（ａ）のライン周期１の場合と（ｂ）のライン周期２（ライン周期１＞ライン周期２）の場合を対比して示す。

この図５に示すように、３ラインＣＣＤ２８の空転送期間中のタイミングで、各系統毎にクランプパルスが入力され、それがハイレバル“Ｈ”の期間だけ、各系統のクランプ回路５０における図３に示したクランプスイッチＳＷ１がオンになり、各コンデンサＣに電荷がチャージされて、３ラインＣＣＤ２８のアナログ画像信号の黒オフセット電位のレベルは、正常時にはVcc／２に合わせられる。

しかしながら、交流結合用のコンデンサＣとクランプ回路５０の間でリーク電流が発生すると、図６に示すようにリークの基準となる電位ＶＬ（今ここではＶcc）とリーク抵抗ＲＬなるものが仮想的に存在して、クランプスイッチＳＷ１がオフの間、コンデンサＣにリーク電流ＩＬが流れて電荷が充電（あるいは放電）される。その後、図７に示すようにクランプスイッチＳＷ１がオンになると、クランプスイッチＳＷ１のＯＮ抵抗にコンデンサに充電（あるいは放電）された電荷が電流Ｉswとして流れ込む。それによって電圧降下が生じて、アナログ画像信号のオフセット電位がクランプ電位（Ｖcc／２）からずれてしまう。

このとき、発生するリーク電流ＩＬ（図６）は次のようになり、
ＩＬ＝（Ｖcc―Ｖcc／２）／ＲＬ
クランプスイッチＳＷ１がオフの間にコンデンサＣに充電される電荷量ΔＱは、
ΔＱ＝（ライン周期）×ＩＬ
となる。クランプスイッチＳＷ１がオン時にそのＯＮ抵抗に流れる電流Ｉswは、通常はライン周期の方がクランプ期間より遥かに長いので、次のようになる。
Ｉsw≒ΔＱ／クランプ期間
＝（ライン周期／クランプ期間）×ＩＬ
したがって、Ｉswによって発生するオフセット電位のズレ量ΔＶは、
ΔＶ＝（ライン周期／クランプ期間）×ＩＬ×Ｒsw
と表わされる。

〔ライン周期の切替とクランプ期間の変更〕
この実施例によれば、ライン周期を切り替える際、切り替え後のライン周期に応じてクランプ手段のクランプ期間を変更する。そこで、この実施例では、図５に示すようにライン周期が、（ａ）のライン周期１からそれより短い（ｂ）のライン周期２に切り替わった場合、クランプ期間もそれに応じて短くして、ほぼ
ライン周期１／クランプ期間１＝ライン周期２／クランプ期間２
となるようにしている。

したがって、ライン周期が切り替わってもライン周期とクランプ期間との比が殆ど変わらないため、オフセット電位のズレ量ΔＶに変化は無い。
したがって、読取モードの変更によってライン周期が変化しても、上記ΔＶを算出する式から判るようにアナログ画像信号のオフセット電位が大きくズレることがなく、ライン周期が切り替わった直後でも安定した画像読取が可能になる。

ライン周期の切り替えおよびクランプ期間の切り替えは、図２に示した制御部４０のＣＰＵ４１の制御機能によってタイミング信号発生回路３７の設定を変更し、３ラインＣＣＤ２８に対するライン同期信号（ＬＳＹＮＣ）の周期、および各クランプ回路５０に対するクランプパルスＣＬＰのパルス幅をを変化させて行う。

〔黒オフセットレベル補正と白レベル補正〕
ところで、上述したように、線速（ライン周期）とオフセット電位のズレ量ΔＶは、
ΔＶ＝（ライン周期／クランプ期間）×ＩＬ×Ｒsw
の関係にあるので、一般には線速が切り替わるとΔＶの値も変化する。
この変化は、交流結合のコンデンサＣの容量とクランプスイッチＳＷ１のオン抵抗との時定数によって追従時間が決まるが、コンデンサＣにはμＦオーダの容量のものを使用するので、追従にかかる時間は長めになる。

アナログ信号処理回路３１の内部の図３に示した増幅回路５２に設定するゲイン（通常、図１に示した白基準板１２を読み取って、その結果が所望の値になるようなゲイン値を設定する）、およびお黒オフセット補正回路５４による印加オフセット量を、予め電源ＯＮの直後といった読取動作開始前に決定する際、当然のことながら切り替え可能なライン周期毎にその各調整が必要になる。

そのため、従来の画像読取装置では一般に、異なる線速（ライン周期１とライン周期２）において、以下のような順序で設定（調整あるいは補正）を行っていた。
１．ライン周期１の黒オフセット補正量決定
２．ライン周期２の黒オフセット補正量決定
３．ライン周期１のゲイン設定量決定（白レベル補正）
４．ライン周期２のゲイン設定量決定（白レベル補正）

このような調整順序であると、線速（ライン周期）の切り替りが多く発生するので、オフセットのズレ量が多く発生する。また、これらを短時間で処理してしまうと、オフセットのズレの影響で、ライン周期１の黒オフセット補正量決定後、ライン周期２の黒オフセット補正量決定を行う際に、それが正しく行われない場合がある。またその都度オフセットのズレが安定するようにウェイトをかけると、画像読取装置の立上り時間が長くかかってしまう。

そこで、この実施例では、異なる線速（ライン周期１とライン周期２）において、以下のような順序で設定（調整あるいは補正）を行う。
１．ライン周期１の黒オフセット補正量決定
２．ライン周期１のゲイン設定量決定（白レベル補正）
３．ライン周期２の黒オフセット補正量決定
４．ライン周期２のゲイン設定量決定（白レベル補正）
このように調整順序を実施することによって、オフセットのズレが発生する線速（ライン周期）の切り替わり回数が少なくなり、追従時間を待つウエイトの回数も減らすことができ、画像読取装置の立ち上がり時間を短縮することができる。

図８は、図２に示した制御部４０のＣＰＵ４１の制御によって、この調整を行う処理のフローチャートである。
画像読取装置の電源がＯＮになるとこの図８の処理を開始する。先ず初期化した後、ライン周期１を設定し、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する（白レベル調整）。その後、ライン周期２を設定して、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する（白レベル調整）して、原稿読取動作を開始する。

〔ライン周期切替時のクランプ期間の拡張手〕
ここで、特許文献１に記載した発明による外部からクランプ電位を制御する方式のクランプ回路について、図９によって簡単に説明する。
この図９に示す回路は、図４に示したクランプ回路５０に、ＣＰＵ制御線３８を通してＣＰＵ４１から調整データが設定されるＤ／Ａ変換回路５５と、それがＤ／Ａ変換されたアナログ電圧をクランプパルスＣＬＰがローレベル“Ｌ”の非クランプ期間に、基準電圧Ｖcc／２に加算するように印加するクランプ電位ドライブ回路５６を追加している。

クランプ電位ドライブ回路５６は、電子的なスイッチＳＷ２と、クランプパルスＣＬＰを反転して、非クランプ期間にスイッチＳＷ２をオンにする反転回路ＩＮと、２個ずつのトランジスタＴＲ１、ＴＲ２と抵抗Ｒ１，Ｒ２からなるエミッタフォロワ回路によって構成されている。そして、非クランプ期間におけるクランプ電位を（Ｖcc／２）＋Ｘ〔Ｖ〕にする。Ｘは、クランプドライブ回路５６を通して印加する調整電圧である。
これによって、有効が素期間の画像信号のオフセットレベル＝クランプ電位
となるので、サンプルホールド回路５１によって適正なサンプルホールド出力が得られることになる。

このようにすれば、Ｄ／Ａ変換回路５５の設定値を調整することによって、調整電圧Ｘの値をオフセットのズレ量に相当する値にして、リーク電流によるオフセットのズレを相殺するようにクランプ電位を制御することができる。
複数のライン周期をもつ画像読取装置においては、ライン周期毎に適正な設定値の調整データを設定する。この設定は、ライン周期毎に、３ラインＣＣＤ２８の黒基準画素領域において図３に示したＡ／Ｄ変換回路５３から出力されるデジタル画像信号をモニタして、所望の画像データ出力が得られるように、調整データを設定する。

リーク電流が大きいほど、ライン周期による調整データの設定値およびその出力電圧の差が大きくなる。その際、その差に追従してクランプ電位が安定するまでの時間は、クランプ期間（ＳＷ１がオン）のときの交流結合用コンデンサＣの容量とクランプスイッチＳＷ１のＯＮ抵抗の積である時定数によって追従時間が決まる。
交流結合用コンデンサＣの容量とクランプスイッチＳＷ１のＯＮ抵抗の時定数τに対して、その追従時間をおよそ２．２τ（約９０％追従）とすると、電位安定にかかる時間Ｔは以下のように表すことができる。
Ｔ＝２．２τ×（ライン周期）／（クランプ期間） ……（１）

そこで、例えば図１０のタイミングチャートに示すように、（ａ）のライン周期１から周期が異なる（ｂ）のライン周期２に切り替える際、切り替え直後にクランプ期間を有効画素領域まで広げることにより、電位安定にかかる時間Ｔは飛躍的に短くなる。
Ｔ＝２．２τ×（ライン周期）／｛（空転送期間内のクランプ期間）
＋（有効画素期間内のクランプ期間）｝ ……（１）
そして、時間Ｔとウエイトをとった後、図１０の（ｃ）に示すように、ライン周期２に適した通常のクランプ期間（ライン周期１に対するクランプ期間より短い）にして、読取動作を開始する。

このように、画像読み取りの線速（ライン周期）切り替え直後にクランプ期間を有効画素領域も含めるように広げることによって、ランプ電位の応答を早くするととができる。そして、クランプ電位が安定した後、切り替え後のライン周期に適した通常のクランプ期間に戻すことによって、線速（ライン周期）切り替え後、すぐに切り替え後の線速で画像読み取りが可能になる。

また、有効画素領域をクランプ期間に利用するのは、原稿押え部材である図１に示した圧板１３あるいは自動原稿送り装置の原稿押さえ板が閉じられている状態の場合だけにした方がよい。それは、原稿押さえ板が開放状態であると、光電変換素子である３ラインＣＣＤ２８に外来光が入射する恐れがあるためである。
そこで、この実施例では圧板１３の開放状態を検知する圧板開閉センサ１５の検知信号をモニタして、圧板１３が“閉”状態の場合にのみ、ライン周期の切り替え直後に上述したように、クランプ期間を有効画素領域まで広げる。このようにすれば、外来光の影響を受けずに線速切替えの際のクランプ電位の応答を早くすることを実現できる。

このような制御を、図２に示した制御部４０のＣＰＵ４１の処理によって実行する場合のフローチャートを図１１に示す。
ライン周期を切り替えるとこの処理を開始し、圧板開閉センサ１５の検知信号をモニタして、その検知信号が「閉」の状態を示しているか否かを判断し、「閉」の状態を示していない（ＮＯ）の場合は、クランプ期間はそのまま（切り替え後のライン周期に適したクランプ期間）にして、クランプ電位安定までウエイトした後、原稿読取動作を開始する。このときのウエイト時間は前述の（１）式で算出されるＴであるから長い。

上記の判断で、検知信号が「閉」の状態を示している場合には、クランプ期間を有効画素領域まで広げ、クランプ電位安定までウエイトする。このときのウエイト時間は前述の（１）式で算出されるＴであるから短い。その後、クランプ期間を通常幅（切り替え後のライン周期に適したクランプ期間）に戻して，原稿読取動作を開始する。
自動原稿送り装置を備えた画像読取装置の場合には、圧板開閉センサ１５に代えて、その原稿押さえ板の開閉状態を検知するセンサを設け、ライン周期が切り替わったときにその検知信号をモニタして、その検知信号が「閉」の状態を示している場合にのみ、クランプ期間を有効画素領域まで広げるようにすればよい。

〔クランプ期間を空転送期間に設定〕
次に、このこの発明に係る機能について説明する。
図５、図１０、および図１８のタイミングチャートに示したクランプパルスは、実際にはＣＣＤ出力の１画素ごとの画像信号領域期間だけ“Ｈ”になる別のクロックパルスとの論理積をアナログ信号処理回路内でとっており、図１２にＣＣＤ出力とクランプパルスの波形を時間軸を拡大して示すような波形になる。すなわち、クランプパルスは図５、図１０、および図１８に示したパルス幅の期間中連続してではなく、ＣＣＤ出力の各画素ごとにリセットノイズＲＮが発生する期間を除いて、その画像信号領域期間Ｔｉの間だけ“Ｈ”になって、クランプスイッチＳＷ１をＯＮにする。

今、線速２００ｍｍ／ｓの読取速度が必要とされている場合、６００ｄｐｉでの読取時の１秒間の読取ライン数は、１インチ≒２５．４ｍｍであるから次のように算出される。
２００×６００／２５．４＝４７２４ライン／秒
したがって、１ラインの読取時間であるライン周期は
１／４７２４＝２１２μｓ
となる。この時間内に有効画素と黒基準画素を合わせて７５００画素分のクロックを転送するので、画素周波数は次のようになる。
１／（２１２／７５００）＝３５．３８ＭＨｚ

そこで、図１８のタイミングチャートに示した従来例のように黒基準画素期間内にクランプ期間を取ると、通常、黒基準画素数は１００画素程度で、実際にはこの黒基準画素期間でクランプ期間のほかに、黒オフセット補正回路の黒検出期間、さらにその後段でアナログ信号処理回路で付加したオフセットを減算する黒減算処理での黒検出期間も必要となるので、実際には黒基準画素数の約半分の５０画素程度しかクランプ期間として利用できない。したがって、そのクランプ期間は画素周期の５０倍程度であり、
１／３５．３８×５０＝１．４ｕｓ
となる。ただし、実際のクランプ動作は前述したように図１２に示した画像信号領域期間Ｔｉ（画素周期の約１／２）でのみなされるので、実効クランプ期間は、
１．４／２＝０．７ｕｓ
となり、かなり短い。

これに対して、この実施例では図５及び図１０のタイミングチャートに示したように、光電変換素子である３ラインＣＣＤ２８のライン周期における有効画素期間の後の空転送画素期間を利用しているので、充分なクランプ期間を確保することができる。
さらに、交流結合用コンデンサＣからアナログ信号処理回路３１の入力端子までで発生し得るリーク電流を予め算出して、リーク電流によるクランプ電位の誤差を後段の黒オフセット補正回路５４において補正可能なレベルになるまで低減させるように、クランプ期間を広げることもできる。

その交流結合用コンデンサＣからアナログ信号処理回路３１の入力端子までで発生し得るリーク電流から、そのリーク電流によるクランプ電位の誤差ΔＶを
ΔＶ＝（ライン周期／クランプ期間）×リーク電流×クランプスイッチのＯＮ抵抗
の演算によって算出して、ΔＶが後段の黒オフセット補正回路において補正可能なレベルになるようにクランプ期間を設定することができる。

このように、ＣＣＤのライン走査である主走査後端側の、設定次第でその期間を必要なだけ確保できる空転送期間をクランプタイミングとすることによって、リーク電流によるオフセット電圧のズレを、実使用上問題とならないレベルにまで低減することができる。
空転送期間は黒基準画素期間と異なりもともと画素は存在しない期間であるが、ＣＣＤから出力される波形はほぼ黒基準画素と同じ波形および電圧レベルであるので、代替使用しても問題はない。
交流結合用コンデンサＣからアナログ信号処理回路３１の入力までに発生し得るリーク電流は、予めその最悪値を計算によって見積もることが可能である。この実施例では予めリーク電流の最悪値を見積もることによって、そこから適正なクランプ期間を求めて、リーク電流によるオフセット電圧のズレを実使用上問題のないレベルにまで低減させる。

例えば、そのリーク電流量およびオフセット電圧の誤差（ズレ）ΔＶを、下記の条件で算出する。
・交流結合容量：２．２ｕＦ
・クランプスイッチのＯＮ抵抗：２９７．５Ω
・電源電圧Ｖcc：３．３Ｖ
・クランプ電位：１．６５Ｖ
・ＣＣＤ出力信号のオフセット（交流結合入力）：６．５Ｖ
・基板の電極間でのリーク：１００ＭΩ／ｍｍ
・交流結合用コンデンサでのリーク： ５００ＭΩ・μＦ
・アナログ信号処理回路（ＩＣ）のピンピッチ：０．２ｍｍ
・黒オフセット補正回路による補正範囲：±１００ｍＶ
・アナログ信号処理回路（ＩＣ）のゲイン範囲：１〜１０倍
・アナログ信号処理回路（ＩＣ）の入力ピンの隣接ピン：
（隣接ピン１：クランプ電位、隣接ピン２：Ｖcc電位）

アナログ信号処理回路（ＩＣ）の内部リーク：５０ｎＡ
アナログ信号処理回路（ＩＣ）のピン間リーク：
（３．３Ｖ−１．６５Ｖ）÷１００ＭΩ／ｍｍ×０．２ｍｍ＝８２．５ｎＡ
交流結合用コンデンサ（チップコンデンサ）のパッド間リーク電流：
（６．５Ｖ−１．６５Ｖ）÷（１００ＭΩ／ｍｍ×０．３ｍｍ）＝１６１．７ｎＡ
交流結合用コンデンサの電極間リーク電流：
（６．５Ｖ−１．６５Ｖ）÷（５００ＭΩ・ｕＦ／２．２ｕＦ）＝２１．３ｎＡ
発生リーク電流Ｉleak：
Ｉleak＝（５０＋８２．５＋１６１．７＋２１．３）ｎＡ＝３１５．５ｎＡ

よって発生し得るオフセット電圧の誤差（ズレ）ΔＶは、上述したようにライン周期が２１２μｓ、クランプ期間が０．７μｓ（従来の黒基準画素期間内でのクランプ期間と同じ）であると、
ΔＶ＝（ライン周期／クランプ期間）×リーク電流×クランプスイッチのＯＮ抵抗
＝（２１２μｓ／０．７Ｍμｓ）×３１５．５ｎＡ×２９７．５Ω
＝２８．４ｍＶ
となる。

今、図３に示したアナログ信号処理回路３１の黒オフセット補正回路５４による調整範囲は±１００ｍＶであるとすると、黒オフセット補正回路５４はＡ／Ｄ変換回路５３の出力からフィードバックをかけて補正するので、２８．４ｍＶのオフセット電圧は増幅回路５２のゲインによって増幅される。
したがって、１００／２８．４＝３．５であるから、２８．４ｍＶのオフセット電圧が発生していると増幅回路で３．５倍以上のゲインがかかると黒オフセット補正回路の調整範囲から外れることになる。
これは、ＣＣＤの実感度を考慮すると、許容できるゲインが３．５倍というのは小さすぎるうえ、黒オフセット補正回路の補正範囲を全てリーク電流によるオフセットずれの補正に使えるわけではなく、波形の劣化によるオフセット等の補正もあるので実使用上問題がある。

そこで、画素周波数を５％高くして３７．１５ＭＨｚにすると、１ライン周期は２１２μｓであるから、１ラインの画素数は
２１２／（１／３７．１５）＝７８７５画素
となり、黒基準画素と有効画素を合わせた７５００画素分のほかに、
７８７５−７５００＝３７５画素
の空転送画素ができる。この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の１／２として、画素周波数が３７．１５ＭＨｚであるから、
（１／３７．１５）×３７５×０．５＝５．０５μｓ
が実効クランプ期間となる。

これにより発生するオフセット電圧のズレは
ΔＶ＝（２１２μｓ／５．０５μｓ）×３１５．５μＡ×２９７．５Ω
＝３．９ｍＶ
まで低減される。したがって、図３に示した黒オフセット補正回路５４による調整範囲が±１００ｍＶであるから、増幅回路５２のゲインは、
１００／３．９＝２５．６
まで可能になり、増幅回路５２で１０倍を超えるゲインがかかっても黒オフセット補正回路５４の調整範囲内になる。

また、前述のリーク電流量およびオフセット電圧の誤差（ズレ）ΔＶを、下記の条件で算出することもできる。
・交流結合容量：２．２ｕＦ
・クランプスイッチのＯＮ抵抗：１００Ω
・電源電圧Ｖcc：３．３Ｖ
・クランプ電位：１．５Ｖ
・ＣＣＤ出力信号のオフセット（交流結合入力）：６．５Ｖ
・基板の電極間でのリーク：１００ＭΩ／ｍｍ
・交流結合用コンデンサでのリーク： ５００ＭΩ・μＦ
・アナログ信号処理回路（ＩＣ）のピンピッチ：０．１ｍｍ
・黒オフセット補正回路による補正範囲：±３００ｍＶ
・アナログ信号処理回路（ＩＣ）のゲイン範囲：１〜２０倍
・アナログ信号処理回路（ＩＣ）の入力ピンの隣接ピン：
（隣接ピン１：クランプ電位、隣接ピン２：クランプ電位）

アナログ信号処理回路（ＩＣ）の内部リーク：５０ｎＡ
アナログ信号処理回路（ＩＣ）のピン間リーク：
（１．５Ｖ−１．５Ｖ）÷１００ＭΩ／ｍｍ×０．１ｍｍ＝０ｎＡ
交流結合用コンデンサ（チップコンデンサ）のパッド間リーク電流：
（６．５Ｖ−１．５Ｖ）÷（１００ＭΩ／ｍｍ×０．３ｍｍ）＝１６６．７ｎＡ
交流結合用コンデンサの電極間リーク電流：
（６．５Ｖ−１．５Ｖ）÷（５００ＭΩ・ｕＦ／２．２ｕＦ）＝２２．０ｎＡ
発生リーク電流Ｉleak：
Ｉleak＝（５０＋０＋１６６．７＋２２．０）ｎＡ＝２３８．７ｎＡ

そこで画素周波数を１％高くして３５．７３ＭＨｚとすると、１ライン周期は２１２μｓであるから、１ラインの画素数は次のようになる。
２１２／（１／３５．７３）＝７５７５画素
したがって、この７５７５画素から黒基準画素と有効画素をを合わせた７５００画素を除いて、７５画素の空転送画素ができる。
７５７５−７５００＝７５画素
この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の１／２として、実効クランプ期間は次のようになる。
１／３５．７３×７５×０．５＝１．０５μｓ

これにより発生するオフセット電圧のズレΔＶは、
ΔＶ＝（２１２μｓ／１．０５μｓ）×２３８．７ｎＡ×１００Ω
＝５．３ｍＶ
まで低減される。したがって、図３に示した黒オフセット補正回路５４による調整範囲が±３００ｍＶであるから、増幅回路５２のゲインは、
３００／５．３＝５６．６
まで可能になり、増幅回路５２で２０倍を超えるゲインがかかっても黒オフセット補正回路５４の調整範囲内になる。

他の条件が同じ場合、黒オフセット補正回路５４による調整範囲が±１００ｍＶであっても、１００／５．３＝１８．９
になるので、増幅回路５２で１０倍を超えるゲインがかかっても黒オフセット補正回路５４の調整範囲内になる。

〔画像読取装置の変更例〕
以上、この発明をカラー画像読取装置に適用した実施例について説明してきたが、図１４及び図１５に示した従来例のようなモノクロ用の画像読取装置にも同様に適用できる。
その場合は、光電変換素子として、１ラインのＣＣＤリニアイメージセンサを使用し、図２に示したアナログ信号処理回路３１からインタフェース３５までの回路が全て１系統でよいことになる。しかし、ＣＣＤリニアイメージセンサが図１５に示した従来例のように各ラインの奇数画素と偶数画素のアナログ画像信号を分けて出力し、それをアナログ信号処理回路で個別にクランプ処理して、サンプルホールド及び増幅した後合成するようにしてもよい。

また、前述した実施例のように３ラインＣＣＤを使用したカラー画像読取装置であっても、３ラインＣＣＤが各色のアナログ画像信号を奇数画素と偶数画素のアナログ画像信号を分けて出力し、それをアナログ信号処理回路で個別にクランプ処理して、サンプルホールド及び増幅した後、各色ごとに合成するようにしてもよい。その場合は、アナログ信号処理回路には、クランプ回路とサンプルホールド回路と増幅回路が６系統必要になり、その後に各色ごとに奇数画素と偶数画素のアナログ画像信号を合成するマルチプレクス回路が必要になる。

〔画像形成装置の実施形態〕
次に、この発明による画像形成装置の一実施形態を図１３によって説明する。
図１３はその画像形成装置の概略構成を示すブロック図である。この画像形成装置７０は、複写機や複合機などの原稿読取機能と画像形成機能を備えた画像形成装置であり、この装置全体を制御するＣＰＵ７１と、そのＣＰＵ７１の動作プログラムを格納したＲＯＭ７２と、この装置の動作に関する各種のデータを格納するとともにＣＰＵ７１のワーキングメモリともなるＲＡＭ７３と、それらを接続するバス７９とを有し、これらによってマイクロコンピュータを構成している。

さらに、操作表示部７４、画像読取部７５、画像形成部７６、ページメモリ７７、および給紙部７８等を備えており、これらもバス７９を介してＣＰＵ７１と接続されるとともに相互に接続されている。
操作表示部７４は、この装置の動作状態等の情報を表示するＬＣＤ等のディスプレイと、オペレータが各種の入力操作を行うキーボード（タッチパネルも含む）等の入力装置を備えている。

画像読取部７５は、前述したこの発明によるカラー画像を読み取り可能な画像読取装置に相当し、原稿の画像をＲ，Ｇ，Ｂの分解色ごとに読み取って各色のデジタル画像信号を出力し、それをＣＰＵ７１の制御によってそれぞれページメモリ７７にページ単位で蓄積する。
画像形成部７６は、そのページメモリ７７に蓄積した各色の画像データを記録紙に重ねてカラー印刷するレーザプリンタやインクジェットプリンタ等のカラープロッタである。給紙部７８は、その画像形成部７６へ記録紙を給送するため装置であり、給紙トレイ、給紙ローラ、および搬送機構などからなる。

この画像形成装置７０は、その画像読取部７５に前述したこの発明による画像読取装置を使用しているので、電源投入後、画像読取が可能になるまで（複写機の場合はコピー可能になるまで）の立ち上げ時間を大幅に短縮することができる。
この画像形成装置は、デジタル複写機、ファクシミリ装置、あるいはそれらの機能とプリンタ等の機能を複合化した複合機などのいずれでもよい。
また、画像読取部７５を、この発明を実施したモノクロ用の画像読取装置にして、画像形成部７６を、その出力であるデジタル画像データによって記録紙にモノクロ画像を印刷するモノクロ用画像形成部にすれば、立ち上げ時間の短いモノクロ画像形成装置を実現することができる。

以上説明してきたように、この発明は、原稿の画像情報を読み取るイメージスキャナ等の画像読取装置、さらにその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタ等の機能を複合化した複合機等の画像形成装置に利用できる。それによって、これらの装置が常に安定した画像読取動作を行えるようにすることができる。また、この発明は、カラーの画像情報を読み取って処理するカラー画像読取装置やカラー画像形成装置だけでなく、モノクロの画像情報を読み取って処理するモノクロ画像読取装置やモノクロ画像形成装置にも利用できる。

この発明による画像読取装置の構造の一例を示す模式的な断面図である。 図１における信号処理部１０の構成例を示すブロック図である。 図２におけるアナログ信号処理回路の構成例を示すブロック図である。 図３におけるクランプ回路５０の構成例を示す回路図である。 この実施例の画像読取装置におけるライン周期とＣＣＤ出力とクランクパルスとの関係を示すタイミングチャートである。 図４に示したクランプ回路のクランプスイッチがオフの時に発生するリーク電流を説明するための図である。

図４に示したクランプ回路のクランプスイッチがオンの時にクランプスイッチに流れる電流によってオフセット電位がずれることを説明するための図である。 この発明の実施例によるライン周期ごとの黒オフセット補正量決定とゲイン設定量決定（白レベル調整）の処理を示すフローチャートである。 特許文献１に記載の発明による外部からクランプ電位を制御する方式のクランプ回路を説明するための回路図である。 ライン周期を切り替えた直後にクランプ期間を有効画素領域まで広げるよにした実施例のタイミングチャートである。 同じくその処理をＣＰＵが実行する場合のフローチャートである。 ＣＣＤ出力とクランプパルスの一部を時間軸を拡大して示す波形図である。

この発明による画像形成装置の一実施形態を示すブロック図である。 従来の画像読取装置の構造の一例を示す模式的な断面図である。 図１４における信号処理部１０の構成例を示すブロック図である。 図１５におけるクランプ回路１７のクランプスイッチがオフの状態を示す回路図である。 同じくそのクランプ回路１７のクランプスイッチがオンの状態を示す回路図である。 従来の画像読取装置におけるライン周期とＣＣＤ出力とクランクパルスとの関係を示すタイミングチャートである。

符号の説明

１：スキャナ本体 ２：コンタクトガラス ３：キセノンランプ（光源）
４：第１キャリッジ ５：第２キャリッジ ６：レンズユニット
７：センサボード １１：原稿 １２：白基準板
１３：圧板 １４：ヒンジ部 １５：圧板開閉センサ
２８：３ラインＣＣＤカラーリニアイメージセンサ（３ラインＣＣＤ）
２９：信号ケーブル ３０：信号処理部
３１：アナログ信号処理回路 ３２：ライン間補正回路
３３：シェーディング補正回路 ３４：γ補正回路
３５：インタフェース ３６：発振器（ＯＳＣ）
３７：タイミング信号発生回路 ３８：ＣＰＵ制御線
４０：制御部 ４１：マイクロコンピュータ（ＣＰＵ）
４５：操作パネル ５０：クランプ回路（ＣＬＭＰ）
５１：サンプルホールド回路（ＳＨ） ５２：増幅回路（ＶＧＡ）
５３：Ａ／Ｄ変換回路（ＡＤＣ） ５４：黒オフセット補正回路
５５：Ｄ／Ａ変換回路（ＤＡＣ） ５６：クランプ電位ドライブ回路
７０：画像形成装置 ７５：画像読取部 ７６：画像形成部
Ｃ：交流結合用コンデンサ

Claims (7)

1. 原稿を露光する露光手段と、
   該露光手段によって露光された原稿からの反射光の強度を電気信号に変換して、主走査ライン周期でアナログ画像信号を出力する光電変換手段と、
   該光電変換手段から出力されるアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、該クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、該手段によってアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段とを備えた画像読取装置において、
   前記クランプ手段のクランプ期間を、前記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を設けたことを特徴とする画像読取装置。
2. 請求項１に記載の画像読取装置において、前記アナログ的な処理を施す手段には、前記クランプ電位の誤差を補正する黒オフセット補正回路を備え、
   前記クランプ期間設定手段は、前記アナログ画像信号を交流結合するためのコンデンサから前記クランプ手段までに発生し得るリーク電流を予め算出して、該リーク電流によるクランプ電位の誤差を前記黒オフセット補正回路によって補正可能なレベルに低減させるように前記クランプ期間を広げることを特徴とする画像読取装置。
3. 前記クランプ期間設定手段は、前記主走査ライン周期と、前記クランプ期間と、予め算出した前記リーク電流と、前記クランプ手段に設けたクランプスイッチのＯＮ抵抗とに基いて、前記リーク電流によるクランプ電位の誤差ΔＶを
   ΔＶ＝(主走査ライン周期／クランプ期間）×リーク電流×クランプスイッチのＯＮ抵抗
   の演算によって算出し、該クランプ電位の誤差ΔＶが前記黒オフセット補正回路によって補正可能なレベルになるように前記クランプ期間を設定することを特徴とする画像読取装置。
4. 光電変換手段が、ＣＣＤリニアラインセンサである請求項１から３のいずれか一項に記載の画像読取装置。
5. 光電変換手段が、３ラインＣＣＤカラーリニアラインセンサである請求項１から３のいずれか一項に記載の画像読取装置。
6. 請求項１から５のいずれか一項に記載の画像読取装置において、前記Ａ／Ｄ変換手段によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理手段を備えたことを特徴とする画像読取装置。
7. 請求項１から６のいずれか一項に記載の画像読取装置による画像読取部と、該画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたことを特徴とする画像形成装置。

Images