JP4918927B2 - 信号処理回路 - Google Patents

Description

本発明は、送信装置に設けられ、Ｉ（同相）成分／Ｑ（直交）成分を含む送信ベースバンド信号を直交変調する信号処理回路に関し、特に、直交変調の変調精度の改善を図る技術に関する。

この種の信号処理回路においては、直交変調器におけるキャリアリークの抑圧と変調精度の劣化防止は、通信品質を確保し、法規制を遵守する上で必須の性能である。

ここで、キャリアリークは、直交変調器の入力換算でのＩ／Ｏ成分の直流オフセット（ＤＣオフセット）に相当する。直交変調器の変調精度に影響を与える要素としては、キャリアリークと、直交変調器の入力換算でのＩ／Ｏ成分間のレベルのばらつき（後述のＩ／Ｑミスマッチの一要因）と、直交変調器に入力されるローカル信号の直交性すなわちＩ／Ｏ成分間の振幅と位相差のばらつき（後述のＩ／Ｑミスマッチの一要因）と、がある。

しかしながら、近年、通信の高速化に伴い、より高い性能が要求されているにも関わらず、アーキテクチャのダイレクトコンバージョン化およびプロセスの低電圧化に起因する回路構成上の制約から、上記の性能はむしろ劣化している傾向にある。

従って、信号処理回路においては、直交変調器の直流オフセットとＩ／Ｑミスマッチ（Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチ）を補償する手段を設けることが必須になっている。

ここで、Ｉ／Ｑ振幅ミスマッチとは、直交変調器の出力信号のＩ／Ｏ成分の振幅が不一致になることをいう。Ｉ／Ｑ振幅ミスマッチの発生要因としては、（１）直交変調器に入力されるローカル信号のＩ／Ｏ成分の振幅が不一致であること、（２）直交変調器に入力される送信ベースバンド信号のＩ／Ｏ成分の振幅が不一致であること、（３）直交変調器内のＩ成分側とＱ成分側の経路の利得が不一致であること、の３つの要因が考えられる。

また、Ｉ／Ｑ位相ミスマッチとは、直交変調器の出力信号のＩ／Ｏ成分の位相差が９０度からずれることをいう。Ｉ／Ｑ位相ミスマッチの発生要因としては、（１）直交変調器に入力されるローカル信号のＩ／Ｏ成分の位相差が９０度からずれること、（２）直交変調器に入力される送信ベースバンド信号のＩ／Ｏ成分の位相差が９０度からずれること、（３）直交変調器内のＩ成分側とＱ成分側の経路で位相がずれること、の３つの要因が考えられる。

従来から、直交変調器の直流オフセットとＩ／Ｑミスマッチを補償する手段を設けた信号処理回路が数多く提案されているが、補償のために追加するハードウェアはゼロに近いのが理想である。その点で、従来の信号処理回路には未だ改善の余地がある。

図１は、従来の信号処理回路の一構成例を示す図である。

図１を参照すると、本従来例の信号処理回路は、送信ＢＢ（ベースバンド）信号発生部１０１と、テスト信号発生部１０３と、スイッチ１０４と、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２と、Ｄ／Ａ変換器１０５_Ｉ，１０５_Ｑと、ミキサ１０６_Ｉ，１０６_Ｑと、加算器１０７と、エンベロープ検出部１０８と、Ａ／Ｄ変換器１０９と、補償量生成部１１０とを有する。

送信ＢＢ信号発生部１０１は、送信動作時に、送信ベースバンド信号を発生する。

テスト信号発生部１０３は、補償動作時に、テスト信号を発生する。

スイッチ１０４は、補償動作時に、テスト信号発生部１０３で発生したテスト信号を選択し、送信動作時に、送信ＢＢ信号発生部１０１で発生した送信ベースバンド信号を選択する。

直流オフセット・Ｉ／Ｑミスマッチ補償部１０２は、補償動作時に、直交変調器の直流オフセットとＩ／Ｑミスマッチを補償するための補償量が補償量生成部１１０により設定され、送信動作時に、補償量生成部１１０により設定された補償量に基づいて送信ＢＢ信号発生部１０１で発生した送信ベースバンド信号を補正する。

Ｄ／Ａ変換器１０５_Ｉは、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２から出力された信号のＩ成分をディジタル信号からアナログ信号にＤ／Ａ変換し、Ｄ／Ａ変換器１０５_Ｑは、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２から出力された信号のＱ成分をディジタル信号からアナログ信号にＤ／Ａ変換する。

ミキサ１０６_Ｉは、Ｄ／Ａ変換器１０５_ＩによりＤ／Ａ変換された信号のＩ成分をローカル信号のＩ成分とミキシングしてアップコンバートし、ミキサ１０６_Ｑは、Ｄ／Ａ変換器１０５_ＱによりＤ／Ａ変換された信号のＱ成分をローカル信号のＱ成分とミキシングしてアップコンバートする。

加算器１０７は、ミキサ１０６_Ｉでミキシングされた信号のＩ成分とミキサ１０６_Ｑでミキシングされた信号のＱ成分とを加算する。このように直交変調された信号が本信号処理回路の出力信号となる。

エンベロープ検出部１０８は、直交変調器の出力信号の包絡線（エンベロープ）の振幅を検出する。

Ａ／Ｄ変換器１０９は、エンベロープ検出部１０８の出力信号をアナログ信号からディジタル信号にＡ／Ｄ変換する。

補償量生成部１１０は、Ａ／Ｄ変換器１０９によりＡ／Ｄ変換されたディジタル信号に基づいて、直交変調器の直流オフセット量とＩ／Ｑミスマッチ量を算出し、直流オフセットとＩ／Ｑミスマッチを補償するための補償量を生成して直流オフセット・Ｉ／Ｑミスマッチ補償部１０２に設定する。

以下、本従来例の信号処理回路の動作について説明する。

補償動作時には、スイッチ１０４によりテスト信号発生部１０３で発生したテスト信号が選択される。このテスト信号は、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２およびＤ／Ａ変換器１０５_Ｉ，１０５_Ｑを経て、直交変調器のベースバンドポートに入力され、直交変調が行われる。このように直交変調された信号の振幅がエンベロープ検出部１０８で検出され、検出された振幅がＡ／Ｄ変換器１０９でディジタル信号に変換される。このディジタル信号に基づいて、補償量生成部１１０にて補償量が生成される。

図２は、直交変調器を補償するために用いられる典型的なテスト信号を示す図である。テスト信号は、典型的には、Ｉ成分が余弦波で、Ｑ成分が正弦波である。

図３は、理想的な状態にある直交変調器の出力信号のコンスタレーションを示す図である。直交変調器が理想的な状態とは、Ｉ成分およびＱ成分のいずれにも直流オフセットがなく、さらに、Ｉ／Ｑ振幅ミスマッチやＩ／Ｑ位相ミスマッチがない状態のことである。この場合、コンスタレーションは中心が原点にある真円を描く。このため、直交変調器の出力信号の包絡線は定包絡線の正弦波となる。

図４は、直流オフセットがある直交変調器の出力信号のコンスタレーションを示す図である。この場合、コンスタレーションは円の中心が原点からシフトしている。このため、直交変調器の出力信号の包絡線は時間と共に増減する。

図５は、Ｉ／Ｑ振幅ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図であり、図６は、Ｉ／Ｑ位相ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図である。いずれの場合も、直交変調器の出力信号の包絡線は時間と共に増減する。

補償量生成部１１０は、直交変調器の出力信号の包絡線が増減する周期および位相を、テスト信号の位相および周波数と照らし合わせることにより、直交変調器に直流オフセット、Ｉ／Ｑ振幅ミスマッチ、Ｉ／Ｑ位相ミスマッチがどれだけ存在するかを確認し、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２に設定する補償量を生成する。

送信動作時には、スイッチ１０４により送信ＢＢ信号発生部１０１で発生した送信ベースバンド信号が選択される。この送信ベースバンド信号は、直流オフセット・Ｉ／Ｑミスマッチ補償部１０２に入力され、すでに設定されている補償量に基づき補正される。この補正後の信号は、Ｄ／Ａ変換器１０５_Ｉ，１０５_Ｑを経て、直交変調器のベースバンドポートに入力され、直交変調が行われる。このように直交変調された信号が本信号処理回路の出力信号となる。

上記と同様の技術が開示されている文献として、特許文献１が挙げられる。この特許文献１には、テスト信号として、Ｉ／Ｑ直交座標上の第１象限から第４象限のうちの２点のみを用いて、直交変調器のＩ／Ｑ位相ミスマッチを補償する方法が開示されている。この方法によれば、テスト信号が簡略化される。

上記と同様の技術が開示されている別の文献として、特許文献２が挙げられる。特許文献２には、正弦波のテスト信号を直交変調器のベースバンドポートに入力し、補償動作を行う方法が開示されている。

上記と同様の技術が開示されている別の文献として、特許文献３が挙げられる。この特許文献３には、送信データをＩ／Ｑ直交ダウンコンバータで周波数変換して得られた信号を元に、直交変調器の精度改善を図る方法が開示されている。

その他、上記と同様の技術が開示されている別の文献として、特許文献４〜９が挙げられる。

しかしながら、上述した従来技術においては、以下に述べるような課題がある。

図１から図６を用いて説明した従来技術においては、テスト信号が正弦波であるためにテスト信号の波形データを格納するＲＯＭが必要である、なめらかなテスト信号を発生するために相応のクロックスピードで動作を行うことが必要である、エンベロープ検出部の出力をＡ／Ｄ変換するＡ／Ｄ変換器が必要である、といった課題がある。

特許文献１に開示されている従来技術においては、Ｉ／Ｑ直交座標上の２点のみをテスト信号に用いるため、テスト信号が簡略化される。しかしながら、特許文献１に開示されているのは、Ｉ／Ｑ位相ミスマッチを補償する方法のみで、Ｉ／Ｑ振幅ミスマッチを補償する方法は開示されていない。また、特許文献１に開示されている方法でＩ／Ｑ位相ミスマッチの補償動作を行うには、直交変調器の入力換算での直流オフセット、すなわち直交変調器の出力換算でのキャリアリークが充分低く抑圧されていて、かつＩ／Ｑ振幅ミスマッチが充分低く抑圧されている必要がある。

ここで、特許文献１に開示されている方法について、図７および図８を参照して詳細に説明する。ここでは、テスト信号として、Ｉ／Ｑ直交座標上の第１象限と第２象限の２点を用いて、直交変調器のＩ／Ｑ位相ミスマッチを補償する場合を例に挙げて考える。

図７は、直交変調器の補償動作に用いる２点のテスト信号の例を示す図である。ここでは、直交変調器には、直流オフセット、Ｉ／Ｑ位相ミスマッチ、およびＩ／Ｑ振幅ミスマッチは全くない場合を想定している。図７において、点５が第１象限の点、点６が第２象限の点である。

特許文献１に開示されている方法によれば、原点から点５までの距離と、原点から点６までの距離とを、直交変調器の出力信号の包括線の振幅を検出することにより求め、これらの距離が等しくなる条件をＩ／Ｑ位相ミスマッチの存在しない条件として求める。よって、直交変調器が理想的な状態にある場合、特許文献１に開示されている方法は、明らかに正しく機能する。

しかしながら、直交変調器には、その製造精度の問題から、必ず入力換算の直流オフセットが存在する。

図８は、直交変調器に直流オフセットが存在する場合に、その直交変調器の補償動作に用いる２点のテスト信号の例を示す図である。ここでも、直交変調器には、Ｉ／Ｑ位相ミスマッチおよびＩ／Ｑ振幅ミスマッチが全くない場合を想定している。

図８の例では、Ｉ成分に正の直流オフセットが発生し、Ｑ成分に負の直流オフセットが発生している点が図７の例とは異なる。よって、直交変調器への入力がない場合でも、点０'に相当するキャリアリークが発生している。この直流オフセットのため、点５、点６は、それぞれ右下方向の点５'、点６'にシフトする。

特許文献１に開示されている方法によれば、原点から点５'までの距離と、原点から点６'までの距離を、直交変調器の出力信号のエンベロープを検出することにより求め、これらの距離が等しくなる条件をＩ／Ｑ位相ミスマッチの存在しない条件として求める。

しかしながら、図８の例によれば、Ｉ／Ｑ位相ミスマッチがないにも関わらず、明らかに原点から点５'までの距離の方が、原点から点６'までの距離よりも長くなっている。すなわち、直交変調器に直流オフセットが存在する場合、特許文献１に開示されている方法は、正しく機能しない。

また、仮に図７の例で、原点から点５までの距離と、原点から点６での距離が等しくなる条件が求まった場合でも、その時のテスト信号のＩ成分とＱ成分の振幅に基づいて、角度またはその正弦波関数値としてＩ／Ｑ位相ミスマッチ量を求めるには、Ｉ／Ｑ振幅ミスマッチ量が既知である必要がある。すなわち、Ｉ／Ｑ振幅ミスマッチ量およびＩ／Ｏ位相ミスマッチ量という２つの既知でない量を知るには、原点から点５までの距離と、原点から点６までの距離が等しいという１つの方程式だけでは不充分であり、もう１つ別の方程式が必要である。実際、特許文献１に開示されている数式には、Ｉ／Ｑ振幅ミスマッチの影響は考慮されていない。

ここで、テスト信号として、（Ｉ，Ｑ）＝（１．０５、１．００）、（−０．９５、１．００）の２つの点を直交変調器に入力したときに、直交変調器の出力信号の信号強度が等しく、かつ、直交変調器において、Ｉ成分の振幅の方がＱ成分の振幅よりもｋ倍高くなるＩ／Ｑ振幅ミスマッチが発生している状況を想定する。このとき、Ｉ／Ｏ位相ミスマッチ量をＸとおくと、次の数式１が成り立つ。

よって、明らかに、ｋが事前に分かっていない限り、Ｉ／Ｏ位相ミスマッチ量Ｘを求めることができないことがわかる。

この問題を回避する方法として、特許文献１に開示されている方法を実行する前に、直交変調器の直流オフセットとＩ／Ｑ振幅ミスマッチを、別の従来技術を用いて補償する方法も考えられる。

しかしながら、現実には、直流オフセットを補償するにはＤ／Ａ変換器を用いる必要がある。また、Ｄ／Ａ変換器を用いる場合、Ｄ／Ａ変換器の分解能の問題から、一定量の直流オフセットが残留することは避けられない。加えて、通常の無線通信方式で許容されるキャリアリークの量、すなわち直交変調器の入力換算での直流オフセットの値は、送信総電力に対して−１５〜−２０ｄＢ程度と、比較的大きな値が許容されている。それにもかかわらず、特許文献１に開示されている方法を用いるには、無線通信方式で許容されている直流オフセットの量と比較すると、格段に厳しい精度で直流オフセットを取り除く必要があり、実装の複雑化を招く。

特許文献２に開示されている従来技術においては、正弦波のテスト信号を発生するテスト信号発生部や、Ａ／Ｄ変換器が必要になるなど、構成が複雑化するという課題がある。

特許文献３に開示されている従来技術においては、構成が複雑化するという課題に加え、補償動作に用いるＩ／Ｑ直交ダウンコンバータのＩ／Ｑ精度などが、補償動作の誤差要因になるという課題がある。すなわち、精度の高い補償動作を行うには、Ｉ／Ｑ精度などが高いＩ／Ｑ直交ダウンコンバータが必要となる。しかしながら、変調精度の高い直交変調器が実現できないが故に、補償動作を行うのであるのに、そのための手段としてＩ／Ｑ精度の高いＩ／Ｑ直交ダウンコンバータを必要とするのは矛盾するといえる。

特許文献４，５に開示されている従来技術においても、上述したようにテスト信号発生部やＡ／Ｄ変換器などが必要になるなど、構成が複雑化するという課題があるが、この課題を解決する手段は特許文献４，５には開示されていない。

特許文献６に開示されている従来技術においては、直交変調器の出力信号の信号強度が等しくなる位相平面上の４点を求めて、Ｉ／Ｑ位相ミスマッチと直流オフセットの補償量を同時に求めている。しかしながら、この技術においても、Ａ／Ｄ変換器が必要になる。また、Ａ／Ｄ変換器の限られた分解能の範囲で得られたデータから、特許文献６の式（６）の１２変数の４連立方程式を解いて補償量を求める必要がある。このため、４連立方程式を解くためにハードウェアを追加しなければならないという課題と、補償量の精度が悪くなる場合があるという課題がある。また、事前にＩ／Ｑ振幅ミスマッチ量を求めておく必要があるという課題の解決方法については、特許文献６には開示されていない。

特許文献７に開示されている従来技術においては、直交変調器の入力信号の各々の信号強度と、直交変調器の出力信号の信号強度との３つの情報から、Ｉ／Ｑ振幅ミスマッチの補償量を求めている。しかしながら、この技術においても、Ａ／Ｄ変換器が必要である。また、直流オフセットやＩ／Ｑ位相ミスマッチが、直交変調器の出力信号の信号強度に与える影響が考慮されていない。そのため、この技術は、直流オフセットやＩ／Ｑ振幅ミスマッチが存在しないときにしか正確に動作しない。

特許文献８，９に開示されている従来技術においては、Ｉ／Ｑ位相ミスマッチ、Ｉ／Ｑ振幅ミスマッチの補償動作時に、検出系として直交復調器を用いるため、この直交復調器の精度が、補償動作の誤差要因となるという課題がある。すなわち、精度の高い補償動作を行うには、Ｉ／Ｑ精度などが高い直交復調器が必要となる。しかしながら、変調精度の高い直交変調器が実現できないが故に、補償動作を行うのであるのに、そのための手段としてＩ／Ｑ精度の高い直交復調器を必要とするのは矛盾するといえる。また、Ｉ／Ｑ位相ミスマッチの補償動作時には、直交復調器に直流オフセットが残留していると、この直流オフセットが送信ベースバンド信号を補正する補償量のオフセットとなって反映されるため、直交変調器のキャリアリークを増加させることに繋がる。直交復調器を補償する手段を設け、直交復調器の補償動作を行った後に直交変調器の補償動作を行う構成も考えられるが、直交復調器を補償する手段については、特許文献８，９には開示されていない。

また、特許文献８，９に開示されている従来技術においては、補償動作時に直交復調器を用いていることから、Ａ／Ｄ変換器により直交復調器の出力信号をディジタル信号に変換した後、Ｉ／Ｑ位相ミスマッチ量を求め、さらにこれを補償する補償量を求めるための演算処理を行う。すなわち、Ａ／Ｄ変換器の限られた分解能の範囲で得られたデータから、Ｉ／Ｑ位相ミスマッチ量と補償量を求める必要があることから、補償量の精度が悪くなる場合があるという課題がある。この課題の解決方法については、特許文献８，９には開示されていない。
特開２００２−２５２６６３号公報 特開平０８−２１３８４６号公報 特表平０９−５０４６７３号公報 特開２００４−００７０８３号公報 特表２００４−５０９５５５号公報 国際公開第２００３／１０１０６１号パンフレット 特開平０６−３５０６５８号公報 特開２００４−２７４２８８ 特開２００４−３６３７５７

本発明の目的は、構成が複雑化せず、かつ、残留直流オフセットの影響を低減して直交変調器のＩ／Ｑミスマッチを補償することができる信号処理回路を提供することにある。

上記目的を達成するために本発明は、
直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチと、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチとを含むＩ／Ｑミスマッチを補償するための信号処理回路であって、
前記直交変調器に入力されるテスト信号であってＩ／Ｑ直交座標上で原点に対して互いに点対称な位置にある２点からなる組を２組とした計４点のテスト信号を順次発生し、前記直交変調器のベースバンドポートに向けて出力するテスト信号発生手段と、
前記４点のテスト信号を発生した時の前記直交変調器の出力信号の包絡線の振幅を検出して出力する検出手段と、
前記２組のテスト信号の各組ごとに、当該組の２点のテスト信号を発生した時の前記検出部の出力信号の平均値を算出して出力する算出手段と、
前記２組のテスト信号を発生した時の各々の前記平均値が互いに等しくなるように前記テスト信号の振幅および／または位相を調整し、該調整結果に基づいてＩ／Ｑミスマッチ量を算出する制御手段とを有することを特徴とするものである。

この構成によれば、原点に対して互いに点対称な位置にある２点からなる組を２組とした計４点のテスト信号を発生し、かつ各組の２点のテスト信号を発生した時の直交変調器の出力信号の振幅の包絡線の振幅の平均値を用いてＩ／Ｑミスマッチ量を算出しているため、残留直流オフセットの影響を除去することが可能になる。

また、原点に対して互いに点対称な位置にある２点からなる組を２組とした計４点のテスト信号を用いるため、テスト信号を矩形波として単純化することが可能となる。そのため、正弦波のテスト信号を発生する手段が不要となり、また、テスト信号のデータを格納する記憶領域が小さくて済むため、構成が複雑化することがない。

従来の信号処理回路の全体構成の一例を示すブロック図である。 従来の直交変調器の補償動作に用いる典型的なテスト信号を示す図である。 理想的な状態の直交変調器の出力信号のコンスタレーションを示す図である。 直流オフセットがある直交変調器の出力信号のコンスタレーションを示す図である。 Ｉ／Ｑ振幅ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図である。 Ｉ／Ｑ位相ミスマッチがある直交変調器の出力信号のコンスタレーションを示す図である。 特許文献１に開示された方法にて用いる２点のテスト信号を示す図である。 特許文献１に開示された方法にて用いる２点のテスト信号が、直流オフセットの影響を受けてシフトする状態を示す図である。 本発明の第１の実施形態の信号処理回路の全体構成を示すブロック図である。 図９に示した比較部の構成を示すブロック図である。 図１０に示したサンプル平均値算出部の構成を示すブロック図である。 図１０に示したサンプル平均値算出部の構成を示す回路図である。 図９に示した補正部の構成を示す図である。 図１３に示した補正部の構成を増幅器と加算器で表した図である。 図９に示した信号処理回路における一連の補償動作を説明するフローチャートである。 図９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。 図９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートである。 図９に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。 図９に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するタイミングチャートである。 図９に示した信号処理回路にてＩ／Ｑ振幅ミスマッチの補償動作に用いる４点のテスト信号が、直流オフセットの影響を受けてシフトする状態を示す図である。 図９に示した信号処理回路にてＩ／Ｑ振幅ミスマッチの補償動作に用いる４点のテスト信号が、直流オフセットと振幅ミスマッチの影響を受けてシフトする状態を示す図である。 図９に示した信号処理回路にてＩ／Ｑ位相ミスマッチの補償動作に用いる４点のテスト信号が、直流オフセットの影響を受けてシフトする状態を示す図である。 図９に示した信号処理回路にてＩ／Ｑ位相ミスマッチの補償動作に用いる４点のテスト信号が、直流オフセットと位相ミスマッチの影響を受けてシフトする状態を示す図である。 本発明の第２の実施形態の信号処理回路の全体構成を示すブロック図である。 本発明の第３の実施形態の信号処理回路の全体構成を示すブロック図である。 図２５に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。 図２５に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。 本発明の第４の実施形態の信号処理回路に係る比較部の構成を示すブロック図である。 本発明の第５の実施形態の信号処理回路の全体構成を示すブロック図である。 図２９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。 図２９に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。 本発明の第６の実施形態の信号処理回路の全体構成を示すブロック図である。 本発明の第７の実施形態の信号処理回路の全体構成を示すブロック図である。 図３３に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。 図３３に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。

以下に、本発明を実施するための最良の形態について図面を参照して説明する。なお、本発明においては、直交変調器のＩ／Ｑミスマッチを補償することを主目的としており、直交変調器の直流オフセットを補償する手段としては任意の従来技術（例えば、特開平５−１４４２９号公報、特開平７−５８７９１号公報に開示された手段）を用いることを想定している。そのため、以下で説明する図面においては、直交変調器の直流オフセットを補償する手段は省略されている。

（第１の実施形態）
図９は、本発明の第１の実施形態の信号処理回路の全体構成を示すブロック図である。

図９を参照すると、本実施形態の信号処理回路は、送信ＢＢ（ベースバンド）信号発生部１と、Ｉ／Ｑミスマッチ補償部２と、テスト信号発生部３と、スイッチ４と、Ｄ／Ａ変換器５_Ｉ，５_Ｑと、ミキサ６_Ｉ，６_Ｑと、加算器７と、エンベロープ検出部８と、比較部９と、制御部１０とを有している。

送信ＢＢ信号発生部１は、送信動作時に、送信ベースバンド信号を発生する。

Ｉ／Ｑミスマッチ補償部２は、補償動作時に、直交変調器のＩ／Ｑミスマッチを補償するための補償量が制御部１０により設定され、送信動作時に、制御部１０により設定された補償量に基づいて、送信ＢＢ信号発生部１で発生した送信ベースバンド信号を補正する。

テスト信号発生部３は、補償動作時に、制御部１０の制御の元で、Ｉ／Ｑ直交座標上で原点に対して互いに点対称な位置にある２点からなる組を２組とした計４点のテスト信号を発生する。

具体的には、テスト信号発生部３は、Ｉ／Ｑ振幅ミスマッチの補償動作時には、Ｉ成分のみが正である点とＩ成分のみが負である点からなる組と、Ｑ成分のみが正である点とＱ成分のみが負である点からなる組との２組の計４点のテスト信号を発生する。

また、テスト信号発生部３は、Ｉ／Ｑ位相ミスマッチの補償動作時には、第１象限にある点と第３象限にある点からなる組と、第２象限にある点と第４象限にある点からなる組との２組の計４点のテスト信号を発生する。

スイッチ４は、補償動作時に、テスト信号発生部３で発生したテスト信号を選択し、送信動作時に、Ｉ／Ｑミスマッチ補償部２で補正された信号を選択する。

Ｄ／Ａ変換器５_Ｉは、スイッチ４により選択された信号のＩ成分をディジタル信号からアナログ信号にＤ／Ａ変換し、Ｄ／Ａ変換器５_Ｑは、スイッチ４により選択された信号のＱ成分をディジタル信号からアナログ信号にＤ／Ａ変換する。

ミキサ６_Ｉは、Ｄ／Ａ変換器５_ＩによりＤ／Ａ変換された信号のＩ成分をローカル信号のＩ成分とミキシングしてアップコンバートし、ミキサ６_Ｑは、Ｄ／Ａ変換器５_ＱによりＤ／Ａ変換された信号のＱ成分をローカル信号のＱ成分とミキシングしてアップコンバートする。

加算器７は、ミキサ６_Ｉでミキシングされた信号のＩ成分とミキサ６_Ｑでミキシングされた信号のＱ成分とを加算する。このように直交変調された信号が本信号処理回路の出力信号となる。

エンベロープ検出部８は、直交変調器の出力信号の包絡線（エンベロープ）の振幅を検出する。

比較部９は、テスト信号の各組ごとに、その組の２点のテスト信号に対するエンベロープ検出部８の出力の平均値を算出し、さらに、各組の平均値同士を比較する。

具体的には、比較部９は、Ｉ／Ｑ振幅ミスマッチの補償動作時には、Ｉ成分のみ正と負のテスト信号を発生した時のエンベロープ検出部８の出力の平均値と、Ｑ成分のみ正と負のテスト信号を発生した時のエンベロープ検出部８の出力の平均値とを算出し、算出した平均値同士を比較する。

また、比較部９は、Ｉ／Ｑ位相ミスマッチの補償動作時には、第１象限と第３象限のテスト信号を発生した時のエンベロープ検出部８の出力の平均値と、第２象限と第４象限のテスト信号を発生した時のエンベロープ検出部８の出力の平均値とを算出し、算出した平均値同士を比較する。

制御部１０は、補償動作時に、テスト信号発生部３を制御して上述の計４点のテスト信号を発生させるとともに、比較部９における比較結果に基づいて直交変調器のＩ／Ｑミスマッチ量を算出し、Ｉ／Ｑミスマッチを補償するための補償量を生成してＩ／Ｑミスマッチ補償部２に設定する。

具体的には、制御部１０は、Ｉ／Ｑ振幅ミスマッチの補償動作時には、Ｉ成分のみ正と負のテスト信号を発生した時のエンベロープ検出部８の出力の平均値と、Ｑ成分のみ正と負のテスト信号を発生した時のエンベロープ検出部８の出力の平均値とが等しくなるように、テスト信号のＩ成分の振幅を更新する処理を所定回数繰り返す。そして、制御部１０は、最終的に得られた、テスト信号のＩ成分の振幅とＱ成分の振幅との比率から、Ｉ／Ｑ振幅補償量を算出する。

また、制御部１０は、Ｉ／Ｑ位相ミスマッチの補償動作時には、第１象限と第３象限のテスト信号を発生した時のエンベロープ検出部８の出力の平均値と、第２象限と第４象限のテスト信号を発生した時のエンベロープ検出部８の出力の平均値とが等しくなるように、第１象限と第３象限にあるテスト信号のＩ成分の振幅と第２象限と第４象限にあるテスト信号のＩ成分の振幅とをそれぞれ更新する処理を所定回数繰り返す。そして、制御部１０は、最終的に得られた、第１象限と第３象限にあるテスト信号のＩ成分の振幅と第２象限と第４象限にあるテスト信号のＩ成分の振幅との比率から、Ｉ／Ｑ位相補償量を算出する。

ここで、図９に示した比較部９およびＩ／Ｑミスマッチ補償部２の構成について詳細に説明する。

図１０は、図９に示した比較部９の構成を示すブロック図である。

図１０を参照すると、比較部９は、サンプル平均値算出部９１Ａ，９１Ｂと、コンパレータ９２とを有している。

サンプル平均値算出部９１Ａは、一方の組の２点のテスト信号を発生している時に、エンベロープ検出部８の出力をそれぞれ記憶し、その平均値を算出して出力する。

サンプル平均値算出部９１Ｂは、他方の組の２点のテスト信号を発生している時に、エンベロープ検出部８の出力をそれぞれ記憶し、その平均値を算出して出力する。

コンパレータ９２は、サンプル平均値算出部９１Ａ，９１Ｂの出力の大小を比較し、その比較結果を制御部１０に出力する。

図１１は、図１０に示したサンプル平均値算出部９１Ａ，９１Ｂの構成を示すブロック図である。

図１１を参照すると、サンプル平均値算出部９１Ａ，９１Ｂは、サンプル保持回路９３Ａ，９３Ｂと、平均値算出回路９４とを有している。

サンプル保持回路９３Ａは、同組の一方のテスト信号を発生している時のエンベロープ検出部８の出力を記憶し、サンプル保持回路９３Ｂは、同組の他方のテスト信号を発生している時のエンベロープ検出部８の出力を記憶する。

平均値算出回路９４は、サンプル保持回路９３Ａ，９３Ｂに記憶された値の平均値を算出し、制御部１０に出力する。

図１２は、図１０に示したサンプル平均値算出部９１Ａ，９１Ｂの構成を示す回路図である。

図１２を参照すると、サンプル平均値算出部９１Ａ，９１Ｂは、容量Ｃ１〜Ｃ３と、スイッチＳ１〜Ｓ８とを有している。なお、容量Ｃ１とＣ２は同じ容量値であるものとする。

初期状態では、スイッチＳ１，Ｓ３，Ｓ８はｏｆｆ、その他のスイッチは全てｏｎである。よって、容量Ｃ１，Ｃ２，Ｃ３は放電している。

次に、スイッチＳ４がｏｆｆとなり、次いでスイッチＳ１がｏｎとなる。それにより、その時点で入力電圧（電圧情報１：同組の一方のテスト信号を発生している時のエンベロープ検出部８の出力に相当する電圧）が、容量Ｃ１に電荷として蓄えられる。

次に、スイッチＳ１がｏｆｆとなり、容量Ｃ１は電荷保持状態になる。

次に、スイッチＳ５がｏｆｆとなり、次いでスイッチＳ３がｏｎとなる。それにより、その時点での入力電圧（電圧情報２：同組の一方のテスト信号を発生している時のエンベロープ検出部８の出力に相当する電圧）が、容量Ｃ２に電荷として蓄えられる。

次に、スイッチＳ３がｏｆｆとなり、容量Ｃ２は電荷保持状態になる。

次に、スイッチＳ６，Ｓ２がｏｆｆとなる。それにより、容量Ｃ２，Ｃ１を含む図中右側のノードが図中左側のノードから切り離される。

次に、スイッチＳ４，Ｓ５がｏｎとなる。それにより、容量Ｃ１，Ｃ２の電荷の平均値が容量Ｃ１，Ｃ２に蓄えられる。すなわち、電圧情報１と電圧情報２の平均値が得られる。

次に、スイッチＳ６がｏｎになり、上記の平均値に相当する電荷が容量Ｃ３に転送される。

次に、スイッチＳ７がｏｎになり、その次にスイッチＳ２がｏｎになり、最後にスイッチＳ８がｏｎになる。それにより、電圧情報１と電圧情報２の平均値に比例した出力電圧が出力される。

図１３は、図９に示したＩ／Ｑミスマッチ補償部２の構成を示す図である。

図１３を参照すると、Ｉ／Ｑミスマッチ補償部２は、送信ベースバンド信号のＩ／Ｑ成分に対し、２つの行列演算をカスケードに施す。

ここで、Ｇ１は、Ｉ／Ｑ位相ミスマッチを補償するためのＩ／Ｑ位相補償量を示すパラメータであり、Ｇ２は、Ｉ／Ｑ振幅ミスマッチを補償するためのＩ／Ｑ振幅補償量を示すパラメータである。それにより、送信動作時に、送信ＢＢ信号発生部にて発生する送信ベースバンド信号は、Ｉ成分がＧ２Ｉ＋Ｇ１Ｇ２Ｑに補正され、Ｑ成分が（Ｇ１／Ｇ２）Ｉ＋（１／Ｇ２）Ｑに補正されるため、直交変調部のＩ／Ｑミスマッチが補償される。

Ｉ／Ｑ振幅補償量であるＧ２については、制御部１０は、上述のように、最終的に得られた、テスト信号のＩ成分の振幅とＱ成分の振幅との比率を基にして算出する。

より詳細には、最終的に得られたテスト信号の振幅が、Ｉ成分の振幅：Ｑ成分の振幅＝Ｇ２：１／Ｇ２となったとする。この場合、制御部１０は、テスト信号のＩ成分の振幅：Ｑ成分の振幅＝１／Ｇ２：Ｇ２となるようにＧ２を選択する。これにより、Ｉ／Ｑ振幅ミスマッチを補償することができる。

また、Ｉ／Ｑ位相補償量であるＧ１については、制御部１０は、上述のように、第１象限と第３象限のテスト信号を発生している時のＩ成分の振幅と第２象限と第４象限のテスト信号を発生している時のＩ成分の振幅との比率を基にして算出する。

以下、Ｇ１の算出方法について詳細に説明する。

図１３の２つの行列のうちの、Ｇ１が含まれる左側の行列について考える。

ここで、Ｉ＝ｘ、Ｑ＝１という信号を入力すると、左側の行列の出力の大きさは次の数式２で求まる。

一方、Ｉ＝−１／ｘ、Ｑ＝１という信号を入力すると、左側の行列の出力の大きさは次の数式２で求まる。

数式２，３の２つの出力の大きさがつりあう条件は、次の数式４で求まる。

数式４を整理すると、次の数式５が得られる。

制御部１０は、Ｉ／Ｑ位相ミスマッチの補償動作時には、第１象限と第３象限のテスト信号を発生している時のＩ成分の振幅と第２象限と第４象限のテスト信号を発生している時のＩ成分の振幅との比率を求める。すなわち、この比率がｘ^２であり、そのときのＧ１を数式５から求めればよい。

数式５の解の求める方法はいくつか考えられる。ここでは、ハードウェア的に実装が簡単な方法で近似解を求めることについて述べる。

一般に、直交変調器のＩ／Ｑ位相ミスマッチ量はさほど大きくはない。すなわち、上記ｘは１に近く、Ｇ１は０に近い。

このことを表現するために、ｘ＝１＋ｄとおき、これを数式５に代入すると、次の数式６が得られる。

数式６において、ｄ、Ｇ１が共に１よりも充分に小さいと仮定し、ｄ、Ｇ１の高次の項を省略すると、次の数式７が得られる。

図１４は、図１３に示したＩ／Ｑミスマッチ補償部２を増幅器と加算器で表わした図である。

図１４を参照すると、図１３に示したＩ／Ｑミスマッチ補償部２は、入力信号のＩ成分を増幅率Ｇ２で増幅する増幅器２１と、入力信号のＱ成分を増幅率Ｇ１・Ｇ２で増幅する増幅器２２と、入力信号のＩ成分を増幅率Ｇ１／Ｇ２で増幅する増幅器２３と、入力信号のＱ成分を増幅率１／Ｇ２で増幅する増幅器２４と、増幅器２１，２２の出力を加算する加算器２５と、増幅器２３，２４の出力を加算する加算器２６とで実現することができる。

以下、本実施形態の信号処理回路の動作について説明する。

図１５は、図９に示した信号処理回路における一連の補償動作の流れを説明するフローチャートである。

図１５を参照すると、本実施形態の信号処理回路は、まず、Ｉ成分およびＱ成分のそれぞれの直流オフセットの補償動作を行い（ステップ７１）、次に、Ｉ／Ｑ振幅ミスマッチの補償動作を行い（ステップ７２）、最後に、Ｉ／Ｑ位相ミスマッチの補償動作を行う（ステップ７３）。

なお、直流オフセットの補償動作は、上述したように、図９には図示されていない従来技術と同様の手段により行われるものであり、本発明の本質的な部分ではない。そのため、以下では、直流オフセットの補償動作の説明は省略し、Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチの補償動作についてのみ説明する。

図１６は、図９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。

図１６を参照すると、まず、制御部１０は、テスト信号のＩ成分とＱ成分の振幅を初期値に設定する（ステップ２０１）。具体的には、制御部１０は、Ｉ成分の振幅とＱ成分の振幅とで同じ初期値を選択する。

次に、制御部１０は、テスト信号のＩ成分の振幅を更新する場合の更新単位（以下、修正量１と称す）を初期値に設定する（ステップ２０２）。

次に、制御部１０は、Ｉ成分のみが正でＱ成分が０である点を、テスト信号発生部３にテスト信号として発生させるモードに設定する（ステップ２０３）。このモードが維持されている間、Ｄ／Ａ変換器５_Ｉからはテスト信号に比例したＤＣ信号が出力される。このＤＣ信号は、ミキサ６_Ｉでローカル信号のＩ成分とミキシングされる。よって、直交変調器の出力には、一定振幅の信号が現れる。この信号の振幅は、エンベロープ検出部８で検出される。なお、エンベロープ検出部８は、一般に２乗特性を持っていることから、エンベロープ検出部８の出力は直交変調器の出力信号の振幅の２乗に比例した信号となる。

次に、比較部９は、エンベロープ検出部８の出力を取り込む（ステップ２０４）。

以降、制御部１０は、上述のＩ成分のみが正でＱ成分が０である点、Ｉ成分のみが負でＱ成分が０である点、Ｑ成分のみが正でＩ成分が０である点、Ｑ成分のみが負でＩ成分が０である点の計４点の全てについて、そのテスト信号を発生した時のエンベロープ検出部８の出力を比較部９に取り込む試行が終了するまで（ステップ２０５）、テスト信号のＩ／Ｑ成分と正負の組み合わせを更新する処理と（ステップ２０６）、ステップ２０３，２０４の処理とを繰り返す。

比較部９は、上記の計４点のテスト信号を発生した時のエンベロープ検出部８の出力の取り込みが終了すると、Ｉ成分のみが正となるテスト信号を発生した時のエンベロープ検出部８の出力と、Ｉ成分のみが負となるテスト信号を発生した時のエンベロープ検出部８の出力との平均値（これを値１と呼ぶ）を算出する（ステップ２０７）。

次に、比較部９は、Ｑ成分のみが正となるテスト信号を発生した時のエンベロープ検出部８の出力と、Ｑ成分のみが負となるテスト信号を発生した時のエンベロープ検出部８の出力との平均値（これを値２と呼ぶ）を算出する（ステップ２０８）。

次に、比較部９は、値１と値２の大小を比較し、その比較結果を制御部１０に渡す（ステップ２０９）。

次に、制御部１０は、ステップ２０９の比較結果に基づいて、値１と値２が等しくなるようにテスト信号のＩ成分の振幅を更新する。具体的には、ステップ２０９で値１の方が大きい場合、制御部１０は、テスト信号のＩ成分の振幅を修正量１だけ減らす（ステップ２１０）。一方、ステップ２０９で値２の方が大きい場合、制御部１０は、テスト信号のＩ成分の振幅を修正量１だけ増やす（ステップ２１１）。

以降、制御部１０は、ステップ２０３〜ステップ２１０，２１１までの試行が所定回数終えるまで（ステップ２１２）、修正量１を更新する処理と（ステップ２１３）、ステップ２０３〜ステップ２１０，２１１までの処理とを繰り返す。

上記の試行が所定回数終えると、制御部１０は、テスト信号のＩ成分の最終的な振幅とテスト信号のＱ成分の振幅との比率に基づいて、直交変調器のＩ／Ｑ振幅ミスマッチ量を算出し、算出したＩ／Ｑ振幅ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ振幅補償量を算出する（ステップ２１４）。具体的には、制御部１０は、送信動作時に、送信ベースバンド信号のＩ成分の振幅が、Ｑ成分の振幅に対し、「テスト信号のＩ成分の振幅／テスト信号のＱ成分の振幅」となるように、Ｉ／Ｑミスマッチ補償部２にＩ／Ｑ振幅補償量を設定する。

以上で、Ｉ／Ｑ振幅ミスマッチの補償動作を終了する。

図１７は、図９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートであり、内部信号の時系列的な変化を示している。なお、テスト信号のＩ成分とＱ成分の振幅の初期値は同じ値が設定されている。

図１７を参照すると、時刻ｔ１〜ｔ４において、テスト信号発生部３は、Ｉ成分のみが正であるテスト信号、Ｉ成分のみが負であるテスト信号、Ｑ成分のみが正であるテスト信号、Ｑ成分のみが負であるテスト信号を順次出力する。

このとき、Ｉ成分のみ正と負であるテスト信号を発生している時のエンベロープ検出部８の出力の平均値は、Ｑ成分のみ正と負であるテスト信号を発生している時のエンベロープ検出部８の出力の平均値よりも小さい。

そのため、制御部１０は、テスト信号のＩ成分の振幅を修正量１だけ増やし、続いて、修正量１の値を小さい値に更新する。

次に、時刻ｔ５〜ｔ８において、テスト信号発生部３は、再び４点のテスト信号を出力する。なお、テスト信号のＩ成分の振幅は修正量１の初期値だけ増えている。

このとき、Ｉ成分のみ正と負であるテスト信号を発生している時のエンベロープ検出部８の出力の平均値は、Ｑ成分のみ正と負であるテスト信号を発生している時のエンベロープ検出部８の出力の平均値よりも大きい。

そのため、制御部１０は、テスト信号のＩ成分の振幅を修正量１だけ減らし、続いて、修正量１の値を小さい値に更新する。

制御部１０は、上記のテスト信号を出力してから修正量１の値を更新するまでの動作を、所定回数（図１７では５回）繰り返す。

この間、制御部１０は、修正量１の値を徐々に小さくしていくため、平均値同士の差は徐々に０に近づく。そのため、制御部１０は、テスト信号のＩ成分の最終的な振幅とテスト信号のＱ成分の振幅との比率に基づいて、直交変調器のＩ／Ｑ振幅ミスマッチ量を算出し、算出したＩ／Ｑ振幅ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ振幅補償量を算出する。

図１８は、図９に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。

図１８を参照すると、まず、制御部１０は、テスト信号の振幅を初期値に設定する（ステップ３０１）。具体的には、制御部１０は、上述のＩ／Ｑ振幅ミスマッチの補償結果を踏まえ、Ｉ成分の振幅とＱ成分の振幅の比率を、Ｉ／Ｑ振幅ミスマッチが打ち消されるように初期値を選択する。

次に、制御部１０は、テスト信号のＩ成分の振幅を更新する場合の更新単位（以下、修正量２と称す）を初期値に設定する（ステップ３０２）。

次に、制御部１０は、変数Ｎを初期値に設定する（ステップ３０３）。Ｎは、テスト信号をＩ／Ｑ直交座標上にプロットしたときに、そのプロットが存在する象限を表す。従って、Ｎは１から４までの整数値の中から選ばれる。

次に、テスト信号発生部３は、第Ｎ象限の点をテスト信号として発生する状態に遷移する（ステップ３０４）。具体的には、テスト信号発生部３は、Ｎ＝１であれば、テスト信号のＩ成分およびＱ成分の振幅の初期値をともに正とする。この状態が維持されている間、Ｄ／Ａ変換器５_Ｉ，５_Ｑからはテスト信号に比例したＤＣ信号が出力される。これのＤＣ信号はそれぞれ、ミキサ６_Ｉ，６_Ｑでローカル信号とミキシングされる。よって、直交変調器の出力には、一定振幅の信号が現れる。この信号の振幅は、エンベロープ検出部８で検出される。なお、エンベロープ検出部８は、一般に２乗特性を持っていることから、エンベロープ検出部８の出力は直交変調器の出力信号の振幅の２乗に比例した信号となる。

次に、比較部９は、エンベロープ検出部８の出力を取り込む（ステップ３０５）。

以降、制御部１０は、Ｎ＝１，２，３，４の計４点のテスト信号の全てについて、そのテスト信号を発生した時のエンベロープ検出部８の出力を比較部９に取り込む試行が終了するまで（ステップ３０６）、Ｎを更新する処理と（ステップ３０７）、ステップ３０４，３０５の処理とを繰り返す。

比較部９は、上記の計４点のテスト信号を発生した時のエンベロープ検出部８の出力の取り込みが終了すると、Ｎ＝１の時のエンベロープ検出部８の出力と、Ｎ＝３の時のエンベロープ検出部８の出力との平均値（これを値３と呼ぶ）を算出する（ステップ３０８）。

次に、比較部９は、Ｎ＝２の時のエンベロープ検出部８の出力と、Ｎ＝４の時のエンベロープ検出部８の出力との平均値（これを値４と呼ぶ）を算出する（ステップ３０９）。

次に、比較部９は、値３と値４の大小を比較し、その比較結果を制御部１０に渡す（ステップ３１０）。

次に、制御部１０は、ステップ３１０の比較結果に基づいて、値３と値４が等しくなるようにテスト信号のＩ成分の振幅を更新する。具体的には、ステップ３１０で値３の方が大きい場合、制御部１０は、Ｎ＝１，３の時のテスト信号のＩ成分の振幅を修正量２だけ減らし、Ｎ＝２，４の時のテスト信号のＩ成分の振幅を修正量２だけ増やす（ステップ３１１）。一方、ステップ３１０で値４の方が大きい場合、制御部１０は、Ｎ＝１，３の時のテスト信号のＩ成分の振幅を修正量２だけ増やし、Ｎ＝２，４の時のテスト信号のＩ成分の振幅を修正量２だけ減らす（ステップ３１２）。

以降、制御部１０は、ステップ３０３〜ステップ３１１，３１２までの試行が所定回数終えるまで（ステップ３１３）、修正量２を更新する処理と（ステップ３１４）、ステップ３０３〜ステップ３１１，３１２までの処理とを繰り返す。

上記の試行が所定回数終えると、制御部１０は、Ｎ＝１，３の時のテスト信号のＩ成分の最終的な振幅とＮ＝２，４の時のテスト信号のＩ成分の最終的な振幅との比率に基づいて、直交変調器のＩ／Ｑ位相ミスマッチ量を算出し、算出したＩ／Ｑ位相ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ位相補償量を算出する（ステップ３１５）。

以上で、Ｉ／Ｑ位相ミスマッチの補償動作を終了する。

図１９は、図９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するタイミングチャートであり、内部信号の時系列的な変化を示している。ここでは、テスト信号のＩ成分とＱ成分の振幅の初期値は、Ｉ／Ｑ振幅ミスマッチが打ち消されるように互いに異なった値が設定されている。

図１９を参照すると、時刻ｔ１〜ｔ４において、テスト信号発生部３は、Ｉ／Ｑ直交座標において、第１象限、第３象限、第２象限、第４象限にあるテスト信号を順次出力する。

このとき、第１象限と第３象限にあるテスト信号を発生している時のエンベロープ検出部８の出力の平均値は、第２象限と第４象限にあるテスト信号を発生している時のエンベロープ検出部８の出力の平均値よりも大きい。

そのため、制御部１０は、第１象限と第３象限にあるテスト信号のＩ成分の振幅を修正量２だけ減らすとともに、第２象限と第４象限にあるテスト信号のＩ成分の振幅を修正量２だけ増やし、続いて、修正量２の値を小さい値に更新する。

次に、時刻ｔ５〜ｔ８において、テスト信号発生部３は、再び４点のテスト信号を出力する。なお、第１象限と第３象限にあるテスト信号のＩ成分の振幅は修正量２だけ減っており、第２象限と第４象限にあるテスト信号のＩ成分の振幅は修正量２だけ増えている。

このときも、第１象限と第３象限にあるテスト信号を発生している時のエンベロープ検出部８の出力の平均値は、第２象限と第４象限にあるテスト信号を発生している時のエンベロープ検出部８の出力の平均値よりも大きい。

そのため、制御部１０は、第１象限と第３象限にあるテスト信号のＩ成分の振幅を修正量２だけ減らすとともに、第２象限と第４象限にあるテスト信号のＩ成分の振幅を修正量２だけ増やし、続いて、修正量２の値を小さい値に更新する。

制御部１０は、上記のテスト信号を出力してから修正量２の値を更新するまでの動作を、所定回数（図１９では５回）繰り返す。

この間、制御部１０は、修正量２の値を徐々に小さくしていくため、平均値同士の差は徐々に０に近づく。そのため、制御部１０は、第１象限と第３象限にあるテスト信号のＩ成分の振幅と第２象限と第４象限にあるテスト信号のＩ成分の振幅との比率に基づいて、直交変調器のＩ／Ｑ位相ミスマッチ量を算出し、算出したＩ／Ｑ位相ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ位相補償量を算出する。なお、Ｉ／Ｑ位相ミスマッチ量とＩ／Ｑ位相補償量の算出方法については、Ｉ／Ｑ振幅ミスマッチ量とＱ成分の振幅とが既知であるため、例えば、特許文献１に記載されている方法を用いることができる。

ここで、本実施形態の第１の利点について図２０および図２１を参照して説明する。

図２０を参照すると、Ｉ／Ｑ振幅ミスマッチの補償動作に用いる４点のテスト信号を、（Ｉ，Ｑ）＝（１，０）、（０，１）、（−１，０）、（０，−１）と仮定する。

直交変調器にＩ／Ｑ振幅ミスマッチがなく、かつ直流オフセットも無い場合、（Ｉ，Ｑ）＝（１，０）、（０，１）、（−１，０）、（０，−１）という４点はシフトせず、図２０に白丸で示した点１〜４に相当する。

一方、直交変調器に直流オフセットが存在し、原点が図２０の点０'にシフトする場合、上記４点は図２０に黒丸で示した点１'〜４'にシフトする。

本実施形態によれば、まず、原点から点１'までの距離の２乗と原点から点３'までの距離の２乗のとの平均値が得られる。次に、原点から点２'までの距離の２乗と原点から点４'までの距離の２乗との平均値が得られる。次に、上記の２つの平均値の差が小さくなるようにループ処理が行われ、最終的に得られるテスト信号のＩ成分の振幅とＱ成分の振幅との比率からＩ／Ｑ振幅ミスマッチ量が求まる。上記で距離の２乗の平均値を得る処理の段階で、残留直流オフセットの影響が完全に除去され、期待通りの動作が実現される。

以上の動作を定量的に説明するため、直流オフセット量、すなわち図２０の点０'の座標を、（ａ、ｂ）と表す。原点から点１'までの距離の２乗は、（１＋ａ）^２＋ｂ^２となる。一方、原点から点３'までの距離の２乗は、（１−ａ）^２＋ｂ^２となる。両者を平均すると、１＋ａ^２＋ｂ^２となる。一方、原点から点２'までの距離の２乗と原点から点４'までの距離の２乗との平均は、やはり１＋ａ^２＋ｂ^２となる。すなわち、直流オフセットの影響は完全に除去されている。

図２１を参照すると、Ｉ／Ｑ振幅ミスマッチの補償動作に用いる４点のテスト信号を、（Ｉ，Ｑ）＝（１，０）、（０，１）、（−１，０）、（０，−１）と仮定する。これら４点は、図２１に白丸で示した点１〜４に相当する。

ところが、現実の送信装置では、Ｉ／Ｑ振幅ミスマッチにより、これらの点が、黒三角で示した点１''〜４''にシフトする。これらの点１''〜４''は長方形をなし、かつその長方形の対角線の交点は原点に位置する。

現実の送信装置では、これにさらに直流オフセットが加わり、原点が図２１の０'''にシフトする。その時の上記４点は図２１に黒丸で示した点１'''〜４'''にシフトする。

本実施形態によれば、Ｉ／Ｑ振幅ミスマッチの補償動作において、原点に対して互いに点対称な位置にある２点を１組とした２組の計４点のテスト信号を用い、かつエンベロープ検出部８の２乗特性と平均処理とを併用することにより、Ｉ／Ｑ振幅ミスマッチだけでなく、残留直流オフセットの影響も完全に除去することができる。

次に、本実施形態の第２の利点について図２２および図２３を参照して説明する。

図２２および図２３を参照すると、Ｉ／Ｑ位相ミスマッチの補償動作に用いるＮ＝１，２，３，４の４点のテスト信号を、（Ｉ，Ｑ）＝（１，ｋ）、（−１，ｋ）、（−１，−ｋ）、（１，−ｋ）と仮定する。ここで、ｋは、Ｉ／Ｑ振幅ミスマッチを補償するように選ばれている。よって、Ｉ成分の利得を１とした場合、Ｎ＝１〜４の４点のテスト信号は、（Ｉ，Ｑ）＝（１，１）、（−１，１）、（−１，−１）、（１，−１）となる。

図２２を参照すると、直交変調器にＩ／Ｑミスマッチがなく、かつ直流オフセットも無い場合、（Ｉ，Ｑ）＝（１，１）、（−１，１）、（−１，−１）、（１，−１）の４点のテスト信号はシフトせず、図２２に白丸で示した点５〜８に相当する。既に説明したとおり、この状態では、特許文献１に開示されている方法は正常に機能する。

一方、直交変調器に直流オフセットが存在し、原点が図２２の点０'にシフトする場合、上記４点は図２２に黒丸で示した点５'〜８'にシフトする。この場合、特許文献１に開示されている方法は、正常に機能しない。

これに対し、本実施形態によれば、２乗特性を持つエンベロープ検出部８の出力を利用することにより、まず、原点から点５'までの距離の２乗と原点から点７'までの距離の２乗との平均値が得られる。次に、原点から点６'までの距離の２乗と原点から点８'までの距離の２乗との平均値が得られる。次に、上記の２つの平均値の差が小さくなるようにループ処理が行われ、最終的に得られるテスト信号の振幅から、Ｉ／Ｑ位相ミスマッチ量が求まる。上記で距離の２乗の平均値を取る処理の段階で、直流オフセットの影響が完全に除去され、期待通りの動作が実現される。

以上の動作を定量的に説明するため、直流オフセット量、すなわち図２２の０'の座標を、（ａ，ｂ）と表す。原点から点５'までの距離の２乗は、（１＋ａ）^２＋（１＋ｂ）^２となる。一方、原点から点７'までの距離の２乗は、（１−ａ）^２＋（１−ｂ）^２となる。両者を平均すると、１＋ａ^２＋ｂ^２となる。一方、原点から点６'までの距離の２乗と原点から点８'までの距離の２乗との平均は、やはり１＋ａ^２＋ｂ^２となる。すなわち、直流オフセットの影響は完全に除去されている。

図２３を参照すると、Ｉ／Ｑ位相ミスマッチの補償動作に用いる４点のテスト信号を、（Ｉ，Ｑ）＝（１，１）、（１，１）、（−１，１）、（１，−１）と仮定する。これら４点は、図２３に白丸で示した点１〜４に相当する。

ところが、現実の送信装置では、Ｉ／Ｑ位相ミスマッチにより、これらの点が、黒三角で示した点５''''〜８''''に移動する。これらの点５''''〜８''''は菱形をなし、かつその菱形の対角線の交点は原点に位置する。この状態では、特許文献１に開示されている方法は正常に機能する。

しかしながら、現実の送信機では、これにさらに直流オフセットが加わり、原点が図２３の点０'''''にシフトする。その時の上記４点は図２３に黒丸で示した点５'''''〜８'''''にシフトする。この場合、特許文献１に開示されている方法は、正常に機能しない。

これに対し、本実施形態によれば、Ｉ／Ｑ振幅ミスマッチの補償動作において、第１象限から第４象限までの４点のテスト信号を用い、かつエンベロープ検出部８の２乗特性と平均処理とを併用することにより、Ｉ／Ｑ位相ミスマッチだけでなく、残留直流オフセットの影響も完全に除去することができる。

本実施形態の第３の利点は、特許文献１に開示されている方法と同様に、単純化したテスト信号を用いつつ、特許文献１には記載されていない、直交変調器のＩ／Ｑ振幅ミスマッチの補償動作も実現できることである。

本実施形態の第４の利点について説明する。

本実施形態においては、正弦波のテスト信号を用いる従来技術と比較すると、テスト信号が矩形波となり単純化されている。このため、テスト信号のデータを格納するＲＯＭ領域が小さくて済む。また、正弦波をディジタル的に発生する場合、１波長を時間方向に複数のクロック、典型的には数十クロックに分けて表現する必要がある。これに対し、本実施形態で用いる矩形波のテスト信号の場合、最小で１波長を２クロックで表現できる。従って、補償動作に用いるテスト信号の周波数を同等にした場合、より遅いクロックで系が動けば良く、インプリメンテーションの難易度が下がる、消費電力が減るなどのメリットが得られる。

本実施形態の第５の利点について説明する。

本実施形態においては、４つの条件下でエンベロープ検出部８の出力値を取り込み、その出力値を２個ずつの２グループに分け、それぞれの平均値を比較する。その際、平均値の大小関係だけがわかればよいことから、エンベロープ検出部８に接続するＡ／Ｄ変換器を設ける必要がない。このことから、インプリメンテーションの難易度を下げられる。

本実施形態の第６の利点について説明する。

図１５に示したフローチャートによれば、最初に、Ｉ成分およびＱ成分のそれぞれの直流オフセットの補償動作が実行される。しかしながら、既に述べたとおり、Ｄ／Ａ変換器５_Ｉ，５_Ｑの分解能の問題から、直流オフセットの補償動作を行った後にも、ある程度の直流オフセットが残留する。本実施形態によれば、この残留直流オフセットの影響を受けずに、Ｉ／Ｑ振幅ミスマッチとＩ／Ｑ位相ミスマッチの補償動作を行うことができる。

なお、本実施形態においては、図１５に示したフローチャートにおいて、直流オフセットの補償動作の後に、Ｉ／Ｑ振幅ミスマッチおよびＩ／Ｑ位相ミスマッチの補償動作を実行していたが、これに限定されない。上述のように、本実施形態によるＩ／Ｑ位相ミスマッチの補償動作とＩ／Ｑ振幅ミスマッチの補償動作は、残留直流オフセットの影響を受けない。そのため、直流オフセットの補償動作の前に、Ｉ／Ｑ振幅ミスマッチの補償動作またはＩ／Ｑ位相ミスマッチの補償動作を行うことが可能である。

また、本実施形態においては、図１５に示したフローチャートにおいて、直流オフセット、Ｉ／Ｑ振幅ミスマッチ、およびＩ／Ｑ位相ミスマッチの補償動作を全て実行していたが、これに限定されない。すなわち、送信装置に適用される無線通信方式が直流オフセットに関して緩い規格値を定めている場合、直流オフセットの補償動作を行わなくとも、規格値を達成することができる場合がある。また、本実施形態によるＩ／Ｑ振幅ミスマッチの補償動作は、残留直流オフセットの影響を受けない。そのため、直流オフセットの補償動作を行うことなく、Ｉ／Ｑ振幅ミスマッチおよびＩ／Ｑ位相ミスマッチを行うことが可能である。また、別の例として、送信装置の構成上、補償動作を行わなくとも、Ｉ／Ｑ振幅ミスマッチが無視できるくらい小さい場合がある。その場合、Ｉ／Ｑ振幅ミスマッチの補償動作を省略することができる。さらに、別の例として、送信装置に適用される無線通信方式がＩ／Ｑ位相ミスマッチに関して補償動作を行わなくても規格値を達成できるような場合がある。その場合、Ｉ／Ｑ位相ミスマッチの補償動作を省略することができる。

また、本実施形態においては、図１６と図１８のフローチャートにおいて試行を繰り返す回数が固定されていることを想定しているが、これに限定されない。すなわち、制御部１０は、テスト信号のＩ成分の振幅の更新前後の比率を算出し、算出した比率を予め設定された閾値と比較し、比較結果に基づいて試行を行う回数を決定しても良い。

また、本実施形態においては、図１６と図１８の２つのフローチャートの処理をそれぞれ独立に行っているが、これに限定されない。すなわち、図１６と図１８の２つのフローチャートをマージすることができる。具体的には、図１６のステップ２０３からステップ２１０，２１１までの試行と図１８のステップ３０３からステップ３１１，３１２までの試行とを、交互に実行することができる。また、このマージしたフローチャートに、さらに従来技術による直流オフセットの補償動作の処理をマージすることも可能である。

また、本実施形態においては、エンベロープ検出部８として、２乗特性を持つものを用いたが、これに限定されず、べき数が１よりも大きく３よりも小さい値であるべき特性を持つものを用いても良い。または、エンベロープ検出部８として、リニアな特性を持つものを用いても良い。その場合、Ｉ／Ｑ位相ミスマッチおよびＩ／Ｑ振幅ミスマッチの補償動作時に、残留直流オフセットの影響を受けやすくなる。ただし、その場合でも、例えば特許文献１に開示された方法と比較して、残留直流オフセットの影響が抑圧されるという利点が得られる。

また、本実施形態においては、図１６および図１８のフローチャートにおいて、テスト信号のＩ成分の振幅を調整しているが、これに限定されない。すなわち、図１６または図１８のフローチャートにおいて、テスト信号のＱ成分の振幅を調整することも可能であり、または、テスト信号のＩ成分とＱ成分の振幅を同時に調整することも可能である。

（第２の実施形態）
図２４は、本発明の第２の実施形態の信号処理回路の全体構成を示すブロック図である。

図２４を参照すると、本実施形態の信号処理回路は、図９の第１の実施形態と比較して、Ｉ／Ｑミスマッチ補償部２にＩ成分用とＱ成分用の２つのＤ／Ａ変換器５_Ｉ１，５_Ｑ１を接続している点と、テスト信号発生部３にＩ成分用とＱ成分用の２つのＤ／Ａ変換器５_Ｉ２，５_Ｑ２を接続している点と、Ｄ／Ａ変換器５_Ｉ１，５_Ｑ１，５_Ｉ２，５_Ｑ２の後段にＩ成分用とＱ成分用の２つのスイッチ４_Ｉ，４_Ｑを接続している点とが異なる。

スイッチ４_Ｉは、送信動作時にはＤ／Ａ変換器５_Ｉ１の出力を選択し、補償動作時にはＤ／Ａ変換器５_Ｉ２の出力を選択する。スイッチ４_Ｑは、送信動作時にはＤ／Ａ変換器５_Ｑ１の出力を選択し、補償動作時にはＤ／Ａ変換器５_Ｑ２の出力を選択する。

本実施形態においては、送信動作時にＤ／Ａ変換器に要求される速度および分解能と、補償動作時にＤ／Ａ変換器に要求される速度および分解能とが、大きくかけ離れているときに、両者の要求を両立することができるという利点がある。

具体的には、送信動作時には高速だが低分解能なＤ／Ａ変換器が必要である場合、このようなＤ／Ａ変換器をＤ／Ａ変換器５_Ｉ１，５_Ｑ１に割り当てる。また、補償動作時には低速だが高分解能なＤ／Ａ変換器が必要である場合、このようなＤ／Ａ変換器をＤ／Ａ変換器５_Ｉ２，５_Ｑ２に割り当てる。それにより、無用なインプリメンテーションを避けることができる。

（第３の実施形態）
図２５は、本発明の第３の実施形態の信号処理回路の全体構成を示すブロック図である。

図２５を参照すると、本実施形態の信号処理回路は、図９の第１の実施形態と比較して、テスト信号発生部３で発生したテスト信号が、スイッチ４およびＩ／Ｑミスマッチ補償部２を通ってＤ／Ａ変換器５_Ｉ，５_Ｑに入力される点が異なる。

以下、本実施形態の信号処理回路の動作について説明する。

図２６は、図２５に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。

図２６を参照すると、まず、制御部１０は、Ｉ／Ｑミスマッチ補償部２に設定するＩ／Ｑ振幅補償量を初期値に設定する（ステップ４０１）。

次に、制御部１０は、Ｉ／Ｑ振幅補償量を更新する場合の更新単位（以下、修正量３と称す）を初期値に設定する（ステップ４０２）。

次のステップ４０３からステップ４０９までの動作は、既に説明した図１６のステップ２０３からステップ２０９と同じである。

ここで、ステップ４０９で値１の方が大きい場合、制御部１０は、Ｉ／Ｑ振幅補償量を、相対的にＩ成分の振幅が減る方向に修正量３だけ変化させる（ステップ４１０）。一方、ステップ４０９で値２の方が大きい場合、制御部１０は、Ｉ／Ｑ振幅補償量を、相対的にＩ成分の振幅が増える方向に修正量３だけ変化させる（ステップ４１１）。

以降、制御部１０は、ステップ４０３〜ステップ４１０，４１１までの試行が所定回数終えるまで（ステップ４１２）、修正量３を更新する処理と（ステップ４１３）、ステップ４０３〜ステップ４１０，４１１までの処理とを繰り返す。

上記の試行が所定回数終えると、Ｉ／Ｑ振幅ミスマッチの補償動作を終了する。

図２７は、図２５に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。

図２７を参照すると、まず、制御部１０は、Ｉ／Ｑミスマッチ補償部２に設定するＩ／Ｑ位相補償量を初期値に設定する（ステップ５０１）。

次に、制御部１０は、Ｉ／Ｑ位相補償量を更新する場合の更新単位（以下、修正量４と称す）を初期値に設定する（ステップ５０２）。

次のステップ５０３からステップ５１０までの動作は、既に説明した図１８のステップ３０３からステップ３１０と同じである。

ここで、ステップ５１０で値３の方が大きい場合、制御部１０は、Ｉ／Ｑ位相補償量を、Ｉ／Ｑ位相差が大きくなる方向に修正量４だけ変化させる（ステップ５１１）。一方、ステップ５１０で値４の方が大きい場合、制御部１０は、Ｉ／Ｑ位相補償量を、Ｉ／Ｑ位相差が小さくなる方向に修正量４だけ変化させる（ステップ５１２）。

以降、制御部１０は、ステップ５０３〜ステップ５１１，５１２までの試行が所定回数終えるまで（ステップ５１３）、修正量４を更新する処理と（ステップ５１４）、ステップ５０３〜ステップ５１１，５１２までの処理とを繰り返す。

上記の試行が所定回数終えると、Ｉ／Ｑ位相ミスマッチの補償動作を終了する。

なお、本実施形態においては、図２６と図２７のフローチャートにおいて試行を繰り返す回数が固定されていることを想定しているが、これに限定されない。すなわち、制御部１０は、Ｉ／Ｑ振幅補償量とＩ／Ｑ位相補償量の更新前後の比率を算出し、算出した比率を予め設定された閾値と比較し、比較結果に基づいて試行を行う回数を決定しても良い。

（第４の実施形態）
図２８は、本発明の第４の実施形態に係る比較部の構成を示す図である。

図２８を参照すると、本実施形態に係る比較部９は、Ａ／Ｄ変換器９５と、記憶部９６と、平均値算出部９７と、判定部９８とを有している。なお、図２８に示した比較部９は、図９、図２５、および図２６のいずれの信号処理回路にも適用可能である。

Ａ／Ｄ変換器９５は、エンベロープ検出部８の出力をＡ／Ｄ変換し、記憶部９６は、Ａ／Ｄ変換されたエンベロープ検出部８の出力を適宜記憶する。

平均値算出部９７は、記憶部９６に格納されているエンベロープ検出部８の出力データを用いて、図１６等における値１，２を算出するとともに図１８等における値３，４を算出し、判定部９８は、値１，２の大小を判定するとともに値３，４の大小を判定する。

（第５の実施形態）
図２９は、本発明の第５の実施形態の信号処理回路の全体構成を示すブロック図である。

図２９を参照すると、本実施形態の信号処理回路は、図９の第１の実施形態と比較して、比較部９の代わりに、Ａ／Ｄ変換器１１を設けた点が異なる。

以下、本実施形態の信号処理回路の動作について説明する。

図３０は、図２９に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。

図３０を参照すると、まず、制御部１０は、テスト信号のＩ成分とＱ成分の振幅を初期値に設定する（ステップ６０１）。

次のステップ６０２からステップ６０７までの動作は、既に説明した図１６のステップ２０３からステップ２０８と同じである。なお、本実施形態においては、テスト信号のＩ成分の振幅の更新単位である修正量１（図１６参照）が存在しないため、修正量１を初期値に設定するという手順が省略されている。また、ステップ６０６，６０７では、制御部１０が、値１と値２をディジタルの数値データとして算出する。

次に、制御部１０は、ステップ６０６，６０７の算出結果に基づいて、値１と値２が等しくなるようにテスト信号のＩ成分の振幅を更新する。具体的には、制御部１０は、値２／値１を算出し、テスト信号のＩ成分の振幅を（値２／値１）倍に修正する（ステップ６０８）。

以降、制御部１０は、ステップ６０２〜ステップ６０８までの試行を所定回数終えるまで繰り返す（ステップ６０９）。

上記の試行が所定回数終えると、制御部１０は、テスト信号のＩ成分の最終的な振幅とテスト信号のＱ成分の振幅との比率に基づいて、直交変調器のＩ／Ｑ振幅ミスマッチ量を算出し、算出したＩ／Ｑ振幅ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ振幅補償量を算出する（ステップ６１０）。

以上で、Ｉ／Ｑ振幅ミスマッチの補償動作を終了する。

本実施形態によれば、値１と値２との比率を用いて、値１と値２が等しくなる条件を精度良く推定することができる。これを利用して、図３０のステップ６０９における、所定の回数の試行を終えたか、という条件分岐を省略し、１回の試行でＩ／Ｑ振幅ミスマッチの補償動作を完了させることも可能である。

図３１は、図２９に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。

図３１を参照すると、まず、制御部１０は、テスト信号のＩ成分とＱ成分の振幅を初期値に設定する（ステップ７０１）。

次のステップ７０２からステップ７０８までの動作は、既に説明した図１８のステップ３０３からステップ３０９と同じである。なお、本実施形態においては、テスト信号のＩ成分の振幅の更新単位である修正量２（図１８参照）が存在しないため、修正量２を初期値に設定するという手順が省略されている。また、ステップ７０７，７０８では、制御部１０が、値３と値４をディジタルの数値データとして算出する。

次に、制御部１０は、制御部１０は、ステップ７０７，７０８の算出結果に基づいて、値３と値４が等しくなるように、Ｎ＝１，３の時のテスト信号のＩ成分の振幅を更新する。具体的には、制御部１０は、値４／値３を算出し、Ｎ＝１，３の時のテスト信号のＩ成分の振幅を（値４／値３）倍に修正する（ステップ７０９）。

以降、制御部１０は、ステップ７０２〜ステップ７０９までの試行を所定回数終えるまで繰り返す（ステップ７１０）。

上記の試行が所定回数終えると、制御部１０は、Ｎ＝１，３の時のテスト信号のＩ成分の最終的な振幅とＮ＝２，４の時のテスト信号のＩ成分の振幅との比率に基づいて、直交変調器のＩ／Ｑ位相ミスマッチ量を算出し、算出したＩ／Ｑ位相ミスマッチ量に基づいてＩ／Ｑミスマッチ補償部２に設定するＩ／Ｑ位相補償量を算出する（ステップ７１１）。

以上で、Ｉ／Ｑ位相ミスマッチの補償動作を終了する。

本実施形態によれば、値３と値４との比率を用いて、値３と値４が等しくなる条件を精度良く推定することができる。これを利用して、図３１のステップ７１０における、所定の回数の試行を終えたか、という条件分岐を省略し、１回の試行でＩ／Ｑ位相ミスマッチの補償動作を完了させることも可能である。

（第６の実施形態）
図３２は、本発明の第６の実施形態の信号処理回路の全体構成を示すブロック図である。

図３２を参照すると、本実施形態の信号処理回路は、図２９の第５の実施形態と比較して、Ｉ／Ｑミスマッチ補償部２にＩ成分用とＱ成分用の２つのＤ／Ａ変換器５_Ｉ１，５_Ｑ１を接続している点と、テスト信号発生部３にＩ成分用とＱ成分用の２つのＤ／Ａ変換器５_Ｉ２，５_Ｑ２を接続している点と、Ｄ／Ａ変換器５_Ｉ１，５_Ｑ１，５_Ｉ２，５_Ｑ２の後段にＩ成分用とＱ成分用の２つのスイッチ４_Ｉ，４_Ｑを接続している点とが異なる。

なお、本実施形態における、第５の実施形態に対する利点は、第２の実施形態の説明のところで述べた通りである。

（第７の実施形態）
図３３は、本発明の第７の実施形態の信号処理回路の全体構成を示すブロック図である。

図３３を参照すると、本実施形態の信号処理回路は、図２５の第３の実施形態と比較して、比較部９の代わりに、Ａ／Ｄ変換器１１を設けた点が異なる。

以下、本実施形態の信号処理回路の動作について説明する。

図３４は、図３３に示した信号処理回路におけるＩ／Ｑ振幅ミスマッチの補償動作を説明するフローチャートである。

図３４を参照すると、まず、制御部１０は、Ｉ／Ｑミスマッチ補償部２に設定するＩ／Ｑ振幅補償量を初期値に設定する（ステップ８０１）。

次のステップ８０２からステップ８０７までの動作は、既に説明した図２６のステップ４０３からステップ４０８と同じである。なお、本実施形態においては、Ｉ／Ｑ振幅補償量の更新単位である修正量３（図２６参照）が存在しないため、修正量３を初期値に設定するという手順が省略されている。また、ステップ８０６，８０７では、制御部１０が、値１と値２をディジタルの数値データとして算出する。

次に、制御部１０は、ステップ８０６，８０７の算出結果に基づいて、値１と値２が等しくなるようにＩ／Ｑ振幅補償量を更新する。具体的には、制御部１０は、値２／値１を算出し、相対的にＩ成分の利得が（値２／値１）倍になるようにＩ／Ｑ振幅補償量を修正する（ステップ８０８）。

以降、制御部１０は、ステップ８０２〜ステップ８０８までの試行を所定回数終えるまで繰り返す（ステップ８０９）。

上記の試行が所定回数終えると、Ｉ／Ｑ振幅ミスマッチの補償動作を終了する。

本実施形態によれば、値１と値２との比率を用いて、値１と値２が等しくなる条件を精度良く推定することができる。これを利用して、図３４のステップ８０９における、所定の回数の試行を終えたか、という条件分岐を省略し、１回の試行でＩ／Ｑ振幅ミスマッチの補償動作を完了させることも可能である。

図３５は、図３３に示した信号処理回路におけるＩ／Ｑ位相ミスマッチの補償動作を説明するフローチャートである。

図３５を参照すると、まず、制御部１０は、Ｉ／Ｑミスマッチ補償部２に設定するＩ／Ｑ位相補償量を初期値に設定する（ステップ９０１）。

次のステップ９０２からステップ９０８までの動作は、既に説明した図２７のステップ５０３からステップ５０９と同じである。なお、本実施形態においては、Ｉ／Ｑ振幅補償量の更新単位である修正量４（図２７参照）が存在しないため、修正量４を初期値に設定するという手順が省略されている。また、ステップ９０７，９０８では、制御部１０が、値３と値４をディジタルの数値データとして算出する。

次に、制御部１０は、ステップ９０７，９０８の算出結果に基づいて、値３と値４が等しくなるようにＩ／Ｑ位相補償量を更新する。具体的には、制御部１０は、値４／値３を算出し、Ｉ／Ｑ位相補償量を（値４／値３）倍に修正する（ステップ９０９）。

以降、制御部１０は、ステップ９０２〜ステップ９０９までの試行を所定回数終えるまで繰り返す（ステップ９１０）。

上記の試行が所定回数終えると、Ｉ／Ｑ位相ミスマッチの補償動作を終了する。

本実施形態によれば、値３と値４との比率を用いて、値３と値４が等しくなる条件を精度良く推定することができる。これを利用して、図３５のステップ９１０における、所定の回数の試行を終えたか、という条件分岐を省略し、１回の試行でＩ／Ｑ振幅ミスマッチの補償動作を完了させることも可能である。

Claims (23)

1. 直交変調器の出力信号のＩ／Ｑ成分の振幅が不一致になるＩ／Ｑ振幅ミスマッチと、前記直交変調器の出力信号のＩ／Ｑ成分の位相差が９０度からずれるＩ／Ｑ位相ミスマッチとを含むＩ／Ｑミスマッチを補償するための信号処理回路であって、
   テスト信号であってＩ／Ｑ直交座標上で原点に対して互いに点対称な位置にある２点からなる組を２組とした計４点のテスト信号を順次発生し、前記直交変調器のベースバンドポートに出力するテスト信号発生手段と、
   前記４点のテスト信号を発生した時の前記直交変調器の出力信号の包絡線の振幅を検出して出力する検出手段と、
   前記２組のテスト信号の各組ごとに、当該組の２点のテスト信号を発生した時の前記検出部の出力信号の平均値を算出して出力する算出手段と、
   前記２組のテスト信号を発生した時の各々の前記平均値が互いに等しくなるように前記テスト信号の振幅および／または位相を調整し、該調整結果に基づいてＩ／Ｑミスマッチ量を算出する制御手段とを有することを特徴とする信号処理回路。
2. 請求項１に記載の信号処理回路において、
   前記制御手段は、前記２組のテスト信号を発生した時の各々の前記平均値の大小関係から、前記テスト信号の振幅および／または位相を調整することを特徴とする信号処理回路。
3. 請求項１に記載の信号処理回路において、
   前記テスト信号発生手段は、Ｉ成分が正の第１の値でＱ成分が正の第２の値である点を第１のテスト信号として発生し、Ｉ成分が負の第１の値でＱ成分が負の第２の値である点を第２のテスト信号として発生し、Ｉ成分が負の第３の値でＱ成分が正の第４の値である点を第３のテスト信号として発生し、Ｉ成分が正の第３の値でＱ成分が負の第４の値である点を第４のテスト信号として発生し、
   前記算出手段は、前記第１および第２のテスト信号を発生した時の前記検出部の出力信号の平均値１を算出するとともに、前記第３および第４のテスト信号を発生した時の前記検出部の出力信号の平均値２を算出し、
   前記制御手段は、前記平均値１と前記平均値２とが互いに等しくなる時の前記第１から第４の値を推定して前記テスト信号発生手段に設定する繰り返し動作を所定回数行い、前記繰り返し動作を所定回数行った後の前記第１から第４の値に基づいて前記Ｉ／Ｑミスマッチ量を算出することを特徴とする信号処理回路。
4. 請求項３に記載の信号処理回路において、
   前記制御手段は、前記繰り返し動作を１回行う毎に、前記平均値１と前記平均値２との大小関係に基づいて、前記第１から第４の値に対して予め設定された修正量を加算または減算し、その後に、前記修正量を更新することを特徴とする信号処理回路。
5. 請求項３に記載の信号処理回路において、
   前記テスト信号発生手段は、前記第２の値と前記第３の値をゼロとし、
   前記制御手段は、前記繰り返し動作を所定回数行った後の前記第１の値と前記第４の値との比率に基づいて、前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ振幅ミスマッチ量を算出することを特徴とする信号処理回路。
6. 請求項３に記載の信号処理回路において、
   前記制御手段は、前記繰り返し動作を所定回数行った後の前記第１から第４の値に基づいて、前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ位相ミスマッチ量を算出することを特徴とする信号処理回路。
7. 請求項３に記載の信号処理回路において、
   前記テスト信号発生手段は、前記第２の値と前記第３の値をゼロとし、
   前記制御手段は、前記繰り返し動作を所定回数行った後の前記第１の値と前記第４の値との比率に基づいて、前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ振幅ミスマッチ量を算出し、
   その後に、前記テスト信号発生手段は、前記第２の値と前記第３の値をゼロでない値とし、
   前記制御手段は、再び前記繰り返し動作を所定回数行った後の前記第１から第４の値と前記算出したＩ／Ｑ振幅ミスマッチ量とに基づいて、前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ位相ミスマッチ量を算出することを特徴とする信号処理回路。
8. 請求項３に記載の信号処理回路において、
   前記制御手段は、前記繰り返し動作を１回だけ実行することを特徴とする信号処理回路。
9. 請求項３に記載の信号処理回路において、
   前記制御手段は、前記第１から第４の値を更新する際に、更新前後の値の比率を算出し、算出した比率を予め設定された閾値と比較し、比較結果に基づいて前記繰り返し動作を行う所定回数を決定することを特徴とする信号処理回路。
10. 請求項３に記載の信号処理回路において、
    送信ベースバンド信号を入力とし、予め設定された補償量に基づいて前記送信ベースバンド信号を補正するＩ／Ｑミスマッチ補償手段と、
    前記テスト信号発生手段の出力信号または前記Ｉ／Ｑミスマッチ補償手段の出力信号のいずれか一方を選択して前記直交変調器に出力するスイッチとをさらに有し、
    前記制御手段は、前記算出したＩ／Ｑミスマッチ量に基づいて、前記Ｉ／Ｑミスマッチ補償手段に前記補償量を設定することを特徴とする信号処理回路。
11. 請求項１に記載の信号処理回路において、
    送信ベースバンド信号と前記テスト信号発生手段の出力信号のいずれか一方を選択して出力するスイッチと、
    前記スイッチで選択された信号を入力とし、該入力された信号を予め設定された補償量に基づいて補正し、前記直交変調器のベースバンドポートに出力するＩ／Ｑミスマッチ補償手段をさらに有し、
    前記制御手段は、前記スイッチを前記テスト信号発生手段の出力信号を選択する状態に制御し、
    前記テスト信号発生手段は、Ｉ成分が正の第１の値でＱ成分が正の第２の値である点を第１のテスト信号として発生し、Ｉ成分が負の第１の値でＱ成分が負の第２の値である点を第２のテスト信号として発生し、Ｉ成分が負の第２の値でＱ成分が正の第１の値である点を第３のテスト信号として発生し、Ｉ成分が正の第２の値でＱ成分が負の第１の値である点を第４のテスト信号として発生し、
    前記算出手段は、前記第１および第２のテスト信号を発生した時の前記検出部の出力信号の平均値１を算出するとともに、前記第３および第４のテスト信号を発生した時の前記検出部の出力信号の平均値２を算出し、
    前記制御手段は、前記平均値１と前記平均値２とが互いに等しくなる時の前記Ｉ／Ｑミスマッチ補償手段の前記補償量を推定して前記Ｉ／Ｑミスマッチ補償手段に設定する繰り返し動作を、所定回数行うことを特徴とする信号処理回路。
12. 請求項１１に記載の信号処理回路において、
    前記制御手段は、前記繰り返し動作を１回行う毎に、前記平均値１と前記平均値２との大小関係に基づいて、前記Ｉ／Ｑミスマッチ補償手段の前記補償量に対して予め設定された修正量を加算または減算し、その後に、前記修正量を更新することを特徴とする信号処理回路。
13. 請求項１１に記載の信号処理回路において、
    前記テスト信号発生手段は、前記第２の値をゼロとし、
    前記制御手段は、前記Ｉ／Ｑミスマッチ補償手段の前記補償量として、前記Ｉ／Ｑ振幅ミスマッチを補償するための補償量を設定することを特徴とする信号処理回路。
14. 請求項１１に記載の信号処理回路において、
    前記テスト信号発生手段は、前記第１の値と前記第２の値とを等しくし、
    前記制御手段は、前記Ｉ／Ｑミスマッチ補償手段の前記補償量として、前記Ｉ／Ｑ位相ミスマッチを補償するための補償量を設定することを特徴とする信号処理回路。
15. 請求項１１に記載の信号処理回路において、
    前記制御手段は、前記繰り返し動作を１回だけ実行することを特徴とする信号処理回路。
16. 請求項１１に記載の信号処理回路において、
    前記制御手段は、前記Ｉ／Ｑミスマッチ補償手段の前記補償量を更新する際に、更新前後の値の比率を算出し、算出した比率を予め設定された閾値と比較し、比較結果に基づいて前記繰り返し動作を行う所定回数を決定することを特徴とする信号処理回路。
17. 請求項１に記載の信号処理回路において、
    前記テスト信号発生手段は、Ｉ／Ｑ直交座標上で原点に対して互いに点対称な位置にあるＩ軸上の２点からなる組と、Ｉ／Ｑ直交座標上で原点に対して互いに点対称な位置にあるＱ軸上の２点からなる組との２組の計４点のテスト信号を発生し、
    前記制御手段は、前記４点のテスト信号を発生した時の前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ振幅ミスマッチ量を算出することを特徴とする信号処理回路。
18. 請求項１に記載の信号処理回路において、
    前記テスト信号発生手段は、Ｉ／Ｑ直交座標上で原点に対して互いに点対称な位置にあり第１象限と第３象限にある２点からなる組と、Ｉ／Ｑ直交座標上で原点に対して互いに点対称な位置にあり第２象限と第４象限にある２点からなる組との２組の計４点のテスト信号を発生し、
    前記制御手段は、前記４点のテスト信号を発生した時の前記Ｉ／Ｑミスマッチ量としてＩ／Ｑ位相ミスマッチ量を算出することを特徴とする信号処理回路。
19. 請求項１に記載の信号処理回路において、
    Ｉ／Ｑ振幅ミスマッチを補償するためのモードと、Ｉ／Ｑ位相ミスマッチを補償するためのモードとを備えることを特徴とする信号処理回路。
20. 請求項１９に記載の信号処理回路において、
    前記制御手段は、先に、前記Ｉ／Ｑ振幅ミスマッチを補償するためのモードにおいて、Ｉ／Ｑ振幅ミスマッチ量を算出し、その後に、前記Ｉ／Ｑ位相ミスマッチを補償するためのモードにおいて、前記算出したＩ／Ｑ振幅ミスマッチ量を利用して、Ｉ／Ｑ位相ミスマッチ量を算出することを特徴とする信号処理回路。
21. 請求項１に記載の信号処理回路において、
    前記直交変調器の直流オフセットを補償する手段をさらに有し、
    前記制御手段は、前記直交変調器の直流オフセットの補償動作が行われた後に、前記Ｉ／Ｑミスマッチの補償動作を行うことを特徴とする信号処理回路。
22. 請求項１に記載の信号処理装置において、
    前記検出手段は、前記直交変調器の出力信号の包絡線の振幅のべき乗に比例した信号を出力し、かつそのべき数が１よりも大きく３よりも小さい値であることを特徴とする信号処理装置。
23. 請求項１に記載の信号処理装置において、
    前記検出手段は、前記直交変調器の出力信号の包絡線の振幅の２乗に比例した信号を出力することを特徴とする信号処理装置。

Images