JP2007208380A - Dcオフセット補正装置及びその方法 - Google Patents
Dcオフセット補正装置及びその方法 Download PDFInfo
- Publication number
- JP2007208380A JP2007208380A JP2006022009A JP2006022009A JP2007208380A JP 2007208380 A JP2007208380 A JP 2007208380A JP 2006022009 A JP2006022009 A JP 2006022009A JP 2006022009 A JP2006022009 A JP 2006022009A JP 2007208380 A JP2007208380 A JP 2007208380A
- Authority
- JP
- Japan
- Prior art keywords
- offset correction
- signal
- feedback
- value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
- H03C3/406—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated using a feedback loop containing mixers or demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【解決手段】DCオフセット補正装置を、特定の位相の無変調信号を変調器から出力させるための値を設定する固定値設定部と、主信号と固定値設定部に設定された値を切替出力する無変調信号切替部と、固定値設定部に設定する値を順次変化させることにより変調器から出力させる無変調信号の特定の位相を順次変化させ、位相が順次変化された無変調信号から生成されたフィードバック信号データに基づいてDCオフセット補正部が入力信号に加えるDCオフセット補正値を演算するDCオフセット補正制御部から構成する。
【選択図】図1
Description
一つの方法は、送信信号を無線通信装置内のフィードバックループで受信し、このフィードバック信号のみでDCオフセット成分を抽出し,抽出されたDCオフセット成分に基づいて送信部でDCオフセットを補正する方法である。この方法による補正は、フィードバック型DCオフセット補正またはフィードバック信号積分型DCオフセット補正と呼ばれている。
ここで、これらのDCオフセット補正は、変調周波数に現れるキャリア成分を補正するために行うが、送信装置では、装置の試験の一環として周波数確認用にCW信号(無変調信号)を送出する場合がある。
図7に示すように、本来補正して“0”にしたいDCオフセットベクトルと本来送信したいベクトル成分であるCW信号ベクトルのベクトル和が送信信号ベクトルとなる。そして、フィードバック型DCオフセット補正では、この送信信号ベクトルを補正しようとしてしまう。
Iチャネル及びBチャネルの主信号が送出される場合の動作は、図6に示した場合と同様である。
図2に示した例では、無変調信号の位相を45度ずつ回転させ、8つのCWベクトルを求めている。これらの8つのCWベクトルの和を求めると図2の右側に示すように、CWベクトルは互いにキャンセルされ、DCオフセットベクトルが求められる。
図3AのステップS100で、図3Bに記載されたDCオフセット演算部(362)は累積積分値格納部(374)に格納された積分値の初期化を行う。次に、ステップS110で、復調器(130)に、復調したフィードバック信号データをフィードバックメモリ(380)に書き込むことを指令する。
以上の対応は、以下に説明する図4A及び図4Bにおいても同様である。
図4Aは、図2に示した手法を実行する第2の処理フローを説明する図であり、図4Bは、図4Aに示した第2の処理フローを実行するための機能ブロック例を示す図である。
続いてステップS250で、再び復調器(130)に、復調したフィードバック信号データをフィードバックメモリ(380)に書き込むことを指令する。
そこで、上記第2の処理フローでの出力波形に乱れを生じさせないために、上記第1の処理フローと同様に段階的に180°まで回転させて最後に積分を実行する変形例も可能である。
図5の無線通信装置は周波数多重方式を採用したものであり、本発明の固定値設定部と無変調信号切替部を周波数多重のための各キャリア部に設けたものである。
キャリア部(200)には、Iチャネル用の主信号とIチャネル振幅値設定部(230)の設定値及びQチャネル用の主信号とQチャネル振幅値設定部(240)の設定値をそれぞれ切り替える無変調信号切替部(210,220)とキャリアのオン/オフが設定されキャリアをオン/オフするオン/オフ部(250)と、周波数シフト部が搭載されている。周波数シフト部は、Iチャネル用ミキサ(261)、Qチャネル用ミキサ(262)、90度移相器(270)及び周波数シフト用発振器(280)から構成されている。
合成器(290)のIチャネル主信号出力とQチャネル主信号出力がDCオフセット補正部(11,12)に入力された以降の動作は、先に図1において説明したものと同様である。CPU(60)は各キャリア部(200)のIチャネル振幅値設定部(230)とQチャネル振幅値設定部(240)の設定値を変化させることにより、無変調信号の位相を変化させ、フィードバック信号データを積分してCW信号ベクトルを互いにキャンセルさせることにより、DCオフセットベクトルを算出することができる。
以上詳細に説明したところから明らかなように、本発明のDCオフセット補正を実現するために、CPU(60)により実行されるプログラムは、本発明の実施態様の一つに含まれる。また、該プログラムを格納した記憶媒体が本発明の実施態様の一つに含まれることも明らかである。
直交変調を直接RF変調方式により実行する無線通信装置のフィードバック型DCオフセット補正方法において、
前記無線通信装置が無変調信号を送信する場合に、
順次位相を変化させて前記無変調信号を送信し、
前記位相が変化させられて送信される無変調信号のフィードバック信号を積分し、
前記積分されたフィードバック信号の積分値によりDCオフセット補正を行うことを特徴とするDCオフセット補正方法。
(付記2)
前記無変調信号の位相を360度の整数分の1の所定の角度ずつ変化させて該無変調信号を送信することを特徴とする付記1記載のDCオフセット補正方法。
(付記3)
直交変調を直接RF変調方式により実行する無線通信装置のためのフィードバック型DCオフセット補正を行うDCオフセット補正装置であってその入力信号にDCオフセット補正値を加えて直交変調器側に出力するDCオフセット補正部を有するDCオフセット補正装置において、
特定の位相の無変調信号を変調器から出力させるための値を設定する固定値設定部と、
主信号と前記固定値設定部に設定された値を切替出力する無変調信号切替部と、
前記固定値設定部に設定する値を順次変化させることにより前記変調器から出力させる無変調信号の特定の前記位相を順次変化させ、前記位相が順次変化させられた無変調信号から生成されたフィードバック信号データの加算値に基づいて前記DCオフセット補正部が入力信号に加える前記DCオフセット補正値を演算するDCオフセット補正制御部と、
を備えたことを特徴とするDCオフセット補正装置。
(付記4)
付記3記載のDCオフセット補正装置において、
前記無線通信装置は周波数多重方式を採用したものであり、
前記固定値設定部と無変調信号切替部は前記周波数多重方式のキャリアごとに備えられていることを特徴とするDCオフセット補正装置。
(付記5)
前記DCオフセット補正制御部は、前記無変調信号の位相を360度の整数分の1の所定の角度ずつ順次変化させるように、前記固定値設定部に設定する値を順次変化させることを特徴とする付記3又は付記4記載のDCオフセット補正装置。
(付記6)
前記固定値設定部は、Iチャネル信号用振幅値設定部とQチャネル信号用振幅値設定部からなり、前記DCオフセット補正制御部は、前記Iチャネル信号用振幅値設定部とQチャネル信号用振幅値設定部のそれぞれにIチャネル信号用振幅値とQチャネル信号用振幅値を設定することにより前記無変調信号の位相を特定の位相とすることを特徴とする付記3又は付記4記載のDCオフセット補正装置。
(付記7)
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムにおいて、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を360度の整数分の1の所定の角度であるn度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から(360−n)度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からDCオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするDCオフセット補正プログラム。
(付記8)
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第1積分値格納部と第2積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第1積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を180度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第2積分値格納部に格納するステップと、
前記第1積分値格納部と第2積分格納部に格納された値の和を求めるステップと、
該求められた和からDCオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするDCオフセット補正プログラム。
(付記9)
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第1積分値格納部と第2積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第1積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を段階的に180度まで回転させる値を順次設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第2積分値格納部に格納するステップと、
前記第1積分値格納部と第2積分格納部に格納された値の和を求めるステップと、
該求められた和からDCオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするDCオフセット補正プログラム。
(付記10)
コンピュータ読み取り可能な記憶媒体において、
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムであって、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を360度の整数分の1の所定の角度であるn度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から(360−n)度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からDCオフセット補正値を算出するステップと、
をコンピュータに実行させるDCオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
(付記11)
コンピュータ読み取り可能な記憶媒体において、
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムであって、
前記フィードバック信号データの和をそれぞれ格納する第1積分値格納部と第2積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第1積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を180度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第2積分値格納部に格納するステップと、
前記第1積分値格納部と第2積分格納部に格納された値の和を求めるステップと、
該求められた和からDCオフセット補正値を算出するステップと、
をコンピュータに実行させるDCオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
(付記12)
コンピュータ読み取り可能な記憶媒体において、
付記3又は付記4記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムであって、
前記フィードバック信号データの和をそれぞれ格納する第1積分値格納部と第2積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第1積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を段階的に180度まで回転させる値を順次設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第2積分値格納部に格納するステップと、
前記第1積分値格納部と第2積分格納部に格納された値の和を求めるステップと、
該求められた和からDCオフセット補正値を算出するステップと、
をコンピュータに実行させるDCオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
20、21、22 DA変換器
30 直交変調器
31 ミキサ
40 主増幅部
51 第1ローカル発振器
52 第2ローカル発振器
60 CPU
70 数値制御発振器
80 メモリ回路1
81 フィードバック信号Iチャネル用メモリ
82 フィードバック信号Qチャネル用メモリ
90 メモリ回路2
91 遅延回路
120 AD変換器
130 復調器
141、230 Iチャネル振幅値設定部
142、240 Qチャネル振幅値設定部
151、152 無変調信号切替部
200 キャリア部
210、220 無変調信号切替部
330 位相設定部
362 DCオフセット演算部
371 第1積分値格納部
372 第2積分値格納部
374 累積積分値格納部
380 フィードバックメモリ
390 DCオフセット補正値設定部
Claims (5)
- 直交変調を直接RF変調方式により実行する無線通信装置のフィードバック型DCオフセット補正方法において、
前記無線通信装置が無変調信号を送信する場合に、
順次位相を変化させて前記無変調信号を送信し、
前記位相が変化させられて送信される無変調信号のフィードバック信号を積分し、
前記積分されたフィードバック信号の積分値によりDCオフセット補正を行うことを特徴とするDCオフセット補正方法 - 直交変調を直接RF変調方式により実行する無線通信装置のためのフィードバック型DCオフセット補正を行うDCオフセット補正装置であってその入力信号にDCオフセット補正値を加えて直交変調器側に出力するDCオフセット補正部を有するDCオフセット補正装置において、
特定の位相の無変調信号を前記直交変調器から出力させるための値を設定する固定値設定部と、
主信号と前記固定値設定部に設定された値を切替出力する無変調信号切替部と、
前記固定値設定部に設定する値を順次変化させることにより前記変調器から出力させる無変調信号の特定の前記位相を順次変化させ、前記位相が順次変化させられた無変調信号から生成されたフィードバック信号データの加算値に基づいて前記DCオフセット補正部が入力信号に加える前記DCオフセット補正値を演算するDCオフセット補正制御部と、
を備えたことを特徴とするDCオフセット補正装置。 - 請求項2記載のDCオフセット補正装置において、
前記無線通信装置は周波数多重方式を採用したものであり、
前記固定値設定部と無変調信号切替部は前記周波数多重方式のキャリアごとに備えられていることを特徴とするDCオフセット補正装置。 - 請求項2又は請求項3記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムにおいて、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を360度の整数分の1の所定の角度であるn度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から(360−n)度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からDCオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするDCオフセット補正プログラム。 - 請求項2又は請求項3記載のフィードバック型DCオフセット補正装置のためのコンピュータにDCオフセット補正制御処理を実行させるためのDCオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第1積分値格納部と第2積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第1積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を180度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第2積分値格納部に格納するステップと、
前記第1積分値格納部と第2積分格納部に格納された値の和を求めるステップと、
該求められた和からDCオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするDCオフセット補正プログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022009A JP4758781B2 (ja) | 2006-01-31 | 2006-01-31 | Dcオフセット補正装置及びその方法 |
EP06252096.0A EP1814219B1 (en) | 2006-01-31 | 2006-04-18 | Quadrature modulator with DC offset compensation |
US11/407,768 US7352308B2 (en) | 2006-01-31 | 2006-04-20 | DC offset correction device and method |
CN2007100013529A CN101014027B (zh) | 2006-01-31 | 2007-01-10 | Dc偏移校正装置和方法 |
KR1020070003369A KR100843051B1 (ko) | 2006-01-31 | 2007-01-11 | Dc 오프셋 보정 장치 및 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022009A JP4758781B2 (ja) | 2006-01-31 | 2006-01-31 | Dcオフセット補正装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208380A true JP2007208380A (ja) | 2007-08-16 |
JP4758781B2 JP4758781B2 (ja) | 2011-08-31 |
Family
ID=36463417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006022009A Expired - Fee Related JP4758781B2 (ja) | 2006-01-31 | 2006-01-31 | Dcオフセット補正装置及びその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7352308B2 (ja) |
EP (1) | EP1814219B1 (ja) |
JP (1) | JP4758781B2 (ja) |
KR (1) | KR100843051B1 (ja) |
CN (1) | CN101014027B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075144A1 (ja) | 2007-12-10 | 2009-06-18 | Nec Corporation | 無線通信装置および直流オフセット調整方法 |
JP2011049874A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Semiconductor Ltd | 送信回路 |
JP2012085100A (ja) * | 2010-10-12 | 2012-04-26 | Nec Casio Mobile Communications Ltd | 無線通信装置およびキャリアリーク低減方法 |
US9444499B2 (en) | 2014-03-28 | 2016-09-13 | Fujitsu Limited | Wireless device and wireless access system |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007020711A1 (ja) * | 2005-08-19 | 2007-02-22 | Fujitsu Limited | Dcオフセット補正装置及びその方法 |
KR101334923B1 (ko) * | 2007-03-09 | 2013-11-29 | 삼성전자주식회사 | 통신시스템에서 직교 변조를 위한 장치 및 방법 |
EP3965324A3 (en) | 2010-12-10 | 2022-03-23 | Sun Patent Trust | Signal generation method and signal generation device |
KR102427003B1 (ko) | 2011-02-18 | 2022-07-28 | 선 페이턴트 트러스트 | 신호생성방법 및 신호생성장치 |
CN105610441B (zh) * | 2015-12-23 | 2019-02-01 | 北京时代民芯科技有限公司 | 一种发射型数模转换器直流失调的电流补偿系统 |
CN111683028B (zh) * | 2020-06-08 | 2021-08-10 | 电子科技大学 | 一种数字等报幅cw信号解调方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61198007A (ja) * | 1985-02-27 | 1986-09-02 | Omron Tateisi Electronics Co | 撮像装置を用いた円形パタ−ンの中心位置計測方法 |
JPH02210206A (ja) * | 1988-10-31 | 1990-08-21 | Rozefu:Kk | 円の中心割り出し方法 |
JPH07210654A (ja) * | 1994-01-19 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 円形状パターン計測・位置認識装置 |
JPH07260422A (ja) * | 1994-03-22 | 1995-10-13 | Honda Motor Co Ltd | ねじ孔の位置計測方法及び部品組付方法 |
JPH0983587A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | 歪補償方式 |
JPH1079693A (ja) * | 1996-09-03 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 送信装置 |
JP2000244596A (ja) * | 1999-02-23 | 2000-09-08 | Japan Radio Co Ltd | トレーニング機能付送信機 |
JP2001237723A (ja) * | 2000-12-28 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 送信装置 |
JP2002319989A (ja) * | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | Dcオフセット・位相補正装置及び無線通信装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940004651Y1 (ko) * | 1988-12-08 | 1994-07-14 | 삼성전자 주식회사 | 무선통신장치의 동기신호 발생회로 |
US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
US6005506A (en) * | 1997-12-09 | 1999-12-21 | Qualcomm, Incorporated | Receiver with sigma-delta analog-to-digital converter for sampling a received signal |
FI107212B (fi) * | 1999-03-26 | 2001-06-15 | Nokia Networks Oy | I/Q-modulaattorin tasajännitesiirtymän korjaus |
EP1178637A1 (en) * | 2000-08-04 | 2002-02-06 | Motorola, Inc. | Apparatus for reducing DC offset in a direct conversion receiver |
US6704551B2 (en) * | 2001-02-21 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Calibration of in-phase and quadrature transmit branches of a transmitter |
GB2377103A (en) * | 2001-06-27 | 2002-12-31 | Nokia Corp | Tuning a station |
US7092454B2 (en) * | 2002-08-14 | 2006-08-15 | Intel Corporation | Method and apparatus of compensating imbalance of a modulator |
US7376200B2 (en) * | 2003-06-06 | 2008-05-20 | Interdigital Technology Corporation | Method and apparatus for suppressing carrier leakage |
AU2003261964A1 (en) | 2003-09-05 | 2005-03-29 | Fujitsu Limited | Offset compensation device |
KR20050041481A (ko) * | 2003-10-31 | 2005-05-04 | 삼성전자주식회사 | 아날로그 구적 변조 에러 보상 장치 및 방법 |
JP4341418B2 (ja) * | 2004-01-30 | 2009-10-07 | 日本電気株式会社 | 直交変調器の調整装置及び調整方法並びに通信装置とプログラム |
DE102004021225B4 (de) | 2004-04-30 | 2016-06-16 | Advanced Micro Devices, Inc. | DC-Offsetannullierung für WLAN-Kommunikationsgeräte |
US7215266B2 (en) * | 2004-05-21 | 2007-05-08 | Wionics Research | Hybrid DC offset cancellation scheme for wireless receiver |
-
2006
- 2006-01-31 JP JP2006022009A patent/JP4758781B2/ja not_active Expired - Fee Related
- 2006-04-18 EP EP06252096.0A patent/EP1814219B1/en not_active Expired - Fee Related
- 2006-04-20 US US11/407,768 patent/US7352308B2/en not_active Expired - Fee Related
-
2007
- 2007-01-10 CN CN2007100013529A patent/CN101014027B/zh not_active Expired - Fee Related
- 2007-01-11 KR KR1020070003369A patent/KR100843051B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61198007A (ja) * | 1985-02-27 | 1986-09-02 | Omron Tateisi Electronics Co | 撮像装置を用いた円形パタ−ンの中心位置計測方法 |
JPH02210206A (ja) * | 1988-10-31 | 1990-08-21 | Rozefu:Kk | 円の中心割り出し方法 |
JPH07210654A (ja) * | 1994-01-19 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 円形状パターン計測・位置認識装置 |
JPH07260422A (ja) * | 1994-03-22 | 1995-10-13 | Honda Motor Co Ltd | ねじ孔の位置計測方法及び部品組付方法 |
JPH0983587A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | 歪補償方式 |
JPH1079693A (ja) * | 1996-09-03 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 送信装置 |
JP2000244596A (ja) * | 1999-02-23 | 2000-09-08 | Japan Radio Co Ltd | トレーニング機能付送信機 |
JP2001237723A (ja) * | 2000-12-28 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 送信装置 |
JP2002319989A (ja) * | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | Dcオフセット・位相補正装置及び無線通信装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075144A1 (ja) | 2007-12-10 | 2009-06-18 | Nec Corporation | 無線通信装置および直流オフセット調整方法 |
US8396433B2 (en) | 2007-12-10 | 2013-03-12 | Nec Corporation | Radio communication apparatus and DC offset adjustment method |
JP2011049874A (ja) * | 2009-08-27 | 2011-03-10 | Fujitsu Semiconductor Ltd | 送信回路 |
JP2012085100A (ja) * | 2010-10-12 | 2012-04-26 | Nec Casio Mobile Communications Ltd | 無線通信装置およびキャリアリーク低減方法 |
US9444499B2 (en) | 2014-03-28 | 2016-09-13 | Fujitsu Limited | Wireless device and wireless access system |
Also Published As
Publication number | Publication date |
---|---|
EP1814219A1 (en) | 2007-08-01 |
CN101014027B (zh) | 2011-12-21 |
US20070176806A1 (en) | 2007-08-02 |
EP1814219B1 (en) | 2013-05-08 |
KR100843051B1 (ko) | 2008-07-01 |
KR20070078976A (ko) | 2007-08-03 |
JP4758781B2 (ja) | 2011-08-31 |
CN101014027A (zh) | 2007-08-08 |
US7352308B2 (en) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4758781B2 (ja) | Dcオフセット補正装置及びその方法 | |
JP4381945B2 (ja) | 受信機、受信方法及び携帯無線端末 | |
KR100710125B1 (ko) | Iq 불일치 및 반송파 누설을 보상하는 송수신 회로 및 그제어 방법 | |
JP5012581B2 (ja) | 歪補償増幅装置および補正方法 | |
JP4918927B2 (ja) | 信号処理回路 | |
JP4106370B2 (ja) | 直交変調装置の校正方法、直交変調装置および無線端末試験装置 | |
JP4901679B2 (ja) | 無線送受信装置及び無線送信方法 | |
US20070274471A1 (en) | Distortion compensating apparatus and method | |
TWI513248B (zh) | 補償同相正交不匹配的方法與裝置 | |
JP4241765B2 (ja) | 送信機及びキャリアリーク検出方法 | |
JP4516973B2 (ja) | Dcオフセット補償方法及びdcオフセット補償装置 | |
JP5151785B2 (ja) | 送信機及び送受信装置 | |
JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
US7564921B2 (en) | DC offset correction apparatus and method | |
JP3400736B2 (ja) | トレーニング機能付送信機 | |
WO2014199600A1 (ja) | 無線受信装置及び無線受信方法 | |
JP2006094043A (ja) | 送信装置及び通信装置 | |
JP3301287B2 (ja) | 線形補償回路 | |
JPH1065570A (ja) | 無線装置及び歪み補償方法 | |
JP6801514B2 (ja) | 帰還増幅装置及びこれを使用した送信機 | |
JP2002232501A (ja) | 復調器および無線通信システム | |
JP6253298B2 (ja) | 送信装置 | |
JP2008199643A (ja) | 歪補償直交変調器 | |
JP2007036617A (ja) | 直流オフセット補正装置 | |
JP2011103536A (ja) | 送信回路及び通信機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4758781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |