JP2008199643A - 歪補償直交変調器 - Google Patents
歪補償直交変調器 Download PDFInfo
- Publication number
- JP2008199643A JP2008199643A JP2008070306A JP2008070306A JP2008199643A JP 2008199643 A JP2008199643 A JP 2008199643A JP 2008070306 A JP2008070306 A JP 2008070306A JP 2008070306 A JP2008070306 A JP 2008070306A JP 2008199643 A JP2008199643 A JP 2008199643A
- Authority
- JP
- Japan
- Prior art keywords
- affine transformation
- signal
- distortion
- quadrature
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】アフィン変換係数の算出に際して更新式及び摂動法の特徴を利用し、送信電力の高低に関わらず各線形歪を補償する。
【解決手段】アナログ直交変調器22は、アフィン変換器21の出力信号をRF帯へ変換して出力すると共に信号の一部を周波数変換器23でIF帯に変換する。デジタル直交検波器24は、IF帯に変換された信号を直交検波して搬送波成分を除去し、IF周波数の複素フィードバック信号を出力する。制御部26は、複素フィードバック信号のレベルを検出し、ある一定閾値以上であった場合は、更新式を用いた第1のCLC検出アルゴリズムによりDCオフセット、ゲイン比のずれ、直交度のずれの検出を行ってアフィン変換器21の補償係数を更新し、信号レベルが閾値未満であった場合は、摂動法を用いた第2のCLC検出アルゴリズムによりDCオフセットのみ検出してアフィン変換器21の補償係数を更新する。
【選択図】 図1
【解決手段】アナログ直交変調器22は、アフィン変換器21の出力信号をRF帯へ変換して出力すると共に信号の一部を周波数変換器23でIF帯に変換する。デジタル直交検波器24は、IF帯に変換された信号を直交検波して搬送波成分を除去し、IF周波数の複素フィードバック信号を出力する。制御部26は、複素フィードバック信号のレベルを検出し、ある一定閾値以上であった場合は、更新式を用いた第1のCLC検出アルゴリズムによりDCオフセット、ゲイン比のずれ、直交度のずれの検出を行ってアフィン変換器21の補償係数を更新し、信号レベルが閾値未満であった場合は、摂動法を用いた第2のCLC検出アルゴリズムによりDCオフセットのみ検出してアフィン変換器21の補償係数を更新する。
【選択図】 図1
Description
本発明は、無線送信装置に係り、特にアナログ直交変調器で高精度の直交変調波を出力するための歪補償直交変調器に関する。
無線周波数の使用帯域が制限されているW−CDMA(Wideband-Code Division Multiple Access:広帯域符号分割多重アクセス通信)方式やPDC等の移動体通信システムに用いられるデジタル変調方式では、AM,FM等のアナログ変調方式に比較すると精度の高い変調器が必要となる。デジタル回路で直交変調器を構成する場合には問題とならないが、アナログ素子で直交変調器を構成した場合、以下の3つの線形歪を補償することが重要となる。
第1に、直交変調器の入力に使用するD/A変換器の出力信号I(t)、Q(t)は、本来の0バランスの変調信号に対し発生するDC成分のオフセットを完全に調整することが困難である。また、温度変化、経年変化によりずれが生じ、このDCオフセットのずれに起因して変調波にキャリアリーク成分が重畳される。
第2に、アナログ変調信号の同相成分I及び直交成分Qのゲイン比は本来の1に対しずれが生じ、イメージ周波数領域に歪成分が重畳する。
第3に、直交変調器に必要なπ/2移相器を正確に製造することが困難であり、直交度のズレはイメージ周波数領域に歪成分が重畳する。
特にベースバンド信号を直接RF周波数に変換することにより回路規模の小型化が期待されるダイレクトコンバージョン方式では、アナログ素子に起因する問題解決がますます重要となってきている。
従来、これらの問題を解決するものとして、アフィン変換を用いた方法が知られている(例えば、非特許文献1参照。)。このアフィン変換を用いた方法の概略構成を図8に示す。
図8において、11は歪補償回路、22はアナログ直交変調器、12はRF送信信号を検波する検波器、13は検波出力の平均化を行うLPF、14は歪補償係数及びテストパターンを発生する制御部である。上記歪補償回路11におけるアフィン変換器111は図2に示すような構成となっており、4つのアフィン変換係数DCI、DCQ、α、θを与えることによりアナログ直交変調器22に内在するDCオフセット、振幅比(IQゲイン比)、直交度を補正するように機能するものである。
具体的な制御方法としては、スイッチ(SW2)114、(SW3)115を制御部14側に切替えてテストパターン信号を出力し、LPF13の出力を観測することにより、まずDCオフセットa’、b’を求めて設定する、次にスイッチ(SW2)114、(SW3)115をアフィン変換器111側とし、スイッチ(SW0)112、(SW1)113を制御部14側に切替え、テストパターン信号を送出しながらLPF13の出力レベルを観測することによりα、θを求めるものである。
この他、テストパターンを用いずにアフィン変換係数を算出する方法には、計算により上記第1〜第3の線形歪を分離して更新式によりアフィン変換計数を更新する方法及び摂動法を用いた方法がある。但し、摂動法を用いた方法は、DCオフセットのずれに起因する歪を補償する手段として用いられている(例えば、特許文献1参照。)。
鈴木博、外1名,「アフィン変換線形ひずみ補償−移動無線通信における等化を含む線形信号伝送への適用−」,電子情報通信学会論文誌B−II,電子情報通信学会論,平成4年1月,Vol.J75−B−II,No.1,p.1−9 特開2006−50331号公報
鈴木博、外1名,「アフィン変換線形ひずみ補償−移動無線通信における等化を含む線形信号伝送への適用−」,電子情報通信学会論文誌B−II,電子情報通信学会論,平成4年1月,Vol.J75−B−II,No.1,p.1−9
しかし、アフィン変換器により歪補償を行う場合において、アフィン変換係数の算出に更新式を用いる方法では、送信電力が低い、または0データを送信する場合、送信電力が高い場合と比べ、歪成分の検出精度が低下し、正確に線形歪を補償することが不可能となる。
また、逆に摂動法を用いる方法では、アフィン変換係数を1つずつ更新するので、特に送信電力が高い場合、更新式を用いる方法に比べ収束が遅いという問題がある。
本発明は上記の課題を解決するためになされたもので、アフィン変換係数の算出に際して更新式及び摂動法の特徴を利用することにより、送信電力の高低に関わらずDCオフセット、アナログ変調信号のI/Qゲイン比のずれに起因する歪、直交変調器の直交度のずれに起因する歪を補償できる歪補償直交変調器を提供することを目的とする。
前記補償済信号a(t)及びb(t)に基づき局部発振信号を直交変調し、実信号である変調波信号を出力する直交変調器と、前記変調波信号若しくは前記変調波信号に周波数変換若しくは増幅の少なくとも一方が施された信号から複素フィードバック信号I’(t)及びQ’(t)を出力する直交検波手段と、前記直交検波手段から出力される複素フィードバック信号I’(t)及びQ’(t)に基づいて前記アフィン変換手段のアフィン変換係数を更新する制御部とを具備し、
前記制御部は、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第1の制御手段と、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、摂動法を用いて前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第2の制御手段と、前記複素フィードバック信号I’(t)及びQ’(t)の一定区間の平均電力に応じて前記第1の制御手段と前記第2の制御手段のどちらか一方の制御手段を選択する選択手段とを備えたことを特徴とする。
前記制御部は、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第1の制御手段と、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、摂動法を用いて前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第2の制御手段と、前記複素フィードバック信号I’(t)及びQ’(t)の一定区間の平均電力に応じて前記第1の制御手段と前記第2の制御手段のどちらか一方の制御手段を選択する選択手段とを備えたことを特徴とする。
第2の発明は、第1の発明に係る歪補償直交変調器において、前記制御部は、前記複素振幅信号I(t)及びQ(t)、または前記複素フィードバック信号I’(t)及びQ’(t)のNサンプル区間における平均振幅値を算出するレベル検出手段を有し、
前記平均振幅値がある一定の閾値よりも高い場合は、
前記平均振幅値がある一定の閾値よりも高い場合は、
の式を用いてアフィン変換係数を更新し、
前記平均振幅値がある一定の閾値よりも低い場合は、直交変調器の直交度のずれにより発生する線形歪と複素振幅信号I(t)及びQ(t)の平均振幅比のずれによって発生する線形歪の補償に関わるアフィン変換係数の更新を停止し、
前記平均振幅値がある一定の閾値よりも低い場合は、直交変調器の直交度のずれにより発生する線形歪と複素振幅信号I(t)及びQ(t)の平均振幅比のずれによって発生する線形歪の補償に関わるアフィン変換係数の更新を停止し、
の式を用いてDCオフセット成分を検出し、摂動法を用いてDCオフセットパワーが小さくなる方向に補正係数DCI、DCQの値を更新することを特徴する。
本発明によれば、アフィン変換係数の算出に際し、レベルに応じて更新式を用いた第1のCLC(キャリアリークキャンセラ)アルゴリズ、あるいは摂動法を用いた第2のCLCアルゴリズムにより、アフィン変換器21の補償係数を更新することにより、送信電力の高低に関わらずDCオフセット、アナログ変調信号のI/Qゲイン比のずれに起因する歪、直交変調器の直交度のずれに起因する歪を補償することができる。
以下、図面を参照して本発明の実施形態を説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る歪補償直交変調器の構成例を示すブロック図である。
(第1実施形態)
図1は、本発明の第1実施形態に係る歪補償直交変調器の構成例を示すブロック図である。
前段のデジタル変調部(図示せず)から出力される複素振幅信号I(t)、Q(t)は、アフィン変換器21に入力される。アフィン変換器21は、アナログ変調信号のDCオフセット(キャリアリーク)、I/Qゲイン比のずれ、直交度のずれの各線形歪を補償する機能を有する。アフィン変換器21は従来技術で示した図2と同一に構成されるもので、アフィン変換係数DCI、DCQ、tanθ、IQGain/(cosθ)を与えることによりアナログ直交変調器22等のアナログ部に内在するDCオフセット、振幅比(IQゲイン比)、直交度を補正するように機能する。
アナログ直交変調器22は、上記補償済み信号に基づき局部発振信号を直交変調してRF(Radio Frequency:無線周波数)周波数帯へアップコンバートし、実信号である変調波信号を出力する。
アナログ直交変調器22は、局部発振器31、移相器32、乗算器33、34、加算器35により構成される。局部発振器31は、キャリアとなるRF帯の正弦波を発生する。移相器32は、局部発振器31の出力位相をπ/2シフトする。乗算器33、34は、入力信号のI相およびQ相と、局部発振器31の出力及び移相器32の出力とをそれぞれ乗算する。加算器35は、乗算器33及び34の出力を加算的に合成し、アナログ直交変調器22の出力とする。このアナログ直交変調器22でRF帯にアップコンバートされた信号は、RF送信信号として出力される。
また、アナログ直交変調器22から出力される信号の一部は、フィードバック回路を構成する周波数変換器23に入力されてIF帯にダウンコンバートされる。このIF帯にダウンコンバートされた信号は、デジタル直交検波器24に入力されて直交検波される。デジタル直交検波器24は、入力された変調波信号若しくは上記変調波信号に周波数変換若しくは増幅の少なくとも一方が施された信号から搬送波成分を除去し、IF周波数の複素フィードバック信号I’(t)及びQ’(t)を出力する。このIF周波数の複素フィードバック信号I’(t)及びQ’(t)は、メモリ25に格納される。メモリ27は、入力された複素振幅信号I(t)及びQ(t)を格納する。
制御部26は、複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、複素フィードバック信号I’(t)、Q’(t)のレベルに応じて歪係数を含んだ更新式あるいは摂動法を用いて現在のアフィン変換係数を新しいアフィン変換係数に更新してアフィン変換器21に再設定する。
即ち制御部26は、メモリ25に格納されたデータからフィードバック信号のレベルを測定し、信号レベルがある一定閾値以上であった場合は、更新式を用いたキャリアリーク検出アルゴリズム(以下、第1のCLCアルゴリズムと呼ぶ)によりDCオフセット、ゲイン比のずれ、直交度のずれの検出を行い、アフィン変換器21の補償係数を更新し、各線形歪の補償を行う。また、制御部26は、上記フィードバック信号のレベルが閾値未満であった場合は、摂動法を用いたキャリアリーク検出アルゴリズム(以下、第2のCLCアルゴリズムと呼ぶ)によりDCオフセットのみ検出し、アフィン変換器21の補償係数の更新を行う。
図3(a)、(b)に示すように線形歪の特徴として、DCオフセットは、送信電力の大きさでその歪値が大きく変動することはないが、IQ平均振幅比ずれと直交度ずれは送信電力が小さくなればそれに応じて歪の絶対レベルも小さくなる。このことから送信電力が十分に低ければ、IQ平均振幅比ずれと直交度のずれの検出、更新を停止しても問題はなく、DCオフセット成分のみ検出して補償係数の更新を行えば良い。そこで、送信電力が低いときは、摂動法を用いたキャリアリーク検出アルゴリズム即ち第2のCLCアルゴリズムでDCオフセットのみ検出して補償係数を更新し、送信電力が高いときは、更新式を用いたキャリアリーク検出アルゴリズム即ち第1のCLCアルゴリズムでDCオフセット、ゲイン比のずれ、直交度のずれを検出して補償係数を更新する。
次に、上記制御部26の詳細な制御動作を図4に示すフローチャートを参照して説明する。
制御部26は、メモリ25に格納された複素フィードバック信号I’(t)及びQ’(t)のNサンプル区間における平均振幅値を算出してレベル検出を行い(ステップA1)、その検出した信号レベルがある一定閾値以上であるかどうかを判定する(ステップA2)。
制御部26は、メモリ25に格納された複素フィードバック信号I’(t)及びQ’(t)のNサンプル区間における平均振幅値を算出してレベル検出を行い(ステップA1)、その検出した信号レベルがある一定閾値以上であるかどうかを判定する(ステップA2)。
上記ステップA2で、複素フィードバック信号I’(t)及びQ’(t)のレベルがある一定閾値以上であると判定された場合は、更新式を用いた第1のCLCアルゴリズによりDCオフセット、ゲイン比のずれ、直交度のずれを検出して補償係数を更新する(ステップA3)。
の式を用いて線形歪を検出する。
の式を用いてアフィン変換器21のアフィン変換係数を更新する。
また、上記ステップA2で、複素フィードバック信号I’(t)及びQ’(t)のレベルが閾値未満であると判定された場合には、摂動法を用いた第2のCLCアルゴリズムでDCオフセットのみ検出してアフィン変換器21の補償係数を更新する。すなわち、複素フィードバック信号I’(t)及びQ’(t)のレベルが閾値未満である場合には、アナログ直交変調器22の直交度のずれにより発生する線形歪とI(t)及びQ(t)の平均振幅比のずれによって発生する線形歪の補償に関わるアフィン変換係数の更新を停止し、
の式を用いてDCオフセット成分を検出し、摂動法を用いてDCオフセットパワー(Offset)が小さくなる方向に補正係数DCI、DCQの値を更新する。
図5は、摂動法を用いた第2のCLCアルゴリズムの動作説明図である。P0は、現在アフィン変換器21に設定されている補正係数DCI、DCQを示す点である。図5(a)に示すようにP0をアフィン変換係数の基準値として補正係数DCI及びDCQにそれぞれステップサイズ分の正及び負の摂動を与えた点P1〜P4を設定し、それらのP1からP4におけるDCオフセットパワーをそれぞれ算出し、最小のDCオフセットパワーが検出された点(本例ではP1)を新たな基準値とするように、図5(b)に示すように基準とするアフィン変換係数を決められたステップサイズ分だけ移動させる。
上記第1実施形態で示したように、アフィン変換係数の算出に際し、信号レベルが小さい時は、位相差φの算出が不要な摂動法を用いた第2のCLCアルゴリズムに切替えることにより、例えば電源投入直後に無送信(無信号)状態が続いたような場合であっても、少なくともDCオフセットに起因する歪を補償することができる。なお、第2のCLCアルゴリズムとして、DCI及びDCQを組にして摂動法を適用したものを説明したが、同様にIQGainとθを組にし、|1−α|と|sinθ’|の和を最小にするように摂動制御してもよい。
(第2実施形態)
次に、本発明の第2実施形態について説明する。
この第2実施形態に係る歪補償直交変調器は、第1実施形態に係る歪補償直交変調器において、制御部26が閾値と比較して信号レベルを検出する場合、比較する信号として前段のデジタル変調部から送られてくる複素振幅信号I(t)、Q(t)、即ち送信信号データをメモリ27に格納して用いるようにしたものである。制御部26は、メモリ27に格納された複素振幅信号I(t)、Q(t)の平均振幅と閾値とを比較してCLCアルゴリズムを選択する。この場合、上記閾値の設定は、送信信号のレベルを徐々に低下させ、直交度ずれ、又は振幅比ずれの検出値が収束しなくなる送信信号のレベルとすればよい。
次に、本発明の第2実施形態について説明する。
この第2実施形態に係る歪補償直交変調器は、第1実施形態に係る歪補償直交変調器において、制御部26が閾値と比較して信号レベルを検出する場合、比較する信号として前段のデジタル変調部から送られてくる複素振幅信号I(t)、Q(t)、即ち送信信号データをメモリ27に格納して用いるようにしたものである。制御部26は、メモリ27に格納された複素振幅信号I(t)、Q(t)の平均振幅と閾値とを比較してCLCアルゴリズムを選択する。この場合、上記閾値の設定は、送信信号のレベルを徐々に低下させ、直交度ずれ、又は振幅比ずれの検出値が収束しなくなる送信信号のレベルとすればよい。
その他の部分は、第1実施形態と同様の構成であるので、詳細な説明は省略する。
上記第2実施形態で示したようにデジタル変調部から送られてくる複素振幅信号I(t)、Q(t)のレベルを検出し、そのレベルに応じて更新式を用いた第1のCLCアルゴリズ、あるいは摂動法を用いた第2のCLCアルゴリズムにより、アフィン変換器21の補償係数を更新しても、第1実施形態の場合と同様に送信電力の高低に関わらずDCオフセット、アナログ変調信号I(t)、Q(t)の平均振幅比のずれに起因する歪、直交変調器の直交度のずれに起因する歪を補償することができる。
(第3実施形態)
本実施形態は、上記第1実施形態に示した歪補償直交変調器を例えば4キャリアのW−CDMA(Wide-Code Division Multiple Access)信号を送信する送信装置(無線基地局)に適用した場合の例を示している。
本実施形態は、上記第1実施形態に示した歪補償直交変調器を例えば4キャリアのW−CDMA(Wide-Code Division Multiple Access)信号を送信する送信装置(無線基地局)に適用した場合の例を示している。
図6は、本発明の第3実施形態に係る送信装置の構成を示すブロック図であり、ベースバンド処理以降の送信系のみ示している。
図6において、デジタル変調部41で、入力される4つのベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップサンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。上記デジタル変調部41でデジタル変調された信号は、歪補償部62によりアフィン変換を含む歪補償が行われる。歪補償部62は、図7にて詳細を後述するようにDPD(Digital PreDistortion)部61とアフィン変換器21を直列に接続して構成している。歪補償部62で歪補償された信号は、D/Aコンバータ42でアナログ信号に変換された後、ローパスフィルタ(LPF)43を介してアナログ直交変調器44へ送られる。このアナログ直交変調器44は、例えばMMIC(Microwave Monolithic Integrated Circuit)により実現される。
上記アナログ直交変調器44は、D/Aコンバータ42でD/A変換されたアナログ信号を目的のRF周波数帯へアップコンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器45で増幅され、アンテナ(図示せず)から外部へ送信される。
そして、上記電力増幅器45で増幅された信号の一部が結合器51により取り出され、フィードバック系の周波数変換部であるミキサ52に入力される。ミキサ52は、電力増幅器45で増幅された信号をIF周波数帯へとダウンコンバートする。このミキサ52でダウンコンバートされたIF信号は、帯域制限フィルタ53で帯域制限され、目的のIF周波数以外の周波数成分が除去される。帯域制限フィルタ53で帯域制限されたアナログ信号は、A/Dコンバータ54によりデジタル信号へ変換されてデジタル直交検波部55へ送られる。デジタル直交検波部55は、A/Dコンバータ54で変換されたデジタル信号をデジタル直交検波し、前記デジタル変調部41と実質的に等しいIF周波数の複素フィードバック信号I’(t)及びQ’(t)を出力する。
上記デジタル直交検波部55の出力信号は、制御部26’へ送られる。制御部26’は、第1実施形態で説明したようにデジタル変調部41で変調した信号及びデジタル直交検波部55で検波された信号に基づき、アフィン変換器21で使用する各歪補償係数の更新を行う。
次に上記制御部26’の具体的な構成例について、図7を参照して説明する。
この場合、制御部26’によって制御されるアフィン変換器21は、DPD(Digital PreDistortion)部61を直列に接続して歪補償部62を構成している。DPD部61は、入力されたIF信号の瞬時電力を算出し、その電力に応じた予歪を歪補償テーブルから読み出して入力されたIF信号に乗算する。歪補償テーブルには電力増幅器45等で発生する非線形歪の逆特性が記憶されている。DPD部61の歪補償テーブル及びアフィン変換器21の4つのアフィン変換係数DCI、DCQ、tanθ、IQGain/(cosθ)は、歪が小さくなるように制御部26’により信号レベルに応じて更新される。DPD部61やアフィン変換器21の入出力はリアルタイムに行われるが、歪補償テーブルや係数の更新はバッチ処理でよい。
この場合、制御部26’によって制御されるアフィン変換器21は、DPD(Digital PreDistortion)部61を直列に接続して歪補償部62を構成している。DPD部61は、入力されたIF信号の瞬時電力を算出し、その電力に応じた予歪を歪補償テーブルから読み出して入力されたIF信号に乗算する。歪補償テーブルには電力増幅器45等で発生する非線形歪の逆特性が記憶されている。DPD部61の歪補償テーブル及びアフィン変換器21の4つのアフィン変換係数DCI、DCQ、tanθ、IQGain/(cosθ)は、歪が小さくなるように制御部26’により信号レベルに応じて更新される。DPD部61やアフィン変換器21の入出力はリアルタイムに行われるが、歪補償テーブルや係数の更新はバッチ処理でよい。
そして、制御部26’に設けられるメモリ27、25は、デジタル変調部41からの入力(IF信号I(t)、Q(t))、及びデジタル直交検波部55からの入力(複素フィードバック信号I’(t)及びQ’(t)をそれぞれ一時記憶する。
閾値判定部71は、メモリ25から読み出した複素フィードバック信号の平均レベル(電力)を測定し、閾値と比較して、閾値以上か否かを示す判定信号を線形歪検出部75とオフセット電力検出部76に出力する。
線形歪検出部75は、平均レベルが閾値以上であることを示す判定信号が入力されたときに、メモリ25から読み出した複素フィードバック信号に含まれているI相、Q相それぞれのDCオフセット、I/Qゲイン比、直交度を個々に分離して検出し、係数更新部77に出力する。なお、線形歪検出部75には、複素フィードバック信号の位相回転φを補償するための基準として、メモリ27から読み出したIF信号も入力される。
オフセット電力検出部76は、平均レベルが閾値以上でないことを示す判定信号が入力されたときに、メモリ25から読み出した複素フィードバック信号に含まれているDCオフセット(キャリアリーク)の電力を検出し、係数更新部77に出力する。
係数更新部77は、線形歪検出部75で検出された線形歪が入力されたときは第1のCLCアルゴリズムである更新式を用い、オフセット電力検出部76で検出された線形歪が入力されたときは第2のCLCアルゴリズムである摂動法を用いて、アフィン変換係数を更新する。
適応等化器72は、メモリ27から読み出したIF信号を参照信号として、メモリ25から読み出した複素フィードバック信号を適応的に等化し、その等化誤差(等化出力と参照信号との差分)をDPDアルゴリズム部73に出力する。等化は線形演算により行われ、等化誤差は線形演算では等化できない成分、つまり非線形歪を表している。
DPDアルゴリズム部73は、等化誤差の平均電力を最小化するように、非線形歪の逆特性を再現する多項式の各係数を摂動法により1つずつ更新する。
多項式計算部74は、DPDアルゴリズム部73により更新された係数を用いて多項式を計算し、DPD部61の歪補償テーブルを補間する。適応等化器72、DPDアルゴリズム部73、多項式計算部74をまとめてDPD制御部78と呼ぶ。本例では、複素フィードバック信号が、線形歪の補償と非線形歪の補償の両方に共通に利用される。
上記送信装置において第1のCLCアルゴリズムと第2のCLCアルゴリズムの動作可能な送信信号のレベルを測定した結果、第1のCLCアルゴリズムは最低15.5[dBm]までの送信電力で同じ精度を保ったまま検出が可能であり、2のCLCアルゴリズムは最大46[dBm]までの送信電力で同じ精度を保ったまま検出が可能であることが確認できた。このとき第1のCLCアルゴリズムと第2のCLCアルゴリズムの切替えを行う閾値は46[dBm]と15.5[dBm]の間のレベルに設定すればよい。但し、振幅比ずれと直交度ずれの検出、更新処理のダイナミックレンジを大きくとる場合には、15.5[dBm]に閾値を設定することが望ましい。
上記図6に示した第3実施形態では、歪成分の検出、補償の精度を大きく左右するD/Aコンバータ42、A/Dコンバータ54として、例えば16bitのD/Aコンバータ、12bitのA/Dコンバータを用いている。
上記実施形態で示したようにアフィン変換器を用いて歪補償を行うアナログ直交変調器において、アフィン変換係数の算出に際し、信号レベルに応じて更新式あるいは摂動法のCLCアルゴリズムを選択することにより、送信電力の高低に関わらず、任意の送信レベルにおいて、DCオフセット、アナログ変調信号I(t)、Q(t)の平均振幅比のずれに起因する歪、直交変調器の直交度のずれに起因する歪等の線形歪を精度良く補償することが可能となる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。
21…アフィン変換器、22…アナログ直交変調器、23…周波数変換器、24…デジタル直交検波器、25、27…メモリ、26…制御部、31…局部発振器、32…移相器、33、34…乗算器、35…加算器、41…デジタル変調部、42…D/Aコンバータ、43…ローパスフィルタ(LPF)、44…アナログ直交変調器、45…電力増幅器、51…結合器、52…ミキサ、53…帯域制限フィルタ、54…A/Dコンバータ、55…デジタル直交検波部、61…DPD部、62…歪補償部、71…閾値判定部、72…適応等化器、73…DPDアルゴリズム部、74…多項式計算部、75…線形歪検出部、76…オフセット電力検出部、77…係数更新部、78…DPD制御部
Claims (2)
- 入力された複素振幅信号I(t)及びQ(t)をアフィン変換係数に基づいてアフィン変換し、以下の式に示す補償済信号a(t)及びb(t)を出力するアフィン変換手段と、
前記変調波信号若しくは前記変調波信号に周波数変換若しくは増幅の少なくとも一方が施された信号から複素フィードバック信号I’(t)及びQ’(t)を出力する直交検波手段と、
前記直交検波手段から出力される複素フィードバック信号I’(t)及びQ’(t)に基づいて前記アフィン変換手段のアフィン変換係数を更新する制御部とを具備し、
前記制御部は、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第1の制御手段と、
前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、摂動法を用いて前記アフィン変換手段のアフィン変換係数を新しいアフィン変換係数に更新する第2の制御手段と、
前記複素フィードバック信号I’(t)及びQ’(t)の一定区間の平均電力に応じて前記第1の制御手段と前記第2の制御手段のどちらか一方の制御手段を選択する選択手段とを備えたことを特徴とする歪補償直交変調器。 - 前記制御部は、前記複素振幅信号I(t)及びQ(t)、または前記複素フィードバック信号I’(t)及びQ’(t)のNサンプル区間における平均振幅値を算出するレベル検出手段を有し、
前記平均振幅値がある一定の閾値よりも高い場合は、
前記平均振幅値がある一定の閾値よりも低い場合は、直交変調器の直交度のずれにより発生する線形歪と複素振幅信号I(t)及びQ(t)の平均振幅比のずれによって発生する線形歪の補償に関わるアフィン変換係数の更新を停止し、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070306A JP2008199643A (ja) | 2008-03-18 | 2008-03-18 | 歪補償直交変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070306A JP2008199643A (ja) | 2008-03-18 | 2008-03-18 | 歪補償直交変調器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066375A Division JP4576347B2 (ja) | 2006-03-10 | 2006-03-10 | 歪補償直交変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008199643A true JP2008199643A (ja) | 2008-08-28 |
JP2008199643A5 JP2008199643A5 (ja) | 2008-10-09 |
Family
ID=39758117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070306A Withdrawn JP2008199643A (ja) | 2008-03-18 | 2008-03-18 | 歪補償直交変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008199643A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9444499B2 (en) | 2014-03-28 | 2016-09-13 | Fujitsu Limited | Wireless device and wireless access system |
-
2008
- 2008-03-18 JP JP2008070306A patent/JP2008199643A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9444499B2 (en) | 2014-03-28 | 2016-09-13 | Fujitsu Limited | Wireless device and wireless access system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7539268B2 (en) | Transmission/reception arrangement and method for reducing nonlinearities in output signals from a transmission/reception arrangement | |
US7869543B2 (en) | System and method for synchronization, power control, calibration, and modulation in communication transmitters | |
JP3570898B2 (ja) | プレディストーション回路 | |
US7415250B2 (en) | Distortion compensating amplifier | |
US20080139141A1 (en) | Method and system for estimating and compensating non-linear distortion in a transmitter using data signal feedback | |
JP4241765B2 (ja) | 送信機及びキャリアリーク検出方法 | |
US6711217B1 (en) | Apparatus and method for linearized power amplification | |
JP2012065318A (ja) | スプリアス放射打ち消しのためのシステムおよび方法 | |
JP2003092518A (ja) | 歪み補償装置 | |
JP2010183633A (ja) | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 | |
US20130177105A1 (en) | Method and system for estimating and compensating non-linear distortion in a transmitter using calibration | |
EP1835626B1 (en) | Dc offset compensation method and device | |
JP2006527534A (ja) | 送信機により生成された無線通信信号などの振幅および位相特性の調整 | |
JP2006246398A (ja) | 歪補償装置 | |
US20110298536A1 (en) | Distortion compensation amplifier | |
JP2007060483A (ja) | 送信装置と送受信装置における歪補償装置 | |
JP2004064733A (ja) | 歪補償装置 | |
JP2006253749A (ja) | 歪み補償装置及びその方法 | |
JP2004254175A (ja) | 非線形歪補償回路および非線形歪補償方法ならびに送信回路 | |
JP2007506366A (ja) | パワーアンプに対するデジタル・プレディストーション | |
JP4576347B2 (ja) | 歪補償直交変調器 | |
KR20110068701A (ko) | 폴라 송신기에서 전력증폭기를 선형화하는 방법 및 장치 | |
JP2004165900A (ja) | 通信装置 | |
JP2001060883A (ja) | 送信機及びデータ伝送装置 | |
JP2008199643A (ja) | 歪補償直交変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |