JP4516973B2 - Dcオフセット補償方法及びdcオフセット補償装置 - Google Patents

Dcオフセット補償方法及びdcオフセット補償装置 Download PDF

Info

Publication number
JP4516973B2
JP4516973B2 JP2006550550A JP2006550550A JP4516973B2 JP 4516973 B2 JP4516973 B2 JP 4516973B2 JP 2006550550 A JP2006550550 A JP 2006550550A JP 2006550550 A JP2006550550 A JP 2006550550A JP 4516973 B2 JP4516973 B2 JP 4516973B2
Authority
JP
Japan
Prior art keywords
offset
signal
correction value
input signal
offset correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006550550A
Other languages
English (en)
Other versions
JPWO2006072973A1 (ja
Inventor
広吉 石川
伸和 札場
和男 長谷
一 濱田
徳郎 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006072973A1 publication Critical patent/JPWO2006072973A1/ja
Application granted granted Critical
Publication of JP4516973B2 publication Critical patent/JP4516973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels

Description

本発明は、同相成分信号及び直交成分信号からなる入力信号に応じて互いに直交する2つの搬送波を変調することにより送信信号を得る直交変調においてその送信信号に含まれるDCオフセットを補償するDCオフセット補償方法及びDCオフセット補償装置に関する。特に、上記のDCオフセットの補償を、送信信号から求めたDCオフセット補正値に基づき実行するDCオフセット補償方法及びDCオフセット補償装置に関する。
同相成分信号及び直交成分信号からなる入力信号に応じて互いに直交する2つの搬送波を変調することにより送信信号を得る直交変調システムは、多様な変調方式や信号点配置を柔軟に実現可能であるために、多くの通信装置及び電子機器に適用されている。
図33は、直交変調システムの概略構成を示す図である。複素ベースバンド信号のような送信データである直交変調システム1への入力信号は、同相成分信号及び直交成分信号から成り、それぞれ上記2つの搬送波に対応するIチャネル及びQチャネルによって直交変調システム1に入力される。
この入力信号は、Iチャネル及びQチャネルにそれぞれ設けられたD/A変換器13I及び13Qにより各チャネル毎にアナログ信号に変換される。そして、このアナログ信号により上記2つの搬送波を直交変調器14にて変調することにより送信信号を生成し、この送信信号を電力増幅器15を介して、アンテナ(図示せず)に供給する。
このような直交変調システムでは、複素ベースバンド信号である送信信号を、アナログ直交変調器(QMOD)により周波数変換する際に、直交変調システムの系全体のアナログ素子回路、例えば、ディジタル/アナログ変換器13I及び13Q(以下「D/A変換器」と記す)や直交変調器14間のアナログ素子回路において、アナログ領域での乗算を施す回路の特性の相違や変動に起因して、DCオフセットが送信信号に付加される場合がある。
このDCオフセットは、周波数変換後のアナログ送信信号にキャリアリーク(不要波)として現われ、隣接チャネルへの漏洩となって送信信号の品質劣化を招く。
従来より、このDCオフセットを補償する方法の一つとして、D/A変換器13I及び13Qと直交変換器14との間で付加されるDCオフセットの逆成分を、D/A変換器13I及び13Qへ入力する前の送信信号に予め加えておくことにより、DCオフセットを相殺して補償する方法がある。
そして、上記DCオフセットの相殺信号を生成するために、直交変調を施した送信信号の一部をフィードバックし、このフィードバック信号を解析しDCオフセットを測定して補正する方法(例えば下記特許文献1)や、フィードバック信号から送信信号を減算して誤差成分を抽出してからDCオフセットを測定し補正する方法が提案されている。
図34は、DCオフセットの相殺信号を生成してオフセット補償を行なう直交変調システムの構成例を示す図である。この構成例では、フィードバック信号より送信信号を減算して誤差成分を抽出してからDCオフセットを測定し補正する。
このため、電力増幅器15の出力を、方向性結合器16を介してアンテナ(図示せず)に供給して、方向性結合器16のモニタ端子より送信信号の一部をフィードバックさせる。そしてこのフィードバックされた送信信号を、ミキサ82、アナログ/ディジタル変換器(以下「A/D変換器」と記す)83、及び直交復調器84を介して直交被監視信号i及びqを生成し、DCオフセット補正値推定部20に入力する。
そして、DCオフセット補正値推定部20は、この直交被監視信号i,q及び上記入力信号に基づいて、DCオフセットを補償するためのDCオフセット補正値を、同相成分及び直交成分についてそれぞれ推定する。
この推定されたDCオフセット補正値は、加算器12I及び12Qによって、D/A変換器へ入力する前の入力信号の同相成分及び直交成分にそれぞれ加えられる。
ミキサ82には、その局発入力に発振器81の出力が接続され、その局発信号によって、方向性結合器16を介して与えられる送信信号を周波数変換することにより、その送信信号を中間周波信号に変換する。
A/D変換器83は、その中間周波信号を所定周波数のクロック信号に同期したディジタル信号に変換する。
直交復調器84は、そのディジタル信号を直交復調することによって、互いに直交するIチャネル及びQチャンネルにそれぞれ対応する直交被監視信号i及びqを生成する。
DCオフセット補正値推定部20は、例えば、直交被監視信号i及びqのそれぞれを複素平面上で平滑化することによって、これらの信号にそれぞれ含まれるオフセットを求める。同様に、入力信号の同相成分及び直交成分のそれぞれを複素平面上で平滑化することによって、これらの信号にそれぞれ含まれるオフセットを求める。
そして、直交被監視信号iから入力信号の同相成分を、また直交被監視信号qから入力信号の直交成分を入力信号I,Qのそれぞれから差し引いて、直交変調システム1により付加されるオフセットのみを抽出して、その逆オフセットをDCオフセット補正値として推定する。
特許文献1:特開平10−79692号公報
特許文献2:特開2001−237723号公報
上記のとおり、DCオフセットは、直交変調システムの系全体における、アナログ領域での乗算を施す回路の特性の相違や変動に起因して生じる。したがって変調する入力信号に応じてオフセット量が変動することが考えられる。
しかしながら、上記の従来のDCオフセットの補償方法では、フィードバック信号を平滑化してDCオフセット補正値を生成するため、入力信号の変動がDCオフセット補正値に反映されず、精度良くDCオフセットの補償することができないという問題点があった。
上記問題点に鑑み、本発明は、上記直交変調においてその送信信号に含まれるDCオフセットを精度良く補償することを目的とする。
本出願の発明者らは、同相成分信号及び直交成分信号からなる入力信号に応じて互いに直交する2つの搬送波を変調することにより送信信号を得る直交変調において、その送信信号に含まれるDCオフセットが、上記入力信号の信号レベルに応じて変動することを見出し、これに基づいて本発明を着想したものである。
そこで、本発明では、後に図を用いて詳しく説明するとおり、上記の送信信号から求めたDCオフセット補正値に対して、上記入力信号の信号レベルに応じた重み付けを行ない、その重み付けがされたDCオフセット補正値に基づいて、上記DCオフセットを補償する。
また、本発明では、入力信号の各信号レベルに対応する各DCオフセット補正値を保持する。そして、入力信号の信号レベルに応じて保持されたDCオフセット補正値を読み出し、読み出したDCオフセット補正値に基づき、DCオフセットを補償する。
さらに、本発明では、入力信号の各信号レベルからこの各信号レベルに対応する各DCオフセット補正値を算出する近似式を定め、この近似式に基づき、入力信号の信号レベルに応じてDCオフセット補正値を算出し、算出したDCオフセット補正値に基づき、DCオフセットを補償する。
このようにして、DCオフセット補正値を入力信号の信号レベルに応じて重み付けし、或いは変更することにより、入力信号の変動がオフセットに与える影響を上記補正値に反映し、精度良くDCオフセットの補償することが可能となる。
図1は本発明の第1の基本構成図である。 図2は入力信号レベルに対するDCオフセットの特性グラフである。 図3は本発明の第2の基本構成図である。 図4は本発明の第3の基本構成図である。 図5は本発明の第1実施例に係る直交変調システムの概略構成図である。 図6は図5に示すDCオフセット補正値推定部の構成図(その1)である。 図7は図5に示すDCオフセット補正値推定部の構成図(その2)である。 図8Aは、入力信号レベルの時間変化を示す図である。 図8Bは、DCオフセット補正値の時間変化を示す図である。 図8Cは、図8BのDCオフセット補正値に対して図8Aの入力信号レベルに応じた重み付けを行なったDCオフセット補正値を示す図である。 図9は本発明の第2実施例に係る直交変調システムの概略構成図である。 図10は入力信号レベルの平均化処理を説明する図である。 図11は本発明の第3実施例に係る直交変調システムの概略構成図である。 図12は本発明の第4実施例に係る直交変調システムの概略構成図である。 図13は本発明の第5実施例に係る直交変調システムの概略構成図である。 図14は図13に示す重み付け算出部の構成図である。 図15は、図14の重み付け量保持部内の重み付け量データを更新するための動作を示すフローチャートである。 図16は本発明の第6実施例に係る直交変調システムの概略構成図である。 図17は図16に示す重み付け設定部の構成図である。 図18は図17の重み付け量保持部内の重み付け量データを更新するための動作を示すフローチャートである。 図19は本発明の第7実施例に係る直交変調システムの概略構成図である。 図20は図19に示す重み付け設定部の構成図である。 図21は各重み付け量を入力信号の周波数に応じて調整するための動作を示すフローチャートである。 図22は本発明の第8実施例に係る直交変調システムの概略構成図である。 図23は図22に示す重み付け設定部の構成図である。 図24は各重み付け量を環境温度に応じて調整するための動作を示すフローチャートである。 図25は本発明の第9実施例に係る直交変調システムの概略構成図である。 図26は図25に示す重み付け設定部の構成図である。 図27は各重み付け量をキャリア数に応じて調整するための動作を示すフローチャートである。 図28は本発明の第10実施例に係る直交変調システムの概略構成図である。 図29は本発明の第11実施例に係る直交変調システムの概略構成図である。 図30Aはヒステリシス特性のないDCオフセット量と送信信号レベルとの関係を示すグラフである。 図30Bはヒステリシス特性のあるDCオフセット量と送信信号レベルとの関係を示すグラフである。 図31は図29の一部分(17)の概略構成図である。 図32は本発明の第12実施例に係る直交変調システムの概略構成図である。 図33は直交変調システムの構成例を示す図である。 図34はDCオフセットの相殺信号を生成してオフセット補償を行なう直交変調システムの構成例を示す図である。
符号の説明
10 直交変調部
20 DCオフセット補正値推定部
30 信号レベル検出部
40 重み付け量算出部
50 重み付け演算部
60 DCオフセット補正値保持部
70 DCオフセット補正値算出部
以下本発明の基本構成を説明する。図1は本発明の第1の基本構成図である。
図示するように、本発明によるDCオフセット補償装置は、同相成分信号及び直交成分信号からなる入力信号に応じて、直交変調部10が互いに直交する2つの搬送波を変調した被変調信号である送信信号からDCオフセット補正値を推定するDCオフセット補正値推定部20と、入力信号の信号レベルを検出する信号レベル検出部30と、信号レベルに応じてDCオフセット補正値に対する重み付け量を算出する重み付け量算出部40と、DCオフセット補正値に対して重み付け量に応じた重み付けを行なう重み付け演算部50とを備え、このように重み付けされたDCオフセット補正値に基づいて、送信信号に含まれるDCオフセットを補償する。
図2は、本出願の発明者らの実験により判明した、直交変調システムへの入力信号レベルに対する、変調された送信信号に含まれるDCオフセットの特性である。図示するとおり、直交変調された送信信号に含まれるDCオフセットは、搬送波を変調する入力信号の信号レベルに応じて変動する。このような現象が生じるのは、入力信号レベルの違いが、図33や図34に示したD/A変換器13I、13Q等をはじめとするアナログ回路の動作環境を変動させていることが原因と考えられる。
したがって、図1に示す基本構成により、DCオフセットを補償するためのDCオフセット補正値に対して、入力信号の信号レベルに応じた重み付けを行なうことにより、入力信号の信号レベルに応じて変動するDCオフセットを精度良く補償することが可能となる。
図3に本発明の第2の基本構成図を示す。図示するように、本発明によるDCオフセット補償装置は、入力信号の信号レベルを検出する信号レベル検出部30と、入力信号の各信号レベルに対応する各DCオフセット補正値を保持するDCオフセット補正値保持部60とを備え、入力信号の信号レベルに応じて読み出したDCオフセット補正値に基づいて、送信信号に含まれるDCオフセットを補償する。このような構成によっても、入力信号の信号レベルに応じてDCオフセット補正値を変更し、DCオフセットを精度良く補償することが可能となる。
図4に本発明の第3の基本構成図を示す。図示するように、本発明によるDCオフセット補償装置は、入力信号の信号レベルを検出する信号レベル検出部30と、所定の近似式に基づき信号レベルに応じて、DCオフセット補正値を算出するDCオフセット補正値算出部70とを備え、入力信号の信号レベルに応じた算出したDCオフセット補正値に基づいて、送信信号に含まれるDCオフセットを補償する。このような構成によっても、入力信号の信号レベルに応じてDCオフセット補正値を変更し、DCオフセットを精度良く補償することが可能となる。
以下、添付する図面を参照して本発明の実施例を説明する。図5は、本発明の第1実施例に係る直交変調システムの概略構成図である。
直交変調システム1は、例えば複素ベースバンド信号といった送信データを入力信号として受信し、かかる入力信号によって、互いに直交する2つの搬送波を変調して、その変調信号である送信信号を生成する。
入力信号は、同相成分信号及び直交成分信号から成り、それぞれ上記2つの搬送波に対応するIチャネル及びQチャネルによって直交変調システム1に入力される。
この入力信号は、Iチャネル及びQチャネルにそれぞれ設けられたD/A変換器13I及び13Qによって、チャネル毎にアナログ信号に変換される。そして、直交変調器14は各アナログ信号により上記2つの搬送波を変調して、送信信号(変調信号)を生成する。この送信信号は電力増幅器15を介してアンテナ(図示せず)に供給される。
電力増幅器15の出力とアンテナ(図示せず)との間には、方向性結合器16が接続されており、方向性結合器16はそのモニタ端子から送信信号の一部を取り出して、ミキサ82に入力する。
ミキサ82には、発振器81からの局発信号によって、方向性結合器16を介して与えられる送信信号を中間周波数信号に周波数変換変換して、A/D変換器83に入力する。
A/D変換器83は、その中間周波信号を所定周波数のクロック信号(図示せず)に同期したディジタル信号に変換する。
直交復調器84は、そのディジタル信号を直交復調することによって、互いに直交するIチャネル及びQチャンネルにそれぞれ対応するベースバンドの直交被監視信号i及びqを生成する。
そして、DCオフセット補正値推定部20は、このフィードバック信号に基づいて、DCオフセットを補償するためのDCオフセット補正値を推定する。
なお、以下のDCオフセット補正値推定部20の説明の簡単のため、D/A変換器13I及び13Qの各入力から電力増幅器15に至る区間を「フォワード系」と記し、また方向性結合器16のモニタ端子からA/D変換器83の入力に至る区間を「フィードバック系」と記すこととする。
図6は、DCオフセット補正値推定部20の概略構成図である。
図示するようにDCオフセット補正値推定部20は、直交被監視信号i及びqを個別に複素平面上で平滑化する積分器21−1と、一方の入力に積分器21−1の出力が接続され他方の入力に補償されるべきオフセット分の目標値である「0」が設定される減算器22と、減算器22の出力が入力される遅延器23−1と、一方の入力に減算器22の出力が接続され他方の入力に遅延器23−1の出力が接続される減算器24と、減算器24の出力に縦続接続された共役演算部25と、一方の入力に共役演算部25の出力が接続される乗算器26と、一方の入力に減算器22の出力が接続され他方の入力に乗算器26の出力が接続された乗算器27と、一方の入力に乗算器27の出力が接続され他方の入力にステップサイズμ1が与えられる乗算器28と、乗算器28の出力が乗算器26の他方の入力に接続された遅延器23−2と、乗算器28の出力からオフセット補正値ベクトルを算出する補正値算出部29を備えて構成される。
このように構成されるDCオフセット補正値推定部20の動作を以下に説明する。
積分器21−1は、直交被監視信号i及びqを複素平面上で平滑化することによって、これら直交被監視信号i及びqに含まれるオフセットを抽出する。減算器22は、時系列nの順に、上記目標値「0」に対するこれらのオフセットの偏差Rxoffset[n]を求める。
遅延器23−1及び減算器24は、このようにして求められた偏差Rxoffset[n−1]と、Rxoffset[n]との間の増分δ[n](=Rxoffset[n]−Rxoffset[n−1])を時系列nの順に求める。共役演算部25は、この増分δ[n]に対して複素平面上で共役な共役増分δ[n]’を求める。
一方、遅延器23−2は、オフセット補償ベクトルCMP[n]を保持し、乗算器26に、先行して求められたオフセット補償ベクトルCMP[n−1]を与える。乗算器26は、この先行するオフセット補償ベクトルCMP[n−1]と上記δ[n]’との外積u[n]を時系列nの順に求める。
このような外積u[n]は、数学的に上記オフセット補償ベクトルCMP[n−1]と増分δ[n]との内積に等価であるので、以下簡単のため単に「内積u[n]」と記すこととし、初期値u[0]として、ej0が設定されるものと仮定する。
乗算器27及び28は、その内積u[n]及び上記偏差Rxoffset[n]と、所定のスカラー量であるステップサイズμ1とに対して、次式(1)で示される外積に、オフセット補償ベクトルCMP[n]を順次更新する。
CMP[n]=−μ1×Rxoffset[n]×u[n] (1)
補正値算出部29は、乗算器28によって与えられたオフセット補償ベクトルCMP[n]と、このオフセット補償ベクトルCMP[n]に先行するオフセット補償ベクトルCMP[n−1]に基づいて設定されたオフセット補正値ベクトルTxoffset[n]と、に対して次式(2)で示される外積(=Txoffset[n+1])に、そのオフセット補正値ベクトルTxoffset[n]を更新する。
Txoffset[n+1]=Txoffset[n]+CMP[n] (2)
DCオフセット補正値推定部20は、上記DCオフセット補正値であるオフセット補正値ベクトルTxoffset[n]を、後述の重み付け演算部50を介して、加算器12I及び12Qに出力する。
加算器12I及び12Qは、このオフセット補正値ベクトルTxoffset[n]の同相成分及び直交成分を、入力信号の同相成分信号及び直交成分信号にそれぞれ加算してD/A変換器13I及び13Qに引き渡す。
ここで、上記オフセット補償ベクトルCMP[n−1]は、補正値算出部29を介しフォワード系に先行して適用されたオフセット補正値ベクトルTxoffset[n−1]が更新されるべき値を意味する。
また、増分δ[n]は、このようなオフセット補正値ベクトルTxoffset[n−1]に代えて、オフセット補正値ベクトルTxoffset[n]がフォワード系に適用されることによって、フィードバック系に生じる偏差Rxoffset[n]の変動分を意味する。
すなわち、上記オフセット補償ベクトルCMP[n−1]と増分δ[n]との内積u[n]は、フォワード系及びフィードバック系の移相量の総和φの余弦値に相当し、この値はこれらの移相量の偏差や変動に適応した値に適宜更新される。
したがって、このように生成される上記オフセット補正値ベクトルTxoffset[n]は、上式(1)及び(2)に示されるように、偏差Rxoffset[n]と内積u[n]との積の期待値を最小化するように更新される。
なおかつ、このオフセット補正値ベクトルTxoffset[n]は、このフィードバック系の移相量の偏差や変動に柔軟にかつ安定に適応した値に維持されるという利点を有する。
なお、図6に示すDCオフセット補正値推定部20では、上記目標値として「0」が与えられている。しかし、図5及び図7において示すように、DCオフセット補正値推定部20は入力信号を受信して、入力信号に含まれる直流成分を検出する積分器21−2によって目標値が与えられることから、搬送波信号の成分が残留する被変調波を生成する装置にも適用可能である。以下後述する実施例においてDCオフセット補正値推定部20は、図6及び図7に示す構成のいずれを使用してもよい。
図5に戻り、直交変調システム1は、上記の入力信号の信号レベル(例えば電力値や振幅値)を検出する信号レベル検出部30と、検出された信号レベルに応じて上記オフセット補正値ベクトルTxoffset[n](以下、単に「オフセット補正値」と記す)に対する重み付け量を算出する重み付け量算出部40と、この重み付け量によってオフセット補正値に重み付けを行なう重み付け演算部50と、を備える。
図2を参照して説明したように、直交変調された送信信号に含まれるDCオフセットは、搬送波を変調する入力信号の信号レベルに応じて変動するので、これら信号レベル検出部30、重み付け量算出部40及び重み付け演算部50によって、DCオフセット補正値に対して入力信号の信号レベルに応じた重み付けを行なうことにより、従来よりも、送信信号に含まれるDCオフセットに近いDCオフセット補正値を用いて、オフセット補償することが可能となる。
図8A〜図8Cは、本発明に係るDCオフセット補正値の重み付けを説明する図であり、ここに図8Aは入力信号レベルの時間変化を示す図であり、図8BはDCオフセット補正値推定部20により推定されるDCオフセット補正値の時間変化を示す図であり、図8Cは、図8BのDCオフセット補正値に対して図8Aの入力信号レベルに応じた重み付けを行なったDCオフセット補正値を示す図である。
上述のとおり、信号レベル検出部30は入力信号の電力値や振幅値に相当する信号レベルを検出する。送信データとして通常の変調信号が与えられている場合、検出される信号レベルは図8Aに示すとおり時間的に変化する。
一方、DCオフセット補正値推定部20によって図6及び7を参照して説明したように推定されるDCオフセット補正値は、直交被監視信号i及びqが積分器21−1によって積分され、これら信号の長区間平均から求められるため、図8Bに示すように時間的変動の少ない信号値となる。
そこで、図8Aのように検出された信号レベルに応じた重み付け量を、図5に示されているように重み付け量算出部40が算出し、この重み付け量によって、重み付け演算部50が図8Bに示すDCオフセット補正値に重み付けを行なうことにより、加算器12I及び12Qによって入力信号に加えられるDCオフセット補正値を、図8Cのように入力信号レベルに応じて変動させ、このような重み付けがされたDCオフセット補正値を最終的なオフセット補正量としてオフセット補償する。
なお、図5に示す遅延器11I及び11Qは、信号レベル検出部30が入力信号の信号レベルを検出し、重み付け量算出部40が信号レベルに応じた重み付け量を算出するためにそれぞれ要する処理時間だけ、入力信号を遅延させるために設けられる。
図9は、本発明の第2実施例に係る直交変調システムの概略構成図である。重み付け量算出部40により算出される重み付け量は、入力信号の各信号レベルに応じて一意に決定できるのに対して、実際に送信信号に含まれるDCオフセットは、そのときどきの未知の要因の影響によって同一の入力信号レベルに対してバラツキが生じることが考えられる。したがって、本実施例では重み付け量算出部40が重み付け量を算出する基準となる入力信号レベルに対して平均化処理を行ない、DCオフセット補正値の重み付けを緩やかに行なう。
このため、直交変調システム1は、信号レベル検出部30と重み付け量算出部40との間に、信号レベル検出部30により検出される入力信号レベルを所定の平均区間(期間)で平均化しその平均値を出力する信号レベル平均算出部31を備える。
信号レベル平均算出部31は、図10の曲線90に示すような信号レベルを信号レベル検出部30から入力したとき、この信号レベルを所定の平均区間で平均して、その平均値91を重み付け量算出部40に出力する。
図11は、本発明の第3実施例に係る直交変調システムの概略構成図である。本実施例では、入力信号レベルに対して平均化処理を行なうのに代えて、重み付け量算出部40が算出する重み付け量を所定の平均区間で平均化処理を行ない、DCオフセット補正値に対して、その平均値に応じた重み付けを行なう。
このため、直交変調システム1は、重み付け量算出部40と重み付け演算部50との間に、重み付け量算出部40により算出される重み付け量を所定の平均区間(期間)で平均化しその平均値を出力する重み付け量平均算出部32を備える。
図12は、本発明の第4実施例に係る直交変調システムの概略構成図である。
上述の図2を参照すると分かるとおり、入力信号の信号レベル変化によって生じるDCオフセットの変動は、そのDCオフセットの振幅方向及び位相方向の双方において生じている。
本願発明にて記載される実施例におけるDCオフセット補正値の重み付けは、DCオフセットの振幅方向及び位相方向のいずれか一方に対して行なってもよく、またその双方に行なってもよい。
なお、DCオフセット補正値の重み付けを位相方向に対して行なうことによってその位相を回転させるためには、図12に示すように、重み付け量算出部40が同相成分I及び直交成分Qを有する複素重み付け量Wi、Wqを算出し、重み付け演算部としての複素乗算部51によってDCオフセット補正値に上記複素重み付け量を複素乗算するようにしてもよい。このとき例えば複素重み付け量Wi、Wqは、次式(3)及び(4)、
Wi=r×cosφ (3)
Wq=r×sinφ (4)
により与えられることとしてよい。ここにrはDCオフセットの振幅方向に係る重み付け量であり、φは位相方向に係る重み付け量である。
図13は本発明の第5実施例に係る直交変調システムの概略構成図であり、図14は図13に示す重み付け算出部40の構成図である。本実施例では、重み付け量算出部40は、入力信号の各信号レベルに対応した各重み付け量データを保持しており、信号レベル検出部30が出力する信号レベルに応じて、この信号レベルに対応して保持された重み付け量データを出力する。
また、本実施例では、信号送信中に、送信信号に含まれるDCオフセットのオフセット量を測定し、このオフセット量が最小となるように、重み付け量算出部40内に保持される各重み付け量を更新する。
このため、重み付け量算出部40は、入力信号の各信号レベルに対応した各重み付け量データを保持するための重み付け量保持部41と、重み付け量保持部41に保持される重み付け量データを更新するための重み付け量更新部42と、送信信号に含まれるDCオフセットのオフセット量を測定するためのオフセット量測定部43と、を備えている。
重み付け量保持部41は、入力信号の各信号レベルに対応する読み出しアドレスを入力するための第1のアドレス入力部(a)と、第1のアドレス入力部に入力されたアドレスにおいて保持される重み付け量を読み出して、重み付け演算部50に出力するための第1のデータポート(b)と、重み付け量更新部42によって指定される書き込みアドレスを入力するための第2のアドレス入力部(c)と、重み付け量更新部42が出力する重み付け量を入力し、第2のアドレス入力部に入力されたアドレスに保持するための第2のデータポート(d)とを少なくとも備える、デュアルポートメモリ又はマルチポートメモリである。
重み付け量更新部42は、オフセット量測定部43に対し、直交復調器84から受信した上記直交被監視信号i及びqに含まれるDCオフセット量を測定するように命令するための受信DCオフセット測定命令信号を出力し、このオフセット量測定部43が測定したDCオフセット量を受信する。
また、重み付け量更新部42は、上記DCオフセット補正値推定部20によるDCオフセット補正値の推定を指示するためのDCオフセット補正値更新命令信号を、DCオフセット補正値推定部20に出力する。
上記オフセット量測定部43は、上記受信DCオフセット測定命令信号を受信すると、直交復調器84から受信した直交被監視信号i及びqに含まれるDCオフセットを測定して重み付け量更新部42へ出力する。
オフセット量測定部43は、直交被監視信号i及びqの積分値、またはこれら積分値と入力信号I,Qの積分値との差分を、直交被監視信号i及びqに含まれるDCオフセット量を測定する。
DCオフセット補正値推定部20は、DCオフセット補正値更新命令信号を受信すると、DCオフセット補正値の推定を行ない、新しく更新されたDCオフセット補正値を重み付け演算部50に出力する。
図15は、図14の重み付け量保持部41に保持される重み付け量データを更新するための動作を示すフローチャートである。
ステップS10において、重み付け量更新部42は、DCオフセット補正値推定部20に、DCオフセット補正値更新命令信号を出力する。この信号を受信したDCオフセット補正値推定部20は、出力するDCオフセット補正値を最新の値に更新する。
ステップS11において、重み付け量更新部42は、重み付け量保持部41のいずれか1つのアドレスに保持される重み付け量データ、すなわち入力信号のいずれか1つの信号レベルに対応する重み付け量データ(以下、「1点の重み付け量データ」と記す)に対する更新許可を行なう。
ステップS12において、重み付け量更新部42は、前記アドレスにアクセスして、この1点の重み付け量データを、所定の微小ステップ分だけ増加又は低減させて再度重み付け量保持部41に書き込んで更新する。
なお、重み付け量更新部42による重み付け量データの更新方向(増加または低減)の決定は、最初の一回の更新を増加及び低減のいずれか一方で行なった後、次のステップで測定されるDCオフセット量を観察して、このオフセット量が減少する方向に自動的に設定する。
このように更新された1点の重み付け量データは、対応する信号レベルの入力信号が印加されたとき、この信号レベルを読み出しアドレスとして読み出され、重み付け演算部50においてオフセット補正用重み付けに使用される。この場合、重み付け量データの更新は、送信信号に含まれるDCオフセットに変動を与えてしまう。
そこで、ステップS13において、重み付け量更新部42は、オフセット量測定部43に受信DCオフセット測定命令信号を出力し、オフセット量測定部43から最新のDCオフセット量を取得する。
ステップS14において、ステップS13で取得したオフセット量が、上記1点の重み付け量データの変動に対して最小値となるか否かを判定する。そのオフセット量が最小値となる場合には、この1点の重み付け量データに対するデータ更新を停止し(ステップS15)、最小値でない場合にはステップS12に戻って、この1点の重み付け量データの更新を繰り返す。
ステップS13で測定したオフセット量が最小値となるか否かの判定は、例えば、前回のループのステップS13で測定したオフセット量と今回のループで測定したオフセット量とを比較して、前回の比較まで連続して減少していたオフセット量が増大に転じ、極小値をなったか否かを判定することにより行なうこととしてよい。
そしてステップS16及びステップS17において、重み付け量保持部41に保持される全ての重み付け量データに対しステップS11〜S15を繰り返す。これによって、入力信号の各信号レベルに対応する各重み付けデータに対する更新が行なわれる。
図16は本発明の第6実施例に係る直交変調システムの概略構成図であり、図17は図16に示す重み付け算出部40の構成図である。本実施例では、上記第5実施例と同様に、重み付け量算出部40は、入力信号の各信号レベルに対応した各重み付け量データを保持しており、信号レベル検出部30が出力する信号レベルに応じて、この信号レベルに対応して保持された重み付け量データを出力する点で共通するが、この重み付け量データを、直交変調システム1の信号送信前に、トレーニング信号を使って事前に設定する点で異なる。
このため、重み付け量算出部40は、上記重み付け量保持部41と、重み付け量保持部41に保持される重み付け量データを設定するための重み付け量設定部44と、上記オフセット量測定部43と、を備えている。
重み付け量設定部44は、オフセット量測定部43に、直交復調器84から受信した上記直交被監視信号i及びqに含まれるDCオフセット量を測定するように命令するための受信DCオフセット測定命令信号を出力し、このオフセット量測定部43が測定したDCオフセット量を受信する。
さらにまた重み付け量設定部44は、直交変調システム1に入力信号(送信データ)を入力する送信側装置(図示せず)に対し、信号レベルが変化する変調信号である通常の送信データに代えて、無変調でかつ信号レベルが一定の無変調信号であるトレーニング信号を入力させるための無変調設定信号を出力する。
図18は、図17の重み付け量保持部41に保持される重み付け量データを更新するための動作を示すフローチャートである。
ステップS20において、直交変調システム1は、送信側装置(図示せず)により生成される通常の送信データを入力する。
そしてステップS21において、重み付け量設定部44は、オフセット量測定部43に受信DCオフセット測定命令信号を出力して、上記変調信号に含まれるDCオフセット量Xを取得する。
次に、ステップS22において、重み付け量設定部44は、送信側装置(図示せず)に上記無変調設定信号を出力する。これにより送信側装置(図示せず)は、変調信号である通常の送信データに代えて、一定信号レベルの無変調信号であるトレーニング信号を直交変調システム1に入力する。
ステップS23において、重み付け量設定部44は、オフセット量測定部43に受信DCオフセット測定命令信号を出力して、上記トレーニング信号が入力された際のDCオフセットYを取得する。
ステップS24において、重み付け量設定部44は、ステップS23で測定されたDCオフセット量YとステップS21で測定されたDCオフセット量Xとの差分を算出し、トレーニング信号が有する信号レベルに対応する重み付けデータとして、その差分を重み付け量保持部41に格納する。
そしてステップS25及びS26によって、トレーニング信号の信号レベルを変えながら全ての信号レベルについてステップS23〜S24を繰り返して、各信号レベルに対応する重み付けデータを重み付け量保持部41に格納する。
図19は本発明の第7実施例に係る直交変調システムの概略構成図であり、図20は図19に示す重み付け算出部40の構成図である。本実施例では、前記重み付け量算出部40は、DCオフセット補正値の各重み付け量を上記入力信号の周波数に応じて調整する。
このため図20に示すように、重み付け算出部40は、入力信号の複数の周波数のそれぞれについて、入力信号の各信号レベルに対応する重み付け量データを保持する複数の重み付け量保持部41を備えている。各重み付け量保持部41は、入力信号の各周波数にそれぞれ対応して重み付け量データを保持する複数のメモリなどの保持手段から構成されている。
そして、重み付け算出部40は、直交変調システム1に送信データを入力する送信側装置(図示せず)から、入力信号の周波数を表わす周波数情報を受信して、この周波数情報に対応する重み付け量保持部41を成すメモリを選択するように切り替えるための切替制御部45と、切替制御部45により選択された重み付け量保持部41のメモリのアドレス入力部に、読み出しアドレスである信号レベル検出部30のレベル信号を切り替えて接続するためのアドレス切替部46と、選択されたメモリのデータ出力部を切り替えて重み付け演算部50に接続するためのデータ切替部47と、を備える。
図21は、各重み付け量を入力信号の周波数に応じて調整するための動作を示すフローチャートである。
ステップS30において、図20の重み付け算出部40の切替制御部45は、上記送信側装置(図示せず)から、入力信号の周波数を表わす周波数情報を受信する。そして周波数に変更がある場合には、ステップS31において、図20の切替制御部45は、受信した周波数情報に対応する重み付け量保持部41を成す上記メモリを選択し、これをアドレス切替部46及びデータ切替部47によって、図19の信号レベル検出部30のレベル信号出力部及び重み付け演算部50の入力部にそれぞれ接続する。
図22は本発明の第8実施例に係る直交変調システムの概略構成図であり、図23は図22に示す重み付け算出部40の構成図である。本実施例では、前記重み付け量算出部40は、DCオフセット補正値の各重み付け量を、直交変調システム1による直交変調が行なわれる環境温度に応じて調整する。
このため図23に示すように、重み付け算出部40は、直交変調が行なわれる複数の各環境温度のそれぞれについて、入力信号の各信号レベルに対応する重み付け量データを保持する複数の重み付け量保持部41を備えている。各重み付け量保持部41は、各環境温度にそれぞれ対応して重み付け量データを保持する複数のメモリなどの保持手段から構成されている。
そして、重み付け算出部40は、直交変調システム1に環境温度情報を外部の温度センサ(図示せず)受信して、この環境温度に対応する重み付け量保持部41をなすメモリを選択するように切り替えるための切替制御部45と、切替制御部45により選択された重み付け量保持部41のメモリのアドレス入力部に、読み出しアドレスである信号レベル検出部30のレベル信号を切り替えて接続するためのアドレス切替部46と、重み付け演算部50に、この選択されたメモリのデータ出力部を切り替えて接続するためのデータ切替部47と、を備える。
図24は、各重み付け量を環境温度に応じて調整するための動作を示すフローチャートである。
ステップS30において、図23の重み付け算出部40の切替制御部45は、上記温度センサ(図示せず)から、環境温度を表わす環境温度情報を受信する。そして環境温度に変更がある場合には、ステップS31において、図23の切替制御部45は、受信した環境温度情報に対応する重み付け量保持部41をなす上記メモリを選択し、これをアドレス切替部46及びデータ切替部47を介し、図22の信号レベル検出部30のレベル信号出力部及び重み付け演算部50の入力部にそれぞれ接続する。
図25は本発明の第9実施例に係る直交変調システムの概略構成図であり、図26は図15に示す重み付け算出部40の構成図である。本実施例では、前記重み付け量算出部40は、DCオフセット補正値の各重み付け量を、入力信号を構成するキャリア数に応じて調整する。
このため図26に示すように、重み付け算出部40は、入力信号の各キャリア数について、入力信号の信号レベルに対応する重み付け量データを保持する複数の重み付け量保持部41を備えている。各重み付け量保持部41は、入力信号のキャリア数にそれぞれ対応して重み付け量データを保持する。
そして、重み付け算出部40は、直交変調システム1に送信データを入力する送信側装置(図示せず)から、入力信号のキャリア数を表わすキャリア数情報を受信して、このキャリア数情報に対応する重み付け量保持部41をなすメモリを選択するように切り替える切替制御部45と、切替制御部45により選択された重み付け量保持部41を成すメモリのアドレス入力部に、読み出しアドレスである信号レベル検出部30のレベル信号を切り替えて接続するためのアドレス切替部46と、重み付け演算部50に、この選択されたメモリのデータ出力部を切り替えて接続するためのデータ切替部47と、を備える。
図27は、各重み付け量を入力信号のキャリア数に応じて調整するための動作を示すフローチャートである。
ステップS50において、図26の重み付け算出部40の切替制御部45は、上記送信側装置(図示せず)から、入力信号のキャリア数を表わすキャリア数情報を受信する。そしてキャリア数に変更がある場合には、ステップS51において、切替制御部45は、受信した周波数情報に対応する重み付け量保持部41のを選択して、アドレス切替部46及びデータ切替部47によって、信号レベル検出部30のレベル信号及び重み付け演算部50の入力に接続する。
図28は、本発明の第10実施例に係る直交変調システムの概略構成図である。本実施例によると、入力信号の信号レベルとDCオフセット量との間の関係がほぼ比例関係にある直交変調システムである場合に、簡易な構成でDCオフセット量を補償することが可能となる。
このため、直交変調システム1は、重み付け量算出部として、信号レベル検出部30が検出する信号レベルに定数1/αを乗じて、この信号レベルに比例する重み付け量を算出するための乗算器46と、この重み付け量をDCオフセット補正値推定部20が出力するためのDCオフセット補正値にその重み付け量を乗算する乗算器52I及び52Qとを備えている。
図29は、本発明の第11実施例に係る直交変調システムの概略構成図である。本実施例では、入力信号の信号レベルに対応する各DCオフセット補正値を保持する。そして、入力信号の信号レベルに応じて保持されたDCオフセット補正値を読み出し、この読み出したDCオフセット補正値に基づいて、DCオフセットを補償する。
このため直交変調システム1は、入力信号の各信号レベルに対応する各DCオフセット補正値を保持するためのDCオフセット補正値保持部60を有する。DCオフセット補正値保持部60はルックアップテーブル(LUT)などで構成することとしてよい。DCオフセット補正値保持部60は、信号レベル検出部30が検出する入力信号レベルを読み出しアドレスとして、この信号レベルに対応する各DCオフセット補正値を読み出して、加算器12I及び12Qに出力する。
DCオフセット補正値保持部60に保持されるDCオフセット補正値は、送信信号からDCオフセット補正値推定部20により推定されるDCオフセット補正値を使用してもよい。
また、同一の信号レベルを有する入力信号による送信信号にそれぞれ含まれるDCオフセットにバラツキがある場合、DCオフセット補正値保持部60に保持されるDCオフセット補正値を、DCオフセット補正値推定部20からDCオフセット補正値が出力される都度に出力値そのものに更新するのではなく、DCオフセット補正値推定部20から出力されるそのDCオフセット補正値に徐々に近づけるように、保持されたDCオフセット補正値を更新してもよい。
このため、直交変調システム1は、図29に示すようにDCオフセット補正値保持部60に保持されるDCオフセット補正値を、DCオフセット補正値推定部20によって推定された現在のDCオフセット補正値に漸次近づけるように更新するためのDCオフセット補正値更新部61を備える。
そして、DCオフセット補正値更新部61は、DCオフセット補正値保持部60に保持されるDCオフセット補正値の更新値Txm[n+1]を、現在保持されているDCオフセット補正値の保持値Txm[n]と、DCオフセット補正値推定部20から出力されるDCオフセット補正値Txoffset[n]とに基づき、例えば次式(5)、
Txm[n+1]=Txm[n]+μ2×Txoffset[n] (5)
により算出して、DCオフセット補正値を徐々に更新しながらDCオフセット補正値保持部60に保持することとしてもよい。ここにμ2は所定の変化ステップ量を定める定数である。
送信信号に含まれるDCオフセットに、図30A及び図30Bにおいて説明するヒステリシスがある場合を考える。図30Aはヒステリシス特性のないDCオフセット量と送信信号レベルとの関係を示すグラフであり、図30Bはヒステリシス特性のあるDCオフセット量と送信信号レベルとの関係を示すグラフである。この様なヒステリシスがあると、図30Bに示すように、送信信号レベルが増大する場合と減少する場合とで、同じ信号レベルの送信信号であっても、これに含まれるDCオフセットのオフセット量に違いが生じる。
したがって、このようなオフセット量を補償するためには、図29に示すDCオフセット補正値保持部60を多次元化して、同じ入力信号であっても、その入力信号の信号レベルの時系列順での変化量に応じて、オフセット補正値を複数用意する必要がある。
図31は、図29の直交変調システムのDCオフセット補正値保持部60を、ヒステリシス特性を有するDCオフセット量を補償するために、多次元化した場合の構成例を、図29の入力信号受信段17について示す図である。
この構成では、信号レベル検出部30の出力を入力信号を遅延させるための遅延器62と、一方の入力が遅延器62の出力に接続され、他方の出力が信号レベル検出部30の出力に直接接続される減算器63とからなる信号レベル変化算出部67を備える。この信号レベル変化算出部67は、現在の入力信号レベルと先行する入力信号レベルとの差分を求めることにより、入力信号の信号レベルの時系列順での変化量を算出する。
ここに、DCオフセット補正値保持部60を一例として2次元化、信号レベル検出部30の出力を第1の次元の読み出しアドレスとし、減算器63の出力を第2の次元の読み出しアドレスとする、2次元ルックアップテーブルにより構成される。
DCオフセット補正値保持部60は、このような構成により、DCオフセット量にヒステリシス特性がある場合には、入力信号の各信号レベルと入力信号の信号レベルの時系列順での各変化量とに対応してDCオフセット補正値を保持することが可能となり、保持された前記DCオフセット補正値は、入力信号の各信号レベルと信号レベル変化算出部により算出される各変化量とに応じて読み出すことが可能となる。
またこの構成において、信号レベル検出部30の出力を第1の次元の書き込みアドレスとし、減算器63の出力を第2の次元の書き込みアドレスとして使用して、入力信号レベル及び信号レベルの時系列順での変化量にそれぞれ対応する、第1及び第2の次元の書き込みアドレスに、この入力信号レベルと時系列順での変化量とを有する入力信号をDCオフセット補正値推定部20に入力した際に、該推定部20が出力するDCオフセット補正値を書き込んでもよい。
このような構成により、第1の次元のアドレスに対応する信号レベルを有し、かつ第2の次元のアドレスに対応する上記時系列順での変化量を有する入力信号が直交変調されたときに、DCオフセット補正値推定部20から出力されるDCオフセット補正値を、DCオフセット補正値保持部60の上記第1及び第2の次元のアドレスに保持することが可能となる。なお、遅延器64及び65は、入力信号が直交変調されてからDCオフセット補正値推定部20よりDCオフセット補正値が出力されるまでの処理時間分だけ、上記第1及び第2の次元のアドレス信号をそれぞれ遅延させるための遅延器である。
図32は、本発明の第12実施例に係る直交変調システムの概略構成図である。本実施例では、入力信号の各信号レベルからこの各信号レベルに対応する各DCオフセット補正値を算出するための近似式を定め、この近似式に基づき、入力信号の信号レベルに応じてDCオフセット補正値を算出し、算出したDCオフセット補正値に基づいて、DCオフセットを補償する。
このため直交変調システム1は、所定の近似式に基づき、入力信号の各信号レベルに応じてDCオフセット補正値を算出するためのDCオフセット補正値算出部70と、この所定の近似式を規定するためのパラメータを保持するためのパラメータ保持部71と、DCオフセット補正値推定部20から出力されるDCオフセット補正値から、上記近似式を規定するパラメータを算出するためのパラメータ算出部73と、を備える。
例えば、近似式は入力信号の各信号レベルを変数とする多項式とし、上記パラメータを、この多項式に含まれる各項に乗算される係数としてよい。このとき、DCオフセット補正値算出部70は、この多項式に基づいて入力信号の各信号レベルに応じて、DCオフセット補正値を算出する。
また、パラメータ算出部73は、複数の入力信号の各信号レベルと、これらの信号レベルの入力信号が直交変調されたときに送信信号よりDCオフセット補正値推定部20が推定推定する各DCオフセット補正値と、に基づいて、例えば最小二乗法によって上記パラメータを算出することとしてよい。
なお、本発明に係るDCオフセット補償方法及びDCオフセット補償装置は、IMT2000等の高速無線通信に使用されるアナログ直交変調システムにおいて生じる、送信信号に含まれるDCオフセットを補償するために好適に利用可能であるが、本発明はこれに限定されず、広く、同相成分信号及び直交成分信号からなる入力信号に応じて互いに直交する2つの搬送波を変調することにより送信信号を得る直交変調システムにおいて利用可能である。

Claims (10)

  1. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれるDCオフセット成分を、該DCオフセット成分が小さくなる方向に補償するDCオフセット補償方法であって、
    前記入力信号及び前記送信信号に基づきDCオフセット補正値を生成し、
    任意の送信データを前記入力信号として変調した前記送信信号に含まれるDCオフセット成分のオフセット量を測定し、
    各信号レベルのトレーニング信号を前記入力信号として変調した前記送信信号に含まれるDCオフセット成分の各オフセット量を測定し、
    前記任意の送信データについてのオフセット量と、前記各信号レベルのトレーニング信号についての各オフセット量との差分に基づいて、各信号レベルの前記入力信号に対する前記DCオフセット補正値の各重み付け量をそれぞれ事前に算出して保持し、
    前記入力信号の信号レベルについて保持された前記重み付け量に応じて前記DCオフセット補正値に対して重み付けを行うことにより、前記入力信号の変動が前記DCオフセットに与える影響を前記DCオフセット補正値に反映し、
    該反映させたDCオフセット補正値に基づき、前記DCオフセット成分を補償する、
    ことを特徴とするDCオフセット補償方法。
  2. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれるDCオフセット成分を、該DCオフセット成分が小さくなる方向に補償するDCオフセット補償方法であって、
    前記入力信号及び前記送信信号に基づきDCオフセット補正値を生成し、
    前記DCオフセット補正値に対して、前記入力信号の信号レベルに応じた重み付けを行なうことにより、前記入力信号の変動が前記DCオフセットに与える影響を前記DCオフセット補正値に反映し、
    該反映させたDCオフセット補正値に基づき、前記DCオフセット成分を補償し、
    前記DCオフセット補正値の各重み付け量を、前記入力信号の周波数、前記直交変調が行なわれる環境温度、及び、前記入力信号を構成するキャリア数の少なくともいずれかに応じて調整する、
    ことを特徴とするDCオフセット補償方法。
  3. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を直交変調することにより得られる送信信号に含まれるDCオフセット成分を、該DCオフセット成分が小さくなる方向に補償するDCオフセット補償方法であって、
    前記入力信号の各信号レベルに対応する前記DCオフセット補正値を、前記入力信号の各信号レベルと、前記入力信号の信号レベルの時系列順での各変化量とに対応して保持し、
    保持された前記DCオフセット補正値のうち、変動する前記入力信号の各信号レベルと変動する前記入力信号の信号レベルの時系列順での各変化量とに対応する前記DCオフセット補正値を読み出し、
    読み出した前記DCオフセット補正値に基づき、前記DCオフセット成分を補償することを特徴とするDCオフセット補償方法。
  4. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することにより得られる送信信号に含まれるDCオフセット成分を、該DCオフセットが小さくなる方向に補償するDCオフセット補償装置であって、
    前記入力信号の信号レベルを検出する信号レベル検出部と、
    前記入力信号の各信号レベルに対応する各前記DCオフセット補正値を保持するDCオフセット補正値保持部と、
    前記入力信号の信号レベルの時系列順での変化量を算出する信号レベル変化算出部と、を備え、
    前記DCオフセット補正値保持部は、前記入力信号の各信号レベルと、前記入力信号の信号レベルの時系列順での各変化量とに対応して、前記DCオフセット補正値を保持し、
    該保持された前記DCオフセット補正値のうち、変動する前記入力信号の各信号レベルと前記信号レベル変化算出部により算出される前記各変化量とに応じた前記DCオフセット補正値を読み出し、該読み出したDCオフセット補正値に基づき、前記DCオフセット成分を補償することを特徴とするDCオフセット補償装置。
  5. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償方法であって、
    前記入力信号及び前記送信信号に基づきオフセット補正値を生成し、
    前記入力信号の信号レベルの変動による前記オフセット成分への影響を検出した前記信号レベルに従って前記オフセット補正値に反映させ、反映させたオフセット補正値に基づき、前記オフセット成分を補償する、
    ことを特徴とするDCオフセット補償方法。
  6. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償方法であって、
    前記入力信号の各信号レベルに対応するオフセット補正値を保持し、
    保持された前記オフセット補正値のうち、変動する前記入力信号の各信号レベルに応じた前記オフセット補正値を読み出し、
    読み出した前記オフセット補正値に基づき、前記オフセット成分を補償することを特徴とするオフセット補償方法。
  7. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償方法であって、
    変動する前記入力信号の各信号レベルから該各信号レベルに対応する各前記オフセット補正値を算出する近似式を定め、
    前記入力信号の各信号レベルに応じた近似式に基づき、前記オフセット補正値を算出し、
    算出した前記オフセット補正値に基づき、前記オフセット成分を補償することを特徴とするオフセット補償方法。
  8. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償装置であって、
    前記入力信号及び前記送信信号からオフセット補正値を推定するオフセット補正値推定部と、
    前記入力信号の信号レベルを検出する信号レベル検出部と、
    検出される前記入力信号の信号レベルの変動による前記オフセット成分への影響を前記オフセット補正値に反映させる重み付け量を算出する重み付け量算出部と、
    推定された前記オフセット補正値に対して、前記重み付け量に応じた重み付けを行ない、重み付けされたオフセット補正値を生成する重み付け演算部と、を備え
    前記重み付けされたオフセット補正値に基づき、前記オフセット成分を補償することを特徴とするオフセット補償装置。
  9. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することにより得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償装置であって、
    前記入力信号の各信号レベルを検出する信号レベル検出部と、
    前記入力信号の各信号レベルに対応する各オフセット補正値を保持するオフセット補正値保持部と、を備え、
    前記補正値保持部に保持された前記オフセット補正値のうち、前記信号レベル検出部で検出される、変動する前記入力信号の各信号レベルに応じた前記オフセット補正値を読み出し、読み出した該オフセット補正値に基づき、前記オフセット成分を補償することを特徴とするオフセット補償装置。
  10. 同相成分信号及び直交成分信号からなる入力信号に応じて2つの搬送波を変調することで得られる送信信号に含まれ、前記同相成分信号及び前記直交成分信号に生じるDCオフセットにより生じるオフセット成分を、該オフセット成分が小さくなる方向に補償するオフセット補償装置であって、
    前記入力信号の信号レベルを検出する信号レベル検出部と、
    変動する前記入力信号の各信号レベルに応じた近似式に基づき、オフセット補正値を算出するオフセット補正値算出部を備え、
    算出した前記オフセット補正値に基づき、前記オフセット成分を補償することを特徴とするオフセット補償装置。
JP2006550550A 2005-01-04 2005-01-04 Dcオフセット補償方法及びdcオフセット補償装置 Expired - Fee Related JP4516973B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/000002 WO2006072973A1 (ja) 2005-01-04 2005-01-04 Dcオフセット補償方法及びdcオフセット補償装置

Publications (2)

Publication Number Publication Date
JPWO2006072973A1 JPWO2006072973A1 (ja) 2008-06-12
JP4516973B2 true JP4516973B2 (ja) 2010-08-04

Family

ID=36647462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550550A Expired - Fee Related JP4516973B2 (ja) 2005-01-04 2005-01-04 Dcオフセット補償方法及びdcオフセット補償装置

Country Status (6)

Country Link
US (1) US8452250B2 (ja)
EP (1) EP1835626B1 (ja)
JP (1) JP4516973B2 (ja)
CN (1) CN101099296A (ja)
DE (1) DE602005025406D1 (ja)
WO (1) WO2006072973A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9742600B2 (en) 2015-02-05 2017-08-22 Samsung Electronics Co., Ltd. Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869919B1 (ko) * 2007-04-23 2008-11-21 지씨티 세미컨덕터 인코포레이티드 Iq 불일치, 반송파 누설 및 dc 옵셋 교정 장치 및 방법
JP2008300958A (ja) * 2007-05-29 2008-12-11 Panasonic Corp 動的dcオフセット除去装置及び動的dcオフセット除去方法
EP2222045A1 (en) * 2007-12-10 2010-08-25 NEC Corporation Wireless communication device and dc offset adjustment method
JP5146300B2 (ja) * 2008-12-22 2013-02-20 富士通株式会社 無線送信機、キャリアリーク制御方法
JP5169933B2 (ja) * 2009-03-24 2013-03-27 富士通株式会社 周波数制御装置、周波数制御方法及び基地局装置
JP4802283B2 (ja) * 2010-01-08 2011-10-26 株式会社エヌ・ティ・ティ・ドコモ 無線通信装置及び無線通信方法
US20110176641A1 (en) 2010-01-20 2011-07-21 St-Ericsson Sa D.C. Offset Estimation
US8346274B2 (en) 2010-05-21 2013-01-01 Apple Inc. Method to control multiple radio access bearers in a wireless device
US8358164B2 (en) * 2010-11-30 2013-01-22 Infineon Technologies Ag Square wave signal component cancellation
JP5599352B2 (ja) * 2011-03-30 2014-10-01 パナソニック株式会社 受信装置
CN102223330A (zh) * 2011-06-24 2011-10-19 中兴通讯股份有限公司 一种进行iq信号实时校准的方法和装置
US8750411B2 (en) * 2011-06-30 2014-06-10 Motorola Mobility Llc Method and apparatus for reducing transmitter interference
US8537942B2 (en) * 2012-01-24 2013-09-17 Litepoint Corporation System and method of maintaining correction of DC offsets in frequency down-converted data signals
JP6150245B2 (ja) * 2013-03-07 2017-06-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 送信装置、受信装置、通信システム、回路装置、通信方法およびプログラム
EP2790321A1 (en) * 2013-04-09 2014-10-15 Alcatel Lucent Method for signal amplification in an amplifier apparatus, computer program product, digital data storage device, amplifier apparatus, transmitter apparatus, network node and vehicle thereof
US9337877B2 (en) * 2014-04-28 2016-05-10 Motorola Solutions, Inc. Method and system for multiband interference mitigation with multipath cancellation
EP3146630B1 (en) * 2014-05-23 2020-01-15 Teko Telecom S.r.l. Power amplification system for radiofrequency communications
WO2016092913A1 (ja) 2014-12-12 2016-06-16 テルモ株式会社 体外循環装置
EP3528388B1 (en) * 2018-02-19 2023-07-26 Melexis Technologies SA Offset compensation circuit for a tracking loop
CN111030690B (zh) * 2019-12-24 2023-09-15 山东浪潮科学研究院有限公司 一种零中频波形发生系统的直流偏置校准装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275708A (ja) * 1991-03-01 1992-10-01 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償回路
JPH05244206A (ja) * 1992-02-26 1993-09-21 Mitsubishi Electric Corp プリディストータ
JPH0983587A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd 歪補償方式
JP2001203772A (ja) * 2000-01-24 2001-07-27 Nec Corp 非線形歪補償装置
JP2002077285A (ja) * 2000-08-31 2002-03-15 Hitachi Kokusai Electric Inc 送信機
WO2004055976A1 (ja) * 2002-12-17 2004-07-01 Matsushita Electric Industrial Co., Ltd. 歪み補償用テーブル作成方法及び歪み補償方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283587A (ja) 1988-09-20 1990-03-23 Canon Inc 文書処理装置
US5903823A (en) 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
JP3221326B2 (ja) 1996-09-03 2001-10-22 松下電器産業株式会社 送信装置
JPH10136048A (ja) * 1996-10-29 1998-05-22 Hitachi Denshi Ltd 負帰還増幅器
US5923712A (en) 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
US6618096B1 (en) * 1997-09-29 2003-09-09 Scientific-Atlanta, Inc. System and method for adaptively balancing quadrature modulators for vestigial-sideband generation
JP3171157B2 (ja) * 1997-12-10 2001-05-28 松下電器産業株式会社 非線形歪補償装置
US6600792B2 (en) * 1998-06-26 2003-07-29 Qualcomm Incorporated Predistortion technique for high power amplifiers
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
JP2001023723A (ja) 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd インターフェースコネクタプラグ
EP1204216B1 (en) * 1999-07-28 2011-04-20 Fujitsu Limited Method and apparatus for distortion compensation of radio device
JP2001111438A (ja) * 1999-10-13 2001-04-20 Nec Corp 送信機及びそれに用いる歪み補償方法
JP4211019B2 (ja) * 2000-03-17 2009-01-21 富士通株式会社 無線装置及びその送信波の歪補償方法
JP2001313532A (ja) * 2000-05-01 2001-11-09 Sony Corp 歪み補償装置
JP2002094335A (ja) * 2000-09-19 2002-03-29 Japan Science & Technology Corp 非線形歪み補償電力増幅器
JP2002223130A (ja) * 2001-01-25 2002-08-09 Fujitsu Ltd 送信装置および送信方法
JP3690988B2 (ja) * 2001-02-01 2005-08-31 株式会社日立国際電気 プリディストーション歪み補償装置
EP1511179B1 (en) * 2002-05-31 2013-07-03 Fujitsu Limited Adaptive controller
US7551905B2 (en) * 2002-05-31 2009-06-23 Fujitsu Limited Distortion compensation apparatus
JP4230272B2 (ja) * 2002-06-05 2009-02-25 パナソニック株式会社 歪補償装置
US7010278B2 (en) * 2002-10-25 2006-03-07 Freescale Semiconductor, Inc. Sideband suppression method and apparatus for quadrature modulator using magnitude measurements
TW200733582A (en) * 2002-11-15 2007-09-01 Interdigital Tech Corp Compensating for analog radio component impairments to relax specifications
US7133644B2 (en) * 2003-06-06 2006-11-07 Interdigital Technology Corporation Digital baseband system and process for compensating for analog radio transmitter impairments
US7702037B2 (en) * 2003-08-26 2010-04-20 Agere Systems Inc. Method and apparatus for estimating DC offset in an orthogonal frequency division multiplexing system
US7577211B2 (en) * 2004-03-01 2009-08-18 Powerwave Technologies, Inc. Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275708A (ja) * 1991-03-01 1992-10-01 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償回路
JPH05244206A (ja) * 1992-02-26 1993-09-21 Mitsubishi Electric Corp プリディストータ
JPH0983587A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd 歪補償方式
JP2001203772A (ja) * 2000-01-24 2001-07-27 Nec Corp 非線形歪補償装置
JP2002077285A (ja) * 2000-08-31 2002-03-15 Hitachi Kokusai Electric Inc 送信機
WO2004055976A1 (ja) * 2002-12-17 2004-07-01 Matsushita Electric Industrial Co., Ltd. 歪み補償用テーブル作成方法及び歪み補償方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9742600B2 (en) 2015-02-05 2017-08-22 Samsung Electronics Co., Ltd. Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver

Also Published As

Publication number Publication date
DE602005025406D1 (de) 2011-01-27
EP1835626B1 (en) 2010-12-15
JPWO2006072973A1 (ja) 2008-06-12
US20070281655A1 (en) 2007-12-06
CN101099296A (zh) 2008-01-02
US8452250B2 (en) 2013-05-28
EP1835626A4 (en) 2009-04-08
WO2006072973A1 (ja) 2006-07-13
EP1835626A1 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
JP4516973B2 (ja) Dcオフセット補償方法及びdcオフセット補償装置
JP4580991B2 (ja) 高周波トランスミッタにおけるアナログi/q変調器の振幅および位相アンバランスおよび直流オフセットの較正
US7639755B2 (en) Distortion compensating apparatus
JP3957077B2 (ja) 歪補償装置
US9209958B1 (en) Segmented digital-to-time converter calibration
JP3560398B2 (ja) 歪補償を有する増幅器
EP1819040A1 (en) Distortion compensating apparatus and method
JP4241765B2 (ja) 送信機及びキャリアリーク検出方法
JP2002077285A (ja) 送信機
JP2005311710A (ja) 直交変調システム
US20120287980A1 (en) Time Delay Estimation
JP4168259B2 (ja) 非線形歪補償回路および非線形歪補償方法ならびに送信回路
JP3460105B2 (ja) ディジタル無線装置
US10056863B2 (en) Technique for determining a time alignment error
WO2007020711A1 (ja) Dcオフセット補正装置及びその方法
US20060083330A1 (en) Distortion compensation table creation method and distortion compensation method
KR20070086622A (ko) Dc 오프셋 보상 방법 및 dc 오프셋 보상 장치
JPH09200280A (ja) 周波数オフセット補償装置
JP4576347B2 (ja) 歪補償直交変調器
JPH06268703A (ja) 変調装置及び変調方法
JP5497552B2 (ja) 通信装置及び歪み補正方法
JP4602851B2 (ja) 歪み補償回路、送信機および歪み補償方法
JP4803379B2 (ja) 直交変調器を備えた無線送信装置
JP2004112218A (ja) 非線形補償器
JP2008199643A (ja) 歪補償直交変調器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100517

R150 Certificate of patent or registration of utility model

Ref document number: 4516973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees