JP2001203772A

JP2001203772A - 非線形歪補償装置

Info

Publication number: JP2001203772A
Application number: JP2000014371A
Authority: JP
Inventors: Kazuyoshi Enomoto; 和義榎本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-01-24
Filing date: 2000-01-24
Publication date: 2001-07-27

Abstract

(57)【要約】【課題】入力デジタル直交ベースバンド信号に対して演
算処理を施すことなくプレディストーション処理を行
う。【解決手段】Ｉ信号およびＱ信号補償データメモリ１，
２は、入力信号Ｉ１１，Ｑ１１のレベルに対応して予め
記憶されている補償データをそれぞれ読み出し、プレデ
ィストーションされたＩ信号Ｉ１２，Ｑ信号Ｑ１２とし
て出力する。補償データメモリ制御部１１は、入力デジ
タル直交ベースバンド信号Ｉ１１，Ｑ１１およびデジタ
ル直交ベースバンド信号Ｉ２１，Ｑ２１をピタゴラス変
換回路１１２，１１３により振幅成分（ｒ）および位相
成分（θ）で示される極座標系の信号に変換し、振幅お
よび位相補償データ設定回路１１４，１１５によりそれ
ぞれ差異を検出して振幅および位相補償データを求め、
その後、逆ピタゴラス変換回路１１６により直交座標系
のＩ，Ｑ信号補償データに変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタル無線通信シ
ステムの送信機に適用する非線形歪補償装置に関し、特
に入力信号にプリディストーションを施すことにより非
線形歪を補償するプレディストーション方式の非線形歪
補償装置に関する。

【０００２】

【従来の技術】デジタル無線通信システムの送信機にお
いては、周波数変換や電力増幅等により非線形歪が発生
して信号間干渉が生じるので、非線形歪補償を行ってい
る。

【０００３】非線形歪を補償する手段としては、周波数
変換や電力増幅等で発生する歪とは逆特性の歪を予め入
力信号に与え、電力増幅等で発生する歪を打ち消すこと
により歪のない出力信号を得るプレディストーション方
式がある。

【０００４】図５は、プレディストーション方式の非線
形歪補償装置の従来例を示すブロック図である。

【０００５】同図において、入力デジタル直交ベースバ
ンド信号Ｉ１，Ｑ１は、非線形歪補償部２０１によりプ
レディストーションのための演算処理を施される。そし
て、プレディストーションを施されたデジタル直交ベー
スバンド信号はＤ／Ａ変換部２０２によりアナログ直交
ベースバンド信号Ｉ２，Ｑ２に変換された後、直交変調
器２０３により直交変調されて中間周波信号Ｓ１にさ
れ、ミキサー２０４より発振信号Ｓ４と混合されて送信
周波数に周波数変換され、電力増幅器２０５により増幅
されて送信信号Ｓ２として出力される。

【０００６】一方、送信信号Ｓ２の一部が方向性結合器
２０６により分岐され、ミキサー２０７により中間周波
信号Ｓ３に周波数変換された後、直交検波部２０８によ
り直交ベースバンド信号Ｉ３，Ｑ３にされ、Ａ／Ｄ変換
部２０９によりデジタル直交ベースバンド信号Ｉ４，Ｑ
４とされて補償係数更新部２１０に入力する。

【０００７】補償係数更新部２１０は、入力デジタル直
交ベースバンド信号Ｉ１，Ｑ１と方向性結合器２０７に
より分岐されて得られたデジタル直交ベースバンド信号
Ｉ４，Ｑ４との誤差に基づいて、プレディストーション
演算処理に必要な係数データＣｉ，Ｃｑを求めて非線形
歪補償部２０１へ出力する。非線形歪補償部２０１は係
数データＣｉ，Ｃｑに基づいてプレディストーションの
ための演算処理を行っている。このような非線形歪補償
手段については、例えば特開平１０−１４５１４６号公
報により開示されている。

【０００８】また、他のプレディストーション処理手段
としては、例えば特開平１１−４１２４号公報により開
示されているように、補償データを予め歪補償用メモリ
に記憶させておき、入力デジタル直交ベースバンド信号
の振幅に対応する補償データを歪補償用メモリから読み
出し、この読み出した補償データを加算器により入力デ
ジタル直交ベースバンド信号に加算することによりプレ
ディストーションを行っている。

【０００９】

【発明が解決しようとする課題】しかし、上述した従来
例では、入力デジタル直交ベースバンド信号に対してプ
レディストーションのための演算処理を施している。こ
の場合、高速演算処理が必要となるため、高速動作が可
能な素子を使用しなけらばならず、また、回路規模が大
きくなるという問題点を有している。

【００１０】本発明の目的は、入力デジタル直交ベース
バンド信号に対して演算処理を施すことなくプレディス
トーションを行うことにより、回路を小規模化ができ、
また、振幅歪と位相歪とを分離して補償データを生成す
ることにより最適な非線形歪補償を行うことができる非
線形歪補償装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の非線形歪補償装
置は、同相成分のＩ信号および直交成分のＱ信号からな
る入力デジタル直交ベースバンド信号にプリディストー
ションを施すことにより電力増幅等により発生する非線
形歪を補償する非線形歪補償装置において、前記入力デ
ジタル直交ベースバンド信号のＩ信号およびＱ信号にプ
リディストーションを施したときのＩ信号およびＱ信号
のデータを予め記憶するメモリを備えている。

【００１２】具体的には、同相成分のＩ信号および直交
成分のＱ信号からなる入力デジタル直交ベースバンド信
号にプリディストーションを施した後に直交変調し、周
波数変換および電力増幅を行って送信信号として出力す
ることにより、周波数変換および電力増幅等で発生する
非線形歪を補償する非線形歪補償装置において、前記Ｉ
信号および前記Ｑ信号に対応して予め記憶されている補
償データを読出すことによりプリディストーションされ
たＩ信号として出力するＩ信号補償データメモリと、前
記入力デジタル直交ベースバンド信号を受け前記Ｉ信号
およびＱ信号に対応して予め記憶されている補償データ
を読出すことによりプリディストーションされたＱ信号
として出力するＱ信号補償データメモリとを備える。ま
た、前記送信信号を分岐し直交復調して得られたデジタ
ル直交ベースバンド信号および前記入力デジタル直交ベ
ースバンド信号をそれぞれ受け、これら直交座標系の信
号を極座標系の信号にそれぞれ変換して振幅成分を示す
ｒ信号および位相成分を示すθ信号として比較し、差異
に基づき前記Ｉ信号補償データメモリおよび前記Ｑ信号
補償データメモリの補償データをそれぞれ設定する補償
データメモリ制御部を備える。

【００１３】また、前記補償データメモリ制御部は、前
記入力デジタル直交ベースバンド信号に所定の遅延を与
える遅延回路と、この遅延回路を通過した入力デジタル
直交ベースバンド信号を極座標系の信号にピタゴラス変
換して第１のｒ信号および第１のθ信号として出力する
第１のピタゴラス変換回路と、前記送信信号から分岐復
調して得られたデジタル直交ベースバンド信号を極座標
系の信号にピタゴラス変換して第２のｒ信号および第２
のθ信号として出力する第２のピタゴラス変換回路と、
前記第１のｒ信号と前記第２のｒ信号とを比較し差異量
を検出して振幅補償データを設定する振幅補償データ設
定回路と、前記第１のθ信号と前記第２のθ信号とを比
較し差異量を検出して位相補償データを設定する位相補
償データ設定回路と、前記振幅補償データおよび前記位
相補償データを受けて逆ピタゴラス変換してＩ信号の補
償データおよびおよびＱ信号の補償データとして前記Ｉ
信号補償データメモリおよびＱ信号補償データメモリへ
出力する逆ピタゴラス変換回路とを有している。

【００１４】更に、前記振幅補償データ設定回路は、前
記第１のｒ信号と前記第２のｒ信号とを比較し、レベル
差がある場合には、前記第１のｒ信号と前記第２のｒ信
号とレベル差Δｒを前記第１のｒ信号に加算して前記振
幅補償データとし、差異がない場合には前記第１のｒ信
号を前記振幅補償データとし、また、前記位相補償デー
タ設定回路は、前記第１のθ信号と前記第２のθ信号と
を比較し、レベル差がある場合には、前記第１のθ信号
と前記第２のθ信号とレベル差Δθを前記第１のθ信号
に加算して前記位相補償データとし、差異がない場合に
は前記第１のθ信号を前記位相補償データとするように
構成し、また、記遅延回路の遅延時間は、前記送信信号
から得られたデジタル直交ベースバンド信号と前記入力
デジタル直交ベースバンド信号とのタイミングが一致す
るように設定する。

【００１５】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。

【００１６】図１は本発明の一実施形態を示すブロック
図である。入力デジタル直交ベースバンド信号Ｉ１１，
Ｑ１１を受けてプリディストーションされたデジタル直
交ベースバンドのＩ信号Ｉ１２を出力するＩ信号補償デ
ータメモリ１と、入力デジタル直交ベースバンド信号Ｉ
１１，Ｑ１１を受けてプリディストーションされたデジ
タル直交ベースバンドのＱ信号Ｑ１２を出力するＱ信号
補償データメモリ２と、プリディストーションされたデ
ジタル直交ベースバンド信号Ｉ１２，Ｑ１２を受けデジ
タル的に直交変調を行いデジタル信号Ｓ１１として出力
するデジタル直交変調部３と、デジタル信号Ｓ１１を中
間周波数のアナログ信号Ｓ１２に変換するＤ／Ａコンバ
ータ４と、アナログ信号Ｓ１２を発振信号Ｓｏと混合し
て送信周波数に周波数変換するミキサー５と、ミキサー
５の出力信号を電力増幅して送信信号Ｓ１３として出力
する電力増幅部６とを有している。

【００１７】また、プリディストーションのための補償
データを設定更新するために、送信信号Ｓ１３の一部を
信号Ｓ２１として分岐する方向性結合器７と、信号Ｓ２
１を発振信号Ｓｏと混合して中間周波数に周波数変換す
るミキサー８と、ミキサー８の出力信号をデジタル信号
Ｓ２２に変換するＡ／Ｄコンバータ９と、デジタル信号
Ｓ２２をデジタル的に直交復調してデジタル直交ベース
バンド信号Ｉ２１，Ｑ２１として出力するデジタル直交
復調部１０と、入力デジタル直交ベースバンド信号Ｉ１
１，Ｑ１１およびデジタル直交ベースバンド信号Ｉ２
１，Ｑ２１をそれぞれ受け、同相成分（Ｉ）および直交
成分（Ｑ）により示される直交座標系の信号を振幅成分
（ｒ）および位相成分（θ）により示される極座標系の
信号に変換して比較し、差異に基づきＩ，Ｑ信号補償デ
ータメモリ１，２の補償データを更新設定する補償デー
タメモリ制御部１１と、補償データの初期値を設定する
ために使用するトレーニング信号を発生するトレーニン
グ信号発生部１２と、トレーニング信号の供給をオン／
オフするスイッチ１３と、を有している。

【００１８】補償データメモリ制御部１１は、図示した
ように、入力デジタル直交ベースバンド信号Ｉ１１，Ｑ
１１に所定の遅延を与える遅延回路１１１と、遅延回路
１１１を通過した入力デジタル直交ベースバンド信号を
極座標系の信号に変換（ピタゴラス変換と称する）し、
振幅成分を示す信号ｒ１１および位相成分を示す信号θ
１１として出力する第１のピタゴラス変換回路１１２
と、デジタル直交ベースバンド信号Ｉ２１，Ｑ２１にピ
タゴラス変換を行って振幅成分を示す信号ｒ２１および
位相成分を示す信号θ２１として出力する第２のピタゴ
ラス変換回路１１３と、振幅成分を示す信号ｒ１１とｒ
２１とを比較し差異量を検出して振幅補償データｒ３１
を設定する振幅補償データ設定回路１１４と、位相成分
を示す信号θ１１とθ２１とを比較し差異量を検出して
位相補償データθ３１を設定する位相補償データ設定回
路１１５と、振幅補償データｒ３１および位相補償デー
タθ３１を受けてＩ信号補償データおよびおよびＱ信号
補償データに変換する（逆ピタゴラス変換と称する）逆
ピタゴラス変換回路１１６とを有している。

【００１９】なお。遅延回路１１１の遅延時間は、方向
性結合器７により分岐されて得られたデジタル直交ベー
スバンド信号Ｉ２１，Ｑ２１と入力デジタル直交ベース
バンド信号Ｉ１１，Ｑ１１とのタイミングが一致するよ
うに設定する。

【００２０】次に動作を説明する。

【００２１】装置を最初に動作させるときには、スイッ
チ１３を切り替えてトレーニング信号発生部１２からの
トレーニング信号を入力し、入力するＩ信号およびＱ信
号に対応するプレディストーションのための補償データ
の初期値を、補償データメモリ制御部１１を介してＩ，
Ｑ信号補償データメモリ１，２にそれぞれ設定する。

【００２２】Ｉ，Ｑ信号補償データメモリ１，２に補償
データの初期値がそれぞれ設定された後、スイッチ１３
を切り替えて入力デジタル直交ベースバンド信号Ｉ１
１，Ｑ１１を入力する。入力デジタル直交ベースバンド
信号Ｉ１１，Ｑ１１は、Ｉ信号補償データメモリ１、Ｑ
信号補償データメモリ２、および補償データメモリ制御
部１１にそれぞれ供給される。

【００２３】Ｉ信号補償データメモリ１は、入力信号Ｉ
１１，Ｑ１１のレベルに対応して予め記憶されているＩ
信号の補償データを読み出し、プレディストーションさ
れたＩ信号Ｉ１２として出力する。同様に、Ｑ信号補償
データメモリ２は、入力信号Ｉ１１，Ｑ１１のレベルに
対応して予め記憶されているＱ信号の補償データを読み
出し、プレディストーションされたＱ信号Ｑ１２として
出力する。

【００２４】デジタル直交変調部３は、プリディストー
ションされたデジタル直交ベースバンド信号Ｉ１２，Ｑ
１２をそれぞれ受け、デジタル的に直交変調を行いデジ
タル信号Ｓ１１として出力する。

【００２５】図３はデジタル直交変調部３の一例を示す
図である。

【００２６】デジタル直交ベースバンド信号Ｉ２１（同
相成分）の位相を反転させるインバータ３１と、デジタ
ル直交ベースバンド信号Ｑ２１（直交成分）の位相を反
転させるインバータ３２と、デジタル直交ベースバンド
信号Ｉ２１，Ｑ２１およびインバータ３１，３２の出力
信号をそれぞれ受け、一定周期のクロック信号（図示せ
ず）に同期して一定の順序で順次選択して出力する選択
回路３３とで構成している。このように構成することに
より、デジタル直交ベースバンド信号Ｉ１２，Ｑ１２を
デジタル的に直交変調したデジタル信号Ｓ１１として出
力することができる。

【００２７】なお、デジタル直交復調部１０は、デジタ
ル直交変調部３とは逆の動作をするように構成してい
る。

【００２８】デジタル直交変調部３から出力されるデジ
タル信号Ｓ１１は、Ｄ／Ａコンバータ４により中間周波
数のアナログ信号Ｓ１２に変換され、ミキサー５により
発振信号Ｓｏと混合されて送信周波数に周波数変換され
た後、電力増幅部６により電力増幅されて送信信号Ｓ１
３として出力される。

【００２９】一方、プリディストーションのための補償
データを設定更新するために、方向性結合器７により送
信信号Ｓ１３の一部が信号Ｓ２１として分岐される。信
号Ｓ２１はミキサー８により発振信号Ｓｏと混合され
て、アナログ信号Ｓ１２と同じ中間周波数に周波数変換
された後、Ａ／Ｄコンバータ９によりデジタル信号Ｓ２
２に変換され、更に、デジタル直交復調部１０によりデ
ジタル的に直交復調されてデジタル直交ベースバンド信
号Ｉ２１，Ｑ２１として補償データメモリ制御部１１へ
出力される。

【００３０】次に補償データメモリ制御部１１の動作に
ついて説明する。

【００３１】図２は補償データメモリ制御部１１の動作
を示すフローチャートであり、図１および図２を参照し
て説明する。

【００３２】遅延回路１１１は、入力デジタル直交ベー
スバンド信号Ｉ１１，Ｑ１１をデジタル直交ベースバン
ド信号Ｉ２１，Ｑ２１とタイミングが一致するように遅
延させる（ステップ３０１）。第１のピタゴラス変換回
路１１２は、遅延回路１１１により遅延された入力デジ
タル直交ベースバンド信号をピタゴラス変換し、振幅成
分を示す信号ｒ１１および位相成分を示す信号θ１１と
して出力する（ステップ３０２）。第２のピタゴラス変
換回路１１３は、デジタル直交ベースバンド信号Ｉ２
１，Ｑ２１をピタゴラス変換し、振幅成分を示す信号ｒ
２１および位相成分を示す信号θ２１として出力する
（ステップ３０３）。ここで、振幅成分を示す信号ｒ１
１，ｒ２１は振幅補償データ設定回路１１４へ出力さ
れ、位相成分を示す信号θ１１，θ２１は位相補償デー
タ設定回路１１５へ出力される。

【００３３】図４はピタゴラス変換回路の動作を説明す
る図である。

【００３４】直交ベースバンド信号の同相成分をＩ_n、
直交成分をＱ_nとし、また、極座標系の振幅成分をｒ_n、
位相成分をθ_n とした場合、ｒ_n ²＝（Ｉ_n ²＋Ｑ_n ²）、
θ_n ＝ｔａｎ^-1（Ｑ_n／Ｉ_n）であるので、ピタゴラス変
換回路は、これら関係式を用いて演算を行うことによ
り、同相成分Ｉ_n および直交成分Ｑ_n から振幅成分ｒ_n
および位相成分θ_n を求める。

【００３５】振幅補償データ設定回路１１４は、振幅成
分を示す信号ｒ１１とｒ２１とを比較し（ステップ３０
４）、差異がある場合には差異量Δｒ（Δｒ＝ｒ１１−
ｒ２１）に基づきプリディストーションのための振幅補
償データｒ３１（ｒ３１＝ｒ１１＋Δｒ）を設定し（ス
テップ３０５）、差異がない場合には振幅成分を示す信
号ｒ１１を振幅補償データｒ３１として（ステップ３０
６）、逆ピタゴラス変換回路１１６へ送出する（ステッ
プ３０７）。同様に、位相補償データ設定回路１１５
は、位相成分を示す信号θ１１とθ２１とを比較し（ス
テップ３０８）、差異がある場合には差異量Δθ（Δθ
＝θ１１−θ２１）に基づきプリディストーションのた
めの位相補償データθ３１（θ３１＝θ１１＋Δθ）を
設定し（ステップ３０９）、差異がない場合には位相成
分を示す信号θ１１を位相補償データθ３１として（ス
テップ３１０）、逆ピタゴラス変換回路１１６へ送出す
る（ステップ３１１）。

【００３６】逆ピタゴラス変換回路１１６は、ピタゴラ
ス変換回路とは逆の演算を行い、振幅補償データｒ３１
および位相補償データθ３１を受けてＩ信号補償データ
Ｉ３１およびおよびＱ信号補償データＱ３１に変換する
（ステップ３１２）。そして、Ｉ信号補償データＩ３１
をＩ信号補償データメモリ１へ送出し、既に記憶されて
いる補償データを更新する。同様に、Ｑ信号補償データ
Ｑ３１をＱ信号補償データメモリ２へ送出して既に記憶
されている補償データを更新する（ステップ３１３）。
この場合、Ｉ信号補償データＩ３１およびＱ信号補償デ
ータＱ３１は、入力信号Ｉ１１，Ｑ１１のレベルをアド
レスとしてＩ，Ｑ信号補償データメモリ１，２にそれぞ
れ書き込まれる。

【００３７】

【発明の効果】以上説明したように本発明によれば、入
力Ｉ，Ｑ信号に対応して予め記憶されている補償データ
をＩ信号補償データメモリおよびＱ信号補償データメモ
リからそれぞれ読み出すことにより、入力Ｉ，Ｑ信号に
演算処理を施すことなくリアルタイムにプレディストー
ションできるので、プレディストーションのための回路
構成を小規模化できる。

【００３８】また、Ｉ，Ｑ信号補償データメモリに設定
するプリディストーションのための補償データは、同相
成分（Ｉ）および直交成分（Ｑ）により示される直交座
標系の信号を振幅成分（ｒ）および位相成分（θ）によ
り示される極座標系の信号に分離して処理するので、振
幅歪と位相歪とをそれぞれ個別に補償でき、また送信系
の歪を解析することができるので、送信系の歪みを正確
に相殺し、常に最適な補償を行うことが可能である。

【００３９】更に、非線形歪の大部分は電力増幅部で発
生するが、電力増幅部での歪特性の変動は比較的に緩や
かであるので、補償データメモリ制御部でのピタゴラス
変換および逆ピタゴラス変換に用いる素子としては動作
速度の遅いものを使用できるばかりでなく、直交変調お
よび直交復調をデジタル信号処理により行っているの
で、デジタル回路として集積化が容易であり、回路構成
を小規模化できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すブロック図である。

【図２】図１に示した補償データメモリ制御部１１の動
作を示すフローチャートである。

【図３】図１に示したデジタル直交変調部３の一例を示
す図である。

【図４】図１に示したピタゴラス変換回路の動作を説明
する図である。

【図５】従来例を示すブロック図である。

【符号の説明】

１Ｉ信号補償データメモリ２Ｑ信号補償データメモリ３デジタル直交変調部６電力増幅部１０デジタル直交復調部１１補償データメモリ制御部１１１遅延回路１１２第１のピタゴラス変換回路１１３第２のピタゴラス変換回路１１４振幅補償データ設定回路１１５位相補償データ設定回路１１６逆ピタゴラス変換回路

Claims

【特許請求の範囲】

【請求項１】同相成分のＩ信号および直交成分のＱ信
号からなる入力デジタル直交ベースバンド信号にプリデ
ィストーションを施すことにより電力増幅等により発生
する非線形歪を補償する非線形歪補償装置において、前
記入力デジタル直交ベースバンド信号のＩ信号およびＱ
信号にプリディストーションを施したときのＩ信号およ
びＱ信号のデータを予め記憶するメモリを備えているこ
とを特徴とする非線形歪補償装置。
【請求項２】同相成分のＩ信号および直交成分のＱ信
号からなる入力デジタル直交ベースバンド信号にプリデ
ィストーションを施した後に直交変調し、周波数変換お
よび電力増幅を行って送信信号として出力することによ
り、周波数変換および電力増幅等で発生する非線形歪を
補償する非線形歪補償装置において、前記Ｉ信号および
前記Ｑ信号に対応して予め記憶されている補償データを
読出すことによりプリディストーションされたＩ信号と
して出力するＩ信号補償データメモリと、前記入力デジ
タル直交ベースバンド信号を受け前記Ｉ信号およびＱ信
号に対応して予め記憶されている補償データを読出すこ
とによりプリディストーションされたＱ信号として出力
するＱ信号補償データメモリとを備えることを特徴とす
る非線形歪補償装置。
【請求項３】前記送信信号を分岐し直交復調して得ら
れたデジタル直交ベースバンド信号および前記入力デジ
タル直交ベースバンド信号をそれぞれ受け、これら直交
座標系の信号を極座標系の信号にそれぞれ変換して振幅
成分を示すｒ信号および位相成分を示すθ信号として比
較し、差異に基づき前記Ｉ信号補償データメモリおよび
前記Ｑ信号補償データメモリの補償データをそれぞれ設
定更新する補償データメモリ制御部を備えることを特徴
とする請求項２記載の非線形歪補償装置。
【請求項４】前記補償データメモリ制御部は、前記入
力デジタル直交ベースバンド信号に所定の遅延を与える
遅延回路と、この遅延回路を通過した入力デジタル直交
ベースバンド信号を極座標系の信号にピタゴラス変換し
て第１のｒ信号および第１のθ信号として出力する第１
のピタゴラス変換回路と、前記送信信号から分岐復調し
て得られたデジタル直交ベースバンド信号を極座標系の
信号にピタゴラス変換して第２のｒ信号および第２のθ
信号として出力する第２のピタゴラス変換回路と、前記
第１のｒ信号と前記第２のｒ信号とを比較し差異量を検
出して振幅補償データを設定する振幅補償データ設定回
路と、前記第１のθ信号と前記第２のθ信号とを比較し
差異量を検出して位相補償データを設定する位相補償デ
ータ設定回路と、前記振幅補償データおよび前記位相補
償データを受けて逆ピタゴラス変換してＩ信号の補償デ
ータおよびおよびＱ信号の補償データとして前記Ｉ信号
補償データメモリおよびＱ信号補償データメモリへ出力
する逆ピタゴラス変換回路とを有していることを特徴と
する請求項３記載の非線形歪補償装置。
【請求項５】前記振幅補償データ設定回路は、前記第
１のｒ信号と前記第２のｒ信号とを比較し、レベル差が
ある場合には、前記第１のｒ信号と前記第２のｒ信号と
レベル差Δｒを前記第１のｒ信号に加算して前記振幅補
償データとし、差異がない場合には前記第１のｒ信号を
前記振幅補償データとし、また、前記位相補償データ設
定回路は、前記第１のθ信号と前記第２のθ信号とを比
較し、レベル差がある場合には、前記第１のθ信号と前
記第２のθ信号とレベル差Δθを前記第１のθ信号に加
算して前記位相補償データとし、差異がない場合には前
記第１のθ信号を前記位相補償データとすることを特徴
とする請求項４記載の非線形歪補償装置。
【請求項６】前記遅延回路の遅延時間が、前記送信信
号から得られたデジタル直交ベースバンド信号と前記入
力デジタル直交ベースバンド信号とのタイミングが一致
するように設定されていることを特徴とする請求項４記
載の非線形歪補償装置。