次に、図面を参照して、本発明の一実施形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、現実のものとは異なることに留意すべきである。したがって、具体的な構成部品については以下の説明を参酌して判断すべきものである。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下に、本発明の一実施形態に係る帰還増幅装置を使用した送信機について説明する。
図1に示すように、送信機10は、カルテシアンループ方式の帰還増幅装置を有する送信機として構成されている。この送信機10は、送信データからベースバンド信号を生成するベースバンド信号生成部20、ベースバンド信号生成部20から出力されたベースバンド信号を直交変調して変調信号を増幅するカルテシアンループ方式の帰還増幅装置30と、帰還増幅装置30から出力される送信信号を送信する送信アンテナ50とを備えている。
ベースバンド信号生成部20は、入力される送信データからデジタル信号のベースバンド信号の同相成分Idと直交成分Qdとを生成し、生成したベースバンド信号の同相成分Id及び直交成分Qdを帰還増幅装置30に出力する。
帰還増幅装置30は、D/A変換器31a,31b、ローパスフィルタ32a,32b、歪補償部33、直交変調部34、局部発振器35、アップコンバータ36、電力増幅器37、方向性結合器38、アッテネータ39、ダウンコンバータ40、直交復調部41、無限移相器42及び位相差演算部43を備えている。なお、無限移相器は、ローカル信号の位相を調整する位相調整部である。
D/A変換器31aは、ベースバンド信号生成部20から入力されるデジタル信号のベースバンド信号の同相成分Idをアナログ信号の同相成分Iaに変換してローパスフィルタ32aに出力する。
D/A変換器31bは、ベースバンド信号生成部20から入力されるデジタル信号のベースバンド信号の直交成分Qdをアナログ信号の直交成分Qaに変換してローパスフィルタ32bに出力する。
ローパスフィルタ32aは、D/A変換器31aから出力される同相成分Iaの高周波数帯域のノイズ成分を除去して歪補償部33に出力する。
ローパスフィルタ32bは、D/A変換器31bから出力される直交成分Qaの高周波数帯域のノイズ成分を除去して歪補償部33に出力する。
歪補償部33は、減算器33a及び33bと加算器33c及び33dとを備えている。
減算器33aは、ローパスフィルタ32aから出力されるノイズ成分を除去したベースバンド信号の同相成分Iと、直交復調部41から出力される帰還ベースバンド信号の帰還同相成分I′とが入力され、同相成分Iと帰還同相成分I′との同相成分差分δI(=I−I′)を算出して加算器33cに供給する。
減算器33bは、ローパスフィルタ32bから出力されるノイズ成分を除去したベースバンド信号の直交成分Qと、直交復調部41から出力される帰還ベースバンド信号の帰還直交成分Q′とが入力され、直交成分Qと帰還直交成分Q′との直交成分差分δQ(=Q−Q′)を算出して加算器33dに供給する。
加算器33cは、ローパスフィルタ32aから出力されるノイズ除去されたベースバンド信号の同相成分Iに減算器33aから出力される同相成分差分δIを加算して歪補償した同相成分I″を直交変調部34に出力する。
加算器33dは、ローパスフィルタ32bから出力されるノイズ除去されたベースバンド信号の直交成分Qに減算器33bから出力される直交成分差分δQを加算して歪補償した直交成分Q″を直交変調部34に出力する。
直交変調部34は、同相成分用変調器34a、直交成分用変調器34b、90°移相器34c及び加算器34dを備えている。
同相成分用変調器34aは、歪補償部33の加算器33cから入力される同相成分I″で局部発振器35から出力されるローカル信号を変調した同相成分変調信号Imを加算器34dに出力する。
直交成分用変調器34bは、歪補償部33の加算器33dから入力される直交成分Q″で、局部発振器35から出力された後、90°移相器34cで90°移相されたローカル信号を変調した直交成分変調信号Qmを加算器34dに出力する。
加算器34dは、同相成分用変調器34aから出力される同相成分変調信号Im及び直交成分用変調器34bから出力される直交成分変調信号Qmを加算して変調信号SIFとして出力する。
アップコンバータ36は、直交変調部34からの変調信号SIFをRF帯域(例えば260MHz〜270MHz帯域)の所定の周波数にアップコンバートしてRF信号SRFに変換し、そのRF信号SRFを後段の電力増幅器37に出力する。
電力増幅器37は、例えばNチャネルの電界効果トランジスタ(FET)を含んで構成され、ドレイン電極に電源VDCから直流電圧が印加される。この電力増幅器37でアップコンバータ36から出力されたRF信号SRFを増幅して出力送信信号SOTを生成する。そして、電力増幅器37は、この出力送信信号SOTを送信アンテナ50に出力する。
方向性結合器38は、電力増幅器37から送信アンテナ50に出力される出力送信信号SOTの一部を帰還送信信号SOT′として取り出してアッテネータ39に出力する。
アッテネータ39は、帰還出力送信信号SOT′のレベルを調整してレベル調整後の帰還RF信号SRF′をダウンコンバータ40に出力する。
ダウンコンバータ40は、RF帯域の帰還RF信号SRF′を所定の周波数にダウンコンバートし、ダウンコンバート後の帰還直交変調信号SIF′を直交復調部41に出力する。
直交復調部41は、ダウンコンバータ40から出力される帰還直交変調信号SIF′を復調するものである。この直交復調部41は、同相成分用復調器41a及び直交成分用復調器41b、90°移相器41cを備えている。
同相成分用復調器41aは、局部発振器35から出力され無限移相器42で位相調整されたローカル信号によってダウンコンバータ40から出力される帰還直交変調信号SIF′を復調して得た帰還同相成分I′を歪補償部33の減算器33aに出力する。
直交成分用復調器41bは、局部発振器35から出力され無限移相器42で位相調整され、90°移相器41cで90°移相されたローカル信号によってダウンコンバータ40から出力される帰還直交変調信号SIF′を復調して得た帰還直交成分Q′を歪補償部33の減算器33bに出力する。
このように、帰還増幅装置30では、帰還同相成分I′と帰還直交成分Q′をそれぞれ歪補償部33の減算器33aと、減算器33bとに負帰還させてカルテシアンループ方式の歪補償を行っている。
位相差演算部43は、A/D変換器44a〜44dと、第1演算開始タイミング判定部45と、位相演算処理部46とを備えている。
A/D変換器44aは、歪補償部33の加算器33cから出力されるベースバンド信号の同相成分Iをデジタル信号に変換する。A/D変換器44cは、直交復調部41から出力される帰還ベースバンド信号の帰還同相成分I′をデジタル信号に変換する。
A/D変換器44bは、歪補償部33の加算器33dから出力されるベースバンド信号の直交成分Qをデジタル信号に変換する。A/D変換器44dは、直交復調部41から出力される帰還ベースバンド信号の帰還直交成分Q′をデジタル信号に変換する。
第1演算開始タイミング判定部45は、A/D変換器44c及び44dから入力される帰還ベースバンド信号の帰還同相成分I′及び帰還直交成分Q′に基づいて入力ベースバンド信号の位相を演算開始するタイミング判定基準(第1演算開始タイミング判定基準)を満たすか否かを判定し、この第1演算開始タイミング判定基準を満たすときに、位相演算処理部46に対して演算開始指令taを出力する。この第1演算開始タイミング判定基準は、同相成分I′が0より大きく、且つ直交成分Q′が零となった状態であり、この第1演算開始タイミング判定基準を満たすと、演算開始指令taを位相演算処理部46に出力する。
第1演算開始タイミング判定部45で行なう帰還ベースバンド信号(I′,Q′)が第1演算開始タイミング判定基準を満たすか否かの判定は、送信開始時に行なってもよいし、送信中に所定時間毎に行なってもよいし、経年変化を考慮して一日又は週に一回行なうようにしてもよく、任意のタイミングで行なうことができる。
位相演算処理部46は、第1演算開始タイミング判定部45から演算開始指令taが入力されたときに、A/D変換器44a及び44bから入力される入力ベースバンド信号(I,Q)の同相成分I及び直交成分Qに基づいて入力ベースバンド信号の位相θを演算し、演算した位相θを位相差信号Δθとして出力する。この位相演算処理部46は、図2に示すコルディック演算回路構成を有し、同相成分I及び直交成分Qに基づいてコルディックアルゴリズムにしたがって位相θを算出し、算出した位相θを入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差ΔθとしてD/A変換器47に出力する。
位相演算処理部46は、図2に示すように、象限変換部51a,51b、象限レジスタ52、ビットシフト部53a,53b、ビット単位演算部54A〜54Jと、スタックフレームレジスタ55と、テーブル参照部56と、角度算出部57と、位相演算部58とを備えている。
象限変換部51aは、例えば7ビットの同相成分Iの符号が正値であるときに“0”、符号が負値であるときに“1”の象限情報ビットb11を象限レジスタ52に出力するとともに、同相成分Iの絶対値をビットシフト部53aに出力する。
象限変換部51bは、例えば7ビットの直交成分Qの符号が正値であるときに“0”、符号が負値であるときに“1”の象限情報ビットb10を象限レジスタ52に出力するとともに、直交成分Qの絶対値をビットシフト部53bに出力する。
象限レジスタ52は、象限変換部51a及び象限変換部51bから出力される象限情報ビットb11及びb10を格納する。
ビットシフト部53a及び53bは、入力される象限変換部51a及び51bからの絶対値で表される同相成分I及び直交成分Qに対して左に3ビットシフトさせて、8倍の10ビットの信号とし、ビット単位演算部54Aに供給する。
ビット単位演算部54Aは、符号判定部54aと2つの加算部54b及び54cとを備えている。符号判定部54aは、ビットシフト部53aから出力される10ビットの同相成分Iとビットシフト部53bから出力される10ビットの直交成分Qから直交成分Qの符号を判定し、同相成分Iと直交成分Qが少なくともいずれか一方が正値であるときには“0”、 同相成分Iと直交成分Qがともに零であるときには原点を表す“1”となる最上位ビットb9をスタックフレームレジスタ55に格納する。
加算部54bは、ビットシフト部53aから出力される10ビットの同相成分Iとビットシフト部53bから出力される10ビットの直交成分Qとを加算し、加算値を同相成分Iとして次段のビット単位演算部54Bに出力する。
加算部54cは、ビットシフト部53bから出力される直交成分Qとビットシフト部53aから出力される同相成分Iの符号反転した値を加算し、加算値を直交成分Qとして次段のビット単位演算部54Bに出力する。
ビット単位演算部54Bは、上述したビット単位演算部54Aの加算部54b及び54cを備えている他、符号判定部54fと1ビットシフト部54d及び54eを備えている。
符号判定部54fは、ビット単位演算部54Aの加算部54cから出力される直交成分Qの正負の符号を判定する。ただし、零の場合は正値とする。
1ビットシフト部54dは、ビット単位演算部54Aの加算部54bから出力される同相成分Iを1ビット右にシフトして1/2倍するとともに、符号判定部54fの判定結果が正値であるときには+1倍(×1)し、符号が負値であるときに−1倍(×−1)した値を加算部54cの反転入力端子に出力する。
1ビットシフト部54eは、ビット単位演算部54Aの加算部54cから出力される直交成分Qを1ビット右にシフトして1/2倍するとともに、符号判定部54fの判定結果が正値であるときには+1倍(×+1)し、負値であるときには−1倍(×−1)してから加算部54bの非反転入力端子に供給する。
ビット単位演算部54Cは、ビット単位演算部54Bと同一の構成を有するが、1ビットシフト部54d及び54eに代えて2ビットシフト部54d及び54eが適用されている。
以下、ビット単位演算部54D〜54Iは、ビット単位演算部54Cと同様に、下位のビット単位演算部に行くに従い、順次ビットシフト量が+1ずつ増加されたビットシフト部54d及び54eとされ、したがって、ビット単位演算部54Iでは、8ビット右にシフトして1/28すなわち1/256倍する8ビットシフト部54d及び54eとされている。
さらに、最終段のビット単位演算部54Jには、ビット単位演算部54Iの加算器54cから出力される直交成分Qの符号を判定する符号判定部54fのみが設けられている。
スタックフレームレジスタ55は、ビット単位演算部54Aの符号判定部54aから出力されるビットb9とビット単位演算部54B〜54Jの符号判定部54fから出力されるビットb8〜b0とを最上位ビット格納領域から最下位ビット格納領域までの各ビット格納領域に格納する。
テーブル参照部56は、スタックフレームレジスタ55に格納された各ビットb9〜b0を最上位ビットb9から順に読出し、各ビットに対応する位相情報を格納するルックアップテーブル56aを参照して、各ビットb9〜b0に対応する位置の位相情報を角度算出部57に順次出力する。
ここで、ルックアップテーブル56aは、コルディック法に使用する角度情報が格納されており、図2に示すように、ビットb9が“0”であるときに「+45度」、ビットb9が“1”であるときに「原点0度」、ビットb8が“0”であるときに「+26.67度」、ビットb8が“1”であるときに「−26.67度」、ビットb7が“0”であるときに「+14.04度」、ビットb7が“1”であるときに「−14.04度」、・・・、ビットb1が“0”であるときに、「+0.22度」、ビットb1が“1”であるときに「−0.22度」、ビットb0が“0”であるときに、「+0.11度」、ビットb0が“1”であるときに、「−0.11」が設定されている。
角度算出部57は、テーブル参照部56から出力される角度情報を順次加算して第1象限(0度〜90度)の角度θpを算出し、算出した角度θpを位相演算部58に出力する。
位相演算部58は、象限レジスタ52からの象限情報と角度算出部57との角度θpから同相成分I及び直交成分Qの位相角θを算出する。すなわち、象限情報が第1象限である場合には、角度θpをそのまま位相角θとし、第2象限である場合には、位相角θをθ=180°−θpで算出し、第3象限であるときには、位相角θをθ=180°+θpで算出し、第4象限であるときには、位相角θをθ=360°−θpで算出する。そして、位相演算部58は、算出した位相角θを位相差Δθとして無限移相器42に出力する。すなわち、位相演算処理部46での位相演算は、帰還同相成分I′が“0”より大きく、且つ帰還直交成分Q′が“0”であるときに入力される演算開始指令によって開始されるので、入力ベースバンド信号の位相θがそのまま入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθとなる。なお、上記の説明は、入力ベースバンド信号の位相を演算するものだが、帰還ベースバンド信号の位相θ′を演算するときも同様の演算処理を行い、演算で求めた帰還ベースバンド信号の位相θ′がそのまま入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθとなる。従って、いずれの場合でも位相を演算する位相演算処理部46は1系統ですむ。
D/A変換器47は、位相演算処理部46から出力されるデジタル信号の位相差Δθをアナログ信号に変換して無限移相器42に位相調整信号SΔθとして出力し、この無限移相器42で、位相差Δθが“0”となるように局部発振器35からのローカル信号の位相を調整する。
なお、無限移相器42は、図1の直交復調部41側に配置する代わりに、直交変調部34側に配置して、直交変調部34に入力されるローカル信号の位相を調整するようにしてもよい。
この位相調整について図3を用いて説明する。
入力ベースバンド信号(I,Q)と帰還ベースバンド信号(I′、Q′)は図3で特性線L1及びL2で示すように、絶えず変化している。このため、ある時点での入力ベースバンド信号(I,Q)と帰還ベースバンド信号(I′,Q′)の位相を同時に検出して位相差を算出するには、図2に示す位相演算処理部46を入力ベースバンド信号用と帰還ベースバンド信号用との2組が必要とになり、位相差演算部の回路規模が大きくなるとともに、演算処理の負担も2倍になる。
本実施形態では、第1演算開始タイミング判定部45で、帰還ベースバンド信号(I′,Q′)に基づいて位相差演算を開始するタイミングを判定している。すなわち、図3に示すように、入力ベースバンド信号(I,Q)及び帰還ベースバンド信号(I′,Q′)が絶えず変化している状態の中で、帰還ベースバンド信号の帰還同相成分I′が0より大きく、且つ帰還直交成分Q′が“0”を検出したときに、演算開始指令を位相演算処理部46に出力する。
すなわち、図3のP′点で帰還ベースバンド信号の帰還同相成分I′が零より大きく且つ直交成分Q′が“0”となっており、この時点で、第1演算開始タイミング判定部45から演算開始指令が位相演算処理部46に出力される。このときの帰還ベースバンド信号(I′,Q′)の位相は0°である。
このため、位相演算処理部46では、A/D変換器44a及び44bから入力ベースバンド信号(I,Q)を読込み、図2に示すコルディック演算回路で、入力ベースバンド信号(I,Q)の位相θの演算処理を開始する。
すなわち、位相演算処理部46では、前述したように、入力ベースバンド信号の7ビットの同相成分I及び直交成分Qについて象限変換部51a及び51bで象限を検出する。この場合、帰還ベースバンド信号のP′点はI′=+1,Q′=0であり、入力ベースバンド信号のP点はI=+1,Q=+2であり、P点及びP′点がともに第1象限に存在している。
このとき、直交成分Qを7ビットで表すと「0000010」となり、同相成分Iは7ビットで表すと「0000001」となる。
このため、象限変換部51a及び51bからは入力ベースバンド信号の同相成分I及び直交成分Qがそのまま出力されるとともに、第1象限を表すともに“0”となるビットb11及びビット10が「00」として象限レジスタ52に格納される。
象限変換部51a及び51bから出力される7ビット信号の入力ベースバンド信号の同相成分I及び直交成分Qは、ビットシフト部53a及び53bで、3ビット左にシフトして10ビットのQ=「000000010000」=16及びI=「000000001000」=8となり、8倍の値となる。このように、同相成分I及び直交成分Qを3ビット左にシフトすることにより、例えばI=1,Q=2で±0.2度以内の演算精度を確保することができる。
この10ビットの同相成分I及び直交成分Qは、ビット単位演算部54Aに供給される。原点であるときのみ同相成分I及び直交成分Qの全てのビットb9〜b0が“0”となる。このため、符号判定部54aでは、原点であるときには“1”のビットb9をスタックフレームレジスタ55の最上位ビット領域に格納し、それ以外は“0”のビットb9をスタックフレームレジスタ55の最上位ビット領域に格納する。
上記の例では、Q=16であるので、ビットb9が“0”にセットされる。
そして、直交成分Q=16がそのまま加算部54b及び54cに供給される。加算部54bでは、同相成分I=8に直交成分Q=16が加算されるので、両者の加算値である同相成分I=8+16=24となる。加算器54cでは、ビットシフト部53bから出力されるQ=16から同相成分I=8が減算されるので、両者の加算値でしる直交成分Q=16−8=8となる。
これら同相成分I=24及び直交成分Q=8が次段のビット単位演算部54Bに供給される。このビット単位演算部54では、符号判定部54fで直交成分Q=8で正値であるので、ビットb8を“0”にセットし、スタックフレームレジスタ55の最上位から2番目のビット格納領域に格納する。
このビット単位演算部54Bでは、入力される同相成分I=24と符号判定部54fから出力される直交成分Q=8が1ビットシフト部54d及び54eでそれぞれ1ビット右にシフトされるので、1/21倍されて、同相成分I=24/2=12,直交成分Q=8/2=4となる。このため、加算部54bでは、同相成分I=24+4=28となり、加算部54cでは、直交成分Q=8−12=−4となる。これら同相成分I=28及び直交成分Q=−4が次段のビット単位演算部54Cに入力される。
このビット単位演算部54Cで、符号判定部54fがQ=−4であるので、ビットb7が“1”にセットされてスタックフレームレジスタ55の最上位ビットから3番目のビット格納領域に格納される。また、入力される同相成分I=28及び符号判定部54fから出力される直交成分Q=−4が2ビットシフト部54d及び54eでそれぞれ2ビット右にシフトされるので、1/22=1/4倍されて、28/4及び−1となり、符号判定部54fの判定結果が負値であるので、両者がさらに−1倍されて−28/4及び+1となる。このため、加算部54bでは同相成分I=28+1=29となり、加算部54cでは、直交成分Q=−4−1×(−28/4)=+3となる。これら同相成分I=29及び直交成分Q=+3が次段のビット単位演算部54Dに供給される。
以後、同様の演算が行われて、ビットb6=“0”、ビットb5=“1”、ビットb4=“0”、ビットb3=“0”、ビットb2=“1”、ビットb1=“0”、ビットb0=1にセットされ、これらがスタックフレームレジスタ56の各ビット格納領域に格納され、最終的にスタックフレームレジスタ55の各ビット領域に「0010100101」が格納される。
スタックフレームレジスタ55に全てのビットb9〜b0が格納されると、テーブル参照部57で各ビットb9〜b0を順に読出し、ルックアップテーブル56aを参照して、ビットb9〜b0に対応する角度情報を読出し、角度算出部57に供給する。
このとき、ビットb9〜b0が「0010100101」であるので、ルックアップテーブル56aから「+45度」、「+26.57度」、「−14.04度」、「+7.13度」、「−3.58度」、「+1.79度」、「+0.90度」、「−0.45度」、「+0.22度」及び「−0.11度」が読出される。
これらが角度算出部57で加算されるので、0度〜90度の範囲の位相角θpとしてθp=63.43度が算出される。
そして、象限レジスタ52に保持されている象限情報と位相θpとを位相演算部58に供給することにより、存在する象限を加味した位相角θを算出し、この位相角θを位相差Δθとして無限移相器42に出力する。
このように、本実施形態では、帰還ベースバンド信号(I′,Q′)の同相成分I′及び直交成分Q′がI′>0であり、Q′が零となったとき、すなわち、帰還ベースバンド信号の位相が0°となったときに、入力ベースバンド信号の位相θを位相演算部45bで算出することにより、入力ベースバンド信号の位相θがそのまま入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθとなる。
このため、逆三角関数arktan(Q/I)を演算する位相演算処理部46を入力ベースバンド信号用に1組設けるだけで済み、前述した従来例のように入力ベースバンド信号用及び帰還ベースバンド信号用に2組設ける場合に比較して回路規模を縮小して簡素化が図ることができる。しかも、位相角の演算は入力ベースバンド信号に対してのみ行なうので、演算処理の負荷も軽減することができる。
なお、上記第1の実施形態では、帰還ベースバンド信号の同相成分I′が0より大きく、且つ直交成分Q′が零となったときに、入力ベースバンド信号の位相を演算して入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθを算出する場合について説明した。しかしながら、本発明は上記構成に限定されるものではなく、入力ベースバンド信号の同相成分Iが0より大きく、且つ直交成分Qが零なったときに、帰還ベースバンド信号の位相θ′を演算して入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθを算出するようにしてもよい。また、本実施例では位相差Δθの算出を、コルディック法を用いて第一象限で行っているが、位相差Δθの算出は第2象限から第4象限で行うこともできる。
次に、本発明の第2の実施形態を図4及び図5について説明する。
第1の実施形態では演算開始タイミング判定部を1つしか備えていなかったが、この第2の実施形態は、入力ベースバンド信号と帰還ベースバンド信号のそれぞれに演算開始タイミング判定部を備えることにより、入力ベースバンド信号と帰還ベースバンド信号の両方で演算開始タイミングを検出できるようにし、何れか一方の信号が演算開始タイミングを検出すると、他方の信号で位相演算できるようにしたものである。
すなわち、第2の実施形態では、位相差演算部43に、図4に示すように、第2判定部としての第2演算開始タイミング判定部61及び入力ベースバンド信号と帰還ベースバンド信号の何れか一方の信号を位相演算するための選択部としてのセレクタ62とが追加されている。
第2演算開始タイミング判定部61は、第1演算開始タイミング判定部45と同一の構成を有し、入力ベースバンド信号(I,Q)の演算開始タイミングを判定する。この第2演算開始タイミングの判定は、同相成分Iが0より大きく、且つ直交成分Qが零となった場合に、第2演算開始タイミング基準を満たすものと判定し、演算開始指令tbを位相演算処理部46に出力するとともに、セレクタ62に出力する。
セレクタ62は、第1演算開始タイミング判定部45から演算開始指令taが入力されたときに、A/D変換器44a及び44bから出力される入力ベースバンド信号の同相成分I及び直交成分Qを選択して位相演算処理部46に出力し、第2演算開始タイミング判定部61から演算開始指令tbが入力されたときに、A/D変換器44c及び44dから出力される帰還ベースバンド信号の帰還同相成分I′及び帰還直交成分Q′を選択して位相演算処理部46に出力する。
位相演算処理部46では、演算開始指令ta(又はtb)が入力されたときに、セレクタ62から同相成分I(又はI′)及び直交成分Q(又はQ′)を読込み、入力ベースバンド信号(又は帰還ベースバンド信号)の位相θ(又はθ′)を演算し、これを位相差Δθとして無限移相器42に出力する。
その他の構成については前述した第1実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
次に、上記第2実施形態の動作を、位相差演算部43の位相演算処理手順を表す図5のフローチャートを用いて説明する。
先ず、ステップS11で、入力ベースバンド信号の同相成分I及び直交成分Qと、帰還ベースバンド信号の帰還同相成分I′及び帰還直交成分Q′をA/D変換器44a〜44dを介して取得する。
次いで、ステップS12に移行して、入力ベースバンド信号の同相成分Iが0より大きく、且つ直交成分Qが0である第2演算開始タイミング判定基準を満たすか否かを判定する。この判定結果が、第2演算開始タイミング判定基準を満たす場合には、ステップS13に移行して、帰還ベースバンド信号の帰還同相成分I′及び帰還直交成分Q′に基づいて帰還ベースバンド信号の位相θ′を算出してからステップS16に移行する。
ステップS12の判定結果が、第2演算開始タイミング判定基準を満たさない場合には、ステップS14に移行して、帰還ベースバンド信号の帰還同相成分I′が0より大きく、且つ帰還直交成分Q′が0である第1演算開始タイミング判定基準を満たすか否かを判定する。この判定結果が、第1演算開始タイミング判定基準を満たさない場合には、前記ステップS11に戻る。ステップS14の判定結果が、第1演算開始タイミング判定基準を満たす場合には、ステップS15に移行して、入力ベースバンド信号の同相成分I及び直交成分Qに基づいて入力ベースバンド信号の位相θを算出する。
ステップS16では、ステップS13で算出した帰還ベースバンド信号の位相θ′及びステップS15で算出した入力ベースバンド信号の位相θを入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθとして無限移相器42に出力し、無限移相器42は入力ベースバンド信号の位相と帰還ベースバンド信号の位相が一致するように制御する。
次いで、ステップS17に移行して、送信が停止したか否かを判定し、送信が継続している場合には、前記ステップS11に戻り、送信が停止したときには送信処理を終了する。
したがって、第2実施形態によると、先ず、入力ベースバンド信号の同相成分I及び直交成分Qが第2演算開始タイミング判定部61で第2演算開始タイミング判定基準を満たすか否かを判定し、第2演算開始タイミング判定基準を満たさない場合には、帰還ベースバンド信号の帰還同相成分I′及び帰還直交成分Q′が第1演算開始タイミング判定部45で第1演算開始タイミング判定基準を満たすか否かを判定し、第1演算開始タイミング判定基準を満たさない場合には、上記処理を繰り返す。そして、入力ベースバンド信号(又は帰還ベースバンド信号)が第2(又は第1)演算開始タイミング判定基準を満たしたときに、帰還ベースバンド信号(又は入力ベースバンド信号)の位相θ′(又はθ)を算出し、算出した位相θ′(又はθ)を入力ベースバンド信号の位相と帰還ベースバンド信号の位相との位相差Δθとして無限移相器42に出力する。
このため、第2実施形態では、入力ベースバンド信号と帰還ベースバンド信号のそれぞれに演算開始タイミング判定部を備えることにより、第1実施形態より位相演算するタイミングを早期に検出できることで、カルテシアンループ方式の帰還増幅器の動作を早期に安定させることができる。
なお、上記第2の実施形態では、最初に入力ベースバンド信号が第2演算開始タイミング判定部61で第2演算開始タイミング判定基準を満たすか否かを判定し、次いで帰還ベースバンド信号が第1演算開始タイミング判定部45で第1演算開始タイミング判定基準を満たすか否かを判定する場合について説明した。しかしながら、本発明は、上記に限定されるものではなく、最初に帰還ベースバンド信号が第1演算開始タイミング判定部45で第1演算開始タイミング判定基準を満たすか否かを判定し、次いで入力ベースバンド信号が第2演算開始タイミング判定部61で第2演算開始タイミング判定基準を満たすか否かを判定するようにしてもよい。
また、上記第1及び第2の実施形態では、第1または第2演算開始タイミング判定基準として、同相成分IまたはI′が0より大きく、且つ直交成分QまたはQ′が零である場合を設定したが、これに限定されるものではなく、少なくとも直交成分Q′が零を含み例えば±0.2度程度の許容範囲内である場合を演算開始タイミング判定基準とするようにしてもよい。
以上、特定の実施形態を参照して本発明を説明したが、これらの説明によって発明を限定することを意図するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。したがって、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例又は実施形態も網羅すると解すべきである。