KR100843051B1 - Ｄｃ 오프셋 보정 장치 및 그 방법 - Google Patents

Ｄｃ 오프셋 보정 장치 및 그 방법 Download PDF

Info

Publication number
KR100843051B1
KR100843051B1 KR1020070003369A KR20070003369A KR100843051B1 KR 100843051 B1 KR100843051 B1 KR 100843051B1 KR 1020070003369 A KR1020070003369 A KR 1020070003369A KR 20070003369 A KR20070003369 A KR 20070003369A KR 100843051 B1 KR100843051 B1 KR 100843051B1
Authority
KR
South Korea
Prior art keywords
offset correction
feedback
value
signal
phase
Prior art date
Application number
KR1020070003369A
Other languages
English (en)
Other versions
KR20070078976A (ko
Inventor
다께시 오바
야스히또 훈유
히데하루 사꼬
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070078976A publication Critical patent/KR20070078976A/ko
Application granted granted Critical
Publication of KR100843051B1 publication Critical patent/KR100843051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • H03C3/406—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated using a feedback loop containing mixers or demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes

Abstract

직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치에 있어서, 무변조 신호를 송신할 때라도, DC 오프셋의 보정을 올바르게 실행 가능한 DC 오프셋 보정 수단을 제공한다. DC 오프셋 보정 장치를, 특정한 위상의 무변조 신호를 변조기로부터 출력시키기 위한 값을 설정하는 고정값 설정부와, 주신호와 고정값 설정부에 설정된 값을 절환 출력하는 무변조 신호 절환부와, 고정값 설정부에 설정하는 값을 순차적으로 변화시킴으로써 변조기로부터 출력시키는 무변조 신호의 특정한 위상을 순차 변화시키고, 위상이 순차적으로 변화된 무변조 신호로부터 생성된 피드백 신호 데이터에 기초해서 DC 오프셋 보정부가 입력 신호에 가하는 DC 오프셋 보정값을 연산하는 DC 오프셋 보정 제어부로 구성한다.
직교 변조기, CPU, 복조기, 피드백 메모리, 위상 설정부

Description

ＤＣ 오프셋 보정 장치 및 그 방법{DC OFFSET CORRECTION DEVICE AND METHOD}
도 1은 본 발명에 따른 무선 통신 장치의 송신부의 제1 구성예를 도시하는 도면.
도 2는 본 발명에 따른 무변조 신호의 위상 회전에 의한 DC 오프셋 벡터를 구하는 방법을 설명하는 도면.
도 3a는 도 2에 도시한 방법을 실행하는 제1 처리 플로우를 설명하는 도면.
도 3b는 도 3a에 도시한 제1 처리 플로우를 실행하기 위한 기능 블록예를 도시하는 도면.
도 4a는 도 2에 도시한 방법을 실행하는 제2 처리 플로우를 설명하는 도면.
도 4b는 도 4a에 도시한 제2 처리 플로우를 실행하기 위한 기능 블록예를 도시하는 도면.
도 5는 본 발명에 따른 무선 통신 장치의 송신부의 제2 구성예를 도시하는 도면.
도 6은 종래예에 따른 무선 통신 장치의 송신부의 구성예를 도시하는 도면.
도 7은 무변조 신호 송출시의, 종래의 피드백형 DC 오프셋 보정의 문제점을 설명하는 도면.
도 8a는 무변조 신호 송출시의, 종래의 참조 신호형 DC 오프셋 보정이 올바르게 실행되는 경우를 설명하는 도면이다.
도 8b는 무변조 신호 송출시의, 종래의 참조 신호형 DC 오프셋 보정이 올바르게 실행되지 않는 경우를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 11, 12: DC 오프셋 보정부
20, 21, 22: DA 변환기
30: 직교 변조기
31: 믹서
40: 주증폭부
51: 제1 로컬 발진기
52: 제2 로컬 발진기
60: CPU
70: 수치 제어 발진기
80: 메모리 회로 1
81: 피드백 신호 I채널용 메모리
82: 피드백 신호 Q채널용 메모리
90: 메모리 회로 2
91: 지연 회로
120: AD 변환기
130: 복조기
141, 230: I채널 진폭값 설정부
142, 240: Q채널 진폭값 설정부
151, 152: 무변조 신호 절환부
200: 캐리어부
210, 220: 무변조 신호 절환부
330: 위상 설정부
362: DC 오프셋 연산부
371: 제1 적분값 저장부
372: 제2 적분값 저장부
374: 누적 적분값 저장부
380: 피드백 메모리
390: DC 오프셋 보정값 설정부
국제 공개 번호 WO2005/025168A1 공보
본 발명은, 무선 통신 장치에서, 직교 변조기 등에 의해 발생하는 DC 성분을 보정하는 장치 및 방법에 관한 것이다.
최근, 무선 통신 장치에서, 주파수의 유효 이용 등을 위해, 서로 직교하는 2개의 반송파 신호와 입력 신호(I채널과 Q채널)의 곱합으로서 피변조 신호를 생성하는 직교 변조가 이용되도록 되어 오고 있다. 또한, 중간 주파수의 단계를 거치지 않고, 베이스밴드 신호로부터 직접 RF 신호로 변조하는 직접 RF 변조 방식도, 송신부의 소형화 등을 위해 채용되고 있다.
이와 같은 직교 변조를 직접 RF 변조 방식으로 실시하는 무선 통신 장치에서는, D/A 컨버터나 변조기에서 직류 성분(DC 오프셋)이 발생하고, 캐리어 리크(로컬 리크)가 외부로 출력되는 것이 알려져 있다. 이 로컬 리크는, 불요파로 되기 때문에, 품질이 좋은 통신을 실현하기 위해서는, 로컬 리크를 저감하여야 한다. 이 로컬 리크를 저감하기 위해서는, 변조기 등에서 발생하는 DC 오프셋을 캔슬하도록 하는 오프셋 전압을 부여하는 기능을 실현하는 DC 오프셋 보정 회로가 필요하다. 변조기 등의 DC 오프셋량은 온도나 입력되는 I, Q신호의 진폭에 의존해서 변화하기 때문에, 무선 통신 장치의 운용시에도 DC 오프셋 보정 회로의 파라미터를 갱신하여 적응적으로 DC 오프셋을 캔슬하는 것이 바람직하다. 따라서, 무선 통신 장치에 설치된 CPU가 참조 신호 데이터 또는 피드백 신호 데이터를 사용해서 직류 성분을 산출하고, DC 오프셋 보정 회로의 파라미터를 적응적으로 갱신함으로써 온도나 IQ 진폭값이 변화하여도 로컬 리크를 저감시키는 장치가 실현되어 있다.
종래의 DC 오프셋의 보정 방법으로서는, 두 가지 방법이 알려져 있다.
하나의 방법은, 송신 신호를 무선 통신 장치 내의 피드백 루프에서 수신하고, 이 피드백 신호만으로 DC오프셋 성분을 추출하고, 추출된 DC 오프셋 성분에 기 초해서 송신부에서 DC 오프셋을 보정하는 방법이다. 이 방법에 의한 보정은, 피드백형 DC 오프셋 보정 또는 피드백 신호 적분형 DC 오프셋 보정이라고 불리고 있다.
또 하나의 방법은, 상기 피드백 신호와 송신 신호의 차분으로부터 DC 오프셋 성분을 추출하여, 송신부에서 보정하는 방법이다. 이 방법에 의한 보정은, 참조 신호형 DC 오프셋 보정 또는 신호 비교형 DC 오프셋 보정이라고 불리고 있다.
도 6은, DC 오프셋 보정 기능을 갖는, 직접 RF 변조에 의한 무선 통신 장치의 송신부의 구성예를 도시하는 것이다. 도 6에는, 상술한 2개의 보정 방법에 대응한 구성을 더불어 기재하고 있다. 또한, I채널의 신호와 Q채널의 신호의 경로는, 통합해서 기재하고 있다.
도 6에 도시하는 구성예에 따르면, 송신부에 입력된 송신 신호는 DC 오프셋 보정부(10)에 입력됨과 함께, 참조 신호형 DC 오프셋 보정을 채용한 경우에는 참조 신호(Ref 신호)로서 지연 회로(91)를 통하여 메모리 회로 2(90)에 저장된다. DC 오프셋 보정부(10)에서는, 거기에 입력된 송신 신호에 대하여, 메모리 회로 1(80) 혹은 메모리 회로 1(80)과 메모리 회로 2(90)에 저장된 데이터에 기초한 CPU(60)에 의한 DC 오프셋 보정 제어에 의해, DC 오프셋의 보정 처리가 행해진다. DC 오프셋의 보정 처리가 행해진 송신 신호는, DA 변환기(20)에 입력되고, DA 변환기(20)에서 디지털 신호로부터 아날로그 신호로 변환되어, 직교 변조기(30)에 입력된다. 직교 변조기(30)는, 아날로그 신호로 변환된 송신 신호와 제1 로컬 발진기(51)의 출력인 RF대의 캐리어 신호로부터 변조파를 생성하여, 주증폭기(40)에 출력한다. 주증폭기(40)는 그 변조파를 증폭한다. 증폭된 변조파는, 외부로 출력됨과 함께, 송신부 내에 피드백되어, 믹서(31)의 한쪽의 입력에 입력된다.
믹서(31)의 다른 한쪽의 입력에는 제2 로컬 발진기(52)의 출력이 입력되고, 믹서(31)의 출력은, 변조파를 베이스밴드 신호로 변환한 것으로 된다. 그 베이스밴드 신호는 AD 변환기(120)에서 아날로그 신호로부터 디지털 신호로 변환된다. 그 디지털 신호는, CPU(60)에 의해 위상 조정 가능한 수치 제어 발진기(70)의 출력과 함께 복조기(130)에 입력되고 복조되어, 피드백 신호 데이터로서 메모리 회로1(80)에 저장된다.
피드백형 DC 오프셋 보정 방법에서는, CPU(60)가 메모리 회로 1(80)에 저장된 피드백 신호 데이터를 순차적으로 판독해서 적분하고, 적분값에 기초해서 DC 오프셋의 벡터 방향을 추측하여 그 역방향으로 임의 진폭을 취하도록 하는 파라미터를 DC 오프셋 보정부(10)에 설정함으로써 DC 오프셋을 캔슬한다.
참조 신호형 DC 오프셋 보정 방법에서는, 주증폭기(40)의 출력을 피드백 경로를 통하여 베이스밴드의 IQ 신호로 복조한 피드백 신호와, 변조 전의 베이스밴드 신호인 참조 신호를 사용한다. 피드백 신호로부터 참조 신호를 감산하고, 송신 신호의 DC 오프셋 성분만을 취출한 오차 신호를 이용해서, 역위상의 파라미터를 산출하여 DC 오프셋 보정부(10)의 파라미터를 갱신함으로써 DC 오프셋의 제거를 행한다. 이 동작 전에는, 올바르게 오차 신호를 계산하기 위해 수치 제어 발진기(70)의 위상을 조정하고, 피드백 신호와 참조 신호의 위상 조정 동작을 행하여, 참조 신호와 피드백 신호의 신호점 위상을 맞출 필요가 있다.
상술한 DC 오프셋 보정 방법에 대해서는, 상기 특허 문헌 1에 그 상세가 기 재되어 있다.
여기에서, 이들 DC 오프셋 보정은, 변조 주파수에 나타나는 캐리어 성분을 보정하기 위해 행하지만, 송신 장치에서는, 장치의 시험의 일환으로서 주파수 확인용으로 CW 신호(무변조 신호)를 송출하는 경우가 있다.
이 시험용 CW 신호를 송신할 때, 변조 주파수와 동일한 주파수로 송신하여 시험을 할 때에는, 상기 피드백형 DC 오프셋 보정의 경우에서는, 피드백 신호에 나타나는 DC 오프셋 성분과 CW 신호 성분의 구별이 되지 않아 DC 오프셋 보정이 잘 행해지지 않는다.
도 7은, 상술한 경우를 IQ 평면상의 신호 벡터를 이용해서 설명하는 것이다.
도 7에 도시하는 바와 같이, 본래 보정하여 “0”으로 하고자 하는 DC 오프셋 벡터와 본래 송신하고자 하는 벡터 성분인 CW 신호 벡터의 벡터 합이 송신 신호 벡터로 된다. 그리고, 피드백형 DC 오프셋 보정에서는, 이 송신 신호 벡터를 보정하려고 하게 된다.
또한, 상기 참조 신호형 DC 오프셋 보정의 경우에서는, DC 오프셋 성분의 영향이 큰 경우에는, 올바른 보정값을 구할 수 없다. 상술한 바와 같이, 피드백 루프 내의 수치 제어 발진기(70)의 위상 조정을 실시하기 위해, DC 오프셋 성분의 위상에 맞추게 되어, 올바른 위상을 구할 수 없기 때문이다.
도 8a 및 도 8b는, 상술한 상황을 도시하는 도면이다. 도 8a는, DC 오프셋 성분이 작은 경우를 도시하는 도면이다. 도 8a에 도시하는 바와 같이, 점선으로 나타낸 CW 신호 벡터는 피드백 신호 벡터와 일치하고 있다. 따라서, 이 경우에는, 위상 조정으로 피드백 신호의 위상을 참조 신호에 맞춤으로써, DC 오프셋을 올바르게 산출할 수 있다.
도 8b는, DC 오프셋 성분이 큰 경우를 도시하는 도면이다. 도 8b에 도시하는 바와 같이, 점선으로 나타내는 CW 신호 벡터는 피드백 신호 벡터와 캐리어 리크 성분인 DC 오프셋 벡터의 차로 되어 있다. 따라서, 이 경우에는 위상 조정에서 잘못된 위상을 산출하게 되어, 올바른 DC 오프셋을 산출할 수 없다.
따라서, 본 발명이 해결하려고 하는 과제는, 무변조 신호를 송신할 때라도, DC 오프셋의 보정을 올바르게 실행 가능한 DC 오프셋 보정 수단을 제공하는 것이다.
상기의 문제를 해결하기 위해, 본 발명에 따르면, 직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치에서, 무변조 신호를 송신하는 경우에, 순차적으로 위상을 변화시켜 상기 무변조 신호를 송신하고, 위상을 변화시켜 송신되는 무변조 신호의 피드백 신호를 적분하고, 적분된 피드백 신호의 적분값에 의해 DC 오프셋 보정을 행한다.
그 때문에, 본 발명에 따르면, 특정한 위상의 무변조 신호를 변조기로부터 출력시키기 위한 값을 설정하는 고정값 설정부와, 주신호와 고정값 설정부에 설정된 값을 절환 출력하는 무변조 신호 절환부와, 고정값 설정부에 설정하는 값을 순차적으로 변화시킴으로써 변조기로부터 출력시키는 무변조 신호의 특정한 위상을 순차적으로 변화시키고, 위상이 순차적으로 변화된 무변조 신호로부터 생성된 피드백 신호 데이터의 가산값에 기초해서 DC 오프셋 보정부가 입력 신호에 가하는 DC 오프셋 보정값을 연산하는 DC 오프셋 보정 제어부를 구비한 DC 오프셋 보정 장치가 제공된다.
<실시예>
도 1은, 본 발명에 따른 무선 통신 장치의 송신부의 제1 구성예를 도시하는 것이다. 도 6에 도시한 종래예의 것에 대하여, 무변조 신호 절환부(151, 152)와 I채널 진폭값 설정부(141) 및 Q채널 진폭값 설정부(142)가 가해져 있고, 또한, I채널용과 Q채널용의 부분을 나누어 기재하고 있는 점이 다르다. 참조 신호형 DC 오프셋 보정을 행하는 부분은, 본 발명과 관련되지 않기 때문에 기재되어 있지 않다.
이하의 설명으로부터 명백해지는 바와 같이, I채널 진폭값 설정부(141)와 Q채널 진폭값 설정부(142)는 본 발명의 고정값 설정부에 대응하고, CPU(60)는 DC 오프셋 보정 제어부에 대응한다.
이하, 도 1에 도시한 구성예의 동작에 대해 설명한다.
I채널 및 Q채널의 주신호가 송출되는 경우의 동작은, 도 6에 도시한 경우와 마찬가지이다.
무변조 신호를 송출하는 경우에는, 무변조 신호 절환부(151, 152)가 각각 I채널 진폭값 설정부(141)와 Q채널 진폭값 설정부(142)측으로 전환된다. 그와 같이 하면, 각각의 진폭값의 비에 따른 위상의 무변조 캐리어 주파수 신호가 직교 변조기(30)에서 생성되고, 임의의 위상의 무변조 신호가 주증폭기(40)로부터 송출된다.
CPU(60)는 I채널 진폭값 설정부(141)와 Q채널 진폭값 설정부(142)의 설정값을 순차적으로 변화시킨다. 당업자에게는 명백한 바와 같이, I채널 진폭값 설정부(141)와 Q채널 진폭값 설정부(142)의 설정값을 순차적으로 변화시킴으로써 주증폭부(40)로부터 송출되는 무변조 신호의 위상을 순차적으로 변화시킬 수 있다. 그리고, 임의의 위상의 무변조 신호의 피드백 신호 데이터를 피드백 신호 I채널용 메모리(81)와 피드백 신호 Q채널용 메모리(82)에 축적하여, 각각의 데이터를 적분함으로써, 그 위상에서의 CW 신호 벡터와 DC 오프셋 벡터의 합인 송신 신호 벡터를 구할 수 있다.
따라서, 무변조 신호의 위상을 360도, 1회전분 순차적으로 변화시켜 얻어진 송신 신호 벡터의 합을 구함으로써, CW 신호 벡터분을 캔슬하여 DC 오프셋 벡터를 구할 수 있다.
도 2는, 상술한 본 발명에 따른 무변조 신호의 위상 회전에 의한 DC 오프셋 벡터를 구하는 방법을 설명하는 도면이다.
도 2에 도시한 예에서는, 무변조 신호의 위상을 45도씩 회전시켜, 8개의 CW 벡터를 구하고 있다. 이들 8개의 CW 벡터의 합을 구하면 도 2의 우측에 도시하는 바와 같이, CW 벡터는 서로 캔슬되어, DC 오프셋 벡터가 구해진다.
도 2의 예시로부터 명백해지는 바와 같이, 무변조 신호의 위상 회전은, 각각의 위상에 대응하는 CW 벡터의 합이 제로로 되도록 행하면 된다. 따라서, 반드시 동일한 각도씩 회전시킬 필요는 없다. 또한, 180도 한번만 회전시키는 것이어도 된다.
도 3a는, 도 2에 도시한 방법을 실행하는 제1 처리 플로우를 설명하는 도면이며, 도 3b는, 도 3a에 도시한 제1 처리 플로우를 실행하기 위한 기능 블록예를 도시하는 도면이다. 도 3a에 기재된 처리 자체는, 도 3b에 기재된 DC 오프셋 연산부(362)에 의해 실행된다.
이하, 도 3a 및 도 3b을 참조하여, 본 발명에 따른 처리예를 설명한다.
도 3a의 단계 S100에서, 도 3b에 기재된 DC 오프셋 연산부(362)는 누적 적분값 저장부(374)에 저장된 적분값의 초기화를 행한다. 다음으로, 단계 S110에서, 복조기(130)에, 복조한 피드백 신호 데이터를 피드백 메모리(380)에 기입하는 것을 명령한다.
피드백 메모리(380)에의 기입이 종료하면, 단계 S120에서 피드백 메모리(380)로부터 모든 기입된 피드백 신호 데이터를 판독하고, 단계 S130에서 상기 판독된 피드백 신호 데이터를 적분하여, 적분 결과의 값을 단계 S140에서 누적 적분값 저장부(374)에 저장된 값에 가산한다.
피드백 메모리에 기입되는 피드백 신호 데이터는, 그때의 송신 신호 벡터의 방향에 대응하는 것이기 때문에, 기입 횟수는 이론적으로는 1회이어도 되지만, 복수회로 한 쪽이 보다 안정된 동작이 가능하다.
다음으로 단계 S150에서, 무변조 신호의 위상을, 360도의 정수분의 1의 소정의 각도인 n도 회전시키기 위한 설정값을 위상 설정부(330)에 설정한다.
다음으로 단계 S160에서, 필요한 만큼 위상의 회전이 행하여졌는지 판정한다. 도 3a에는, 「360° 회전 종료?」라고 기재되어 있지만, 이는, 필요한 만큼의 위상의 회전을 알기 쉽게 표현하기 위한 것이다. 도 3a의 플로우에서는, 단계 S150의 위상의 회전이 단계 S110∼단계 S140의 후이기 때문에, 정확한 소트프웨어 로직으로서는, (360-n)도의 회전이 종료하였는지의 판정으로 된다. 물론, 단계 S110의 전에 위상 회전을 행하는 것도 가능하고, 그 경우에는 360도의 회전이 종료하였는지의 판정으로 된다.
단계 S160에서의 판정이 ‘아니오’이면, 단계 S110로부터의 처리를 반복하고, ‘예’이면, 단계 S170으로 진행하고, 단계 S140에서 얻어진 결과로부터 보정값을 산출하여, 그 값을 단계 S180에서 DC 오프셋 보정값 설정부(390)에 설정한다.
상술한 도 3b에 기재된 DC 오프셋 연산부(362)는, 도 1에 기재된 CPU(60)와 CPU(60)상의 프로그램에 의해 실현된다. 누적 적분값 저장부(374)는, 피드백 메모리(380)와 마찬가지로 CPU(60) 외에 형성할 수도 있지만, CPU(60) 내의 레지스터로 실현하는 것이 바람직하다. 위상 설정부(330)는, 도 1에 기재된 I채널 진폭값 설정부(130)와 Q채널 진폭값 설정부(140)로 실현할 수 있지만, CPU(60) 내의 레지스터로 실현하고, 그 레지스터로부터 I채널 진폭값 설정부(130)와 Q채널 진폭값 설정부(140)에 진폭값을 전송할 수도 있다. DC 오프셋 보정값 설정부도, 도 1에 기재된 DC 오프셋 보정부(11, 12)에 설치하는 것도, CPU(60) 내의 레지스터로 할 수도 있다.
복조부(130)는 도 1에 도시된 것과 동일하고, 피드백 메모리(380)는 도 1의 피드백 신호 I채널용 메모리(81)와 피드백 신호 Q채널용 메모리(82)에 대응한다.
또한, 도 3a 및 도 3b에서는 적분 혹은 적분값이라고 하는 용어가 이용되고 있지만, 이들도, 디지털값의 적분이기 때문에, 가산 혹은 가산 결과의 합에 대응한다.
이상의 대응은, 이하에 설명하는 도 4a 및 도 4b에서도 마찬가지이다.
다음으로, 본 발명에 따른 다른 처리예를 설명한다.
도 4a는, 도 2에 도시한 방법을 실행하는 제2 처리 플로우를 설명하는 도면이며, 도 4b은, 도 4a에 도시한 제2 처리 플로우를 실행하기 위한 기능 블록예를 도시하는 도면이다.
도 4a의 단계 S200에서, 도 4b에 기재된 DC 오프셋 연산부(361)는 제1 적분값 저장부(371) 및 제2 적분값 저장부(372)에 저장된 적분값의 초기화를 행한다. 다음으로, 단계 S210에서, 복조기(130)에, 복조한 피드백 신호 데이터를 피드백 메모리(380)에 기입하는 것을 명령한다.
피드백 메모리(380)에의 기입이 종료하면, 단계 S220에서 피드백 메모리(380)로부터 모든 기입된 피드백 신호 데이터를 판독하고, 단계 S230에서 상기 판독된 피드백 신호 데이터를 적분하여 적분 결과의 값을 제1 적분값 저장부(371)에 저장한다.
다음으로 단계 S240에서, 무변조 신호의 위상을, 180도 회전시키기 위한 설정값을 위상 설정부(330)에 설정한다.
계속해서 단계 S250에서, 다시 복조기(130)에, 복조한 피드백 신호 데이터를 피드백 메모리(380)에 기입하는 것을 명령한다.
피드백 메모리(380)에의 기입이 종료하면, 단계 S260에서 피드백 메모 리(380)로부터 모든 기입된 피드백 신호 데이터를 판독하고, 단계 S270에서 상기 판독된 피드백 신호 데이터를 적분하여 적분 결과의 값을 제2 적분값 저장부(372)에 저장한다.
다음으로 단계 S280에서 제1 적분값 저장부(371)와 제2 적분값 저장부(372)에 저장된 값을 가산하고, 단계 S290에서 단계 S280에서 얻어진 결과로부터 보정 값을 산출하여, 그 값을 단계 S300에서 DC 오프셋 보정값 설정부(390)에 설정한다.
상기 제2 처리 플로우에서는, 단계 S240에서 급격히 무변조 신호의 위상을 변화시키기 때문에, 순간적으로 출력 파형에 흐트러짐이 발생한다. 따라서, 무선 통신 장치로서 문제가 없는 경우에 적용할 수 있다. 한편, 상기 제1 처리 플로우에서는, 무변조 신호의 위상을 디지털적으로 천천히 돌려 파형의 불연속 성분을 될 수 있는 한 적게 하기 때문에, 파형의 흐트러짐은 발생하지 않는다. 따라서, 상기 제2 처리 플로우에서의 출력 파형에 흐트러짐을 발생시키지 않기 때문에, 상기 제1 처리 플로우와 마찬가지로 단계적으로 180°까지 회전시켜 최후에 적분을 실행하는 변형예도 가능하다.
다음으로 도 5에 의해, 본 발명에 따른 무선 통신 장치의 송신부의 제2 구성예를 설명한다.
도 5의 무선 통신 장치는 주파수 다중 방식을 채용한 것이며, 본 발명의 고정값 설정부와 무변조 신호 절환부를 주파수 다중을 위한 각 캐리어부에 설치한 것이다.
도 5에 도시한 예에서는, 4개의 캐리어부가 설치되어 있고, 캐리어부(200)가 그들을 대표해서 그 내부 구성과 함께 도시되어 있다.
캐리어부(200)에는, I채널용의 주신호와 I채널 진폭값 설정부(230)의 설정값 및 Q채널용의 주신호와 Q채널 진폭값 설정부(240)의 설정값을 각각 절환하는 무변조 신호 절환부(210, 220)와, 캐리어의 온/오프가 설정되어 캐리어를 온/오프하는 온/오프부(250)와, 주파수 시프트부가 탑재되어 있다. 주파수 시프트부는, I채널용 믹서(261), Q채널용 믹서(262), 90도 이상기(270) 및 주파수 시프트용 발진기(280)로 구성되어 있다.
I채널용 믹서(261)와 Q채널용 믹서(262)의 출력은, 합성기(290)에 입력되어, 각각 다른 캐리어부로부터의 신호와 합성된다.
합성기(290)의 I채널 주신호 출력과 Q채널 주신호 출력이 DC 오프셋 보정부(11, 12)에 입력된 이후의 동작은, 앞서 도 1에서 설명한 것과 마찬가지이다. CPU(60)는 각 캐리어부(200)의 I채널 진폭값 설정부(230)와 Q채널 진폭값 설정부(240)의 설정값을 변화시킴으로써, 무변조 신호의 위상을 변화시키고, 피드백 신호 데이터를 적분하여 CW 신호 벡터를 서로 캔슬시킴으로써, DC 오프셋 벡터를 산출할 수 있다.
따라서, 정확히, DC 오프셋을 보상하는 값을 구하는 것이 가능하다.
이상 상세히 설명한 바로부터 명백해지는 바와 같이, 본 발명의 DC 오프셋 보정을 실현하기 위해, CPU(60)에 의해 실행되는 프로그램은, 본 발명의 실시예의 하나에 포함된다. 또한, 그 프로그램을 저장한 기억 매체가 본 발명의 실시예의 하나에 포함되는 것도 분명하다.
(부기 1)
직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치의 피드백형DC 오프셋 보정 방법에 있어서,
상기 무선 통신 장치가 무변조 신호를 송신하는 경우에,
순차적으로 위상을 변화시켜 상기 무변조 신호를 송신하고,
상기 위상이 변화되어 송신되는 무변조 신호의 피드백 신호를 적분하고,
상기 적분된 피드백 신호의 적분값에 의해 DC 오프셋 보정을 행하는 것을 특징으로 하는 DC 오프셋 보정 방법.
(부기 2)
상기 무변조 신호의 위상을 360도의 정수분의 1의 소정의 각도씩 변화시켜 그 무변조 신호를 송신하는 것을 특징으로 하는 부기 1에 기재된 DC 오프셋 보정 방법.
(부기 3)
직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치를 위한 피드백형 DC 오프셋 보정을 행하는 DC 오프셋 보정 장치로서 그 입력 신호에 DC 오프셋 보정값을 가하여 직교 변조기측에 출력하는 DC오프셋 보정부를 갖는 DC 오프셋 보정 장치에 있어서,
특정한 위상의 무변조 신호를 변조기로부터 출력시키기 위한 값을 설정하는 고정값 설정부와,
주신호와 상기 고정값 설정부에 설정된 값을 절환 출력하는 무변조 신호 절 환부와,
상기 고정값 설정부에 설정하는 값을 순차적으로 변화시킴으로써 상기 변조기로부터 출력시키는 무변조 신호의 특정한 상기 위상을 순차적으로 변화시키고, 상기 위상이 순차적으로 변화된 무변조 신호로부터 생성된 피드백 신호 데이터의 가산값에 기초해서 상기 DC 오프셋 보정부가 입력 신호에 가하는 상기 DC 오프셋 보정값을 연산하는 DC 오프셋 보정 제어부
를 구비한 것을 특징으로 하는 DC 오프셋 보정 장치.
(부기 4)
부기 3에 기재된 DC 오프셋 보정 장치에 있어서,
상기 무선 통신 장치는 주파수 다중 방식을 채용한 것이며,
상기 고정값 설정부와 상기 무변조 신호 절환부는 상기 주파수 다중 방식의 캐리어마다 구비되어 있는 것을 특징으로 하는 DC 오프셋 보정 장치.
(부기 5)
상기 DC 오프셋 보정 제어부는, 상기 무변조 신호의 위상을 360도의 정수분의 1의 소정의 각도씩 순차적으로 변화시키도록, 상기 고정값 설정부에 설정하는 값을 순차적으로 변화시키는 것을 특징으로 하는 부기 3 또는 부기 4에 기재된 DC 오프셋 보정 장치.
(부기 6)
상기 고정값 설정부는, I채널 신호용 진폭값 설정부와 Q채널 신호용 진폭값 설정부로 이루어지고, 상기 DC 오프셋 보정 제어부는, 상기 I채널 신호용 진폭값 설정부와 Q채널 신호용 진폭값 설정부의 각각에 I채널 신호용 진폭값과 Q채널 신호용 진폭값을 설정함으로써 상기 무변조 신호의 위상을 특정한 위상으로 하는 것을 특징으로 하는 부기 3 또는 부기 4에 기재된 DC 오프셋 보정 장치.
(부기 7)
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 저장하는 누적 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 기입 지시 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 판독한 값과 상기 총합의 합을 상기 누적 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 360도의 정수분의 1의 소정의 각도인 n도 회전시키기 위한 값을 설정하는 단계와,
무변조 신호의 위상이 최초의 위상으로부터 (360-n)도 회전하였는지 판정하여, 회전하지 않았으면 상기 기입 지시 단계로 분기하는 단계와,
상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 값으로부터 DC 오프셋 보정값을 산출하는 단계
를 컴퓨터에 실행시키는 것을 특징으로 하는 DC 오프셋 보정 프로그램.
(부기 8)
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 각각 저장하는 제1 적분값 저장부와 제2 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 신호 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제1 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 180도 회전시키는 값을 설정하는 단계와,
상기 복조부에 다시 피드백 신호 데이터를 상기 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제2 적분값 저장부에 저장하는 단계와,
상기 제1 적분값 저장부와 상기 제2 적분값 저장부에 저장된 값의 합을 구하는 단계와,
상기 구해진 합으로부터 DC 오프셋 보정값을 산출하는 단계
를 컴퓨터에 실행시키는 것을 특징으로 하는 DC 오프셋 보정 프로그램.
(부기 9)
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 각각 저장하는 제1 적분값 저장부와 제2 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 신호 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제1 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 단계적으로 180도까지 회전시키는 값을 순차적으로 설정하는 단계와,
상기 복조부에 다시 피드백 신호 데이터를 상기 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제2 적분값 저장부에 저장하는 단계와,
상기 제1 적분값 저장부와 상기 제2 적분값 저장부에 저장된 값의 합을 구하 는 단계와,
상기 구해진 합으로부터 DC 오프셋 보정 값을 산출하는 단계
를 컴퓨터에 실행시키는 것을 특징으로 하는 DC 오프셋 보정 프로그램.
(부기 10)
컴퓨터에 판독 가능한 기억 매체에 있어서,
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 저장하는 누적 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 기입 지시 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 판독한 값과 상기 총합의 합을 상기 누적 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 360도의 정수분의 1의 소정의 각도인 n도 회전시키기 위한 값을 설정하는 단계와,
무변조 신호의 위상이 최초의 위상으로부터 (360-n)도 회전하였는지 판정하여, 회전하지 않았으면 상기 기입 지시 단계로 분기하는 단계와,
상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 값으로부터 DC 오프셋 보정값을 산출하는 단계
를 컴퓨터에 실행시키는 DC 오프셋 보정 프로그램을 저장한 것을 특징으로 하는 컴퓨터로 판독 가능한 기억 매체.
(부기 11)
컴퓨터로 판독 가능한 기억 매체에 있어서,
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 각각 저장하는 제1 적분값 저장부와 제2 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 신호 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제1 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 180도 회전시키는 값을 설정하는 단계와,
상기 복조부에 다시 피드백 신호 데이터를 상기 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제2 적분값 저장부에 저장하는 단계와,
상기 제1 적분값 저장부와 상기 제2 적분값 저장부에 저장된 값의 합을 구하는 단계와,
상기 구해진 합으로부터 DC 오프셋 보정값을 산출하는 단계
를 컴퓨터에 실행시키는 DC 오프셋 보정 프로그램을 저장한 것을 특징으로 하는 컴퓨터로 판독 가능한 기억 매체.
(부기 12)
컴퓨터로 판독 가능한 기억 매체에 있어서,
부기 3 또는 부기 4에 기재된 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램으로서,
상기 피드백 신호 데이터의 합을 각각 저장하는 제1 적분값 저장부와 제2 적분값 저장부를 초기화하는 단계와,
상기 무변조 신호에 기초해서 피드백 신호 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제1 적분값 저장부에 저장하는 단계와,
위상 설정부에, 현재 송신중인 무변조 신호의 위상을 단계적으로 180도까지 회전시키는 값을 순차적으로 설정하는 단계와,
상기 복조부에 다시 피드백 신호 데이터를 상기 피드백 메모리에 기입하는 것을 지시하는 단계와,
상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
상기 총합을 상기 제2 적분값 저장부에 저장하는 단계와,
상기 제1 적분값 저장부와 상기 제2 적분값 저장부에 저장된 값의 합을 구하는 단계와,
상기 구해진 합으로부터 DC 오프셋 보정값을 산출하는 단계
를 컴퓨터에 실행시키는 DC 오프셋 보정 프로그램을 저장한 것을 특징으로 하는 컴퓨터로 판독 가능한 기억 매체.
본 발명에 따르면, 무변조 신호의 벡터는 서로 캔슬되어, DC 오프셋 성분만의 벡터를 구할 수 있다. 따라서, 이 벡터의 값을 이용함으로써, DC 오프셋의 보정을 올바르게 실행하는 것이 가능하다.

Claims (5)

  1. 직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치의 피드백형DC 오프셋 보정 방법에 있어서,
    상기 무선 통신 장치가 무변조 신호를 송신하는 경우에,
    순차적으로 위상을 변화시켜 상기 무변조 신호를 송신하고,
    상기 위상이 변화되어 송신되는 무변조 신호의 피드백 신호를 적분하고,
    상기 적분된 피드백 신호의 적분값에 의해 DC 오프셋 보정을 행하는 것을 특징으로 하는 DC 오프셋 보정 방법.
  2. 직교 변조를 직접 RF 변조 방식에 의해 실행하는 무선 통신 장치를 위한 피드백형 DC 오프셋 보정을 행하는 DC 오프셋 보정 장치로서 그 입력 신호에 DC 오프셋 보정값을 가하여 직교 변조기측에 출력하는 DC 오프셋 보정부를 갖는 DC 오프셋 보정 장치에 있어서,
    특정한 위상의 무변조 신호를 상기 직교 변조기로부터 출력시키기 위한 값을 설정하는 고정값 설정부와,
    I채널 및 Q채널의 주신호와 상기 고정값 설정부에 설정된 값을 절환 출력하는 무변조 신호 절환부와,
    상기 고정값 설정부에 설정하는 값을 순차적으로 변화시킴으로써 상기 변조기로부터 출력시키는 무변조 신호의 특정한 상기 위상을 순차적으로 변화시키고, 상기 위상이 순차적으로 변화된 무변조 신호로부터 생성된 피드백 신호 데이터의 가산값에 기초해서 상기 DC 오프셋 보정부가 입력 신호에 가하는 상기 DC 오프셋 보정값을 연산하는 DC 오프셋 보정 제어부
    를 구비한 것을 특징으로 하는 DC 오프셋 보정 장치.
  3. 제2항에 있어서,
    상기 무선 통신 장치는 주파수 다중 방식을 채용한 것이고,
    상기 고정값 설정부와 상기 무변조 신호 절환부는 상기 주파수 다중 방식의 캐리어마다 구비되어 있는 것을 특징으로 하는 DC 오프셋 보정 장치.
  4. 제2항 또는 제3항의 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램을 기록한 컴퓨터 판독가능한 기록 매체로서,
    상기 DC 오프셋 보정 프로그램은,
    상기 피드백 신호 데이터의 합을 저장하는 누적 적분값 저장부를 초기화하는 단계와,
    상기 무변조 신호에 기초해서 피드백 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 기입 지시 단계와,
    상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합을 연산하는 단계와,
    상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 판독한 값과 상기 총합의 합을 상기 누적 적분값 저장부에 저장하는 단계와,
    위상 설정부에, 현재 송신중인 무변조 신호의 위상을 360도의 정수분의 1의 소정의 각도인 n도 회전시키기 위한 값을 설정하는 단계와,
    무변조 신호의 위상이 최초의 위상으로부터 (360-n)도 회전하였는지 판정하여, 회전하지 않았으면 상기 기입 지시 단계로 분기하는 단계와,
    상기 누적 적분값 저장부에 저장된 값을 판독하고, 그 값으로부터 DC 오프셋 보정값을 산출하는 단계
    를 컴퓨터에 실행시키는 것을 특징으로 하는 컴퓨터 판독가능한 기록 매체.
  5. 제2항 또는 제3항의 피드백형 DC 오프셋 보정 장치를 위한 컴퓨터에 DC 오프셋 보정 제어 처리를 실행시키기 위한 DC 오프셋 보정 프로그램을 기록한 컴퓨터 판독가능한 기록 매체로서,
    상기 DC 오프셋 보정 프로그램은,
    상기 피드백 신호 데이터의 합을 각각 저장하는 제1 적분값 저장부와 제2 적분값 저장부를 초기화하는 단계와,
    상기 무변조 신호에 기초해서 피드백 신호 데이터를 생성하는 복조부에, 피드백 신호 데이터를 피드백 메모리에 기입하는 것을 지시하는 단계와,
    상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합인 제1 총합을 연산하는 단계와,
    상기 제1 총합을 상기 제1 적분값 저장부에 저장하는 단계와,
    위상 설정부에, 현재 송신중인 무변조 신호의 위상을 180도 회전시키는 값을 설정하는 단계와,
    상기 복조부에 다시 피드백 신호 데이터를 상기 피드백 메모리에 기입하는 것을 지시하는 단계와,
    상기 피드백 메모리에 저장된 피드백 신호 데이터를 판독하여 그 총합인 제2 총합을 연산하는 단계와,
    상기 제2 총합을 상기 제2 적분값 저장부에 저장하는 단계와,
    상기 제1 적분값 저장부와 상기 제2 적분값 저장부에 저장된 값의 합을 구하는 단계와,
    그 구해진 합으로부터 DC 오프셋 보정값을 산출하는 단계
    를 컴퓨터에 실행시키는 것을 특징으로 하는 컴퓨터 판독가능한 기록 매체.
KR1020070003369A 2006-01-31 2007-01-11 Ｄｃ 오프셋 보정 장치 및 그 방법 KR100843051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00022009 2006-01-31
JP2006022009A JP4758781B2 (ja) 2006-01-31 2006-01-31 Ｄｃオフセット補正装置及びその方法

Publications (2)

Publication Number Publication Date
KR20070078976A KR20070078976A (ko) 2007-08-03
KR100843051B1 true KR100843051B1 (ko) 2008-07-01

Family

ID=36463417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003369A KR100843051B1 (ko) 2006-01-31 2007-01-11 Ｄｃ 오프셋 보정 장치 및 그 방법

Country Status (5)

Country Link
US (1) US7352308B2 (ko)
EP (1) EP1814219B1 (ko)
JP (1) JP4758781B2 (ko)
KR (1) KR100843051B1 (ko)
CN (1) CN101014027B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935793B1 (ko) * 2005-08-19 2010-01-06 후지쯔 가부시끼가이샤 Ｄｃ 오프셋 보정 장치 및 그 방법
KR101334923B1 (ko) * 2007-03-09 2013-11-29 삼성전자주식회사 통신시스템에서 직교 변조를 위한 장치 및 방법
CN101897163B (zh) 2007-12-10 2014-02-12 日本电气株式会社 无线电通信设备和dc偏移调整方法
JP5263081B2 (ja) * 2009-08-27 2013-08-14 富士通セミコンダクター株式会社 送信回路
JP2012085100A (ja) * 2010-10-12 2012-04-26 Nec Casio Mobile Communications Ltd 無線通信装置およびキャリアリーク低減方法
BR112013002521B1 (pt) 2010-12-10 2022-02-22 Sun Patent Trust Método de transmissão, aparelho de transmissão, método de recepção e aparelho de recepção
KR20200085931A (ko) 2011-02-18 2020-07-15 선 페이턴트 트러스트 신호생성방법 및 신호생성장치
JP6264149B2 (ja) 2014-03-28 2018-01-24 富士通株式会社 無線装置及び無線アクセスシステム
CN105610441B (zh) * 2015-12-23 2019-02-01 北京时代民芯科技有限公司 一种发射型数模转换器直流失调的电流补偿系统
CN111683028B (zh) * 2020-06-08 2021-08-10 电子科技大学 一种数字等报幅cw信号解调方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013665U (ko) * 1988-12-08 1990-07-05 삼성전자 주식회사 무선통신장치의 동기신호 발생회로
JP2002319989A (ja) 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd Ｄｃオフセット・位相補正装置及び無線通信装置
KR20050041481A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 아날로그 구적 변조 에러 보상 장치 및 방법
US20050243953A1 (en) 2004-04-30 2005-11-03 Advanced Micro Devices, Inc. DC offset cancellation for WLAN communication devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198007A (ja) * 1985-02-27 1986-09-02 Omron Tateisi Electronics Co 撮像装置を用いた円形パタ−ンの中心位置計測方法
JPH02210206A (ja) * 1988-10-31 1990-08-21 Rozefu:Kk 円の中心割り出し方法
JP3243916B2 (ja) * 1994-01-19 2002-01-07 松下電器産業株式会社 円形状パターン計測・位置認識装置
JPH07260422A (ja) * 1994-03-22 1995-10-13 Honda Motor Co Ltd ねじ孔の位置計測方法及び部品組付方法
US5903823A (en) 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
JP3460105B2 (ja) * 1995-09-19 2003-10-27 富士通株式会社 ディジタル無線装置
JP3221326B2 (ja) * 1996-09-03 2001-10-22 松下電器産業株式会社 送信装置
US6005506A (en) * 1997-12-09 1999-12-21 Qualcomm, Incorporated Receiver with sigma-delta analog-to-digital converter for sampling a received signal
JP3400736B2 (ja) * 1999-02-23 2003-04-28 日本無線株式会社 トレーニング機能付送信機
FI107212B (fi) * 1999-03-26 2001-06-15 Nokia Networks Oy I/Q-modulaattorin tasajännitesiirtymän korjaus
EP1178637A1 (en) * 2000-08-04 2002-02-06 Motorola, Inc. Apparatus for reducing DC offset in a direct conversion receiver
JP3436250B2 (ja) * 2000-12-28 2003-08-11 松下電器産業株式会社 送信装置
US6704551B2 (en) * 2001-02-21 2004-03-09 Koninklijke Philips Electronics N.V. Calibration of in-phase and quadrature transmit branches of a transmitter
GB2377103A (en) * 2001-06-27 2002-12-31 Nokia Corp Tuning a station
US7092454B2 (en) * 2002-08-14 2006-08-15 Intel Corporation Method and apparatus of compensating imbalance of a modulator
US7376200B2 (en) * 2003-06-06 2008-05-20 Interdigital Technology Corporation Method and apparatus for suppressing carrier leakage
WO2005025167A1 (ja) 2003-09-05 2005-03-17 Fujitsu Limited オフセット補償装置
JP4341418B2 (ja) 2004-01-30 2009-10-07 日本電気株式会社 直交変調器の調整装置及び調整方法並びに通信装置とプログラム
US7215266B2 (en) * 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013665U (ko) * 1988-12-08 1990-07-05 삼성전자 주식회사 무선통신장치의 동기신호 발생회로
JP2002319989A (ja) 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd Ｄｃオフセット・位相補正装置及び無線通信装置
KR20050041481A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 아날로그 구적 변조 에러 보상 장치 및 방법
US20050243953A1 (en) 2004-04-30 2005-11-03 Advanced Micro Devices, Inc. DC offset cancellation for WLAN communication devices

Also Published As

Publication number Publication date
CN101014027B (zh) 2011-12-21
EP1814219B1 (en) 2013-05-08
CN101014027A (zh) 2007-08-08
US7352308B2 (en) 2008-04-01
JP4758781B2 (ja) 2011-08-31
JP2007208380A (ja) 2007-08-16
EP1814219A1 (en) 2007-08-01
KR20070078976A (ko) 2007-08-03
US20070176806A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
KR100843051B1 (ko) Ｄｃ 오프셋 보정 장치 및 그 방법
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
JP4106370B2 (ja) 直交変調装置の校正方法、直交変調装置および無線端末試験装置
EP1630976A1 (en) Array antenna communication device and array antenna communication device calibration method
JP5012581B2 (ja) 歪補償増幅装置および補正方法
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
JP4241765B2 (ja) 送信機及びキャリアリーク検出方法
JP4455605B2 (ja) 信号発生装置
JP5151785B2 (ja) 送信機及び送受信装置
JP4437097B2 (ja) ２点変調型周波数変調装置及び無線送信装置
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
JP4322268B2 (ja) 信号発生装置及び方法
US5886584A (en) Method and apparatus for adjusting modulation accuracy of an orthogonal modulation
JP2004222259A (ja) 送信機の負帰還増幅器、送信機、及び負帰還増幅器の誤差補正方法
KR100935793B1 (ko) Ｄｃ 오프셋 보정 장치 및 그 방법
JP3400736B2 (ja) トレーニング機能付送信機
JP2006094043A (ja) 送信装置及び通信装置
JP2009060174A (ja) 無線装置、無線回路および無線回路制御方法
US6433604B2 (en) Phase adjustment technique
JPH09233145A (ja) 無線装置
JP4694362B2 (ja) 遅延補償回路
KR20020051547A (ko) 국부발진신호의 누설신호 제거장치
JP4319110B2 (ja) 無線通信機
JP2010103791A (ja) 送信器及び携帯情報端末
JP2001069188A (ja) 直交変換回路及び該回路を用いた変調器、復調器並びに直交角度校正方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 11