KR940004651Y1 - 무선통신장치의 동기신호 발생회로 - Google Patents
무선통신장치의 동기신호 발생회로 Download PDFInfo
- Publication number
- KR940004651Y1 KR940004651Y1 KR2019880020267U KR880020267U KR940004651Y1 KR 940004651 Y1 KR940004651 Y1 KR 940004651Y1 KR 2019880020267 U KR2019880020267 U KR 2019880020267U KR 880020267 U KR880020267 U KR 880020267U KR 940004651 Y1 KR940004651 Y1 KR 940004651Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase comparator
- phase
- charge pump
- charge
- Prior art date
Links
- 238000007599 discharging Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 회로도.
제2도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 위상비교기 20 : 충전펌프
30 : 증폭기 40 : 전압제어발진기
50 : 주파수 조절부 C1 : 콘덴서
R1-R3 : 저항 FET : 전계효과 트랜지스터
G1, G2 : 논리합소자
본 고안은 무선통신장치에 관한 것으로, 특히 수신되는 고주파신호중 일정대역의 고주파신호를 동조시키거나 일정 대역의 동기신호를 발생하는 회로에 관한것이다. 통상적으로 무선통신장치는 전파를 이용하여 음성 또는 비음성정보를 전송하는데 송신시는 전송하고자하는 음성 또는 비음성정보를 일정 대역의 고주파신호로 변조하여 증폭한 다음 공중선을 통해 송출하게 되고, 수신시에는 수신되는 고주파신호중 원하는 주파수대역의 고주파신호를 선택입력하여 고주파신호중에 실려있는 음성 또는 비음성정보를 복조함으로서 음성 및 비음성 정보를 수신하게 된다.
상기 송신시 일정 대역의 고주파신호로 음성 및 비음성 정보를 변조하기 위해서는 일정 주파수의 동기신호가 필요하게 되는데 상기 동기신호를 발생하거나 또는 수신시 일정 대역의 고주파신호를 선택입력하기 위한 종래의 동기신호 발생회로는 제1도와 같이 구성되며 작동을 설명하면 하기와 같다.
위상비교기(10)는 라인(1)을 통해 입력되는 제1교류신호와 주파수조절부(50)로 부터 인가되는 제2교류신호의 위상을 비교하여 위상차에 따라 두 출력단자의 논리값을 변화시켜 두 비트의 위상에러신호를 발생한다. 상기 위상비교기(10)의 위상 에러신호를 입력하는 충전펌프(20)는 상기 위상에러신호의 논리값에 따라 증폭기(30)및 콘덴서(C1)와 두저항(R1, R2)로 구성된 적분회로에 충전 또는 방전통로를 제공하거나 충방전 작동을 중지시킨다.
그리고 전압제어발진기(40)은 라인(3)상을 통해 인가되는 콘덴서(C1)의 충전되어진 전압레벨에 따라 주파수가 달라지는 제3교류신호를 발생한다.
그러면 주파수조절부(50)은 적용되는 회로특성에 따라 상기 전압제어발진기(40)로부터 입력되는 제3교류신호를 일정비로 주파수 분주하거나 주파수 체배함으로 상기 제3교류신호를 분주하거나 체배한 제2교류신호를 상기 위상비교기(10)로 출력한다.
여기서 출력신호로는 전압제어발진기(40)의 출력인 제3교류신호가 되고 입력신호로서는 위상비교기(10)로 인가되는 제1교류신호이며, 제1-3교류신호는 고주파신호로서 제1교류신호는 공중선을 통해 수신되는 고주파 신호나 또는 인위적으로 외부발진기로부터 발생된 고주파 신호가 될수있다.
그리고 위상비교기(10)및 충전펌프(20), 증폭기(30)을 하나의 페이즈 록크드 루우프(Phase Locked Loop ; 이하, "PLL"이라함)로 통칭하고 있다.
그러나 상기 종래의 동기신호 발생회로는 위상비교기(10) 및 충전펌프(20), 증폭기(30)로 이루어지는 PLL을 제어할 수 없음으로 동기신호 발생회로의 작동을 제어할 수 없는 문제점과 또한 증폭기(30)과 두 저항(R1, R2)및 콘덴서(C1)로 구성되는 적분수단의 충전전압이 증폭기(30)의 입력 임피던스가 그리크지 않으므로 누압되는 문제점이 있었다.
따라서 본 고안은 PLL을 이용하는 무선통신장치의 동기신호 발생회로에 있어서 PLL을 제어하여 동기신호의 발생 및 수신신호 동조작동을 제어할 수 있는 무선통신 장치의 동기신호발생회로를 제공함에 있다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 고안의 회로도로서 제2도중 위상비교기(10)와 충전펌프(20) 및 증폭기(30)는 하나의 PLL임을 명시한다.
위상비교기(10)은 라인(1)을 통해 입력되는 제1교류신호와 주파수조절부(50)로 부터 입력되는 제2교류신호의 위상을 비교함으로 상기 두 교류신호간의 위상관계에 따라 제1, 2출력단자(U1, D1)에 논리신호 즉 위상에러신호를 발생하여 두 논리합소자(G1, G2)의 제1입력단자로 각각 출력하는데 상기 위상에러신호의 논리값의 변화는 표1-1과 같다.
[표 1-1]
그리고 라인(2)을 통해 프로세서(Processor)나 외부스위치에 의한 발생된 제어신호를 제2입력단자로 입력하고 상기 위상비교기(10)의 제1출력단자(U1)의 출력을 입력하는 논리합소자(G1)은 상기 두 입력신호를 논리합 연산을 함으로서 상기 제어신호의 논리상태에 따라 상기 위상비교기(10)의 제1출력단자(U1)로부터의 출력을 충전펌프(20)의 제1입력단자(PU)로 전송하거나 차단하게 되며, 한편 상기 위상비교기(10)의 제2출력단자(D1)의 출력을 제1입력단자로 입력하고 라인(2)상의 제어신호를 제2입력단자로 입력하는 논리합소자(G2)도 상기 두입력신호를 논리합 연산함으로서 상기 제어신호의 논리상태에 따라 상기 위상비교기(10)의 제2출력단자(D1)의 출력을 충전펌프(20)의 제2입력단자(PD)로 전송하거나 차단한다. 결국 상기 두개의 논리합소자(G1, G2)는 외부로부터 라인(2)을 통해 인가되는 제어신호가 로우 논리상태일때 위상비교기(10)의 출력인 위상에러신호를 충전펌프(20)로 전송함으로서 제1교류신호의 주파수대역을 샘플링하게하고, 제어신호가 하이논리상태일 경우에는 충전펌프(20)의 양입력단자(PU, PD)에 하이논리상태를 인가함으로서 홀딩하게 하는 샘플 홀드 제어수단으로 작동하게 된다.
그리고 충전펌프(20)은 상기 두 논리합소자(G1, G2)의 출력에 의하여 전계효과 트랜지스터(FET) 및 증폭기(30)와 콘덴서(C1) 및 세개의 저항(R1-R3)로 구성된 적분수단의 충전이나 방전통로를 제공하거나 또는 충방전을 정지시키는데 논리합소자(G1)의 출력이 하이논리상태이고 논리합소자(G2)의 출력이 로우논리상태일 경우에는 라인(3)을 통해 적분수단에 충전통로를 제공하게 되고, 논리합소자(G1)의 출력이 로우논리상태이고 논리합소자(G2)의 출력이 하이논리상태일 경우에는 라인(3)을 로루논리상태로 만들어 적분수단에 방전통로를 제공하게 되며, 두논리합소자(G1, G2)의 출력이 모두 하이논리 상태일경우엔 상기 충전펌프(20)의 양출력단자(UF, DF)간의 임피던스(Impedance)를 매우 높게 유지함으로 라인(3)을 개방상태로 만들어 적분수단의 충방전작동을 정지시킨다.
그리고 세개의 저항(R1-R3) 및 콘덴서(C1)와 전계효과트랜지스터(FET)및 증폭기(30)으로 구성된 적분수단은 상기 라인(3)에 하이논리상태의 논리신호가 인가될때 그 전하량을 콘덴서(C1)에 충전하고, 상기 라인(3)상에 로우논리상태가 인가될때에는 충전되어진 전압을 상기 라인(3)을 통해 방전하며, 또한 상기 라인(3)이 개방상태일 경우에는 충전된 전압을 유지함으로 콘덴서(C1)에 저장된 전압레벨을 라인(5)을 통해 전압제어발진기(40)에 인가하는데 이때 콘덴서(C1)에 충방전되는 시간은 콘덴서(C1)의 용량과 두개의 저항(R1, R2)의 합성정항값과의 승산한 값의 시정수를 갖는다. 그리고 전계효과트랜지스터(FET)는 세개의 저항(R1-R3)와 함께 하나의 소오스 플로워(Source Follower)를 구성함으로 라인(3)상의 전압을 증폭기(30)의 입력단자로 출력하는 작동을 하며 콘덴서(C1)에 충전된 전압이 증폭기(30)에 의해 누압되는것을 방지한다.
한편 전압제어발진기(40)은 상기 적분수단에 의해 충전된 전압을 라인(5)을 통해 입력하여 입력된 전압레벨에 따라 주파수가 다른 제3교류신호를 발생하여 라인(6)을 통해 주파수조절부(50)와 출력단으로 출력한다.
그러면 주파수조절부(50)은 상기 전압제어발진기(40)로 부터 라인(6)을 통해 입력되는 제3교류신호를 주파수 분주하거나 또는 주파수 체배하여 상기 위상비교기(10)로 인가하는데 주파수를 분주하거나 체배하는 것은 적용되는 회로의 특성에 따라 달라진다.
그리고 상기 제1, 2도를 설명함에 있어서 교류신호는 고주파신호를 말하나 저주파신호 발생시나 동조시에도 적용될 수 있음으로 시사하는 것이다.
상술한 바와같이 본 고안은 위상비교기(10)및 충전펌프(20)와 증폭기(30)으로 이루어지는 PLL에서 충전펌프(20)의 입력을 제어하여 PLL을 제어할 수 있는 이점이 있으며 상기 이점으로 동기신호 발생회로의 작동을 제어할 수 있는 이점이 있다.
Claims (1)
- 무선통신장치에 있어서, 외부로부터 수신되거나 기준 정현파 발생기로부터 입력되는 제1교류신호와 피드백 입력되는 제2교류신호의 위상을 비교하여 상기 두 입력신호간의 위상 에러를 검출하는 위상비교기(10)와, 상기 위상비교기(10)의 위상에러에 대응하여 충방전작동을 함으로 상기 위상에러에 비례하는 직류성분을 출력하는 적분수단과, 상기 위상비교기(10)와 적분수단사이에 접속되어 상기 위상비교기(10)의 위상에러에 따라 상기 적분수단의 충방전통로를 제어하는 충전펌프(20)와, 상기 위상비교기(10)와 충전펌프(20)사이에 접속되어 외부스위치나 프로세서에 의해 발생인가되는 제어신호에 의해 상기 위상비교기(10)의 위상에러를 상기 충전펌프(20)로 전송하거나 차단함으로서 상기적분수단의 충방전작동을 제어하기 위한 제어수단과, 상기 적분수단의 충전된 전하량에 따라 주파수가 달라지는 제3교류신호를 발생하는 전압제어발진기(40)와, 상기 전압제어발진기(40)의 출력인 제3교류신호를 분주 또는 체배함으로 주파수를 조절한 제2교류신호를 발생하고 상기 위상비교기(10)로 출력하는 주파수조절부(50)로 구성하여 PLL회로를 만듦으로써 수신신호로 부터 동기신호를 발생하도록 구성됨을 특징으로 하는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880020267U KR940004651Y1 (ko) | 1988-12-08 | 1988-12-08 | 무선통신장치의 동기신호 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880020267U KR940004651Y1 (ko) | 1988-12-08 | 1988-12-08 | 무선통신장치의 동기신호 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013665U KR900013665U (ko) | 1990-07-05 |
| KR940004651Y1 true KR940004651Y1 (ko) | 1994-07-14 |
Family
ID=19281978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880020267U KR940004651Y1 (ko) | 1988-12-08 | 1988-12-08 | 무선통신장치의 동기신호 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004651Y1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4758781B2 (ja) * | 2006-01-31 | 2011-08-31 | 富士通株式会社 | Ｄｃオフセット補正装置及びその方法 |
-
1988
- 1988-12-08 KR KR2019880020267U patent/KR940004651Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900013665U (ko) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| US4673892A (en) | Phase locked loop frequency synthesizer with battery saving circuit | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5650754A (en) | Phase-loched loop circuits and voltage controlled oscillator circuits | |
| US4126831A (en) | Electronic phase detector circuit | |
| US4937536A (en) | Fast settling phase lock loop | |
| US5991605A (en) | Method and circuit for creating a modulated signal in a transceiver | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| JP2000165459A (ja) | 位相同期ル―プおよびその方法 | |
| FI97579C (fi) | Vaihelukitun silmukan silmukkasuodatin | |
| US7184732B2 (en) | PLL frequency synthesizer | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| JPH1117750A (ja) | 自動周波数制御装置 | |
| US5973572A (en) | Phase lock loop circuit with variable loop gain | |
| KR100290670B1 (ko) | 위상동기루프를사용한주파수합성기의락-업고속화회로 | |
| KR940004651Y1 (ko) | 무선통신장치의 동기신호 발생회로 | |
| US5794130A (en) | Wireless communication system having improved PLL circuits | |
| US4097816A (en) | Tuning system | |
| JP4584390B2 (ja) | チャージポンプの出力電流を平衡させる方法とチャージポンプ構成ならびに無線通信装置 | |
| US4095190A (en) | Tuning system | |
| KR19990042427A (ko) | 이중모드 변조기 | |
| KR20010014348A (ko) | 순간 위상 차이 출력부를 구비한 위상 주파수 검출기 | |
| US3621451A (en) | Frequency multiplier | |
| JP2000004121A (ja) | 発振変調回路 | |
| KR910005529B1 (ko) | 이중루프에 의한 발진주파수 추적 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010625 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |