JP2000165459A - 位相同期ル―プおよびその方法 - Google Patents

位相同期ル―プおよびその方法

Info

Publication number
JP2000165459A
JP2000165459A JP11326427A JP32642799A JP2000165459A JP 2000165459 A JP2000165459 A JP 2000165459A JP 11326427 A JP11326427 A JP 11326427A JP 32642799 A JP32642799 A JP 32642799A JP 2000165459 A JP2000165459 A JP 2000165459A
Authority
JP
Japan
Prior art keywords
pll
modulation
input
tuning circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11326427A
Other languages
English (en)
Inventor
Gregory Redmond Black
グレゴリー・レッドモンド・ブラック
Louis Michael Nigra
ルイス・マイケル・ニグラ
Michael Edward Denzin
マイケル・エドワード・デンジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2000165459A publication Critical patent/JP2000165459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

(57)【要約】 【課題】 電圧制御発振器（ＶＣＯ）１１４を含む直接
変調位相同期ループ（ＰＬＬ）を提供する。 【解決手段】 分周器１１８は、ＶＣＯに結合された第
１分周器入力と、変調誘導除数シーケンスを受けるため
の第２分周器入力とを有する。位相検波器１０２は、分
周器の出力を受けるために分周器に結合された第１検波
器入力と、基準入力を受けるための第２検波器入力とを
有する．同調回路３０６，４０６は、位相検波器および
ＶＣＯに結合され、この同調回路は、変調帯域幅におい
て一定である周波数応答を有するように、可変ＤＣ基準
電位に応答し、それによりＰＬＬは低変調歪のタイプ１
ＰＬＬとなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、位相同期ループ（ＰＬ
Ｌ）に関し、さらに詳しくは、直接デジタル変調により
歪が少なく、同調が高速な位相同期ループに関する。
【０００２】
【従来の技術】ＰＬＬは、電圧制御発振器（ＶＣＯ：vo
ltage controlled oscillator)の出力位相を安定させる
ために、無線システムにおいて一般に用いられる。ＰＬ
Ｌは、ＶＣＯの周波数を除数で分周する分周器と、分周
されたＶＣＯ信号と安定基準との間の位相差の電圧また
は電流相当(analogue)を生成するための位相検波器およ
び安定周波数基準と、位相検波器出力からＶＣＯ制御電
圧を生成するためのループ・フィルタとによって構成さ
れる制御ループによって囲まれたＶＣＯから一般にな
る。直接デジタル変調ＰＬＬは、分周器の除数を変える
ことによって、ＶＣＯ出力位相の変調を行う。
【０００３】ＧＳＭ(Global System for Mobile commun
ication)規格では、送信ＶＣＯは２００マイクロ秒以下
で、１００ＭＨｚステップを９０Ｈｚ以上の精度で同期
できなればならない。これは、使用しないときに送信サ
ブシステムをオフにすることによって電流損(current d
rain)を最小限に抑え、かつオン時にすばやくリスター
トする必要があるためである。さらに、温度および部品
変動の広い範囲でこの仕様を満たすことが重要である。
【０００４】直接デジタル変調は極めて望ましいが、こ
のような環境では対応するのが難しい。変調の歪を避け
ることが多分最も困難な課題である。ＧＳＭシステムに
おいて、変調歪の尺度はグローバル位相誤差基準(globa
l phase error standard)であり、これは５度ｒｍｓの
変調位相歪制限を課す。
【０００５】変調位相の低歪を達成するためには、ＰＬ
Ｌループ・フィルタは、安定性，同期時間およびＰＬＬ
帯域幅といった通常の設計条件のみならず、位相直線性
についても慎重に設計しなければならない。
【０００６】被変調信号は、変調帯域幅によって特徴付
けられるスペクトラムを有する。変調帯域幅とは、チャ
ネル中心からオフセットした周波数範囲のことであり、
この範囲内に変調のスペクトル・パワーが存在する。Ｇ
ＳＭシステムでは、変調帯域幅は約１００ＫＨｚであ
る。直接デジタル変調は、より高いオフセット周波数に
おける変調成分の減衰を避けるために、変調帯域幅より
も大きいＰＬＬ帯域幅を必要とする。
【０００７】直接デジタル変調ＰＬＬの完成にさらに立
ちふさがる課題は、不要なスプリアス放射(spurious em
issions)を抑圧する必要があることである。ＧＳＭシス
テムでは、変調器による出力無線周波数（ＲＦ）スペク
トラムは、キャリアからオフセットした２００ｋＨｚに
て３０ｄＢＣだけ抑圧し、またキャリアからオフセット
した４００ＫＨｚにて６０ｄＢＣだけ抑圧しなければな
らない。さらに、ＧＳＭ仕様では、チャネル中心から
１．８ＭＨｚ以上オフセットした周波数におけるスプリ
アス放射は、パワー・レベルが３０ｄＢｍ以下であるこ
とを規定している。スプリアス放射に対するこれらの制
限は、ＰＬＬ帯域幅に対して上限を課する。
【０００８】位相同期ループ（ＰＬＬ）が広い周波数範
囲にて高速に同調して、広いＰＬＬ帯域幅を支配する低
変調歪を生成し、また高い選択性を支配する低スプリア
ス放射を生成しなければならない場合、従来のループ・
フィルタ構成は不充分なことがある。従来のタイプＩＩ
のＰＬＬは広い範囲で高速な同調を行うことができる
が、一般に良好な選択性は変調忠実度(modulation fide
lity)を損なうことになる。
【０００９】
【発明が解決しようとする課題】従って、改善されたＰ
ＬＬを提供することが望ましい。
【００１０】
【実施例】改善された直接変調位相同期ループ（ＰＬ
Ｌ）は、ＶＣＯを含む。分周器は、ＶＣＯに結合された
第１分周器入力と、変調誘導除数シーケンス(modulatio
n inducing divisor sequence)を受けるための第２分周
器入力とを有する。位相検波器は、分周器の出力を受け
るために分周器に結合された第１検波器入力と、基準入
力を受けるための第２検波器入力とを有する。同調回路
は、位相検波器およびＶＣＯに結合され、この同調回路
が変調帯域幅において一定となる周波数応答を有するよ
うに、可変ＤＣ基準電位に応答し、それによりＰＬＬは
低変調歪のタイプ１ＰＬＬとなる。
【００１１】改善されたＰＬＬは、極めて低い変調歪お
よび低スプリアス・スペクトル放射が可能になる。特に
有利な実施例において、改善されたＰＬＬは、高速な同
調および広い同調範囲を必要とする直接変調シンセサイ
ザなど、広い同調範囲および高速な獲得(fast acquisit
ion)を必要とする用途において利用できる。
【００１２】有利なＧＳＭ送信機は、ＧＳＭ方式のセル
ラ電話に必要なＧＭＳＫ(GaussianMinimum Shift Keyin
g)変調を生成する多重アキュムレータＰＬＬシンセサイ
ザ(multiple accumulator PLL synthesizer)に基づく。
このような送信機では、変調プロセスは分周器の除数を
変化させ、可変除数シーケンスは多重アキュムレータ・
シーケンス発生器において発生される。ＰＬＬは、最小
限の歪で所望の変調を通過させるためには、帯域幅が変
調帯域幅程度で、十分減衰された応答を有していなけれ
ばならず、この帯域幅はセルラ無線電話などの構成で
は、例えば１００ＫＨｚになる場合もある。また、ＰＬ
Ｌは、一例としてのセルラ無線電話用途では、送信機帯
域における雑音を抑圧し、かつ変調による出力ＲＦスペ
クトラムのＧＳＭ仕様の−６０ｄＢＣ減衰条件を満たす
ため、４００ＫＨｚのオフセットにて約２０ｄＢの阻止
帯(rejection band)を有していなければならない。
【００１３】ＧＳＭ送信機において利用できる従来技術
によるタイプＩＩのＰＬＬ１００（図１）は、入力１０
４において基準位相を受け、また入力１０７においてフ
ィードバック信号を受ける位相検波器１０２を含む。位
相検波器は、基準入力１０４とフィードバック入力１０
７の位相差の電流相当である出力信号を生成する。位相
検波器１０２の出力は、同調回路１０６に接続される。
【００１４】同調回路１０６は、抵抗器１０８およびキ
ャパシタ１１０を含む。当業者であれば、タイプＩＩの
ＰＬＬはループ内に２つの積分器を有することが理解さ
れよう。キャパシタ１１０は、抵抗器１０８を介して位
相検波器出力電流源によって駆動されると、ループ内で
一つの積分器となる。同調回路１０６は、フィルタ１１
２に接続して図示されている。このフィルタは、実際に
は、同調回路１０６と、望ましい任意の追加の濾波に影
響を及ぼす回路とを含む。この低域通過フィルタの出力
はＶＣＯ１１４に接続され、ＶＣＯ１１４は、制御入力
に比例する周波数を有する信号を出力する。ＶＣＯ１１
４は、ループ内の第２の積分器に影響を及ぼす。
【００１５】ＶＣＯの出力１１６は、位相同期信号であ
る。位相同期信号は、分周器１１８に入力される。分周
器は、信号周波数をステップダウンし、この信号を位相
検波器に入力し、位相検波器は基準位相信号を、分周器
１１８からのフィードバック信号と比較する。可変除数
シーケンスは入力１２０において入力され、この入力に
応答して、分周器１１８は被変調信号を生成する。
【００１６】タイプＩＩのＰＬＬ１００は、低周波数に
おいて２次オープン伝達関数(second order open trans
fer function)を有し、これは振幅ロールオフおよび位
相応答によって特徴付けられる。例えば、ＰＬＬには、
周波数オクターブ当たり１２ｄＢのロールオフ・レート
と、−１８０度の位相応答を与えることができる。ルー
プ帯域幅にほぼ等しい単位利得周波数(unity gain freq
uency)に向かって周波数が増加すると、開ループ周波数
応答において送信ゼロ(transmission zero)が生じる。
送信ゼロの周波数は、ＰＬＬ１００の閉ループ応答の安
定性マージン，減衰率(damping factor)および選択性に
影響を及ぼし、ＰＬＬ１００の利用が可能な用途を制限
することがある。例えば、ＰＬＬを送信機で用いる場
合、ループ・フィルタが良好な選択性および高速な同調
を得るように設計されていると、この送信ゼロにより送
信機変調のかなりの位相歪が生じる。この歪は、送信ゼ
ロ周波数を変調帯域幅以上に増加することによって除去
できるが、そうすることで安定性を維持するためには、
送信ゼロ周波数の単位利得帯域幅を増加する必要があ
る。しかし、実際の送信機用途では、この結果、広帯域
送信機雑音の不充分な阻止となる。
【００１７】また、歪は、送信ゼロ周波数をＤＣ付近に
低減することにより、必要なループ帯域幅を維持しつつ
低減できる。しかし、これには、キャパシタ１１０に実
際的でない大きな値を必要とする。キャパシタ１１０の
値は、高速同調の条件によって主に制限されるが、物理
的な寸法や、誘電吸収などの二次的な要因によっても制
限される。一般に、キャパシタンスが大きくなると、Ｐ
ＬＬの獲得時間は遅くなり、キャパシタの物理的寸法は
大きくなり、誘電吸収は大きくなる。ＧＳＭシステムな
どのシステム用の送信機では、高速獲得の条件は、大き
なキャパシタの利用と相容れない。
【００１８】同調速度は、獲得モードにおける位相検波
器によって与えられる電流を考慮して、キャパシタ１１
０を初期電圧から必要な同調電圧まで充電するのに要す
る時間にほぼ等しい。
【００１９】
【数１】Ｔtune＝（ΔＶ＊Ｃ）／Ｉcp ここで、Ｔtuneは、所望の周波数に達するための所要時
間；ΔＶは、必要な電圧の変化；Ｃは、キャパシタ値；
およびＩcpは、獲得中に利用可能な位相検波器電流であ
る。
【００２０】タイプＩＩのＰＬＬの利点は、キャパシタ
は、適切な時間が与えられると、任意の位相検波器電流
により任意の電圧に充電できるので、キャパシタは任意
に大きな同調範囲を達成する方法を提供することであ
る。
【００２１】タイプＩのＰＬＬ２００（図２）は、同調
回路２０６を含む。同調回路２０６は、抵抗器２０８か
らなる。ＰＬＬ１００は同調回路において積分器がな
く、ループ内では一つの積分器しかない。この一つの積
分器は、ＶＣＯ１１４によって影響を受ける。同調回路
においてキャパシタがないので、同調回路の周波数応答
は、ＤＣからＰＬＬ帯域幅以上の周波数まで一定であ
る。
【００２２】ＰＬＬ２００は、キャパシタがないので、
送信ゼロを含まず、そのためタイプＩＩのＰＬＬ１００
によって生じる歪を生成しない。ＰＬＬ２００は、一つ
の積分器しかないので、本質的に安定しており、高次元
のループにおいて生じる不安定性を生じさせずにＰＬＬ
帯域幅を任意に低減できる。従って、ＰＬＬ２００は、
変調帯域幅と同じあるいは若干高いが、ループ不安定を
生じさせずに十分な広帯域雑音減衰を達成するのに十分
低い帯域幅で、設計できる。これは、ある用途では、変
調ＰＬＬにおける変調歪および広帯域雑音の問題に対す
る総合的な解決策となる。
【００２３】ただし、タイプＩのＰＬＬでは、キャパシ
タがないので、同調範囲は次式のように制限される。
【００２４】
【数２】Δｆ＝Ｆn＊φmax＊Ｎ ここで、Δｆは、ＶＣＯ出力における中心周波数からの
片側偏差(one-sided deviation)；ｆnは、ＰＬＬの固有
周波数であり、ここでは開ループ利得大きさが用いられ
る；φmaxは、位相検波器の片側最大範囲；およびＮ
は、フィードバック分周比ｆin／ｆoutである。この同
調範囲制限は、直接ＧＳＭ変調などのある用途で必要と
されるＰＬＬ帯域幅，基準周波数および同調範囲で利用
を妨げる。
【００２５】改善されたＰＬＬ３００を図３に示す。Ｐ
ＬＬ３００は、可変基準同調回路３０６を含む。Ｐ同調
回路３０６は、入力３１１に接続されたデジタル／アナ
ログ・コンバータ（ＤＡＣ）３１２を含む。コントロー
ラ３１６は、デジタル開ループ周波数制御信号を生成す
る。ＤＡＣ３１２の出力は、ＤＣ同調電位を有する端子
３１４に接続される。ＤＡＣ３１２は、入力３１１にお
けるデジタル開ループ周波数制御信号の制御下で、端子
３１４において可変ＤＣ基準電位を生成する。端子３１
４における同調電圧は、ＰＬＬが同期する期待周波数の
ための同調電圧である。
【００２６】プログラマブル論理ユニット，マイクロプ
ロセッサなどでもよいコントローラ３１６は、ＰＬＬが
動作すると期待される周波数範囲のそれぞれについてあ
らかじめ決定された値を格納するメモリを含む。これら
の信号は、ＰＬＬが特定の期待周波数範囲で動作すると
きにＤＡＣに与えられる。ＰＬＬの周波数に関連する非
接地基準電位を端子３１４において与えることにより、
ＰＬＬの獲得時間は低減される。
【００２７】ＰＬＬ３００は、同調回路３０６の端子３
１４にて基準電位に接続された可変ＤＣ同調回路３０６
を採用することによって、ＰＬＬ１００の周波数範囲制
限を回避する。ＤＡＣ３１２は直流（ＤＣ）電圧源なの
で、その交流電流（ＡＣ）電位は接地電位のままであ
り、帯域幅および雑音阻止などのＰＬＬダイナミックス
のあらゆる点は、接地基準同調を有するＰＬＬ２００と
同じである。この種のＰＬＬは、ＰＬＬにおける変調歪
および広帯域雑音の問題を解決し、図２のＰＬＬに比べ
て改善された同調範囲能力を有する。ただし、ＰＬＬが
同期を獲得するためには、端子３１４において、±ΔＶ
以内の同調電圧の必要な知識のために、ＰＬＬ３００動
作の望ましくない点もまだある。ＶＣＯのエージング安
定性(agingstability)および温度安定性の必要があり、
またコントローラ３１６内の入力における開ループ周波
数制御信号のキャリブレーションおよび格納の必要があ
る。ＰＬＬ３００は、ＶＣＯ同調電圧が０ボルト＋／１
ΔＶを必要とする用途において最も有用であり、これは
このＰＬＬの周波数範囲を大幅に制限する。
【００２８】直接デジタル変調用の改善されたＰＬＬ４
００を含むワイヤレス通信装置４０１を図４に示す。Ｐ
ＬＬ３００の場合と同様に、改善されたＰＬＬ４００
は、端子４０９にてＤＣ基準電位を有するタイプ１のＰ
ＬＬである。ただし、同調回路４０６は、タイプ１モー
ドで動作する前にＰＬＬをタイプＩＩループで同調する
ことにより、ＤＣ基準電位４０９を自動的に生成する。
これにより、±ΔＶ以内の同調電圧を知る必要がなくな
り、ＶＣＯの温度およびエージング安定性条件が緩和さ
れ、図３のＰＬＬ３００で必要だった入力３１１で与え
られる開ループ周波数制御信号のキャリブレーションお
よび格納の必要がなくなる。
【００２９】ワイヤレス通信装置４０１（図４）は、セ
ルラ電話，双方向無線装置，モデムあるいは任意の他の
通信装置でもよい。通信装置４０１は、分周器４３８に
おける直接変調を含み、この分周器４３８は、入力４１
２において送信すべきデータを受信する。被変調データ
は、出力１１６において出力される。被変調データは、
増幅器４０８において増幅され、アンテナ４１０を介し
て送信される。
【００３０】通信装置において、マイクロフォン４４０
によって検出された信号は、コントローラ４４２および
シンセサイザ４４４においてデジタル信号に変換されて
から、分周器４３８に入力される。アンテナ４１０を介
して受信された信号は、受信機４４８において復調さ
れ、コントローラ４４２に入力される。これらの信号
は、従来のようにコントローラ４４２において処理され
る制御信号と、スピーカ４４６を介して出力される音声
信号とを含むことができる。
【００３１】同調回路４０６は、スイッチ４１４，４１
６を含むので、スイッチ式同調回路である。これらのス
イッチ４１４，４１６は、入力４１８，４２０において
制御信号をそれぞれ受信するように接続される。制御信
号はコントローラ４４２によって生成され、通信装置が
信号に同期中であるか、それともすでに位相同期を獲得
したかどうかを通知する。スイッチは、電界効果トラン
ジスタまたはバイポーラ・トランジスタ構成などのトラ
ンジスタを利用して構成できる。スイッチ４１４は、抵
抗器４２２およびキャパシタ４２４を介してグランドに
接続される。抵抗器４２２およびキャパシタ４２４の接
合部は、バッファ増幅器４２６および抵抗器４２８を介
してスイッチ４１６に接続される。
【００３２】位相検波器は、電流源位相検波器として示
されるが、電圧源位相検波器としても構成できる。低域
通過フィルタ１１２は任意の要素であり、同調回路１０
６，２０６，３０６，４０６によって与えられる濾波以
外の濾波がＰＬＬに必要な場合にのみ設けられる。ＶＣ
Ｏは、従来のＶＣＯである。分周器４３８は、ＶＣＯ出
力１１６に対して動作し、かつ入力１２０における除数
に応答する可変分周器である。除数は、好ましくは、多
重アキュムレータ発生器を利用して生成される。多重ア
キュムレータ・シーケンス発生器の動作は、入力１２０
におけるシーケンスがＶＣＯ出力１１６上で所望の変調
を生成するような動作である。他の種類のシーケンス発
生器を利用してもよい。あるいは、被変調データは、位
相検波器基準入力１０４において入力してもよく、もし
くはデータは入力１２０および入力１０４の組み合わせ
を介して入力してもよい。
【００３３】動作時、周波数獲得の際、回路はタイプＩ
Ｉ状態であり、スイッチ４１４はオン（閉）位置で、Ｓ
２はオフ（開）位置である。抵抗器４２８および増幅器
４２６の出力は、回路の残りの部分から遮断される。増
幅器４２６は、極めて高い入力インピーダンスを有し、
そのためスイッチ４１６が開になっても回路にそれほど
影響を及ぼさない。これは、ループをタイプＩＩのＰＬ
Ｌとして構築する。獲得時、タイプＩＩ変調歪は無関係
で、高速同期を達成するためにはその任意の同調範囲が
必要になる。位相検波器は、必要な同調電圧に近づくま
でキャパシタ４２４に電流を与える。次に、ループは同
期(lock-in)プロセスを開始する。この構成では、抵抗
器４２２は、ＰＬＬの安定性マージンおよび同期挙動条
件を満たすように選択される。キャパシタ４２４は、必
要な獲得時間を達成するように選択され、しかるに高速
獲得を可能にするため低いキャパシタンスを有する。
【００３４】周波数が獲得され、適切な従来の方法で識
別されると、ループは、スイッチ４１４をオフ（開）
し、スイッチ４１６をオン（閉）することによって、タ
イプＩ状態に再構築される。スイッチ４１４がオフのと
き、抵抗器４２２は回路から切り離され、キャパシタ４
２４は遮断され、必要な同調電圧まで充電されている。
キャパシタ４２４は、漏洩効果に応じた時間だけこの電
圧を維持する。また、この電圧は、増幅器４２６，単位
利得電圧増幅器またはバッファの出力において維持され
る。増幅器４２６およびキャパシタ４２４は、キャパシ
タ電圧における低インピーダンス電圧源として機能す
る。スイッチ４１６がオンになると、公称同調電圧(nom
inal tuning voltage)は、接地されずに、オフセットと
して抵抗器４２８に印加される。
【００３５】図４の実施例において、位相検波器１０２
の出力における端子は、公称同調電圧である基準に接続
される。従って、位相検波器１０２は、周波数を維持す
るための直流（ＤＣ）入力を与える必要がない。代わり
に、ＤＣオフセットおよびキャパシタ・ドリフトを補償
することのみが必要とされる。また、位相検波器は、デ
ータの所望の変調など、ダイナミック位相シフトを追跡
するために、小さい交流（ＡＣ）電流を注入する。増幅
器４２６の出力インピーダンスは低いので、増幅器はＡ
Ｃ信号用のグランドへの接続として機能し、ダイナミッ
クにタイプＩループに等しくさせる。このダイナミック
な等価性は、変調歪が従来の接地基準型のタイプＩルー
プと同様に低いことを意味する。
【００３６】タイプＩ構成では、増幅器４２６によって
遮断されるが、キャパシタ４２４は、自己漏洩，スイッ
チ４１４などの回路接続の有限抵抗および増幅器４２６
の入力によって必要とされるバイアス電流などの影響に
より、徐々に放電する。キャパシタ４２４における電圧
の変化は、増幅器４２６の出力において対応する変化を
生じさせる。ＰＬＬ４００は、ＶＣＯの位相を調整し、
従って位相検波器１０２の出力電流を調整して、一定の
同調電圧を維持する。抵抗器４２２両端の電圧はこの一
定同調電圧と増幅器４２６の出力との間の差であるの
で、この増幅器の出力の変化は、位相の対応する変化を
強制する。キャパシタ電圧変化とＶＣＯ出力位相との間
の関係は、次式によって表すことができる。
【００３７】
【数３】δφ（ｔ）＝−Ｎ＊（１／Ｋφ）＊（δν
c（ｔ）／Ｒ１） ここで、δφ（ｔ）は、radia単位のＶＣＯ出力位相の
変化；δνc（ｔ）は、キャパシタＣ１電圧の変化；お
よびＫφは、ａｍｐ／ｒａｄｉａ単位の位相検波器利得
である。放電は、キャパシタからの一定の漏れ電流によ
って生じるので、一般に線形である。従って、電圧ドリ
フトは次式によって与えられる。
【００３８】
【数４】δνc（ｔ）＝−（Ｉleak／Ｃ）＊ｔ ここで、Ｉleakは、キャパシタを出る漏れ電流である。
これを上式に代入すると、
【００３９】
【数５】δφ（ｔ）＝Ｎ＊（Ｉ／Ｋφ）＊（Ｉleak／Ｒ
１＊Ｃ）＊ｔ この位相ドリフトの偏差は一定の周波数シフトである。
【００４０】
【数６】 δω＝Ｎ＊（Ｉ／Ｋφ）＊（Ｉleak／Ｒ１＊Ｃ） 従って、漏洩は周波数誤差条件を満たすように制御しな
ければならない。
【００４１】増幅器４２６の出力における雑音は、上記
のキャパシタ・ドリフトに関する同じ式により、位相雑
音に直接変換される。
【００４２】
【数７】 φn（ｔ）＝−Ｎ＊（Ｉ／Ｋφ）＊（νN（ｔ）／Ｒ１） 用いられる演算増幅器は、出力スペクトル純正条件を満
たすために、クリティカル周波数範囲上で慎重に規定さ
れた雑音性能を有していなければならない。
【００４３】ＰＬＬ４００の高忠実変調特性は、全アナ
ログおよびデジタル・ワイヤレス・サブシステムを含
め、直接変調方法を利用する任意の周波数合成サブシス
テムに潜在的に適用できる。高速同調特性は、時分割多
元接続（ＴＤＭＡ）および周波数ホッピング・スペクト
ル拡散など、直接変調方法を利用し、高速同調を必要と
する任意のサブシステムにさらに適用できる。
【００４４】トラック・ホールド回路(track and hold
circuit)は、キャパシタ４２４，増幅器４２６およびス
イッチ４１４，４１６によって提供される。トラック・
ホールド回路は、タイプＩＩのＰＬＬフィルタからタイ
プＩのＰＬＬフィルタへスムーズな遷移を行う。タイプ
ＩＩのＰＬＬフィルタは、その同調範囲能力のため周波
数獲得時に用いられる。タイプＩフィルタは、良好な変
調忠実度を維持するためにトラッキング中に用いられ
る。データ・バーストが比較的短く、またトランシーバ
がバースト間のパワー・ダウンを可能にするため各バー
ストの開始で周波数を獲得するところのＧＳＭ ＴＤＭ
Ａシステムでは、高速な獲得を可能にし、かつ約１ミリ
秒のホールド期間を満たすために、キャパシタは小さい
（例えば、０．０１μＦ）。
【００４５】従って、ＧＳＭ方式のセルラ電話用に必要
なＧＭＳＫ変調を生成する多重アキュムレータＰＬＬシ
ンセサイザを内蔵した有利なＧＳＭ送信機が得られる。
ＰＬＬは、最小限の歪で所望の変調を通過するため、十
分減衰された応答を有し、帯域幅は変調帯域幅と同程度
である。また、ＰＬＬは、送信機帯域における雑音を阻
止し、また変調による出力ＲＦスペクトラムのＧＳＭ仕
様の−６０ｄＢｃ減衰条件を満たすために、４００ＫＨ
ｚのオフセットにて所望の阻止を行う。
【００４６】以上、改善されたＰＬＬが提供されたこと
が理解されよう。このＰＬＬは、信号チャネルを高速獲
得するために小さなキャパシタを利用する。キャパシタ
上の電位は、所望のグローバル雑音性能を提供するため
に、獲得以後も保持される。
【図面の簡単な説明】
【図１】従来のタイプＩＩのＰＬＬを示す、部分的にブ
ロック図形式の回路概略図である。
【図２】改善されたＰＬＬを示す、ブロック図形式の回
路概略図である。
【図３】改善されたＰＬＬの別の実施例を示す、ブロッ
ク図形式の回路概略図である。
【図４】改善されたＰＬＬのさらに別の実施例を示す、
ブロック図形式の回路概略図である。
【符号の説明】
１０２ 位相検波器 １０４ 基準入力 １０６ 同調回路 １０７ フィードバック入力 １０８ 抵抗器 １１０ キャパシタ １１２ フィルタ １１４ ＶＣＯ １１６ 出力 １１８ 分周器 １２０ 入力 ２００ ＰＬＬ ２０６ 同調回路 ２０８ 抵抗器 ３００ ＰＬＬ ３０６ 可変基準同調回路 ３１１ 入力 ３１２ デジタル／アナログ・コンバータ（ＤＡＣ） ３１４ 端子 ３１６ コントローラ ４００ ＰＬＬ ４０１ ワイヤレス通信装置 ４０６ 同調回路 ４０８ 増幅器 ４０９ 端子 ４１０ アンテナ ４１２ 入力 ４１４，４１６ スイッチ ４１８，４２０ 入力 ４２２ 抵抗器 ４２４ キャパシタ ４２６ バッファ増幅器 ４２８ 抵抗器 ４３８ 分周器 ４４０ マイクロフォン ４４２ コントローラ ４４４ シンセサイザ ４４６ スピーカ ４４８ 受信機
フロントページの続き (72)発明者 ルイス・マイケル・ニグラ アメリカ合衆国イリノイ州シカゴ、サウ ス・プライマウス・コート1341 (72)発明者 マイケル・エドワード・デンジン アメリカ合衆国イリノイ州クリスタル・レ イク、ブラッドフォード・レーン1756

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 変調帯域幅を有する直接変調位相同期ル
    ープ（ＰＬＬ）であって：電圧制御発振器（ＶＣＯ）；
    前記ＶＣＯに結合された第１分周器入力と、変調誘導除
    数シーケンスを受けるための第２分周器入力とを有する
    分周器；前記分周器の出力を受けるために前記分周器に
    結合された第１検波器入力と、基準入力を受けるための
    第２検波器入力とを有する位相検波器；および前記位相
    検波器および前記ＶＣＯに結合された同調回路であっ
    て、前記同調回路は変調帯域幅において一定である周波
    数応答を有するように、可変ＤＣ基準電位に応答し、そ
    れにより前記ＰＬＬは低変調歪のタイプ１ＰＬＬとな
    る、同調回路；によって構成されることを特徴とする直
    接変調ＰＬＬ。
  2. 【請求項２】 前記同調回路に結合され、かつ前記ＶＣ
    Ｏの入力に接続された出力を有する低域通過フィルタを
    さらに含んで構成されることを特徴とする請求項１記載
    の直接変調ＰＬＬ。
  3. 【請求項３】 前記同調回路は、前記ＰＬＬの同調周波
    数に関連する可変ＤＣ電位を発生するＤＣ基準電位発生
    回路に結合されることを特徴とする請求項１記載の直接
    変調ＰＬＬ。
  4. 【請求項４】 前記可変ＤＣ基準電位は、前記ＰＬＬに
    よる獲得中に前記位相検波器の出力をサンプリングし、
    獲得後に被サンプリング値を保持することによって発生
    されることを特徴とする請求項１記載の直接変調ＰＬ
    Ｌ。
  5. 【請求項５】 前記同調回路は、抵抗器およびキャパシ
    タを介してグランドに接続された第１スイッチ要素と、
    増幅器を介して前記抵抗器およびキャパシタの接合部に
    接続された第２スイッチ要素とを含むことを特徴とする
    請求項４記載の直接変調ＰＬＬ。
  6. 【請求項６】 位相検波器，同調回路，電圧制御発振器
    および分周器を含む、直接デジタル変調用のＰＬＬを提
    供する方法であって、前記直接デジタル変調は前記分周
    器において行われる方法であって：周波数獲得時に前記
    ＰＬＬをタイプＩＩフィルタとして動作させる段階；お
    よび良好な変調忠実度を維持するため、トラッキング時
    に前記ＰＬＬをタイプＩフィルタとして動作させる段
    階；によって構成されることを特徴とする方法。
  7. 【請求項７】 前記ＰＬＬをタイプＩＩフィルタとして
    動作させる前記段階は、獲得時に前記位相検波器の出力
    をサンプリングするためにキャパシタを接続することを
    含むことを特徴とする請求項６記載の方法。
  8. 【請求項８】 前記ＰＬＬをタイプＩフィルタとして動
    作させる前記段階は、トラッキング時に前記キャパシタ
    上の電圧を保持することを特徴とする請求項６記載の方
    法。
  9. 【請求項９】 ＰＬＬであって：位相検波器；制御信号
    を受けるための制御入力を有するスイッチ式同調回路；
    前記スイッチ式同調回路に結合された低域通過フィル
    タ；前記低域通過フィルタに結合された電圧制御発振
    器；および前記電圧制御発振器と前記位相検波器との間
    に結合された分周器；によって構成され、 前記スイッチ式同調回路は、獲得時に抵抗器とキャパシ
    タの直接接続を含み、トラッキング・モード時に獲得電
    位を保持するためのホールド回路を含むことを特徴とす
    るＰＬＬ。
  10. 【請求項１０】 前記スイッチ式同調回路は、第１抵抗
    器，第２抵抗器，キャパシタおよび増幅器を含み、前記
    増幅器は、前記第１抵抗器と前記キャパシタとの接合部
    間で接続され、また前記第２抵抗器に接続さえれた出力
    を有し、前記第１および第２抵抗器は、それぞれのスイ
    ッチを介して前記位相検波器に選択的に接続されること
    を特徴とする請求項９記載のＰＬＬ。
JP11326427A 1998-11-23 1999-11-17 位相同期ル―プおよびその方法 Pending JP2000165459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US197986 1998-11-23
US09/197,986 US6157271A (en) 1998-11-23 1998-11-23 Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor

Publications (1)

Publication Number Publication Date
JP2000165459A true JP2000165459A (ja) 2000-06-16

Family

ID=22731539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11326427A Pending JP2000165459A (ja) 1998-11-23 1999-11-17 位相同期ル―プおよびその方法

Country Status (7)

Country Link
US (1) US6157271A (ja)
JP (1) JP2000165459A (ja)
KR (1) KR20000035604A (ja)
CN (1) CN1255782A (ja)
BR (1) BR9905641A (ja)
DE (1) DE19954255B4 (ja)
GB (1) GB2344006B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526928A (ja) * 2003-06-03 2006-11-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ローパスフィルタおよび電子装置
JP2008512920A (ja) * 2004-09-13 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 補償された高速ｐｌｌ回路

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器
JP4089003B2 (ja) * 1998-04-01 2008-05-21 ソニー株式会社 受信機及び受信方法
US6418174B1 (en) * 1999-02-19 2002-07-09 Rf Micro Devices, Inc. Frequency shift key modulator
JP4206558B2 (ja) * 1999-04-26 2009-01-14 横河電機株式会社 位相変動発生回路、及び位相変動発生方法
US6515526B2 (en) 1999-04-26 2003-02-04 Ando Electric Co., Ltd. Phase fluctuation generation
US7236541B1 (en) * 1999-06-03 2007-06-26 Analog Devices, Inc. Translation loop modulator
US6631169B1 (en) * 1999-12-27 2003-10-07 Syncomm Technology Corporation Apparatus and method for GMSK baseband modulation based on a reference phase to be simplified
US20020025791A1 (en) * 2000-03-20 2002-02-28 Englert John W. Handheld two-way radio with digital selective calling
US6339368B1 (en) * 2000-03-31 2002-01-15 Zilog, Inc. Circuit for automatically driving mechanical device at its resonance frequency
US6396355B1 (en) * 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
US6664826B1 (en) * 2000-07-20 2003-12-16 Motorola, Inc. Loop filter and amplifier for improved phase margin and decreased phase noise with VCOs
US6851493B2 (en) * 2000-12-01 2005-02-08 Texas Instruments Incorporated Digital PLL with gear shift
US6785518B2 (en) 2001-02-16 2004-08-31 Analog Devices, Inc. Transmitter and receiver circuit for radio frequency signals
DE10108636A1 (de) 2001-02-22 2002-09-19 Infineon Technologies Ag Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
GB0104535D0 (en) * 2001-02-23 2001-04-11 Univ Bristol Digital cartesian loop
GB0121713D0 (en) * 2001-09-07 2001-10-31 Nokia Corp Accumulator based phase locked loop
US6680654B2 (en) * 2001-10-24 2004-01-20 Northrop Grumman Corporation Phase locked loop with offset cancellation
US6717475B2 (en) * 2001-11-01 2004-04-06 Skyworks Solutions, Inc. Fast-acquisition phase-locked loop
US6728651B1 (en) * 2002-03-13 2004-04-27 Ltx Corporation Methods and apparatuses for digitally tuning a phased-lock loop circuit
DE10242364A1 (de) 2002-09-12 2004-03-25 Infineon Technologies Ag Phasenregelkreis
DE10255863B4 (de) * 2002-11-29 2008-07-31 Infineon Technologies Ag Phasenregelschleife
US7236756B2 (en) * 2002-12-13 2007-06-26 Freescale Semiconductors, Inc. Tuning signal generator and method thereof
US8412116B1 (en) * 2002-12-20 2013-04-02 Qualcomm Incorporated Wireless transceiver
US7095992B2 (en) * 2003-12-19 2006-08-22 Broadcom Corporation Phase locked loop calibration
JP4063779B2 (ja) * 2004-02-27 2008-03-19 三洋電機株式会社 Ｐｌｌ回路
DE102004014204B4 (de) * 2004-03-23 2006-11-09 Infineon Technologies Ag Phasenregelkreis und Verfahren zur Phasenkorrektur eines frequenzsteuerbaren Oszillators
DE102004046404B4 (de) * 2004-09-24 2006-07-20 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis
JPWO2006068237A1 (ja) * 2004-12-24 2008-06-12 松下電器産業株式会社 位相変調装置、通信機器、移動体無線機、及び位相変調方法
US7283001B2 (en) * 2005-05-12 2007-10-16 Cirrus Logic, Inc. Noise-shaping amplifier with waveform lock
US7412215B1 (en) * 2005-06-03 2008-08-12 Rf Micro Devices, Inc. System and method for transitioning from one PLL feedback source to another
US7755437B2 (en) * 2005-08-24 2010-07-13 Qualcomm Incorporated Phase locked loop system having locking and tracking modes of operation
US7436228B1 (en) * 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
CN101416395B (zh) * 2006-03-31 2011-03-16 日本电波工业株式会社 数字处理装置
US8674754B2 (en) 2007-02-09 2014-03-18 Intel Mobile Communications GmbH Loop filter and phase-locked loop
US8467748B2 (en) * 2007-03-02 2013-06-18 Freescale Semiconductor, Inc. Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
US8050634B2 (en) * 2008-04-18 2011-11-01 Telefonaktiebolaget L M Ericsson (Publ) Transceiver with isolated receiver
DE102008035456B4 (de) * 2008-07-30 2012-09-06 Lantiq Deutschland Gmbh Schaltungsanordnung und Verfahren zur Erzeugung eines Signals mit im Wesentlichen konstantem Signalpegel
JP2010135956A (ja) * 2008-12-03 2010-06-17 Renesas Electronics Corp Ｐｌｌ回路およびその制御方法
US8446193B2 (en) * 2011-05-02 2013-05-21 National Semiconductor Corporation Apparatus and method to hold PLL output frequency when input clock is lost
CN112636747A (zh) * 2020-12-22 2021-04-09 成都华微电子科技有限公司 锁相环参考杂散快速仿真方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831195A (en) * 1973-07-27 1974-08-20 Burroughs Corp Multi-mode clock recovery circuit for self-clocking encoded data
JPS59133738A (ja) * 1983-01-20 1984-08-01 Yaesu Musen Co Ltd Ｐｌｌシンセサイザ方式
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
DE4201415A1 (de) * 1992-01-21 1993-07-22 Telefunken Microelectron Kombiniertes funksende- und -empfangsgeraet mit einer pll-schaltung
US5424688A (en) * 1993-07-02 1995-06-13 Rockwell International Corp. Frequency synthesizer apparatus incorporating phase modulation tracking means
US5802450A (en) * 1996-04-19 1998-09-01 Ericsson Inc. Transmit sequencing
GB2317279B (en) * 1996-09-11 2001-01-24 Nec Technologies Frequency synthesisers
US5900785A (en) * 1996-11-13 1999-05-04 Ericsson Inc. System and method for offsetting load switching transients in a frequency synthesizer
US5933058A (en) * 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
US5936445A (en) * 1997-03-21 1999-08-10 Plato Labs, Inc. PLL-based differential tuner circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526928A (ja) * 2003-06-03 2006-11-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ローパスフィルタおよび電子装置
JP4704329B2 (ja) * 2003-06-03 2011-06-15 エヌエックスピー ビー ヴィ ローパスフィルタおよび電子装置
JP2008512920A (ja) * 2004-09-13 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 補償された高速ｐｌｌ回路
JP4815572B2 (ja) * 2004-09-13 2011-11-16 エスティー‐エリクソン、ソシエテ、アノニム 補償された高速ｐｌｌ回路

Also Published As

Publication number Publication date
KR20000035604A (ko) 2000-06-26
GB2344006B (en) 2001-01-17
GB2344006A (en) 2000-05-24
DE19954255A1 (de) 2000-06-08
CN1255782A (zh) 2000-06-07
DE19954255B4 (de) 2004-09-30
GB9926094D0 (en) 2000-01-12
BR9905641A (pt) 2000-10-03
US6157271A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JP2000165459A (ja) 位相同期ル―プおよびその方法
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
US7072626B2 (en) Polar modulation transmitter
US7352249B2 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US7755439B2 (en) Phase locked loop circuit performing two point modulation and gain calibration method thereof
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
US5963100A (en) Frequency synthesizer having a speed-up circuit
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
US7535311B2 (en) Direct wideband modulation of a frequency synthesizer
JPH08509589A (ja) 入れ子にした振幅変調コントローラおよび位相変調コントローラを有する電力増幅器
WO2007146691A2 (en) System and method for providing a transmitter for polar modulation and power amplifier linearization
US5991605A (en) Method and circuit for creating a modulated signal in a transceiver
JP2011041298A (ja) 同期および追跡動作モードを有する位相同期ループシステム
JP2000513532A (ja) 位相ひずみの補償装置及び方法
EP1657813A4 (en) BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL
US6069537A (en) Double mode modulator
JP3196409B2 (ja) Ｐｌｌ回路
KR970008805B1 (ko) 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기
KR100338643B1 (ko) 위상동기루프에서 위상잡음을 감소시키기 위한 장치
US20230231564A1 (en) Transceiver circuit and control method of frequency synthesizer
JP2001094447A (ja) 移動無線端末装置
JPS5845860B2 (ja) 変調回路
JP3008938B1 (ja) Ｐｌｌ回路
JPH05308282A (ja) 位相同期ループ回路
JP2003347934A (ja) 送信装置