DE10255863B4 - Phasenregelschleife - Google Patents

Phasenregelschleife Download PDF

Info

Publication number
DE10255863B4
DE10255863B4 DE10255863A DE10255863A DE10255863B4 DE 10255863 B4 DE10255863 B4 DE 10255863B4 DE 10255863 A DE10255863 A DE 10255863A DE 10255863 A DE10255863 A DE 10255863A DE 10255863 B4 DE10255863 B4 DE 10255863B4
Authority
DE
Germany
Prior art keywords
phase
output
input
loop filter
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10255863A
Other languages
English (en)
Other versions
DE10255863A1 (de
Inventor
Günter Dr. Märzinger
Stefan Herzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255863A priority Critical patent/DE10255863B4/de
Priority to PCT/DE2003/003638 priority patent/WO2004051854A1/de
Priority to AU2003287858A priority patent/AU2003287858A1/en
Publication of DE10255863A1 publication Critical patent/DE10255863A1/de
Priority to US11/141,591 priority patent/US7205849B2/en
Application granted granted Critical
Publication of DE10255863B4 publication Critical patent/DE10255863B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Phasenregelschleife, aufweisend
– einen Phasendetektor (1) mit einem ersten Eingang (2) zum Zuführen eines Bezugssignals und mit einem zweiten Eingang (3),
– einen gesteuerten Oszillator (6) mit einem Steuereingang, der an einen Ausgang (4) des Phasendetektors (1) angekoppelt ist, und
– einen Frequenzteiler (7) in einem Rückführungszweig der Phasenregelschleife mit einem Eingang, der an einen Ausgang des gesteuerten Oszillators (6) angeschlossen ist und mit einem Ausgang, der an den zweiten Eingang (3) des Phasendetektors (1) angeschlossen ist,
dadurch gekennzeichnet, daß
zur Kopplung des Ausgangs des Phasendetektors (1) mit dem Steuereingang des gesteuerten Oszillators (6) ein integratorfreies Schleifenfilter (5) vorgesehen ist, welches durch eine Übertragungsfunktion beschrieben wird, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist oder welches durch eine Übertragungsfunktion beschrieben wird, die zumindest ein konjugiert komplexes Polstellenpaar in der Laplace-Ebene aufweist.

Description

  • Die vorliegende Erfindung betrifft eine Phasenregelschleife, aufweisend einen Phasendetektor mit einem ersten Eingang zum Zuführen eines Bezugssignals und mit einem zweiten Eingang, einen gesteuerten Oszillator mit einem Steuereingang, der an einen Ausgang des Phasendetektors angekoppelt ist, und einen Frequenzteiler in einem Rückführungszweig mit einem Eingang des Frequenzteilers, der an einen Ausgang des gesteuerten Oszillators angeschlossen ist, und mit einem Ausgang des Frequenzteilers, der an einen zweiten Eingang des Phasendetektors angeschlossen ist.
  • In der Nachrichtentechnik werden zu übertragende Nutzsignale, die ursprünglich in einer Basisband-Lage vorliegen, zur Übertragung über einen Kanal normalerweise in ihrer Frequenz verschoben. Dabei wird üblicherweise ein hochfrequentes Trägersignal mit dem Nutzsignal moduliert. Zur Frequenzumsetzung eines derartigen Nutzsignals in eine hochfrequente Lage können beispielsweise Phasenregelschleifen verwendet werden. Voraussetzung dafür ist, daß das Modulationssignal eine konstante Einhüllende aufweist.
  • Derartige Sendeanordnungen werden auch als Modulations-Phasenregelschleifen, englisch: modulation loop, bezeichnet.
  • Eine gattungsgemäße Phasenregelschleife ist beispielsweise in der Druckschrift von Michael H. Perrott et al. "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5-Mb/s GFSK Modulation", IEEE Journal of Solid-State Circuits, Vol. 32, No. 12, December 1997 in 2 auf Seite 2049 angegeben.
  • Bei derartigen Phasenregelschleifen, welche auch als PLL, Phase Locked Loop, bezeichnet werden, wird mit dem Phasende tektor ein Phasenvergleich zwischen dem frequenzmäßig heruntergeteilten Oszillatorsignal und einem Bezugssignal durchgeführt. In Abhängigkeit von einer Phasen- und/oder Frequenzabweichung wird der Oszillator so in seiner Schwingfrequenz verändert, daß die Phasenabweichung verschwindet. In diesem Zustand ist die PLL eingerastet.
  • Zur Kopplung zwischen Phasendetektor und Oszillator ist normalerweise ein Schleifenfilter vorgesehen. Aus Sicht der Regelungstechnik arbeitet dieses Schleifenfilter im Regelkreis als Regler und hat zur Wahrung der Stabilität des Regelkreises normalerweise integrierende Eigenschaften. Demnach ist das Schleifenfilter einer PLL normalerweise als I-Regler, PI-Regler oder als PID-Regler ausgeführt. Der Buchstabe I steht dabei für den Integrator im Regler.
  • Es sind mehrere Möglichkeiten bekannt, ein Modulationssignal in eine Phasenregelschleife einzubringen. In Abhängigkeit des gewählten Einspeisepunktes für das Modulationssignal ergeben sich für dessen Übertragungsfunktion Hochpaß- oder Tiefpaß-Eigenschaften der Schleife.
  • Ein Hochpaß-Übertragungsverhalten der Schleife ergibt sich beispielsweise beim Einspeisen des Modulationssignals am Eingang oder am Ausgang des Oszillators. Dabei ist anzumerken, daß bisher noch keine technische Realisierung für eine Einspeisung eines Modulationssignals am Ausgang des Oszillators bekannt ist.
  • Ein Tiefpaß-Übertragungsverhalten der Schleife ergibt sich dagegen bei Einspeisung des Modulationssignals an einem der beiden Eingänge des Phasendetektors oder an dessen Ausgang ebenso wie bei einer Einspeisung des Modulationssignals am Eingang des Frequenzteilers im Rückführungszweig.
  • Verwendet man einen der möglichen Tiefpaß-Punkte der Regelschleife zum Einspeisen der Modulation, so wird das Modulati onssignal mit einer Tiefpaß-Funktion bewertet. Hierdurch wird die Modulationsbandbreite im allgemeinen auf einen Wert eingeschränkt, der kleiner ist als die Schleifenbandbreite des Regelkreises. Wird hingegen ein Hochpaß-Punkt verwendet, dann werden die tiefen Frequenzen des Modulationsspektrums in einer nicht akzeptablen Weise abgeschwächt.
  • In dem Dokument von Markus Helfenstein und George S. Moschytz "Circuits and Systems for Wireless Communication", Kluwer 2000, ISBN 0-7923-7722-2 sind in Kapitel 10 "Transmitter Concepts, Integration and Design Trade-Offs", auf Seiten 141 bis 155 weitere Möglichkeiten zur Realisierung von Modulations-Phasenregelschleifen angegeben.
  • Den angeführten Modulatoren mit PLL ist der Nachteil gemeinsam, daß zur Einspeisung des Modulationssignals ein Schaltungsknoten mit Tiefpaß-Eigenschaften verwendet wird. Zudem wird eine sehr große PLL-Bandbreite benötigt, um den hohen Anforderungen an die Frequenz-Umsetzungsqualität zu entsprechen, wie sie in Mobilfunkstandards, zum Beispiel GSM, gefordert werden.
  • Die beschriebene Problematik könnte dadurch gelöst werden, daß eine Kombination eines Tiefpaß- und eines Hochpaß-Einspeisepunktes gewählt wird. Derartige Anordnungen werden auch als Zweipunkt-Modulatoren bezeichnet. Dabei tritt jedoch das Problem auf, daß eine hochgenaue Anpassung erforderlich ist zwischen dem üblicherweise in digitaler Schaltungstechnik aufgebauten Tiefpaß-Modulationspunkt am Frequenzteiler und dem analogen Einspeiseknoten am Oszillator-Eingang. Diese Anpassung ist jedoch bedingt durch Fertigungsstreuungen, Temperaturdrifts et cetera im Analogteil sehr aufwendig in der Realisierung.
  • Dokument DE 199 54 255 A1 beschreibt auch eine Phasenregelschleife. Die Phasenregelschleife enthält einen spannungsgesteuerten Oszillator, einen Teiler, einen Phasendetektor und eine Abstimmschaltung. Die Abstimmschaltung ist mit dem Phasendetektor und dem Oszillator gekoppelt. Die gegebene PLL hat ein RC-Glied, das dazu dient, ein vom Komparator bereitsgestelltes Fehlersignal zu integrieren und dem spannungsgesteuerten Oszillator zuzuführen. Dies dient zur Bereitstellung einer herkömmlichen Phasenregelschleifenfunktion.
  • Aufgabe der vorliegenden Erfindung ist es, eine eingangs beschriebene Phasenregelschleife so weiterzubilden, daß mit geringem Aufwand eine möglichst verzerrungsfreie Modulation eines Trägersignals möglich ist.
  • Erfindungsgemäß wird die Aufgabe gelöst durch eine gattungsgemäße Phasenregelschleife, die derart weitergebildet ist, daß zur Kopplung des Ausgangs des Phasendetektors mit dem Steuereingang des gesteuerten Oszillators ein integratorfreies Schleifenfilter vorgesehen ist, welches durch eine Übertragungsfunktion beschrieben wird, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist oder welches durch eine Übertragungsfunktion beschrieben wird, die zumindest ein konjugiert komplexes Polstellenpaar in der Laplace-Ebene aufweist.
  • Gemäß dem vorgeschlagenen Prinzip ist im Regler der Phasenregelschleife, also im Schleifenfilter, kein I-Anteil vorgesehen. Demnach hat der als Schleifenfilter ausgeführte Regler der PLL keine integrierende Eigenschaft, sondern ist als integratorfreies Filter ausgeführt.
  • Damit ist ein Vorurteil der Fachwelt überwunden, da normalerweise in Phasenregelschleifen, die für Mobilfunkanwendungen geeignet sind, stets integrierende Schleifenfilter vorgesehen sind. Diese Schleifenfilter haben normalerweise einen Pol bei Null in der komplexen Übertragungsfunktion, der vorliegend entfällt. Wird die Übertragungsfunktion eines Schleifenfilters vom Zeitbereich in den Laplace-Bereich, die sogenannte s-Ebene, transformiert, so läßt sich der I-Anteil des Schlei fenfilters normalerweise durch den Faktor 1/s darstellen. Gemäß dem vorgeschlagenen Prinzip ist eine derartige Polstelle bei Null gerade vermieden.
  • In einem mathematischen Modell einer Phasenregelschleife ist normalerweise ein integrierendes Verhalten im Oszillator gegeben, dessen Übertragungsfunktion normalerweise angegeben wird mit K dividiert durch s, wobei K die Steilheit des Oszillators und s die komplexe Laplace-Variable repräsentiert. Das im Stand der Technik sich somit ergebende, zweifach integrierende Verhalten wird normalerweise zur Herstellung von Stabilität im Regelkreis dadurch kompensiert, daß im Schleifenfilter zusätzlich zum Integratoranteil eine Nullstelle in der Übertragungsfunktion vorgesehen ist.
  • Gemäß dem vorgeschlagenen Prinzip kann nun durch Weglassen des I-Anteils, repräsentiert durch die Polstelle der Übertragungsfunktion des Schleifenfilters, auch auf die Nullstelle der Übertragungsfunktion des Schleifenfilters verzichtet werden und dennoch ein stabiler Regelkreis gebildet werden.
  • Zudem wird gemäß dem vorgeschlagenen Prinzip mit Vorteil die durch die Nullstelle bedingte Verzerrung der Übertragungsfunktion der geschlossenen Schleife vermieden. Dies wiederum ermöglicht den Betrieb der Phasenregelschleife in stabiler Weise auch mit geringerer Schleifenbandbreite ohne Einbußen bei der Übertragungsqualität.
  • Zusammengefaßt bietet der Einsatz eines integratorfreien Schleifenfilters in einer Phasenregelschleife, wie gemäß dem vorliegenden Prinzip vorgeschlagen, die Möglichkeit der Optimierung des Schleifenfilters für einen sehr ebenen Verlauf der Gruppenlaufzeit bis zu Frequenzen in der Größenordnung der Schleifenbandbreite selbst.
  • Das integratorfreie Schleifenfilter ist als Schleifenfilter mit konjugiert komplexem Polpaar oder mit rein passiven Polstellen realisiert.
  • Das Schleifenfilter wird durch eine Übertragungsfunktion beschrieben, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist. Das Schleifenfilter umfasst ausschließlich passive Polstellen und hat damit weder Nullstellen noch Integrator-Eigenschaft. Dies ermöglicht die Realisierung eines sehr ebenen Verlaufs der Gruppenlaufzeit der Übertragungsfunktion der geschlossenen Schleife.
  • Das integratorfreie Schleifenfilter wird auch durch eine Übertragungsfunktion beschrieben, die zumindest ein konjugiert komplexes Polstellenpaar in der Laplace-Ebene aufweist. Das Schleifenfilter mit konjugiert komplexen Polstellen ohne Nullstellen und ohne Integrator ermöglicht die Realisierung spezieller, vorteilhafter Übertragungsfunktionen der PLL wie Bessel- oder Legendre-Übertragungsfunktionen.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, daß das integratorfreie Schleifenfilter ausschließlich passive Bauteile umfaßt. Ein derartiges, integratorfreies Schleifenfilter ist mit besonders geringem Aufwand implementierbar.
  • Die passiven Polstellen sind bevorzugt durch je ein RC-Glied realisiert. Sind mehrere passive Polstellen im Schleifenfilter vorgesehen, so ist bevorzugt eine Serienschaltung mehrerer RC-Glieder zur Bildung der passiven Pole vorgesehen.
  • Zur Erzeugung eines Spannungssignals für die Speisung des integratorfreien Schleifenfilters ist es vorteilhaft, eine gesteuerte Stromquelle vorzusehen mit einem Steuereingang, der an den Ausgang des Phasendetektors angeschlossen ist, und mit einer gesteuerten Strecke, die das Ausgangs-Spannungssignal über einen angeschlossenen Arbeitswiderstand erzeugt.
  • Dieser Arbeitswiderstand entspricht dem Innenwiderstand der äquivalenten Spannungsquelle und ist mit Vorteil als solcher Teil des nachfolgenden Schleifenfilters. Eine derartige Weiterbildung der Phasenregelschleife ist besonders vorteilhaft in Kombination mit einem integratorfreien Schleifenfilter mit ausschließlich passiven Polen anwendbar.
  • Die beschriebene Weiterbildung des Phasenregelkreises mit gesteuerter Stromquelle ermöglicht eine gute Isolierung der Ausgangsspannung des Phasendetektors gegenüber Schwankungen der Versorgungsspannung und zugleich den Verzicht auf einen aufwendigen Spannungsregler. Zudem ist der gemäß vorgeschla gener Weiterbildung mögliche Spannungshub gegenüber dem mit einem Spannungsregler möglichen Spannungshub deutlich vergrößert und reicht praktisch über den gesamten Versorgungsspannungsbereich hinweg.
  • Die Phasenregelschleife gemäß dem vorliegenden Prinzip ist bevorzugt zur Anwendung in Mobilfunk-Geräten vorgesehen, beispielsweise in Mobilfunk-Sendeanordnungen.
  • Weitere Einzelheiten und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 ein Blockschaltbild einer Phasenregelschleife,
  • 2 ein erstes Ausführungsbeispiel eines integratorfreien Schleifenfilters gemäß der vorgeschlagenen Erfindung zur Anwendung in einer PLL gemäß 1,
  • 3 ein zweites Ausführungsbeispiel eines integratorfreien Schleifenfilters gemäß der Erfindung zur Anwendung in einer PLL gemäß 1,
  • 4 ein Ausführungsbeispiel einer bevorzugten Ansteuerung des Schleifenfilters von 3 mit gesteuerter Stromquelle und
  • 5 eine weitere bevorzugte Ausführungsform einer Schaltung zur Ansteuerung eines integratorfreien Schleifenfilters gemäß 3.
  • 1 zeigt eine Phasenregelschleife, englisch: PLL, Phase Locked Loop. Die Phasenregelschleife umfaßt einen Vorwärts zweig und einen Rückführungszweig. Im Vorwärtszweig der Phasenregelschleife ist ein Phasendetektor 1 vorgesehen mit einem ersten Eingang 2, einem zweiten Eingang 3 und einem Ausgang 4. Am ersten Eingang 2 des Phasendetektors 1 ist ein Signal mit einer Bezugsphase φIN zuführbar.
  • Der Ausgang 4 des Phasendetektors 1 ist über ein integratorfreies Schleifenfilter 5 an den Steuereingang eines spannungsgesteuerten Oszillators 6 angeschlossen. Der Ein- und Ausgang des Schleifenfilters 5 ist mit IN, OUT bezeichnet. Der Ausgang des spannungsgesteuerten Oszillators 6, der eine Steilheit KVCO hat, bildet den Ausgang des Phasenregelkreises. An diesem Ausgang kann ein Ausgangssignal mit einer Ausgangsphasenlage φOUT abgegriffen werden. Der Ausgang des Phasenregelkreises ist über einen Frequenzteiler 7 an den zweiten Eingang 3 des Phasendetektors 1 unter Bildung einer negativen Rückkopplung angeschlossen.
  • Im Phasendetektor 1 wird die Differenz der Phasenlage des Eingangssignals und der Phasenlage des rückgekoppelten, frequenzgeteilten Ausgangssignals gebildet, und in Abhängigkeit davon wird der Oszillator 6 angesteuert. Gemäß dem vorgeschlagenen Prinzip erfolgt die Ansteuerung des Oszillators 6 durch den Phasen- und Frequenzdetektor 1 über das integratorfreie Schleifenfilter 5. Die gewünschte Ausgangsfrequenz wird bei der beschriebenen Phasenregelschleife dadurch eingestellt, daß das Teilerverhältnis des Frequenzteilers 7 verstellt wird.
  • An Modulationspunkten M1 bis M6 des Phasenregelkreises kann ein Modulationssignal eingespeist werden. Der Modulationsknoten M1 ist am ersten Eingang 2 des Phasendetektors 1 gebildet, während der Modulationspunkt M2 an dessen Ausgang vorgesehen ist. Der Modulationspunkt M3 ist am Eingang des Oszillators 6 vorgesehen, der Modulationspunkt M4 ist an dessen Ausgang gebildet. Die Modulationspunkte M5 und M6 sind an dem Eingang beziehungsweise an dem Ausgang des Frequenzteilers 7 vorgesehen. Wie eingangs bereits erläutert, ergibt sich für die Modulationspunkte M3 und M4 ein Hochpaß-Übertragungsverhalten der Schleife, während die Modulationspunkte M1, M2, M5 und M6 Tiefpaß-Übertragungsverhalten aufweisen.
  • Je nach dem, an welchem Modulationspunkt ein Modulationssignal in die PLL eingebracht wird, ergeben sich unterschiedliche Übertragungsfunktionen für das Modulationssignal:
    Figure 00100001
    jeweils mit s gleich der Laplace-Variablen, F(s) gleich Übertragungsfunktion des Schleifenfilters im Laplace-Bereich, N gleich Teilerfaktor des Frequenzteilers, KVCO gleich Steil heit des Oszillators, Kϕ gleich Verstärkung des Phasendetektors.
  • Das integratorfreie Schleifenfilter 5 ist ausgelegt als Regler der Phasenregelschleife. Es hat keinen I-Anteil. Die Übertragungsfunktion des Schleifenfilters 5 hat im Laplace-Bereich keine Nullstellen. Durch diese Eigenschaften des verwendeten Schleifenfilters 5 kann ein Phasenregelkreis mit einem sehr ebenen Verlauf der Gruppenlaufzeit bis zu Frequenzen in der Größenordnung der PLL-Bandbreite realisiert werden. Damit kann ein Signal bei wesentlich geringerer Bandbreite als üblich sehr verzerrungsfrei mit Hilfe der PLL aus einer Basisband-Lage in den Hochfrequenzbereich umgesetzt werden.
  • 2 zeigt ein erstes Ausführungsbeispiel für ein integratorfreies Schleifenfilter 5 gemäß dem vorgeschlagenen Prinzip zum Einsatz in einer Phasenregelschleife gemäß 1. Es ist dabei ein Operationsverstärker 8 vorgesehen mit zwei Eingängen, von denen einer auf einen Bezugspotentialanschluß 9 gelegt ist. Der weitere Eingang des Operationsverstärkers 8 ist über einen Kondensator 10 mit dem Ausgang OUT des Schleifenfilters, der vom Operationsverstärkerausgang gebildet wird, verbunden. Der Eingang IN des Schleifenfilters ist über ein RC-Glied an einen Schaltungsknoten K gelegt. Das RC-Glied umfaßt einen Widerstand 11 zwischen dem Eingang IN des Schleifenfilters und dem Schaltungsknoten K sowie einen Kondensator 12, der zwischen den Schaltungsknoten K und Masse 9 geschaltet ist. Der Schaltungsknoten K ist über einen Widerstand 13 mit dem Ausgang OUT des Schleifenfilters und über einen Widerstand 14 mit dem weiteren Eingang des Operationsverstärkers 8 verbunden.
  • Das integratorfreie Schleifenfilter gemäß 2 hat eine Übertragungsfunktion im Laplace-Bereich, welche ein konjugiert komplexes Polstellenpaar aufweist, jedoch keine Nullstellen hat. Mit einem derartigen Schleifenfilter können spezielle, bevorzugte Übertragungsfunktionen der Phasenregel schleife realisiert werden, wie beispielsweise Bessel- oder Legendre-Übertragungsfunktionen.
  • Eine mit besonders geringem Aufwand realisierbare, bevorzugte Ausführungsform eines integratorfreien Schleifenfilters im Sinne der vorliegenden Erfindung ist in 3 gezeigt und ebenfalls bevorzugt zur Anwendung in einer PLL wie in 1 gezeigt ausgelegt. Zwischen dem Eingang IN und dem Ausgang OUT des Schleifenfilters ist vorliegend eine Serienschaltung von insgesamt drei RC-Gliedern 15, 16, 17 gebildet.
  • Die RC-Glieder 15, 16, 17 umfassen jeweils einen Serienwiderstand 18, 19, 20 mit jeweils nachgeschaltetem Kondensator 21, 22, 23, der gegen Bezugspotential 9 geschaltet ist. Die drei Widerstände 18, 19, 20 bilden demnach eine Serienschaltung zwischen Eingang IN und Ausgang OUT des Schleifenfilters.
  • Das Schleifenfilter gemäß 3 realisiert eine Übertragungsfunktion mit drei passiven Polstellen. Dabei hat das Schleifenfilter in seiner Übertragungsfunktion keine Nullstellen und ist integratorfrei. Das Schleifenfilter gemäß 3 ist mit besonders geringem Aufwand implementierbar und ermöglicht ebenfalls die Realisierung eines sehr ebenen Verlaufs der Gruppenlaufzeit mit den bereits ausführlich erläuterten Vorteilen für den Regelkreis mit Modulator gemäß 1.
  • 4 zeigt eine beispielhafte, bevorzugte Schaltung zur Ansteuerung des integratorfreien Schleifenfilters 5 gemäß dem vorgeschlagenen Prinzip mit einem Phasendetektor 1. Hierfür ist eine gesteuerte Stromquelle 24 vorgesehen, deren Steuereingang mit dem Ausgang des Phasendetektors 1 verbunden ist. Die Anschlüsse der gesteuerten Strecke der Stromquelle 24 sind einerseits mit einem Versorgungspotentialanschluß 25 verbunden und andererseits an einen Ausgangsknoten A der Stromquelle gelegt. An den Ausgang A ist in dem Schaltbild von 4 ein Widerstand 26 gegen Bezugspotential 9 ge schaltet. Weiterhin ist an den Ausgang A ein Kondensator 21 gegen Masse geschaltet, der zugleich Teil des Schleifenfilters gemäß 3 ist, nämlich des eingangsseitigen RC-Gliedes 15 von 3.
  • Die gesteuerte Stromquelle 24 erzeugt an einem Arbeitswiderstand ein Ausgangssignal, mit dem das Schleifenfilter angesteuert wird. Der Arbeitswiderstand entspricht dem Innenwiderstand der äquivalenten Spannungsquelle und ist als solcher Teil des nachfolgenden Schleifenfilters 5. Bei der Ausführung gemäß 4 entspricht der Widerstand 26, der an der Stromquelle 24 angeschlossen ist, dem gesamten benötigten ersten Filterwiderstand 18 von 3. Demnach wird der zur Ansteuerung des Schleifenfilters benötigte Spannungshub durch eine Stromquelle über einem Arbeitswiderstand erzeugt.
  • Somit kann mit Vorteil auf einen Spannungsregler zur Stabilisierung der Phasendetektor-Ausgangsspannung verzichtet werden. Zugleich ist die Ausgangsspannung des Phasendetektors sehr gut gegenüber Schwankungen der Versorgungsspannung isoliert.
  • 5 zeigt eine alternative Ausführungsform einer gesteuerten Stromquelle 24' zur Kopplung des Schleifenfilters an den Ausgang des Phasendetektors. Diese Schaltung entspricht in Aufbau und vorteilhafter Funktion weitgehend der Schaltung von 4 und wird an dieser Stelle daher nicht noch einmal beschrieben. Bei dieser Schaltung ist der Widerstand 26, der an der Stromquelle 24' angeschlossen ist, nur ein Teil des benötigten ersten Filterwiderstands 18 von 3. Demnach ist der Anschluß A der Stromquelle 24' über einen Serienwiderstand 18' an den Kondensator 21 gelegt. Der Serienwiderstand 18' bildet gemeinsam mit dem Kondensator 21 gegen Masse das eingangsseitige RC-Glied 15 von 3.
    • 1
    Phasendetektor
    2
    Eingang
    3
    Eingang
    4
    Ausgang
    5
    Schleifenfilter
    6
    VCO
    7
    Frequenzteiler
    8
    Operationsverstärker
    9
    Bezugspotentialanschluß
    10
    Kondensator
    11
    Widerstand
    12
    Kondensator
    13
    Widerstand
    14
    Widerstand
    15
    RC-Glied
    16
    RC-Glied
    17
    RC-Glied
    18
    Widerstand
    18'
    Widerstand
    19
    Widerstand
    20
    Widerstand
    21
    Kondensator
    22
    Kondensator
    23
    Kondensator
    24
    gesteuerte Stromquelle
    24'
    gesteuerte Stromquelle
    25
    Versorgungspotentialanschluß
    26
    Widerstand
    IN
    Schleifenfilter-Eingang
    OUT
    Schleifenfilter-Ausgang
    A
    Ausgangsknoten
    K
    Schaltungsknoten

Claims (6)

  1. Phasenregelschleife, aufweisend – einen Phasendetektor (1) mit einem ersten Eingang (2) zum Zuführen eines Bezugssignals und mit einem zweiten Eingang (3), – einen gesteuerten Oszillator (6) mit einem Steuereingang, der an einen Ausgang (4) des Phasendetektors (1) angekoppelt ist, und – einen Frequenzteiler (7) in einem Rückführungszweig der Phasenregelschleife mit einem Eingang, der an einen Ausgang des gesteuerten Oszillators (6) angeschlossen ist und mit einem Ausgang, der an den zweiten Eingang (3) des Phasendetektors (1) angeschlossen ist, dadurch gekennzeichnet, daß zur Kopplung des Ausgangs des Phasendetektors (1) mit dem Steuereingang des gesteuerten Oszillators (6) ein integratorfreies Schleifenfilter (5) vorgesehen ist, welches durch eine Übertragungsfunktion beschrieben wird, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist oder welches durch eine Übertragungsfunktion beschrieben wird, die zumindest ein konjugiert komplexes Polstellenpaar in der Laplace-Ebene aufweist.
  2. Phasenregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß das Schleifenfilter (5) ausschließlich passive Bauteile umfaßt.
  3. Phasenregelschleife nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zumindest eine passive Polstelle durch zumindest ein zugeordnetes RC-Glied (15) im Schleifenfilter (5) realisiert ist.
  4. Phasenregelschleife nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Schleifenfilter (5) einen Operationsverstärker (8) umfaßt.
  5. Phasenregelschleife nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine gesteuerte Stromquelle (24) vorgesehen ist mit einem Steuereingang (IN), der an den Ausgang (4) des Phasendetektors (1) angeschlossen ist, und mit einer gesteuerten Strecke, die einerseits mit einem Versorgungspotentialanschluß (25) verbunden ist und andererseits einen Eingang des Schleifenfilters (5) bildet.
  6. Phasenregelschleife nach Anspruch 3 und 5, dadurch gekennzeichnet, daß ein an der gesteuerten Stromquelle (24) gegen Bezugspotential (9) angeschlossener Widerstand (26) zumindest teilweise zugleich der Widerstand (18) des RC-Glieds (15) des Schleifenfilters (5) ist.
DE10255863A 2002-11-29 2002-11-29 Phasenregelschleife Expired - Fee Related DE10255863B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10255863A DE10255863B4 (de) 2002-11-29 2002-11-29 Phasenregelschleife
PCT/DE2003/003638 WO2004051854A1 (de) 2002-11-29 2003-11-03 Phasenregelschleife
AU2003287858A AU2003287858A1 (en) 2002-11-29 2003-11-03 Phase-locked loop
US11/141,591 US7205849B2 (en) 2002-11-29 2005-05-31 Phase locked loop including an integrator-free loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255863A DE10255863B4 (de) 2002-11-29 2002-11-29 Phasenregelschleife

Publications (2)

Publication Number Publication Date
DE10255863A1 DE10255863A1 (de) 2004-06-24
DE10255863B4 true DE10255863B4 (de) 2008-07-31

Family

ID=32335850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255863A Expired - Fee Related DE10255863B4 (de) 2002-11-29 2002-11-29 Phasenregelschleife

Country Status (4)

Country Link
US (1) US7205849B2 (de)
AU (1) AU2003287858A1 (de)
DE (1) DE10255863B4 (de)
WO (1) WO2004051854A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10313884A1 (de) 2003-03-27 2004-12-09 Frauenhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. (FHG) Frequenzgenerator mit einer Phasenregelschleife
FR2875972B1 (fr) * 2004-09-30 2006-12-15 St Microelectronics Sa Synthetiseur de frequence a pll
DE102004051596B3 (de) 2004-10-22 2006-01-26 Infineon Technologies Ag Polarmodulator und Verfahren zum Bestimmen eines Amplitudenoffsets in einem Polarmodulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918404A (en) * 1987-12-18 1990-04-17 Bull Hn Information Systems Italia S.P.A. Phase locked loop with self-adjusting circuit for oscillator working point
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
DE19954255A1 (de) * 1998-11-23 2000-06-08 Motorola Inc Phase Lock Loop und diesbezügliches Verfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837853A (en) * 1987-06-05 1989-06-06 Motorola, Inc. Dual port FM demodulation in phase locked receivers
US4907807A (en) * 1989-01-11 1990-03-13 Lee Donald V Board game for playing crossword puzzles
US5429371A (en) * 1993-09-17 1995-07-04 Bledsoe; Michael A. Word based board game
US5395118A (en) * 1994-05-10 1995-03-07 Barrett; Robert E. Crossword game board apparatus
US5615886A (en) * 1995-02-09 1997-04-01 Chalfin; William Word forming board game with colored transparent tiles
US5564710A (en) * 1995-07-11 1996-10-15 Bolding; Pam Word forming card game having a top
JPH09251120A (ja) * 1996-03-15 1997-09-22 Nec Corp 半導体レーザモジュール
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器
US5821817A (en) * 1997-06-16 1998-10-13 The United States Of America As Represented By The Secretary Of The Army Fast-locking low-noise phase-locked loop
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes
US6462593B2 (en) * 1999-07-22 2002-10-08 Sun Microsystems, Inc. Compensation circuit for low phase offset for phase-locked loops
US6563389B1 (en) * 2001-10-24 2003-05-13 Northrop Grumman Corporation Phase locked loop with charge injection cancellation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918404A (en) * 1987-12-18 1990-04-17 Bull Hn Information Systems Italia S.P.A. Phase locked loop with self-adjusting circuit for oscillator working point
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
DE19954255A1 (de) * 1998-11-23 2000-06-08 Motorola Inc Phase Lock Loop und diesbezügliches Verfahren

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Helfenstein,M. u. Moschytz,G.S.: Circuits and Systems for Wireless Communications. Kluwer-Verlag 2000, ISBN: 0-7923-7722-2, S. 141-155 *
Perrott,M.H. et al. "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5- Mb/s GFSK Modulation". IN: IEEE Journal of Solid-State Circuitsw, Vol. 32, No. 12, 1997, S. 2048-2060
Perrott,M.H. et al. "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5Mb/s GFSK Modulation". IN: IEEE Journal of Solid-State Circuitsw, Vol. 32, No. 12, 1997, S. 2048-2060 *

Also Published As

Publication number Publication date
WO2004051854A1 (de) 2004-06-17
AU2003287858A1 (en) 2004-06-23
DE10255863A1 (de) 2004-06-24
US20060114071A1 (en) 2006-06-01
US7205849B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE3723778C2 (de)
WO2003032493A2 (de) Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung
DE2211347A1 (de) Schaltungsanordnung zur Veränderung des dynamischen Bereiches von Signalen
DE102014118977A1 (de) Oszillatorvorrichtungen und Verfahren
DE3202733C2 (de)
DE10255863B4 (de) Phasenregelschleife
DE602006000532T2 (de) Pulsgenerator
DE2433298C3 (de) Resonanzkreis, gebildet aus einem Gyrator
WO2002062029A2 (de) Abgleichverfahren für einen transceiver mit zwei-punkt-modulation
EP0462304B1 (de) Schaltungsanordnung zur Regelung der Amplituden eines Oszillators
DE19731478A1 (de) Spannungsgesteuerter Doppeleingangsoszillator mit kompensierter Zweipunktfrequenz
DE3003302C2 (de) Stromgesteuerter Oszillator
DE102022134791A1 (de) Tastverhältnis-korrekturschaltung
DE2706407B2 (de) Phasenstarre Regeleinrichtung
DE60133282T2 (de) Frequenzmodulator unter verwendung eines phasenregelkreises
DE10217852B4 (de) Verfahren und Vorrichtung zur Ansteuerung eines Oszillators oder einer Phasenverzögerungseinrichtung in einem Phasenregelkreis
EP1476939A2 (de) Verfahren zum abgleichen eines zwei-punkt-modulators und zwei-punkt-modulator mit einer abgleichvorrichtung
DE3218363C2 (de)
EP1488508B1 (de) Zweipunkt-modulatoranordnung
DE3022287C2 (de) Schaltung zur Kompensation von Frequenzschwankungen in FM-Systemen
DE10132232C1 (de) Phasendetektorschaltung für einen Phasenregelkreis
DE3006632C2 (de)
EP0555804A1 (de) Schaltungsanordnung zum Regeln der Frequenz der von einem Quarzoszillator abgegebenen Oszillatortaktsignale
DE3918061C2 (de) Oszillator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee